vl.h

   1 /*
   2  * QEMU System Emulator header
   3  *
   4  * Copyright (c) 2003 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24 #ifndef VL_H
  25 #define VL_H
  26
  27 /* we put basic includes here to avoid repeating them in device drivers */
  28 #include <stdlib.h>
  29 #include <stdio.h>
  30 #include <stdarg.h>
  31 #include <string.h>
  32 #include <inttypes.h>
  33 #include <limits.h>
  34 #include <time.h>
  35 #include <ctype.h>
  36 #include <errno.h>
  37 #include <unistd.h>
  38 #include <fcntl.h>
  39 #include <sys/stat.h>
  40
  41 #ifndef O_LARGEFILE
  42 #define O_LARGEFILE 0
  43 #endif
  44 #ifndef O_BINARY
  45 #define O_BINARY 0
  46 #endif
  47
  48 #ifndef ENOMEDIUM
  49 #define ENOMEDIUM ENODEV
  50 #endif
  51
  52 #ifdef _WIN32
  53 #include <windows.h>
  54 #define fsync _commit
  55 #define lseek _lseeki64
  56 #define ENOTSUP 4096
  57 extern int qemu_ftruncate64(int, int64_t);
  58 #define ftruncate qemu_ftruncate64
  59
  60
  61 static inline char *realpath(const char *path, char *resolved_path)
  62 {
  63     _fullpath(resolved_path, path, _MAX_PATH);
  64     return resolved_path;
  65 }
  66
  67 #define PRId64 "I64d"
  68 #define PRIx64 "I64x"
  69 #define PRIu64 "I64u"
  70 #define PRIo64 "I64o"
  71 #endif
  72
  73 #ifdef QEMU_TOOL
  74
  75 /* we use QEMU_TOOL in the command line tools which do not depend on
  76    the target CPU type */
  77 #include "config-host.h"
  78 #include <setjmp.h>
  79 #include "osdep.h"
  80 #include "bswap.h"
  81
  82 #else
  83
  84 #include "audio/audio.h"
  85 #include "cpu.h"
  86
  87 #endif /* !defined(QEMU_TOOL) */
  88
  89 #ifndef glue
  90 #define xglue(x, y) x ## y
  91 #define glue(x, y) xglue(x, y)
  92 #define stringify(s)    tostring(s)
  93 #define tostring(s)     #s
  94 #endif
  95
  96 #ifndef likely
  97 #if __GNUC__ < 3
  98 #define __builtin_expect(x, n) (x)
  99 #endif
 100
 101 #define likely(x)   __builtin_expect(!!(x), 1)
 102 #define unlikely(x)   __builtin_expect(!!(x), 0)
 103 #endif
 104
 105 #ifndef MIN
 106 #define MIN(a, b) (((a) < (b)) ? (a) : (b))
 107 #endif
 108 #ifndef MAX
 109 #define MAX(a, b) (((a) > (b)) ? (a) : (b))
 110 #endif
 111
 112 #ifndef always_inline
 113 #if (__GNUC__ < 3) || defined(__APPLE__)
 114 #define always_inline inline
 115 #else
 116 #define always_inline __attribute__ (( always_inline )) inline
 117 #endif
 118 #endif
 119
 120 /* cutils.c */
 121 void pstrcpy(char *buf, int buf_size, const char *str);
 122 char *pstrcat(char *buf, int buf_size, const char *s);
 123 int strstart(const char *str, const char *val, const char **ptr);
 124 int stristart(const char *str, const char *val, const char **ptr);
 125
 126 /* vl.c */
 127 uint64_t muldiv64(uint64_t a, uint32_t b, uint32_t c);
 128
 129 void hw_error(const char *fmt, ...);
 130
 131 extern const char *bios_dir;
 132 extern const char *bios_name;
 133
 134 extern int vm_running;
 135 extern const char *qemu_name;
 136
 137 typedef struct vm_change_state_entry VMChangeStateEntry;
 138 typedef void VMChangeStateHandler(void *opaque, int running);
 139 typedef void VMStopHandler(void *opaque, int reason);
 140
 141 VMChangeStateEntry *qemu_add_vm_change_state_handler(VMChangeStateHandler *cb,
 142                                                      void *opaque);
 143 void qemu_del_vm_change_state_handler(VMChangeStateEntry *e);
 144
 145 int qemu_add_vm_stop_handler(VMStopHandler *cb, void *opaque);
 146 void qemu_del_vm_stop_handler(VMStopHandler *cb, void *opaque);
 147
 148 void vm_start(void);
 149 void vm_stop(int reason);
 150
 151 typedef void QEMUResetHandler(void *opaque);
 152
 153 void qemu_register_reset(QEMUResetHandler *func, void *opaque);
 154 void qemu_system_reset_request(void);
 155 void qemu_system_shutdown_request(void);
 156 void qemu_system_powerdown_request(void);
 157 #if !defined(TARGET_SPARC)
 158 // Please implement a power failure function to signal the OS
 159 #define qemu_system_powerdown() do{}while(0)
 160 #else
 161 void qemu_system_powerdown(void);
 162 #endif
 163
 164 void main_loop_wait(int timeout);
 165
 166 extern int ram_size;
 167 extern int bios_size;
 168 extern int rtc_utc;
 169 extern int cirrus_vga_enabled;
 170 extern int vmsvga_enabled;
 171 extern int graphic_width;
 172 extern int graphic_height;
 173 extern int graphic_depth;
 174 extern const char *keyboard_layout;
 175 extern int kqemu_allowed;
 176 extern int win2k_install_hack;
 177 extern int alt_grab;
 178 extern int usb_enabled;
 179 extern int smp_cpus;
 180 extern int cursor_hide;
 181 extern int graphic_rotate;
 182 extern int no_quit;
 183 extern int semihosting_enabled;
 184 extern int autostart;
 185 extern int old_param;
 186 extern const char *bootp_filename;
 187
 188 #define MAX_OPTION_ROMS 16
 189 extern const char *option_rom[MAX_OPTION_ROMS];
 190 extern int nb_option_roms;
 191
 192 #ifdef TARGET_SPARC
 193 #define MAX_PROM_ENVS 128
 194 extern const char *prom_envs[MAX_PROM_ENVS];
 195 extern unsigned int nb_prom_envs;
 196 #endif
 197
 198 /* XXX: make it dynamic */
 199 #define MAX_BIOS_SIZE (4 * 1024 * 1024)
 200 #if defined (TARGET_PPC)
 201 #define BIOS_SIZE (1024 * 1024)
 202 #elif defined (TARGET_SPARC64)
 203 #define BIOS_SIZE ((512 + 32) * 1024)
 204 #elif defined(TARGET_MIPS)
 205 #define BIOS_SIZE (4 * 1024 * 1024)
 206 #endif
 207
 208 /* keyboard/mouse support */
 209
 210 #define MOUSE_EVENT_LBUTTON 0x01
 211 #define MOUSE_EVENT_RBUTTON 0x02
 212 #define MOUSE_EVENT_MBUTTON 0x04
 213
 214 typedef void QEMUPutKBDEvent(void *opaque, int keycode);
 215 typedef void QEMUPutMouseEvent(void *opaque, int dx, int dy, int dz, int buttons_state);
 216
 217 typedef struct QEMUPutMouseEntry {
 218     QEMUPutMouseEvent *qemu_put_mouse_event;
 219     void *qemu_put_mouse_event_opaque;
 220     int qemu_put_mouse_event_absolute;
 221     char *qemu_put_mouse_event_name;
 222
 223     /* used internally by qemu for handling mice */
 224     struct QEMUPutMouseEntry *next;
 225 } QEMUPutMouseEntry;
 226
 227 void qemu_add_kbd_event_handler(QEMUPutKBDEvent *func, void *opaque);
 228 QEMUPutMouseEntry *qemu_add_mouse_event_handler(QEMUPutMouseEvent *func,
 229                                                 void *opaque, int absolute,
 230                                                 const char *name);
 231 void qemu_remove_mouse_event_handler(QEMUPutMouseEntry *entry);
 232
 233 void kbd_put_keycode(int keycode);
 234 void kbd_mouse_event(int dx, int dy, int dz, int buttons_state);
 235 int kbd_mouse_is_absolute(void);
 236
 237 void do_info_mice(void);
 238 void do_mouse_set(int index);
 239
 240 /* keysym is a unicode code except for special keys (see QEMU_KEY_xxx
 241    constants) */
 242 #define QEMU_KEY_ESC1(c) ((c) | 0xe100)
 243 #define QEMU_KEY_BACKSPACE  0x007f
 244 #define QEMU_KEY_UP         QEMU_KEY_ESC1('A')
 245 #define QEMU_KEY_DOWN       QEMU_KEY_ESC1('B')
 246 #define QEMU_KEY_RIGHT      QEMU_KEY_ESC1('C')
 247 #define QEMU_KEY_LEFT       QEMU_KEY_ESC1('D')
 248 #define QEMU_KEY_HOME       QEMU_KEY_ESC1(1)
 249 #define QEMU_KEY_END        QEMU_KEY_ESC1(4)
 250 #define QEMU_KEY_PAGEUP     QEMU_KEY_ESC1(5)
 251 #define QEMU_KEY_PAGEDOWN   QEMU_KEY_ESC1(6)
 252 #define QEMU_KEY_DELETE     QEMU_KEY_ESC1(3)
 253
 254 #define QEMU_KEY_CTRL_UP         0xe400
 255 #define QEMU_KEY_CTRL_DOWN       0xe401
 256 #define QEMU_KEY_CTRL_LEFT       0xe402
 257 #define QEMU_KEY_CTRL_RIGHT      0xe403
 258 #define QEMU_KEY_CTRL_HOME       0xe404
 259 #define QEMU_KEY_CTRL_END        0xe405
 260 #define QEMU_KEY_CTRL_PAGEUP     0xe406
 261 #define QEMU_KEY_CTRL_PAGEDOWN   0xe407
 262
 263 void kbd_put_keysym(int keysym);
 264
 265 /* async I/O support */
 266
 267 typedef void IOReadHandler(void *opaque, const uint8_t *buf, int size);
 268 typedef int IOCanRWHandler(void *opaque);
 269 typedef void IOHandler(void *opaque);
 270
 271 int qemu_set_fd_handler2(int fd,
 272                          IOCanRWHandler *fd_read_poll,
 273                          IOHandler *fd_read,
 274                          IOHandler *fd_write,
 275                          void *opaque);
 276 int qemu_set_fd_handler(int fd,
 277                         IOHandler *fd_read,
 278                         IOHandler *fd_write,
 279                         void *opaque);
 280
 281 /* Polling handling */
 282
 283 /* return TRUE if no sleep should be done afterwards */
 284 typedef int PollingFunc(void *opaque);
 285
 286 int qemu_add_polling_cb(PollingFunc *func, void *opaque);
 287 void qemu_del_polling_cb(PollingFunc *func, void *opaque);
 288
 289 #ifdef _WIN32
 290 /* Wait objects handling */
 291 typedef void WaitObjectFunc(void *opaque);
 292
 293 int qemu_add_wait_object(HANDLE handle, WaitObjectFunc *func, void *opaque);
 294 void qemu_del_wait_object(HANDLE handle, WaitObjectFunc *func, void *opaque);
 295 #endif
 296
 297 typedef struct QEMUBH QEMUBH;
 298
 299 /* character device */
 300
 301 #define CHR_EVENT_BREAK 0 /* serial break char */
 302 #define CHR_EVENT_FOCUS 1 /* focus to this terminal (modal input needed) */
 303 #define CHR_EVENT_RESET 2 /* new connection established */
 304
 305
 306 #define CHR_IOCTL_SERIAL_SET_PARAMS   1
 307 typedef struct {
 308     int speed;
 309     int parity;
 310     int data_bits;
 311     int stop_bits;
 312 } QEMUSerialSetParams;
 313
 314 #define CHR_IOCTL_SERIAL_SET_BREAK    2
 315
 316 #define CHR_IOCTL_PP_READ_DATA        3
 317 #define CHR_IOCTL_PP_WRITE_DATA       4
 318 #define CHR_IOCTL_PP_READ_CONTROL     5
 319 #define CHR_IOCTL_PP_WRITE_CONTROL    6
 320 #define CHR_IOCTL_PP_READ_STATUS      7
 321 #define CHR_IOCTL_PP_EPP_READ_ADDR    8
 322 #define CHR_IOCTL_PP_EPP_READ         9
 323 #define CHR_IOCTL_PP_EPP_WRITE_ADDR  10
 324 #define CHR_IOCTL_PP_EPP_WRITE       11
 325
 326 typedef void IOEventHandler(void *opaque, int event);
 327
 328 typedef struct CharDriverState {
 329     int (*chr_write)(struct CharDriverState *s, const uint8_t *buf, int len);
 330     void (*chr_update_read_handler)(struct CharDriverState *s);
 331     int (*chr_ioctl)(struct CharDriverState *s, int cmd, void *arg);
 332     IOEventHandler *chr_event;
 333     IOCanRWHandler *chr_can_read;
 334     IOReadHandler *chr_read;
 335     void *handler_opaque;
 336     void (*chr_send_event)(struct CharDriverState *chr, int event);
 337     void (*chr_close)(struct CharDriverState *chr);
 338     void *opaque;
 339     int focus;
 340     QEMUBH *bh;
 341 } CharDriverState;
 342
 343 CharDriverState *qemu_chr_open(const char *filename);
 344 void qemu_chr_printf(CharDriverState *s, const char *fmt, ...);
 345 int qemu_chr_write(CharDriverState *s, const uint8_t *buf, int len);
 346 void qemu_chr_send_event(CharDriverState *s, int event);
 347 void qemu_chr_add_handlers(CharDriverState *s,
 348                            IOCanRWHandler *fd_can_read,
 349                            IOReadHandler *fd_read,
 350                            IOEventHandler *fd_event,
 351                            void *opaque);
 352 int qemu_chr_ioctl(CharDriverState *s, int cmd, void *arg);
 353 void qemu_chr_reset(CharDriverState *s);
 354 int qemu_chr_can_read(CharDriverState *s);
 355 void qemu_chr_read(CharDriverState *s, uint8_t *buf, int len);
 356
 357 /* consoles */
 358
 359 typedef struct DisplayState DisplayState;
 360 typedef struct TextConsole TextConsole;
 361
 362 typedef void (*vga_hw_update_ptr)(void *);
 363 typedef void (*vga_hw_invalidate_ptr)(void *);
 364 typedef void (*vga_hw_screen_dump_ptr)(void *, const char *);
 365
 366 TextConsole *graphic_console_init(DisplayState *ds, vga_hw_update_ptr update,
 367                                   vga_hw_invalidate_ptr invalidate,
 368                                   vga_hw_screen_dump_ptr screen_dump,
 369                                   void *opaque);
 370 void vga_hw_update(void);
 371 void vga_hw_invalidate(void);
 372 void vga_hw_screen_dump(const char *filename);
 373
 374 int is_graphic_console(void);
 375 CharDriverState *text_console_init(DisplayState *ds, const char *p);
 376 void console_select(unsigned int index);
 377
 378 /* serial ports */
 379
 380 #define MAX_SERIAL_PORTS 4
 381
 382 extern CharDriverState *serial_hds[MAX_SERIAL_PORTS];
 383
 384 /* parallel ports */
 385
 386 #define MAX_PARALLEL_PORTS 3
 387
 388 extern CharDriverState *parallel_hds[MAX_PARALLEL_PORTS];
 389
 390 struct ParallelIOArg {
 391     void *buffer;
 392     int count;
 393 };
 394
 395 /* VLANs support */
 396
 397 typedef struct VLANClientState VLANClientState;
 398
 399 struct VLANClientState {
 400     IOReadHandler *fd_read;
 401     /* Packets may still be sent if this returns zero.  It's used to
 402        rate-limit the slirp code.  */
 403     IOCanRWHandler *fd_can_read;
 404     void *opaque;
 405     struct VLANClientState *next;
 406     struct VLANState *vlan;
 407     char info_str[256];
 408 };
 409
 410 typedef struct VLANState {
 411     int id;
 412     VLANClientState *first_client;
 413     struct VLANState *next;
 414     unsigned int nb_guest_devs, nb_host_devs;
 415 } VLANState;
 416
 417 VLANState *qemu_find_vlan(int id);
 418 VLANClientState *qemu_new_vlan_client(VLANState *vlan,
 419                                       IOReadHandler *fd_read,
 420                                       IOCanRWHandler *fd_can_read,
 421                                       void *opaque);
 422 int qemu_can_send_packet(VLANClientState *vc);
 423 void qemu_send_packet(VLANClientState *vc, const uint8_t *buf, int size);
 424 void qemu_handler_true(void *opaque);
 425
 426 void do_info_network(void);
 427
 428 /* TAP win32 */
 429 int tap_win32_init(VLANState *vlan, const char *ifname);
 430
 431 /* NIC info */
 432
 433 #define MAX_NICS 8
 434
 435 typedef struct NICInfo {
 436     uint8_t macaddr[6];
 437     const char *model;
 438     VLANState *vlan;
 439 } NICInfo;
 440
 441 extern int nb_nics;
 442 extern NICInfo nd_table[MAX_NICS];
 443
 444 /* SLIRP */
 445 void do_info_slirp(void);
 446
 447 /* timers */
 448
 449 typedef struct QEMUClock QEMUClock;
 450 typedef struct QEMUTimer QEMUTimer;
 451 typedef void QEMUTimerCB(void *opaque);
 452
 453 /* The real time clock should be used only for stuff which does not
 454    change the virtual machine state, as it is run even if the virtual
 455    machine is stopped. The real time clock has a frequency of 1000
 456    Hz. */
 457 extern QEMUClock *rt_clock;
 458
 459 /* The virtual clock is only run during the emulation. It is stopped
 460    when the virtual machine is stopped. Virtual timers use a high
 461    precision clock, usually cpu cycles (use ticks_per_sec). */
 462 extern QEMUClock *vm_clock;
 463
 464 int64_t qemu_get_clock(QEMUClock *clock);
 465
 466 QEMUTimer *qemu_new_timer(QEMUClock *clock, QEMUTimerCB *cb, void *opaque);
 467 void qemu_free_timer(QEMUTimer *ts);
 468 void qemu_del_timer(QEMUTimer *ts);
 469 void qemu_mod_timer(QEMUTimer *ts, int64_t expire_time);
 470 int qemu_timer_pending(QEMUTimer *ts);
 471
 472 extern int64_t ticks_per_sec;
 473
 474 int64_t cpu_get_ticks(void);
 475 void cpu_enable_ticks(void);
 476 void cpu_disable_ticks(void);
 477
 478 /* VM Load/Save */
 479
 480 typedef struct QEMUFile QEMUFile;
 481
 482 QEMUFile *qemu_fopen(const char *filename, const char *mode);
 483 void qemu_fflush(QEMUFile *f);
 484 void qemu_fclose(QEMUFile *f);
 485 void qemu_put_buffer(QEMUFile *f, const uint8_t *buf, int size);
 486 void qemu_put_byte(QEMUFile *f, int v);
 487 void qemu_put_be16(QEMUFile *f, unsigned int v);
 488 void qemu_put_be32(QEMUFile *f, unsigned int v);
 489 void qemu_put_be64(QEMUFile *f, uint64_t v);
 490 int qemu_get_buffer(QEMUFile *f, uint8_t *buf, int size);
 491 int qemu_get_byte(QEMUFile *f);
 492 unsigned int qemu_get_be16(QEMUFile *f);
 493 unsigned int qemu_get_be32(QEMUFile *f);
 494 uint64_t qemu_get_be64(QEMUFile *f);
 495
 496 static inline void qemu_put_be64s(QEMUFile *f, const uint64_t *pv)
 497 {
 498     qemu_put_be64(f, *pv);
 499 }
 500
 501 static inline void qemu_put_be32s(QEMUFile *f, const uint32_t *pv)
 502 {
 503     qemu_put_be32(f, *pv);
 504 }
 505
 506 static inline void qemu_put_be16s(QEMUFile *f, const uint16_t *pv)
 507 {
 508     qemu_put_be16(f, *pv);
 509 }
 510
 511 static inline void qemu_put_8s(QEMUFile *f, const uint8_t *pv)
 512 {
 513     qemu_put_byte(f, *pv);
 514 }
 515
 516 static inline void qemu_get_be64s(QEMUFile *f, uint64_t *pv)
 517 {
 518     *pv = qemu_get_be64(f);
 519 }
 520
 521 static inline void qemu_get_be32s(QEMUFile *f, uint32_t *pv)
 522 {
 523     *pv = qemu_get_be32(f);
 524 }
 525
 526 static inline void qemu_get_be16s(QEMUFile *f, uint16_t *pv)
 527 {
 528     *pv = qemu_get_be16(f);
 529 }
 530
 531 static inline void qemu_get_8s(QEMUFile *f, uint8_t *pv)
 532 {
 533     *pv = qemu_get_byte(f);
 534 }
 535
 536 #if TARGET_LONG_BITS == 64
 537 #define qemu_put_betl qemu_put_be64
 538 #define qemu_get_betl qemu_get_be64
 539 #define qemu_put_betls qemu_put_be64s
 540 #define qemu_get_betls qemu_get_be64s
 541 #else
 542 #define qemu_put_betl qemu_put_be32
 543 #define qemu_get_betl qemu_get_be32
 544 #define qemu_put_betls qemu_put_be32s
 545 #define qemu_get_betls qemu_get_be32s
 546 #endif
 547
 548 int64_t qemu_ftell(QEMUFile *f);
 549 int64_t qemu_fseek(QEMUFile *f, int64_t pos, int whence);
 550
 551 typedef void SaveStateHandler(QEMUFile *f, void *opaque);
 552 typedef int LoadStateHandler(QEMUFile *f, void *opaque, int version_id);
 553
 554 int register_savevm(const char *idstr,
 555                     int instance_id,
 556                     int version_id,
 557                     SaveStateHandler *save_state,
 558                     LoadStateHandler *load_state,
 559                     void *opaque);
 560 void qemu_get_timer(QEMUFile *f, QEMUTimer *ts);
 561 void qemu_put_timer(QEMUFile *f, QEMUTimer *ts);
 562
 563 void cpu_save(QEMUFile *f, void *opaque);
 564 int cpu_load(QEMUFile *f, void *opaque, int version_id);
 565
 566 void do_savevm(const char *name);
 567 void do_loadvm(const char *name);
 568 void do_delvm(const char *name);
 569 void do_info_snapshots(void);
 570
 571 /* bottom halves */
 572 typedef void QEMUBHFunc(void *opaque);
 573
 574 QEMUBH *qemu_bh_new(QEMUBHFunc *cb, void *opaque);
 575 void qemu_bh_schedule(QEMUBH *bh);
 576 void qemu_bh_cancel(QEMUBH *bh);
 577 void qemu_bh_delete(QEMUBH *bh);
 578 int qemu_bh_poll(void);
 579
 580 /* block.c */
 581 typedef struct BlockDriverState BlockDriverState;
 582 typedef struct BlockDriver BlockDriver;
 583
 584 extern BlockDriver bdrv_raw;
 585 extern BlockDriver bdrv_host_device;
 586 extern BlockDriver bdrv_cow;
 587 extern BlockDriver bdrv_qcow;
 588 extern BlockDriver bdrv_vmdk;
 589 extern BlockDriver bdrv_cloop;
 590 extern BlockDriver bdrv_dmg;
 591 extern BlockDriver bdrv_bochs;
 592 extern BlockDriver bdrv_vpc;
 593 extern BlockDriver bdrv_vvfat;
 594 extern BlockDriver bdrv_qcow2;
 595 extern BlockDriver bdrv_parallels;
 596
 597 typedef struct BlockDriverInfo {
 598     /* in bytes, 0 if irrelevant */
 599     int cluster_size;
 600     /* offset at which the VM state can be saved (0 if not possible) */
 601     int64_t vm_state_offset;
 602 } BlockDriverInfo;
 603
 604 typedef struct QEMUSnapshotInfo {
 605     char id_str[128]; /* unique snapshot id */
 606     /* the following fields are informative. They are not needed for
 607        the consistency of the snapshot */
 608     char name[256]; /* user choosen name */
 609     uint32_t vm_state_size; /* VM state info size */
 610     uint32_t date_sec; /* UTC date of the snapshot */
 611     uint32_t date_nsec;
 612     uint64_t vm_clock_nsec; /* VM clock relative to boot */
 613 } QEMUSnapshotInfo;
 614
 615 #define BDRV_O_RDONLY      0x0000
 616 #define BDRV_O_RDWR        0x0002
 617 #define BDRV_O_ACCESS      0x0003
 618 #define BDRV_O_CREAT       0x0004 /* create an empty file */
 619 #define BDRV_O_SNAPSHOT    0x0008 /* open the file read only and save writes in a snapshot */
 620 #define BDRV_O_FILE        0x0010 /* open as a raw file (do not try to
 621                                      use a disk image format on top of
 622                                      it (default for
 623                                      bdrv_file_open()) */
 624
 625 void bdrv_init(void);
 626 BlockDriver *bdrv_find_format(const char *format_name);
 627 int bdrv_create(BlockDriver *drv,
 628                 const char *filename, int64_t size_in_sectors,
 629                 const char *backing_file, int flags);
 630 BlockDriverState *bdrv_new(const char *device_name);
 631 void bdrv_delete(BlockDriverState *bs);
 632 int bdrv_file_open(BlockDriverState **pbs, const char *filename, int flags);
 633 int bdrv_open(BlockDriverState *bs, const char *filename, int flags);
 634 int bdrv_open2(BlockDriverState *bs, const char *filename, int flags,
 635                BlockDriver *drv);
 636 void bdrv_close(BlockDriverState *bs);
 637 int bdrv_read(BlockDriverState *bs, int64_t sector_num,
 638               uint8_t *buf, int nb_sectors);
 639 int bdrv_write(BlockDriverState *bs, int64_t sector_num,
 640                const uint8_t *buf, int nb_sectors);
 641 int bdrv_pread(BlockDriverState *bs, int64_t offset,
 642                void *buf, int count);
 643 int bdrv_pwrite(BlockDriverState *bs, int64_t offset,
 644                 const void *buf, int count);
 645 int bdrv_truncate(BlockDriverState *bs, int64_t offset);
 646 int64_t bdrv_getlength(BlockDriverState *bs);
 647 void bdrv_get_geometry(BlockDriverState *bs, int64_t *nb_sectors_ptr);
 648 int bdrv_commit(BlockDriverState *bs);
 649 void bdrv_set_boot_sector(BlockDriverState *bs, const uint8_t *data, int size);
 650 /* async block I/O */
 651 typedef struct BlockDriverAIOCB BlockDriverAIOCB;
 652 typedef void BlockDriverCompletionFunc(void *opaque, int ret);
 653
 654 BlockDriverAIOCB *bdrv_aio_read(BlockDriverState *bs, int64_t sector_num,
 655                                 uint8_t *buf, int nb_sectors,
 656                                 BlockDriverCompletionFunc *cb, void *opaque);
 657 BlockDriverAIOCB *bdrv_aio_write(BlockDriverState *bs, int64_t sector_num,
 658                                  const uint8_t *buf, int nb_sectors,
 659                                  BlockDriverCompletionFunc *cb, void *opaque);
 660 void bdrv_aio_cancel(BlockDriverAIOCB *acb);
 661
 662 void qemu_aio_init(void);
 663 void qemu_aio_poll(void);
 664 void qemu_aio_flush(void);
 665 void qemu_aio_wait_start(void);
 666 void qemu_aio_wait(void);
 667 void qemu_aio_wait_end(void);
 668
 669 int qemu_key_check(BlockDriverState *bs, const char *name);
 670
 671 /* Ensure contents are flushed to disk.  */
 672 void bdrv_flush(BlockDriverState *bs);
 673
 674 #define BDRV_TYPE_HD     0
 675 #define BDRV_TYPE_CDROM  1
 676 #define BDRV_TYPE_FLOPPY 2
 677 #define BIOS_ATA_TRANSLATION_AUTO   0
 678 #define BIOS_ATA_TRANSLATION_NONE   1
 679 #define BIOS_ATA_TRANSLATION_LBA    2
 680 #define BIOS_ATA_TRANSLATION_LARGE  3
 681 #define BIOS_ATA_TRANSLATION_RECHS  4
 682
 683 void bdrv_set_geometry_hint(BlockDriverState *bs,
 684                             int cyls, int heads, int secs);
 685 void bdrv_set_type_hint(BlockDriverState *bs, int type);
 686 void bdrv_set_translation_hint(BlockDriverState *bs, int translation);
 687 void bdrv_get_geometry_hint(BlockDriverState *bs,
 688                             int *pcyls, int *pheads, int *psecs);
 689 int bdrv_get_type_hint(BlockDriverState *bs);
 690 int bdrv_get_translation_hint(BlockDriverState *bs);
 691 int bdrv_is_removable(BlockDriverState *bs);
 692 int bdrv_is_read_only(BlockDriverState *bs);
 693 int bdrv_is_inserted(BlockDriverState *bs);
 694 int bdrv_media_changed(BlockDriverState *bs);
 695 int bdrv_is_locked(BlockDriverState *bs);
 696 void bdrv_set_locked(BlockDriverState *bs, int locked);
 697 void bdrv_eject(BlockDriverState *bs, int eject_flag);
 698 void bdrv_set_change_cb(BlockDriverState *bs,
 699                         void (*change_cb)(void *opaque), void *opaque);
 700 void bdrv_get_format(BlockDriverState *bs, char *buf, int buf_size);
 701 void bdrv_info(void);
 702 BlockDriverState *bdrv_find(const char *name);
 703 void bdrv_iterate(void (*it)(void *opaque, const char *name), void *opaque);
 704 int bdrv_is_encrypted(BlockDriverState *bs);
 705 int bdrv_set_key(BlockDriverState *bs, const char *key);
 706 void bdrv_iterate_format(void (*it)(void *opaque, const char *name),
 707                          void *opaque);
 708 const char *bdrv_get_device_name(BlockDriverState *bs);
 709 int bdrv_write_compressed(BlockDriverState *bs, int64_t sector_num,
 710                           const uint8_t *buf, int nb_sectors);
 711 int bdrv_get_info(BlockDriverState *bs, BlockDriverInfo *bdi);
 712
 713 void bdrv_get_backing_filename(BlockDriverState *bs,
 714                                char *filename, int filename_size);
 715 int bdrv_snapshot_create(BlockDriverState *bs,
 716                          QEMUSnapshotInfo *sn_info);
 717 int bdrv_snapshot_goto(BlockDriverState *bs,
 718                        const char *snapshot_id);
 719 int bdrv_snapshot_delete(BlockDriverState *bs, const char *snapshot_id);
 720 int bdrv_snapshot_list(BlockDriverState *bs,
 721                        QEMUSnapshotInfo **psn_info);
 722 char *bdrv_snapshot_dump(char *buf, int buf_size, QEMUSnapshotInfo *sn);
 723
 724 char *get_human_readable_size(char *buf, int buf_size, int64_t size);
 725 int path_is_absolute(const char *path);
 726 void path_combine(char *dest, int dest_size,
 727                   const char *base_path,
 728                   const char *filename);
 729
 730 #ifndef QEMU_TOOL
 731
 732 typedef void QEMUMachineInitFunc(int ram_size, int vga_ram_size,
 733                                  int boot_device,
 734              DisplayState *ds, const char **fd_filename, int snapshot,
 735              const char *kernel_filename, const char *kernel_cmdline,
 736              const char *initrd_filename, const char *cpu_model);
 737
 738 typedef struct QEMUMachine {
 739     const char *name;
 740     const char *desc;
 741     QEMUMachineInitFunc *init;
 742     struct QEMUMachine *next;
 743 } QEMUMachine;
 744
 745 int qemu_register_machine(QEMUMachine *m);
 746
 747 typedef void SetIRQFunc(void *opaque, int irq_num, int level);
 748
 749 #include "hw/irq.h"
 750
 751 /* ISA bus */
 752
 753 extern target_phys_addr_t isa_mem_base;
 754
 755 typedef void (IOPortWriteFunc)(void *opaque, uint32_t address, uint32_t data);
 756 typedef uint32_t (IOPortReadFunc)(void *opaque, uint32_t address);
 757
 758 int register_ioport_read(int start, int length, int size,
 759                          IOPortReadFunc *func, void *opaque);
 760 int register_ioport_write(int start, int length, int size,
 761                           IOPortWriteFunc *func, void *opaque);
 762 void isa_unassign_ioport(int start, int length);
 763
 764 void isa_mmio_init(target_phys_addr_t base, target_phys_addr_t size);
 765
 766 /* PCI bus */
 767
 768 extern target_phys_addr_t pci_mem_base;
 769
 770 typedef struct PCIBus PCIBus;
 771 typedef struct PCIDevice PCIDevice;
 772
 773 typedef void PCIConfigWriteFunc(PCIDevice *pci_dev,
 774                                 uint32_t address, uint32_t data, int len);
 775 typedef uint32_t PCIConfigReadFunc(PCIDevice *pci_dev,
 776                                    uint32_t address, int len);
 777 typedef void PCIMapIORegionFunc(PCIDevice *pci_dev, int region_num,
 778                                 uint32_t addr, uint32_t size, int type);
 779
 780 #define PCI_ADDRESS_SPACE_MEM           0x00
 781 #define PCI_ADDRESS_SPACE_IO            0x01
 782 #define PCI_ADDRESS_SPACE_MEM_PREFETCH  0x08
 783
 784 typedef struct PCIIORegion {
 785     uint32_t addr; /* current PCI mapping address. -1 means not mapped */
 786     uint32_t size;
 787     uint8_t type;
 788     PCIMapIORegionFunc *map_func;
 789 } PCIIORegion;
 790
 791 #define PCI_ROM_SLOT 6
 792 #define PCI_NUM_REGIONS 7
 793
 794 #define PCI_DEVICES_MAX 64
 795
 796 #define PCI_VENDOR_ID           0x00    /* 16 bits */
 797 #define PCI_DEVICE_ID           0x02    /* 16 bits */
 798 #define PCI_COMMAND             0x04    /* 16 bits */
 799 #define  PCI_COMMAND_IO         0x1     /* Enable response in I/O space */
 800 #define  PCI_COMMAND_MEMORY     0x2     /* Enable response in Memory space */
 801 #define PCI_CLASS_DEVICE        0x0a    /* Device class */
 802 #define PCI_INTERRUPT_LINE      0x3c    /* 8 bits */
 803 #define PCI_INTERRUPT_PIN       0x3d    /* 8 bits */
 804 #define PCI_MIN_GNT             0x3e    /* 8 bits */
 805 #define PCI_MAX_LAT             0x3f    /* 8 bits */
 806
 807 struct PCIDevice {
 808     /* PCI config space */
 809     uint8_t config[256];
 810
 811     /* the following fields are read only */
 812     PCIBus *bus;
 813     int devfn;
 814     char name[64];
 815     PCIIORegion io_regions[PCI_NUM_REGIONS];
 816
 817     /* do not access the following fields */
 818     PCIConfigReadFunc *config_read;
 819     PCIConfigWriteFunc *config_write;
 820     /* ??? This is a PC-specific hack, and should be removed.  */
 821     int irq_index;
 822
 823     /* IRQ objects for the INTA-INTD pins.  */
 824     qemu_irq *irq;
 825
 826     /* Current IRQ levels.  Used internally by the generic PCI code.  */
 827     int irq_state[4];
 828 };
 829
 830 PCIDevice *pci_register_device(PCIBus *bus, const char *name,
 831                                int instance_size, int devfn,
 832                                PCIConfigReadFunc *config_read,
 833                                PCIConfigWriteFunc *config_write);
 834
 835 void pci_register_io_region(PCIDevice *pci_dev, int region_num,
 836                             uint32_t size, int type,
 837                             PCIMapIORegionFunc *map_func);
 838
 839 uint32_t pci_default_read_config(PCIDevice *d,
 840                                  uint32_t address, int len);
 841 void pci_default_write_config(PCIDevice *d,
 842                               uint32_t address, uint32_t val, int len);
 843 void pci_device_save(PCIDevice *s, QEMUFile *f);
 844 int pci_device_load(PCIDevice *s, QEMUFile *f);
 845
 846 typedef void (*pci_set_irq_fn)(qemu_irq *pic, int irq_num, int level);
 847 typedef int (*pci_map_irq_fn)(PCIDevice *pci_dev, int irq_num);
 848 PCIBus *pci_register_bus(pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
 849                          qemu_irq *pic, int devfn_min, int nirq);
 850
 851 void pci_nic_init(PCIBus *bus, NICInfo *nd, int devfn);
 852 void pci_data_write(void *opaque, uint32_t addr, uint32_t val, int len);
 853 uint32_t pci_data_read(void *opaque, uint32_t addr, int len);
 854 int pci_bus_num(PCIBus *s);
 855 void pci_for_each_device(int bus_num, void (*fn)(PCIDevice *d));
 856
 857 void pci_info(void);
 858 PCIBus *pci_bridge_init(PCIBus *bus, int devfn, uint32_t id,
 859                         pci_map_irq_fn map_irq, const char *name);
 860
 861 /* prep_pci.c */
 862 PCIBus *pci_prep_init(qemu_irq *pic);
 863
 864 /* apb_pci.c */
 865 PCIBus *pci_apb_init(target_phys_addr_t special_base, target_phys_addr_t mem_base,
 866                      qemu_irq *pic);
 867
 868 PCIBus *pci_vpb_init(qemu_irq *pic, int irq, int realview);
 869
 870 /* piix_pci.c */
 871 PCIBus *i440fx_init(PCIDevice **pi440fx_state, qemu_irq *pic);
 872 void i440fx_set_smm(PCIDevice *d, int val);
 873 int piix3_init(PCIBus *bus, int devfn);
 874 void i440fx_init_memory_mappings(PCIDevice *d);
 875
 876 int piix4_init(PCIBus *bus, int devfn);
 877
 878 /* openpic.c */
 879 /* OpenPIC have 5 outputs per CPU connected and one IRQ out single output */
 880 enum {
 881     OPENPIC_OUTPUT_INT = 0, /* IRQ                       */
 882     OPENPIC_OUTPUT_CINT,    /* critical IRQ              */
 883     OPENPIC_OUTPUT_MCK,     /* Machine check event       */
 884     OPENPIC_OUTPUT_DEBUG,   /* Inconditional debug event */
 885     OPENPIC_OUTPUT_RESET,   /* Core reset event          */
 886     OPENPIC_OUTPUT_NB,
 887 };
 888 qemu_irq *openpic_init (PCIBus *bus, int *pmem_index, int nb_cpus,
 889                         qemu_irq **irqs, qemu_irq irq_out);
 890
 891 /* gt64xxx.c */
 892 PCIBus *pci_gt64120_init(qemu_irq *pic);
 893
 894 #ifdef HAS_AUDIO
 895 struct soundhw {
 896     const char *name;
 897     const char *descr;
 898     int enabled;
 899     int isa;
 900     union {
 901         int (*init_isa) (AudioState *s, qemu_irq *pic);
 902         int (*init_pci) (PCIBus *bus, AudioState *s);
 903     } init;
 904 };
 905
 906 extern struct soundhw soundhw[];
 907 #endif
 908
 909 /* vga.c */
 910
 911 #ifndef TARGET_SPARC
 912 #define VGA_RAM_SIZE (8192 * 1024)
 913 #else
 914 #define VGA_RAM_SIZE (9 * 1024 * 1024)
 915 #endif
 916
 917 struct DisplayState {
 918     uint8_t *data;
 919     int linesize;
 920     int depth;
 921     int bgr; /* BGR color order instead of RGB. Only valid for depth == 32 */
 922     int width;
 923     int height;
 924     void *opaque;
 925     QEMUTimer *gui_timer;
 926
 927     void (*dpy_update)(struct DisplayState *s, int x, int y, int w, int h);
 928     void (*dpy_resize)(struct DisplayState *s, int w, int h);
 929     void (*dpy_refresh)(struct DisplayState *s);
 930     void (*dpy_copy)(struct DisplayState *s, int src_x, int src_y,
 931                      int dst_x, int dst_y, int w, int h);
 932     void (*dpy_fill)(struct DisplayState *s, int x, int y,
 933                      int w, int h, uint32_t c);
 934     void (*mouse_set)(int x, int y, int on);
 935     void (*cursor_define)(int width, int height, int bpp, int hot_x, int hot_y,
 936                           uint8_t *image, uint8_t *mask);
 937 };
 938
 939 static inline void dpy_update(DisplayState *s, int x, int y, int w, int h)
 940 {
 941     s->dpy_update(s, x, y, w, h);
 942 }
 943
 944 static inline void dpy_resize(DisplayState *s, int w, int h)
 945 {
 946     s->dpy_resize(s, w, h);
 947 }
 948
 949 int isa_vga_init(DisplayState *ds, uint8_t *vga_ram_base,
 950                  unsigned long vga_ram_offset, int vga_ram_size);
 951 int pci_vga_init(PCIBus *bus, DisplayState *ds, uint8_t *vga_ram_base,
 952                  unsigned long vga_ram_offset, int vga_ram_size,
 953                  unsigned long vga_bios_offset, int vga_bios_size);
 954 int isa_vga_mm_init(DisplayState *ds, uint8_t *vga_ram_base,
 955                     unsigned long vga_ram_offset, int vga_ram_size,
 956                     target_phys_addr_t vram_base, target_phys_addr_t ctrl_base,
 957                     int it_shift);
 958
 959 /* cirrus_vga.c */
 960 void pci_cirrus_vga_init(PCIBus *bus, DisplayState *ds, uint8_t *vga_ram_base,
 961                          unsigned long vga_ram_offset, int vga_ram_size);
 962 void isa_cirrus_vga_init(DisplayState *ds, uint8_t *vga_ram_base,
 963                          unsigned long vga_ram_offset, int vga_ram_size);
 964
 965 /* vmware_vga.c */
 966 void pci_vmsvga_init(PCIBus *bus, DisplayState *ds, uint8_t *vga_ram_base,
 967                      unsigned long vga_ram_offset, int vga_ram_size);
 968
 969 /* sdl.c */
 970 void sdl_display_init(DisplayState *ds, int full_screen, int no_frame);
 971
 972 /* cocoa.m */
 973 void cocoa_display_init(DisplayState *ds, int full_screen);
 974
 975 /* vnc.c */
 976 void vnc_display_init(DisplayState *ds);
 977 void vnc_display_close(DisplayState *ds);
 978 int vnc_display_open(DisplayState *ds, const char *display);
 979 int vnc_display_password(DisplayState *ds, const char *password);
 980 void do_info_vnc(void);
 981
 982 /* x_keymap.c */
 983 extern uint8_t _translate_keycode(const int key);
 984
 985 /* ide.c */
 986 #define MAX_DISKS 4
 987
 988 extern BlockDriverState *bs_table[MAX_DISKS + 1];
 989 extern BlockDriverState *sd_bdrv;
 990 extern BlockDriverState *mtd_bdrv;
 991
 992 void isa_ide_init(int iobase, int iobase2, qemu_irq irq,
 993                   BlockDriverState *hd0, BlockDriverState *hd1);
 994 void pci_cmd646_ide_init(PCIBus *bus, BlockDriverState **hd_table,
 995                          int secondary_ide_enabled);
 996 void pci_piix3_ide_init(PCIBus *bus, BlockDriverState **hd_table, int devfn,
 997                         qemu_irq *pic);
 998 void pci_piix4_ide_init(PCIBus *bus, BlockDriverState **hd_table, int devfn,
 999                         qemu_irq *pic);
1000
1001 /* cdrom.c */
1002 int cdrom_read_toc(int nb_sectors, uint8_t *buf, int msf, int start_track);
1003 int cdrom_read_toc_raw(int nb_sectors, uint8_t *buf, int msf, int session_num);
1004
1005 /* ds1225y.c */
1006 typedef struct ds1225y_t ds1225y_t;
1007 ds1225y_t *ds1225y_init(target_phys_addr_t mem_base, const char *filename);
1008
1009 /* es1370.c */
1010 int es1370_init (PCIBus *bus, AudioState *s);
1011
1012 /* sb16.c */
1013 int SB16_init (AudioState *s, qemu_irq *pic);
1014
1015 /* adlib.c */
1016 int Adlib_init (AudioState *s, qemu_irq *pic);
1017
1018 /* gus.c */
1019 int GUS_init (AudioState *s, qemu_irq *pic);
1020
1021 /* dma.c */
1022 typedef int (*DMA_transfer_handler) (void *opaque, int nchan, int pos, int size);
1023 int DMA_get_channel_mode (int nchan);
1024 int DMA_read_memory (int nchan, void *buf, int pos, int size);
1025 int DMA_write_memory (int nchan, void *buf, int pos, int size);
1026 void DMA_hold_DREQ (int nchan);
1027 void DMA_release_DREQ (int nchan);
1028 void DMA_schedule(int nchan);
1029 void DMA_run (void);
1030 void DMA_init (int high_page_enable);
1031 void DMA_register_channel (int nchan,
1032                            DMA_transfer_handler transfer_handler,
1033                            void *opaque);
1034 /* fdc.c */
1035 #define MAX_FD 2
1036 extern BlockDriverState *fd_table[MAX_FD];
1037
1038 typedef struct fdctrl_t fdctrl_t;
1039
1040 fdctrl_t *fdctrl_init (qemu_irq irq, int dma_chann, int mem_mapped,
1041                        target_phys_addr_t io_base,
1042                        BlockDriverState **fds);
1043 int fdctrl_get_drive_type(fdctrl_t *fdctrl, int drive_num);
1044
1045 /* eepro100.c */
1046
1047 void pci_i82551_init(PCIBus *bus, NICInfo *nd, int devfn);
1048 void pci_i82557b_init(PCIBus *bus, NICInfo *nd, int devfn);
1049 void pci_i82559er_init(PCIBus *bus, NICInfo *nd, int devfn);
1050
1051 /* ne2000.c */
1052
1053 void isa_ne2000_init(int base, qemu_irq irq, NICInfo *nd);
1054 void pci_ne2000_init(PCIBus *bus, NICInfo *nd, int devfn);
1055
1056 /* rtl8139.c */
1057
1058 void pci_rtl8139_init(PCIBus *bus, NICInfo *nd, int devfn);
1059
1060 /* pcnet.c */
1061
1062 void pci_pcnet_init(PCIBus *bus, NICInfo *nd, int devfn);
1063 void lance_init(NICInfo *nd, target_phys_addr_t leaddr, void *dma_opaque,
1064                 qemu_irq irq, qemu_irq *reset);
1065
1066 /* mipsnet.c */
1067 void mipsnet_init(int base, qemu_irq irq, NICInfo *nd);
1068
1069 /* vmmouse.c */
1070 void *vmmouse_init(void *m);
1071
1072 /* vmport.c */
1073 #ifdef TARGET_I386
1074 void vmport_init(CPUState *env);
1075 void vmport_register(unsigned char command, IOPortReadFunc *func, void *opaque);
1076 #endif
1077
1078 /* pckbd.c */
1079
1080 void i8042_init(qemu_irq kbd_irq, qemu_irq mouse_irq, uint32_t io_base);
1081 void i8042_mm_init(qemu_irq kbd_irq, qemu_irq mouse_irq,
1082                    target_phys_addr_t base, int it_shift);
1083
1084 /* mc146818rtc.c */
1085
1086 typedef struct RTCState RTCState;
1087
1088 RTCState *rtc_init(int base, qemu_irq irq);
1089 RTCState *rtc_mm_init(target_phys_addr_t base, int it_shift, qemu_irq irq);
1090 void rtc_set_memory(RTCState *s, int addr, int val);
1091 void rtc_set_date(RTCState *s, const struct tm *tm);
1092
1093 /* serial.c */
1094
1095 typedef struct SerialState SerialState;
1096 SerialState *serial_init(int base, qemu_irq irq, CharDriverState *chr);
1097 SerialState *serial_mm_init (target_phys_addr_t base, int it_shift,
1098                              qemu_irq irq, CharDriverState *chr,
1099                              int ioregister);
1100 uint32_t serial_mm_readb (void *opaque, target_phys_addr_t addr);
1101 void serial_mm_writeb (void *opaque, target_phys_addr_t addr, uint32_t value);
1102 uint32_t serial_mm_readw (void *opaque, target_phys_addr_t addr);
1103 void serial_mm_writew (void *opaque, target_phys_addr_t addr, uint32_t value);
1104 uint32_t serial_mm_readl (void *opaque, target_phys_addr_t addr);
1105 void serial_mm_writel (void *opaque, target_phys_addr_t addr, uint32_t value);
1106
1107 /* parallel.c */
1108
1109 typedef struct ParallelState ParallelState;
1110 ParallelState *parallel_init(int base, qemu_irq irq, CharDriverState *chr);
1111 ParallelState *parallel_mm_init(target_phys_addr_t base, int it_shift, qemu_irq irq, CharDriverState *chr);
1112
1113 /* i8259.c */
1114
1115 typedef struct PicState2 PicState2;
1116 extern PicState2 *isa_pic;
1117 void pic_set_irq(int irq, int level);
1118 void pic_set_irq_new(void *opaque, int irq, int level);
1119 qemu_irq *i8259_init(qemu_irq parent_irq);
1120 void pic_set_alt_irq_func(PicState2 *s, SetIRQFunc *alt_irq_func,
1121                           void *alt_irq_opaque);
1122 int pic_read_irq(PicState2 *s);
1123 void pic_update_irq(PicState2 *s);
1124 uint32_t pic_intack_read(PicState2 *s);
1125 void pic_info(void);
1126 void irq_info(void);
1127
1128 /* APIC */
1129 typedef struct IOAPICState IOAPICState;
1130
1131 int apic_init(CPUState *env);
1132 int apic_accept_pic_intr(CPUState *env);
1133 int apic_get_interrupt(CPUState *env);
1134 IOAPICState *ioapic_init(void);
1135 void ioapic_set_irq(void *opaque, int vector, int level);
1136
1137 /* i8254.c */
1138
1139 #define PIT_FREQ 1193182
1140
1141 typedef struct PITState PITState;
1142
1143 PITState *pit_init(int base, qemu_irq irq);
1144 void pit_set_gate(PITState *pit, int channel, int val);
1145 int pit_get_gate(PITState *pit, int channel);
1146 int pit_get_initial_count(PITState *pit, int channel);
1147 int pit_get_mode(PITState *pit, int channel);
1148 int pit_get_out(PITState *pit, int channel, int64_t current_time);
1149
1150 /* jazz_led.c */
1151 extern void jazz_led_init(DisplayState *ds, target_phys_addr_t base);
1152
1153 /* pcspk.c */
1154 void pcspk_init(PITState *);
1155 int pcspk_audio_init(AudioState *, qemu_irq *pic);
1156
1157 #include "hw/i2c.h"
1158
1159 #include "hw/smbus.h"
1160
1161 /* acpi.c */
1162 extern int acpi_enabled;
1163 i2c_bus *piix4_pm_init(PCIBus *bus, int devfn, uint32_t smb_io_base);
1164 void piix4_smbus_register_device(SMBusDevice *dev, uint8_t addr);
1165 void acpi_bios_init(void);
1166
1167 /* Axis ETRAX.  */
1168 extern QEMUMachine bareetraxfs_machine;
1169
1170 /* pc.c */
1171 extern QEMUMachine pc_machine;
1172 extern QEMUMachine isapc_machine;
1173 extern int fd_bootchk;
1174
1175 void ioport_set_a20(int enable);
1176 int ioport_get_a20(void);
1177
1178 /* ppc.c */
1179 extern QEMUMachine prep_machine;
1180 extern QEMUMachine core99_machine;
1181 extern QEMUMachine heathrow_machine;
1182 extern QEMUMachine ref405ep_machine;
1183 extern QEMUMachine taihu_machine;
1184
1185 /* mips_r4k.c */
1186 extern QEMUMachine mips_machine;
1187
1188 /* mips_malta.c */
1189 extern QEMUMachine mips_malta_machine;
1190
1191 /* mips_pica61.c */
1192 extern QEMUMachine mips_pica61_machine;
1193
1194 /* mips_mipssim.c */
1195 extern QEMUMachine mips_mipssim_machine;
1196
1197 /* mips_int.c */
1198 extern void cpu_mips_irq_init_cpu(CPUState *env);
1199
1200 /* mips_timer.c */
1201 extern void cpu_mips_clock_init(CPUState *);
1202 extern void cpu_mips_irqctrl_init (void);
1203
1204 /* shix.c */
1205 extern QEMUMachine shix_machine;
1206
1207 /* r2d.c */
1208 extern QEMUMachine r2d_machine;
1209
1210 #ifdef TARGET_PPC
1211 /* PowerPC hardware exceptions management helpers */
1212 typedef void (*clk_setup_cb)(void *opaque, uint32_t freq);
1213 typedef struct clk_setup_t clk_setup_t;
1214 struct clk_setup_t {
1215     clk_setup_cb cb;
1216     void *opaque;
1217 };
1218 static inline void clk_setup (clk_setup_t *clk, uint32_t freq)
1219 {
1220     if (clk->cb != NULL)
1221         (*clk->cb)(clk->opaque, freq);
1222 }
1223
1224 clk_setup_cb cpu_ppc_tb_init (CPUState *env, uint32_t freq);
1225 /* Embedded PowerPC DCR management */
1226 typedef target_ulong (*dcr_read_cb)(void *opaque, int dcrn);
1227 typedef void (*dcr_write_cb)(void *opaque, int dcrn, target_ulong val);
1228 int ppc_dcr_init (CPUState *env, int (*dcr_read_error)(int dcrn),
1229                   int (*dcr_write_error)(int dcrn));
1230 int ppc_dcr_register (CPUState *env, int dcrn, void *opaque,
1231                       dcr_read_cb drc_read, dcr_write_cb dcr_write);
1232 clk_setup_cb ppc_emb_timers_init (CPUState *env, uint32_t freq);
1233 /* Embedded PowerPC reset */
1234 void ppc40x_core_reset (CPUState *env);
1235 void ppc40x_chip_reset (CPUState *env);
1236 void ppc40x_system_reset (CPUState *env);
1237 void PREP_debug_write (void *opaque, uint32_t addr, uint32_t val);
1238
1239 extern CPUWriteMemoryFunc *PPC_io_write[];
1240 extern CPUReadMemoryFunc *PPC_io_read[];
1241 void PPC_debug_write (void *opaque, uint32_t addr, uint32_t val);
1242 #endif
1243
1244 /* sun4m.c */
1245 extern QEMUMachine ss5_machine, ss10_machine;
1246
1247 /* iommu.c */
1248 void *iommu_init(target_phys_addr_t addr);
1249 void sparc_iommu_memory_rw(void *opaque, target_phys_addr_t addr,
1250                                  uint8_t *buf, int len, int is_write);
1251 static inline void sparc_iommu_memory_read(void *opaque,
1252                                            target_phys_addr_t addr,
1253                                            uint8_t *buf, int len)
1254 {
1255     sparc_iommu_memory_rw(opaque, addr, buf, len, 0);
1256 }
1257
1258 static inline void sparc_iommu_memory_write(void *opaque,
1259                                             target_phys_addr_t addr,
1260                                             uint8_t *buf, int len)
1261 {
1262     sparc_iommu_memory_rw(opaque, addr, buf, len, 1);
1263 }
1264
1265 /* tcx.c */
1266 void tcx_init(DisplayState *ds, target_phys_addr_t addr, uint8_t *vram_base,
1267               unsigned long vram_offset, int vram_size, int width, int height,
1268               int depth);
1269
1270 /* slavio_intctl.c */
1271 void *slavio_intctl_init(target_phys_addr_t addr, target_phys_addr_t addrg,
1272                          const uint32_t *intbit_to_level,
1273                          qemu_irq **irq, qemu_irq **cpu_irq,
1274                          qemu_irq **parent_irq, unsigned int cputimer);
1275 void slavio_pic_info(void *opaque);
1276 void slavio_irq_info(void *opaque);
1277
1278 /* loader.c */
1279 int get_image_size(const char *filename);
1280 int load_image(const char *filename, uint8_t *addr);
1281 int load_elf(const char *filename, int64_t virt_to_phys_addend,
1282              uint64_t *pentry, uint64_t *lowaddr, uint64_t *highaddr);
1283 int load_aout(const char *filename, uint8_t *addr);
1284 int load_uboot(const char *filename, target_ulong *ep, int *is_linux);
1285
1286 /* slavio_timer.c */
1287 void slavio_timer_init_all(target_phys_addr_t base, qemu_irq master_irq,
1288                            qemu_irq *cpu_irqs);
1289
1290 /* slavio_serial.c */
1291 SerialState *slavio_serial_init(target_phys_addr_t base, qemu_irq irq,
1292                                 CharDriverState *chr1, CharDriverState *chr2);
1293 void slavio_serial_ms_kbd_init(target_phys_addr_t base, qemu_irq irq);
1294
1295 /* slavio_misc.c */
1296 void *slavio_misc_init(target_phys_addr_t base, target_phys_addr_t power_base,
1297                        qemu_irq irq);
1298 void slavio_set_power_fail(void *opaque, int power_failing);
1299
1300 /* esp.c */
1301 void esp_scsi_attach(void *opaque, BlockDriverState *bd, int id);
1302 void *esp_init(BlockDriverState **bd, target_phys_addr_t espaddr,
1303                void *dma_opaque, qemu_irq irq, qemu_irq *reset);
1304
1305 /* sparc32_dma.c */
1306 void *sparc32_dma_init(target_phys_addr_t daddr, qemu_irq parent_irq,
1307                        void *iommu, qemu_irq **dev_irq, qemu_irq **reset);
1308 void ledma_memory_read(void *opaque, target_phys_addr_t addr,
1309                        uint8_t *buf, int len, int do_bswap);
1310 void ledma_memory_write(void *opaque, target_phys_addr_t addr,
1311                         uint8_t *buf, int len, int do_bswap);
1312 void espdma_memory_read(void *opaque, uint8_t *buf, int len);
1313 void espdma_memory_write(void *opaque, uint8_t *buf, int len);
1314
1315 /* cs4231.c */
1316 void cs_init(target_phys_addr_t base, int irq, void *intctl);
1317
1318 /* sun4u.c */
1319 extern QEMUMachine sun4u_machine;
1320
1321 /* NVRAM helpers */
1322 typedef uint32_t (*nvram_read_t)(void *private, uint32_t addr);
1323 typedef void (*nvram_write_t)(void *private, uint32_t addr, uint32_t val);
1324 typedef struct nvram_t {
1325     void *opaque;
1326     nvram_read_t read_fn;
1327     nvram_write_t write_fn;
1328 } nvram_t;
1329
1330 #include "hw/m48t59.h"
1331
1332 void NVRAM_set_byte (nvram_t *nvram, uint32_t addr, uint8_t value);
1333 uint8_t NVRAM_get_byte (nvram_t *nvram, uint32_t addr);
1334 void NVRAM_set_word (nvram_t *nvram, uint32_t addr, uint16_t value);
1335 uint16_t NVRAM_get_word (nvram_t *nvram, uint32_t addr);
1336 void NVRAM_set_lword (nvram_t *nvram, uint32_t addr, uint32_t value);
1337 uint32_t NVRAM_get_lword (nvram_t *nvram, uint32_t addr);
1338 void NVRAM_set_string (nvram_t *nvram, uint32_t addr,
1339                        const unsigned char *str, uint32_t max);
1340 int NVRAM_get_string (nvram_t *nvram, uint8_t *dst, uint16_t addr, int max);
1341 void NVRAM_set_crc (nvram_t *nvram, uint32_t addr,
1342                     uint32_t start, uint32_t count);
1343 int PPC_NVRAM_set_params (nvram_t *nvram, uint16_t NVRAM_size,
1344                           const unsigned char *arch,
1345                           uint32_t RAM_size, int boot_device,
1346                           uint32_t kernel_image, uint32_t kernel_size,
1347                           const char *cmdline,
1348                           uint32_t initrd_image, uint32_t initrd_size,
1349                           uint32_t NVRAM_image,
1350                           int width, int height, int depth);
1351
1352 /* adb.c */
1353
1354 #define MAX_ADB_DEVICES 16
1355
1356 #define ADB_MAX_OUT_LEN 16
1357
1358 typedef struct ADBDevice ADBDevice;
1359
1360 /* buf = NULL means polling */
1361 typedef int ADBDeviceRequest(ADBDevice *d, uint8_t *buf_out,
1362                               const uint8_t *buf, int len);
1363 typedef int ADBDeviceReset(ADBDevice *d);
1364
1365 struct ADBDevice {
1366     struct ADBBusState *bus;
1367     int devaddr;
1368     int handler;
1369     ADBDeviceRequest *devreq;
1370     ADBDeviceReset *devreset;
1371     void *opaque;
1372 };
1373
1374 typedef struct ADBBusState {
1375     ADBDevice devices[MAX_ADB_DEVICES];
1376     int nb_devices;
1377     int poll_index;
1378 } ADBBusState;
1379
1380 int adb_request(ADBBusState *s, uint8_t *buf_out,
1381                 const uint8_t *buf, int len);
1382 int adb_poll(ADBBusState *s, uint8_t *buf_out);
1383
1384 ADBDevice *adb_register_device(ADBBusState *s, int devaddr,
1385                                ADBDeviceRequest *devreq,
1386                                ADBDeviceReset *devreset,
1387                                void *opaque);
1388 void adb_kbd_init(ADBBusState *bus);
1389 void adb_mouse_init(ADBBusState *bus);
1390
1391 extern ADBBusState adb_bus;
1392
1393 #include "hw/usb.h"
1394
1395 /* usb ports of the VM */
1396
1397 void qemu_register_usb_port(USBPort *port, void *opaque, int index,
1398                             usb_attachfn attach);
1399
1400 #define VM_USB_HUB_SIZE 8
1401
1402 void do_usb_add(const char *devname);
1403 void do_usb_del(const char *devname);
1404 void usb_info(void);
1405
1406 /* scsi-disk.c */
1407 enum scsi_reason {
1408     SCSI_REASON_DONE, /* Command complete.  */
1409     SCSI_REASON_DATA  /* Transfer complete, more data required.  */
1410 };
1411
1412 typedef struct SCSIDevice SCSIDevice;
1413 typedef void (*scsi_completionfn)(void *opaque, int reason, uint32_t tag,
1414                                   uint32_t arg);
1415
1416 SCSIDevice *scsi_disk_init(BlockDriverState *bdrv,
1417                            int tcq,
1418                            scsi_completionfn completion,
1419                            void *opaque);
1420 void scsi_disk_destroy(SCSIDevice *s);
1421
1422 int32_t scsi_send_command(SCSIDevice *s, uint32_t tag, uint8_t *buf, int lun);
1423 /* SCSI data transfers are asynchrnonous.  However, unlike the block IO
1424    layer the completion routine may be called directly by
1425    scsi_{read,write}_data.  */
1426 void scsi_read_data(SCSIDevice *s, uint32_t tag);
1427 int scsi_write_data(SCSIDevice *s, uint32_t tag);
1428 void scsi_cancel_io(SCSIDevice *s, uint32_t tag);
1429 uint8_t *scsi_get_buf(SCSIDevice *s, uint32_t tag);
1430
1431 /* lsi53c895a.c */
1432 void lsi_scsi_attach(void *opaque, BlockDriverState *bd, int id);
1433 void *lsi_scsi_init(PCIBus *bus, int devfn);
1434
1435 /* integratorcp.c */
1436 extern QEMUMachine integratorcp_machine;
1437
1438 /* versatilepb.c */
1439 extern QEMUMachine versatilepb_machine;
1440 extern QEMUMachine versatileab_machine;
1441
1442 /* realview.c */
1443 extern QEMUMachine realview_machine;
1444
1445 /* spitz.c */
1446 extern QEMUMachine akitapda_machine;
1447 extern QEMUMachine spitzpda_machine;
1448 extern QEMUMachine borzoipda_machine;
1449 extern QEMUMachine terrierpda_machine;
1450
1451 /* palm.c */
1452 extern QEMUMachine palmte_machine;
1453
1454 /* ps2.c */
1455 void *ps2_kbd_init(void (*update_irq)(void *, int), void *update_arg);
1456 void *ps2_mouse_init(void (*update_irq)(void *, int), void *update_arg);
1457 void ps2_write_mouse(void *, int val);
1458 void ps2_write_keyboard(void *, int val);
1459 uint32_t ps2_read_data(void *);
1460 void ps2_queue(void *, int b);
1461 void ps2_keyboard_set_translation(void *opaque, int mode);
1462 void ps2_mouse_fake_event(void *opaque);
1463
1464 /* smc91c111.c */
1465 void smc91c111_init(NICInfo *, uint32_t, qemu_irq);
1466
1467 /* pl031.c */
1468 void pl031_init(uint32_t base, qemu_irq irq);
1469
1470 /* pl110.c */
1471 void *pl110_init(DisplayState *ds, uint32_t base, qemu_irq irq, int);
1472
1473 /* pl011.c */
1474 void pl011_init(uint32_t base, qemu_irq irq, CharDriverState *chr);
1475
1476 /* pl050.c */
1477 void pl050_init(uint32_t base, qemu_irq irq, int is_mouse);
1478
1479 /* pl080.c */
1480 void *pl080_init(uint32_t base, qemu_irq irq, int nchannels);
1481
1482 /* pl181.c */
1483 void pl181_init(uint32_t base, BlockDriverState *bd,
1484                 qemu_irq irq0, qemu_irq irq1);
1485
1486 /* pl190.c */
1487 qemu_irq *pl190_init(uint32_t base, qemu_irq irq, qemu_irq fiq);
1488
1489 /* arm-timer.c */
1490 void sp804_init(uint32_t base, qemu_irq irq);
1491 void icp_pit_init(uint32_t base, qemu_irq *pic, int irq);
1492
1493 /* arm_sysctl.c */
1494 void arm_sysctl_init(uint32_t base, uint32_t sys_id);
1495
1496 /* arm_gic.c */
1497 qemu_irq *arm_gic_init(uint32_t base, qemu_irq parent_irq);
1498
1499 /* arm_boot.c */
1500
1501 void arm_load_kernel(CPUState *env, int ram_size, const char *kernel_filename,
1502                      const char *kernel_cmdline, const char *initrd_filename,
1503                      int board_id, target_phys_addr_t loader_start);
1504
1505 /* sh7750.c */
1506 struct SH7750State;
1507
1508 struct SH7750State *sh7750_init(CPUState * cpu);
1509
1510 typedef struct {
1511     /* The callback will be triggered if any of the designated lines change */
1512     uint16_t portamask_trigger;
1513     uint16_t portbmask_trigger;
1514     /* Return 0 if no action was taken */
1515     int (*port_change_cb) (uint16_t porta, uint16_t portb,
1516                            uint16_t * periph_pdtra,
1517                            uint16_t * periph_portdira,
1518                            uint16_t * periph_pdtrb,
1519                            uint16_t * periph_portdirb);
1520 } sh7750_io_device;
1521
1522 int sh7750_register_io_device(struct SH7750State *s,
1523                               sh7750_io_device * device);
1524 /* sh_timer.c */
1525 #define TMU012_FEAT_TOCR   (1 << 0)
1526 #define TMU012_FEAT_3CHAN  (1 << 1)
1527 #define TMU012_FEAT_EXTCLK (1 << 2)
1528 void tmu012_init(uint32_t base, int feat, uint32_t freq);
1529
1530 /* sh_serial.c */
1531 #define SH_SERIAL_FEAT_SCIF (1 << 0)
1532 void sh_serial_init (target_phys_addr_t base, int feat,
1533                      uint32_t freq, CharDriverState *chr);
1534
1535 /* tc58128.c */
1536 int tc58128_init(struct SH7750State *s, char *zone1, char *zone2);
1537
1538 /* NOR flash devices */
1539 #define MAX_PFLASH 4
1540 extern BlockDriverState *pflash_table[MAX_PFLASH];
1541 typedef struct pflash_t pflash_t;
1542
1543 pflash_t *pflash_register (target_phys_addr_t base, ram_addr_t off,
1544                            BlockDriverState *bs,
1545                            uint32_t sector_len, int nb_blocs, int width,
1546                            uint16_t id0, uint16_t id1,
1547                            uint16_t id2, uint16_t id3);
1548
1549 /* nand.c */
1550 struct nand_flash_s;
1551 struct nand_flash_s *nand_init(int manf_id, int chip_id);
1552 void nand_done(struct nand_flash_s *s);
1553 void nand_setpins(struct nand_flash_s *s,
1554                 int cle, int ale, int ce, int wp, int gnd);
1555 void nand_getpins(struct nand_flash_s *s, int *rb);
1556 void nand_setio(struct nand_flash_s *s, uint8_t value);
1557 uint8_t nand_getio(struct nand_flash_s *s);
1558
1559 #define NAND_MFR_TOSHIBA        0x98
1560 #define NAND_MFR_SAMSUNG        0xec
1561 #define NAND_MFR_FUJITSU        0x04
1562 #define NAND_MFR_NATIONAL       0x8f
1563 #define NAND_MFR_RENESAS        0x07
1564 #define NAND_MFR_STMICRO        0x20
1565 #define NAND_MFR_HYNIX          0xad
1566 #define NAND_MFR_MICRON         0x2c
1567
1568 /* ecc.c */
1569 struct ecc_state_s {
1570     uint8_t cp;         /* Column parity */
1571     uint16_t lp[2];     /* Line parity */
1572     uint16_t count;
1573 };
1574
1575 uint8_t ecc_digest(struct ecc_state_s *s, uint8_t sample);
1576 void ecc_reset(struct ecc_state_s *s);
1577 void ecc_put(QEMUFile *f, struct ecc_state_s *s);
1578 void ecc_get(QEMUFile *f, struct ecc_state_s *s);
1579
1580 /* GPIO */
1581 typedef void (*gpio_handler_t)(int line, int level, void *opaque);
1582
1583 /* ads7846.c */
1584 struct ads7846_state_s;
1585 uint32_t ads7846_read(void *opaque);
1586 void ads7846_write(void *opaque, uint32_t value);
1587 struct ads7846_state_s *ads7846_init(qemu_irq penirq);
1588
1589 /* max111x.c */
1590 struct max111x_s;
1591 uint32_t max111x_read(void *opaque);
1592 void max111x_write(void *opaque, uint32_t value);
1593 struct max111x_s *max1110_init(qemu_irq cb);
1594 struct max111x_s *max1111_init(qemu_irq cb);
1595 void max111x_set_input(struct max111x_s *s, int line, uint8_t value);
1596
1597 /* PCMCIA/Cardbus */
1598
1599 struct pcmcia_socket_s {
1600     qemu_irq irq;
1601     int attached;
1602     const char *slot_string;
1603     const char *card_string;
1604 };
1605
1606 void pcmcia_socket_register(struct pcmcia_socket_s *socket);
1607 void pcmcia_socket_unregister(struct pcmcia_socket_s *socket);
1608 void pcmcia_info(void);
1609
1610 struct pcmcia_card_s {
1611     void *state;
1612     struct pcmcia_socket_s *slot;
1613     int (*attach)(void *state);
1614     int (*detach)(void *state);
1615     const uint8_t *cis;
1616     int cis_len;
1617
1618     /* Only valid if attached */
1619     uint8_t (*attr_read)(void *state, uint32_t address);
1620     void (*attr_write)(void *state, uint32_t address, uint8_t value);
1621     uint16_t (*common_read)(void *state, uint32_t address);
1622     void (*common_write)(void *state, uint32_t address, uint16_t value);
1623     uint16_t (*io_read)(void *state, uint32_t address);
1624     void (*io_write)(void *state, uint32_t address, uint16_t value);
1625 };
1626
1627 #define CISTPL_DEVICE           0x01    /* 5V Device Information Tuple */
1628 #define CISTPL_NO_LINK          0x14    /* No Link Tuple */
1629 #define CISTPL_VERS_1           0x15    /* Level 1 Version Tuple */
1630 #define CISTPL_JEDEC_C          0x18    /* JEDEC ID Tuple */
1631 #define CISTPL_JEDEC_A          0x19    /* JEDEC ID Tuple */
1632 #define CISTPL_CONFIG           0x1a    /* Configuration Tuple */
1633 #define CISTPL_CFTABLE_ENTRY    0x1b    /* 16-bit PCCard Configuration */
1634 #define CISTPL_DEVICE_OC        0x1c    /* Additional Device Information */
1635 #define CISTPL_DEVICE_OA        0x1d    /* Additional Device Information */
1636 #define CISTPL_DEVICE_GEO       0x1e    /* Additional Device Information */
1637 #define CISTPL_DEVICE_GEO_A     0x1f    /* Additional Device Information */
1638 #define CISTPL_MANFID           0x20    /* Manufacture ID Tuple */
1639 #define CISTPL_FUNCID           0x21    /* Function ID Tuple */
1640 #define CISTPL_FUNCE            0x22    /* Function Extension Tuple */
1641 #define CISTPL_END              0xff    /* Tuple End */
1642 #define CISTPL_ENDMARK          0xff
1643
1644 /* dscm1xxxx.c */
1645 struct pcmcia_card_s *dscm1xxxx_init(BlockDriverState *bdrv);
1646
1647 /* ptimer.c */
1648 typedef struct ptimer_state ptimer_state;
1649 typedef void (*ptimer_cb)(void *opaque);
1650
1651 ptimer_state *ptimer_init(QEMUBH *bh);
1652 void ptimer_set_period(ptimer_state *s, int64_t period);
1653 void ptimer_set_freq(ptimer_state *s, uint32_t freq);
1654 void ptimer_set_limit(ptimer_state *s, uint64_t limit, int reload);
1655 uint64_t ptimer_get_count(ptimer_state *s);
1656 void ptimer_set_count(ptimer_state *s, uint64_t count);
1657 void ptimer_run(ptimer_state *s, int oneshot);
1658 void ptimer_stop(ptimer_state *s);
1659 void qemu_put_ptimer(QEMUFile *f, ptimer_state *s);
1660 void qemu_get_ptimer(QEMUFile *f, ptimer_state *s);
1661
1662 #include "hw/pxa.h"
1663
1664 #include "hw/omap.h"
1665
1666 /* mcf_uart.c */
1667 uint32_t mcf_uart_read(void *opaque, target_phys_addr_t addr);
1668 void mcf_uart_write(void *opaque, target_phys_addr_t addr, uint32_t val);
1669 void *mcf_uart_init(qemu_irq irq, CharDriverState *chr);
1670 void mcf_uart_mm_init(target_phys_addr_t base, qemu_irq irq,
1671                       CharDriverState *chr);
1672
1673 /* mcf_intc.c */
1674 qemu_irq *mcf_intc_init(target_phys_addr_t base, CPUState *env);
1675
1676 /* mcf_fec.c */
1677 void mcf_fec_init(NICInfo *nd, target_phys_addr_t base, qemu_irq *irq);
1678
1679 /* mcf5206.c */
1680 qemu_irq *mcf5206_init(uint32_t base, CPUState *env);
1681
1682 /* an5206.c */
1683 extern QEMUMachine an5206_machine;
1684
1685 /* mcf5208.c */
1686 extern QEMUMachine mcf5208evb_machine;
1687
1688 #include "gdbstub.h"
1689
1690 #endif /* defined(QEMU_TOOL) */
1691
1692 /* monitor.c */
1693 void monitor_init(CharDriverState *hd, int show_banner);
1694 void term_puts(const char *str);
1695 void term_vprintf(const char *fmt, va_list ap);
1696 void term_printf(const char *fmt, ...) __attribute__ ((__format__ (__printf__, 1, 2)));
1697 void term_print_filename(const char *filename);
1698 void term_flush(void);
1699 void term_print_help(void);
1700 void monitor_readline(const char *prompt, int is_password,
1701                       char *buf, int buf_size);
1702
1703 /* readline.c */
1704 typedef void ReadLineFunc(void *opaque, const char *str);
1705
1706 extern int completion_index;
1707 void add_completion(const char *str);
1708 void readline_handle_byte(int ch);
1709 void readline_find_completion(const char *cmdline);
1710 const char *readline_get_history(unsigned int index);
1711 void readline_start(const char *prompt, int is_password,
1712                     ReadLineFunc *readline_func, void *opaque);
1713
1714 void kqemu_record_dump(void);
1715
1716 #endif /* VL_H */