include/configs/work_92105.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * WORK Microwave work_92105 board configuration file
   4  *
   5  * (C) Copyright 2014  DENX Software Engineering GmbH
   6  * Written-by: Albert ARIBAUD <[email protected]>
   7  */
   8
   9 #ifndef __CONFIG_WORK_92105_H__
  10 #define __CONFIG_WORK_92105_H__
  11
  12 /* SoC and board defines */
  13 #include <linux/sizes.h>
  14 #include <asm/arch/cpu.h>
  15
  16 /*
  17  * Define work_92105 machine type by hand -- done only for compatibility
  18  * with original board code
  19  */
  20 #define CONFIG_MACH_TYPE                736
  21
  22 /*
  23  * Memory configurations
  24  */
  25 #define CONFIG_SYS_SDRAM_BASE           EMC_DYCS0_BASE
  26 #define CONFIG_SYS_SDRAM_SIZE           SZ_128M
  27
  28 #define CONFIG_SYS_INIT_SP_ADDR         (CONFIG_SYS_SDRAM_BASE + SZ_512K \
  29                                          - GENERATED_GBL_DATA_SIZE)
  30
  31 /*
  32  * Ethernet Driver
  33  */
  34
  35 #define CONFIG_LPC32XX_ETH
  36 #define CONFIG_SYS_FAULT_ECHO_LINK_DOWN
  37 /* FIXME: remove "Waiting for PHY auto negotiation to complete..." message */
  38
  39 #define CONFIG_RTC_DS1374
  40
  41 /*
  42  * U-Boot General Configurations
  43  */
  44 #define CONFIG_SYS_CBSIZE               1024
  45 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE
  46
  47 /*
  48  * NAND chip timings for FIXME: which one?
  49  */
  50
  51 #define CONFIG_LPC32XX_NAND_MLC_TCEA_DELAY  333333333
  52 #define CONFIG_LPC32XX_NAND_MLC_BUSY_DELAY   10000000
  53 #define CONFIG_LPC32XX_NAND_MLC_NAND_TA      18181818
  54 #define CONFIG_LPC32XX_NAND_MLC_RD_HIGH      31250000
  55 #define CONFIG_LPC32XX_NAND_MLC_RD_LOW       45454545
  56 #define CONFIG_LPC32XX_NAND_MLC_WR_HIGH      40000000
  57 #define CONFIG_LPC32XX_NAND_MLC_WR_LOW       83333333
  58
  59 /*
  60  * NAND
  61  */
  62
  63 /* driver configuration */
  64 #define CONFIG_SYS_NAND_SELF_INIT
  65 #define CONFIG_SYS_MAX_NAND_DEVICE 1
  66 #define CONFIG_SYS_MAX_NAND_CHIPS 1
  67 #define CONFIG_SYS_NAND_BASE MLC_NAND_BASE
  68 #define CONFIG_NAND_LPC32XX_MLC
  69
  70 /*
  71  * GPIO
  72  */
  73
  74 #define CONFIG_LPC32XX_GPIO
  75
  76 /*
  77  * Environment
  78  */
  79
  80 /*
  81  * Boot Linux
  82  */
  83 #define CONFIG_CMDLINE_TAG
  84 #define CONFIG_SETUP_MEMORY_TAGS
  85 #define CONFIG_INITRD_TAG
  86
  87 #define CONFIG_BOOTFILE                 "uImage"
  88
  89 /*
  90  * SPL
  91  */
  92
  93 /* SPL will be executed at offset 0 */
  94 /* SPL will use SRAM as stack */
  95 #define CONFIG_SPL_STACK     0x0000FFF8
  96 /* Use the framework and generic lib */
  97 /* SPL will use serial */
  98 /* SPL will load U-Boot from NAND offset 0x40000 */
  99 #define CONFIG_SYS_NAND_U_BOOT_OFFS  0x00040000
 100 #define CONFIG_SPL_PAD_TO 0x20000
 101 /* U-Boot will be 0x40000 bytes, loaded and run at CONFIG_SYS_TEXT_BASE */
 102 #define CONFIG_SYS_MONITOR_LEN 0x40000 /* actually, MAX size */
 103 #define CONFIG_SYS_NAND_U_BOOT_START CONFIG_SYS_TEXT_BASE
 104 #define CONFIG_SYS_NAND_U_BOOT_DST   CONFIG_SYS_TEXT_BASE
 105
 106 /*
 107  * Include SoC specific configuration
 108  */
 109 #include <asm/arch/config.h>
 110
 111 #endif  /* __CONFIG_WORK_92105_H__*/