arch/arm/mach-tegra/board2.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  *  (C) Copyright 2010,2011
   4  *  NVIDIA Corporation <www.nvidia.com>
   5  */
   6
   7 #include <common.h>
   8 #include <dm.h>
   9 #include <env.h>
  10 #include <errno.h>
  11 #include <init.h>
  12 #include <log.h>
  13 #include <ns16550.h>
  14 #include <usb.h>
  15 #include <asm/io.h>
  16 #include <asm/arch-tegra/ap.h>
  17 #include <asm/arch-tegra/board.h>
  18 #include <asm/arch-tegra/cboot.h>
  19 #include <asm/arch-tegra/clk_rst.h>
  20 #include <asm/arch-tegra/pmc.h>
  21 #include <asm/arch-tegra/pmu.h>
  22 #include <asm/arch-tegra/sys_proto.h>
  23 #include <asm/arch-tegra/uart.h>
  24 #include <asm/arch-tegra/warmboot.h>
  25 #include <asm/arch-tegra/gpu.h>
  26 #include <asm/arch-tegra/usb.h>
  27 #include <asm/arch-tegra/xusb-padctl.h>
  28 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
  29 #include <asm/arch/clock.h>
  30 #endif
  31 #if IS_ENABLED(CONFIG_TEGRA_PINCTRL)
  32 #include <asm/arch/funcmux.h>
  33 #include <asm/arch/pinmux.h>
  34 #endif
  35 #include <asm/arch/tegra.h>
  36 #ifdef CONFIG_TEGRA_CLOCK_SCALING
  37 #include <asm/arch/emc.h>
  38 #endif
  39 #include "emc.h"
  40
  41 DECLARE_GLOBAL_DATA_PTR;
  42
  43 #ifdef CONFIG_SPL_BUILD
  44 /* TODO([email protected]): Remove once SPL supports device tree */
  45 U_BOOT_DRVINFO(tegra_gpios) = {
  46         "gpio_tegra"
  47 };
  48 #endif
  49
  50 __weak void pinmux_init(void) {}
  51 __weak void pin_mux_usb(void) {}
  52 __weak void pin_mux_spi(void) {}
  53 __weak void pin_mux_mmc(void) {}
  54 __weak void gpio_early_init_uart(void) {}
  55 __weak void pin_mux_display(void) {}
  56 __weak void start_cpu_fan(void) {}
  57 __weak void cboot_late_init(void) {}
  58
  59 #if defined(CONFIG_TEGRA_NAND)
  60 __weak void pin_mux_nand(void)
  61 {
  62         funcmux_select(PERIPH_ID_NDFLASH, FUNCMUX_DEFAULT);
  63 }
  64 #endif
  65
  66 /*
  67  * Routine: power_det_init
  68  * Description: turn off power detects
  69  */
  70 static void power_det_init(void)
  71 {
  72 #if defined(CONFIG_TEGRA20)
  73         struct pmc_ctlr *const pmc = (struct pmc_ctlr *)NV_PA_PMC_BASE;
  74
  75         /* turn off power detects */
  76         writel(0, &pmc->pmc_pwr_det_latch);
  77         writel(0, &pmc->pmc_pwr_det);
  78 #endif
  79 }
  80
  81 __weak int tegra_board_id(void)
  82 {
  83         return -1;
  84 }
  85
  86 #ifdef CONFIG_DISPLAY_BOARDINFO
  87 int checkboard(void)
  88 {
  89         int board_id = tegra_board_id();
  90
  91         printf("Board: %s", CONFIG_TEGRA_BOARD_STRING);
  92         if (board_id != -1)
  93                 printf(", ID: %d\n", board_id);
  94         printf("\n");
  95
  96         return 0;
  97 }
  98 #endif  /* CONFIG_DISPLAY_BOARDINFO */
  99
 100 __weak int tegra_lcd_pmic_init(int board_it)
 101 {
 102         return 0;
 103 }
 104
 105 __weak int nvidia_board_init(void)
 106 {
 107         return 0;
 108 }
 109
 110 /*
 111  * Routine: board_init
 112  * Description: Early hardware init.
 113  */
 114 int board_init(void)
 115 {
 116         __maybe_unused int err;
 117         __maybe_unused int board_id;
 118
 119         /* Do clocks and UART first so that printf() works */
 120 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
 121         clock_init();
 122         clock_verify();
 123 #endif
 124
 125         tegra_gpu_config();
 126
 127 #ifdef CONFIG_TEGRA_SPI
 128         pin_mux_spi();
 129 #endif
 130
 131 #ifdef CONFIG_MMC_SDHCI_TEGRA
 132         pin_mux_mmc();
 133 #endif
 134
 135         /* Init is handled automatically in the driver-model case */
 136 #if defined(CONFIG_DM_VIDEO)
 137         pin_mux_display();
 138 #endif
 139         /* boot param addr */
 140         gd->bd->bi_boot_params = (NV_PA_SDRAM_BASE + 0x100);
 141
 142         power_det_init();
 143
 144 #ifdef CONFIG_SYS_I2C_TEGRA
 145 # ifdef CONFIG_TEGRA_PMU
 146         if (pmu_set_nominal())
 147                 debug("Failed to select nominal voltages\n");
 148 #  ifdef CONFIG_TEGRA_CLOCK_SCALING
 149         err = board_emc_init();
 150         if (err)
 151                 debug("Memory controller init failed: %d\n", err);
 152 #  endif
 153 # endif /* CONFIG_TEGRA_PMU */
 154 #endif /* CONFIG_SYS_I2C_TEGRA */
 155
 156 #ifdef CONFIG_USB_EHCI_TEGRA
 157         pin_mux_usb();
 158 #endif
 159
 160 #if defined(CONFIG_DM_VIDEO)
 161         board_id = tegra_board_id();
 162         err = tegra_lcd_pmic_init(board_id);
 163         if (err) {
 164                 debug("Failed to set up LCD PMIC\n");
 165                 return err;
 166         }
 167 #endif
 168
 169 #ifdef CONFIG_TEGRA_NAND
 170         pin_mux_nand();
 171 #endif
 172
 173         tegra_xusb_padctl_init();
 174
 175 #ifdef CONFIG_TEGRA_LP0
 176         /* save Sdram params to PMC 2, 4, and 24 for WB0 */
 177         warmboot_save_sdram_params();
 178
 179         /* prepare the WB code to LP0 location */
 180         warmboot_prepare_code(TEGRA_LP0_ADDR, TEGRA_LP0_SIZE);
 181 #endif
 182         return nvidia_board_init();
 183 }
 184
 185 void board_cleanup_before_linux(void)
 186 {
 187         /* power down UPHY PLL */
 188         tegra_xusb_padctl_exit();
 189 }
 190
 191 #ifdef CONFIG_BOARD_EARLY_INIT_F
 192 static void __gpio_early_init(void)
 193 {
 194 }
 195
 196 void gpio_early_init(void) __attribute__((weak, alias("__gpio_early_init")));
 197
 198 int board_early_init_f(void)
 199 {
 200 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
 201         if (!clock_early_init_done())
 202                 clock_early_init();
 203 #endif
 204
 205 #if defined(CONFIG_TEGRA_DISCONNECT_UDC_ON_BOOT)
 206 #define USBCMD_FS2 (1 << 15)
 207         {
 208                 struct usb_ctlr *usbctlr = (struct usb_ctlr *)0x7d000000;
 209                 writel(USBCMD_FS2, &usbctlr->usb_cmd);
 210         }
 211 #endif
 212
 213         /* Do any special system timer/TSC setup */
 214 #if IS_ENABLED(CONFIG_TEGRA_CLKRST)
 215 #  if defined(CONFIG_TEGRA_SUPPORT_NON_SECURE)
 216         if (!tegra_cpu_is_non_secure())
 217 #  endif
 218                 arch_timer_init();
 219 #endif
 220
 221 #if defined(CONFIG_DISABLE_SDMMC1_EARLY)
 222         /*
 223          * Turn off (reset/disable) SDMMC1 on Nano here, before GPIO INIT.
 224          * We do this because earlier bootloaders have enabled power to
 225          * SDMMC1 on Nano, and toggling power-gpio (PZ3) in pinmux_init()
 226          * results in power being back-driven into the SD-card and SDMMC1
 227          * HW, which is 'bad' as per the HW team.
 228          *
 229          * From the HW team: "LDO2 from the PMIC has already been set to 3.3v in
 230          * nvtboot/CBoot on Nano (for SD-card boot). So when U-Boot's GPIO_INIT
 231          * table sets PZ3 to OUT0 as per the pinmux spreadsheet, it turns off
 232          * the loadswitch. When PZ3 is 0 and not driving, essentially the SDCard
 233          * voltage turns off. Since the SDCard voltage is no longer there, the
 234          * SDMMC CLK/DAT lines are backdriving into what essentially is a
 235          * powered-off SDCard, that's why the voltage drops from 3.3V to ~1.6V"
 236          *
 237          * Note that this can probably be removed when we change over to storing
 238          * all BL components on QSPI on Nano, and U-Boot then becomes the first
 239          * one to turn on SDMMC1 power. Another fix would be to have CBoot
 240          * disable power/gate SDMMC1 off before handing off to U-Boot/kernel.
 241          */
 242         reset_set_enable(PERIPH_ID_SDMMC1, 1);
 243         clock_set_enable(PERIPH_ID_SDMMC1, 0);
 244 #endif  /* CONFIG_DISABLE_SDMMC1_EARLY */
 245
 246         pinmux_init();
 247         board_init_uart_f();
 248
 249         /* Initialize periph GPIOs */
 250         gpio_early_init();
 251         gpio_early_init_uart();
 252
 253         return 0;
 254 }
 255 #endif  /* EARLY_INIT */
 256
 257 int board_late_init(void)
 258 {
 259 #if defined(CONFIG_TEGRA_SUPPORT_NON_SECURE)
 260         if (tegra_cpu_is_non_secure()) {
 261                 printf("CPU is in NS mode\n");
 262                 env_set("cpu_ns_mode", "1");
 263         } else {
 264                 env_set("cpu_ns_mode", "");
 265         }
 266 #endif
 267         start_cpu_fan();
 268         cboot_late_init();
 269
 270         return 0;
 271 }
 272
 273 /*
 274  * In some SW environments, a memory carve-out exists to house a secure
 275  * monitor, a trusted OS, and/or various statically allocated media buffers.
 276  *
 277  * This carveout exists at the highest possible address that is within a
 278  * 32-bit physical address space.
 279  *
 280  * This function returns the total size of this carve-out. At present, the
 281  * returned value is hard-coded for simplicity. In the future, it may be
 282  * possible to determine the carve-out size:
 283  * - By querying some run-time information source, such as:
 284  *   - A structure passed to U-Boot by earlier boot software.
 285  *   - SoC registers.
 286  *   - A call into the secure monitor.
 287  * - In the per-board U-Boot configuration header, based on knowledge of the
 288  *   SW environment that U-Boot is being built for.
 289  *
 290  * For now, we support two configurations in U-Boot:
 291  * - 32-bit ports without any form of carve-out.
 292  * - 64 bit ports which are assumed to use a carve-out of a conservatively
 293  *   hard-coded size.
 294  */
 295 static ulong carveout_size(void)
 296 {
 297 #ifdef CONFIG_ARM64
 298         return SZ_512M;
 299 #elif defined(CONFIG_ARMV7_SECURE_RESERVE_SIZE)
 300         // BASE+SIZE might not == 4GB. If so, we want the carveout to cover
 301         // from BASE to 4GB, not BASE to BASE+SIZE.
 302         return (0 - CONFIG_ARMV7_SECURE_BASE) & ~(SZ_2M - 1);
 303 #else
 304         return 0;
 305 #endif
 306 }
 307
 308 /*
 309  * Determine the amount of usable RAM below 4GiB, taking into account any
 310  * carve-out that may be assigned.
 311  */
 312 static ulong usable_ram_size_below_4g(void)
 313 {
 314         ulong total_size_below_4g;
 315         ulong usable_size_below_4g;
 316
 317         /*
 318          * The total size of RAM below 4GiB is the lesser address of:
 319          * (a) 2GiB itself (RAM starts at 2GiB, and 4GiB - 2GiB == 2GiB).
 320          * (b) The size RAM physically present in the system.
 321          */
 322         if (gd->ram_size < SZ_2G)
 323                 total_size_below_4g = gd->ram_size;
 324         else
 325                 total_size_below_4g = SZ_2G;
 326
 327         /* Calculate usable RAM by subtracting out any carve-out size */
 328         usable_size_below_4g = total_size_below_4g - carveout_size();
 329
 330         return usable_size_below_4g;
 331 }
 332
 333 /*
 334  * Represent all available RAM in either one or two banks.
 335  *
 336  * The first bank describes any usable RAM below 4GiB.
 337  * The second bank describes any RAM above 4GiB.
 338  *
 339  * This split is driven by the following requirements:
 340  * - The NVIDIA L4T kernel requires separate entries in the DT /memory/reg
 341  *   property for memory below and above the 4GiB boundary. The layout of that
 342  *   DT property is directly driven by the entries in the U-Boot bank array.
 343  * - The potential existence of a carve-out at the end of RAM below 4GiB can
 344  *   only be represented using multiple banks.
 345  *
 346  * Explicitly removing the carve-out RAM from the bank entries makes the RAM
 347  * layout a bit more obvious, e.g. when running "bdinfo" at the U-Boot
 348  * command-line.
 349  *
 350  * This does mean that the DT U-Boot passes to the Linux kernel will not
 351  * include this RAM in /memory/reg at all. An alternative would be to include
 352  * all RAM in the U-Boot banks (and hence DT), and add a /memreserve/ node
 353  * into DT to stop the kernel from using the RAM. IIUC, I don't /think/ the
 354  * Linux kernel will ever need to access any RAM in* the carve-out via a CPU
 355  * mapping, so either way is acceptable.
 356  *
 357  * On 32-bit systems, we never define a bank for RAM above 4GiB, since the
 358  * start address of that bank cannot be represented in the 32-bit .size
 359  * field.
 360  */
 361 int dram_init_banksize(void)
 362 {
 363         int err;
 364
 365         /* try to compute DRAM bank size based on cboot DTB first */
 366         err = cboot_dram_init_banksize();
 367         if (err == 0)
 368                 return err;
 369
 370         /* fall back to default DRAM bank size computation */
 371
 372         gd->bd->bi_dram[0].start = CONFIG_SYS_SDRAM_BASE;
 373         gd->bd->bi_dram[0].size = usable_ram_size_below_4g();
 374
 375 #ifdef CONFIG_PCI
 376         gd->pci_ram_top = gd->bd->bi_dram[0].start + gd->bd->bi_dram[0].size;
 377 #endif
 378
 379 #ifdef CONFIG_PHYS_64BIT
 380         if (gd->ram_size > SZ_2G) {
 381                 gd->bd->bi_dram[1].start = 0x100000000;
 382                 gd->bd->bi_dram[1].size = gd->ram_size - SZ_2G;
 383         } else
 384 #endif
 385         {
 386                 gd->bd->bi_dram[1].start = 0;
 387                 gd->bd->bi_dram[1].size = 0;
 388         }
 389
 390         return 0;
 391 }
 392
 393 /*
 394  * Most hardware on 64-bit Tegra is still restricted to DMA to the lower
 395  * 32-bits of the physical address space. Cap the maximum usable RAM area
 396  * at 4 GiB to avoid DMA buffers from being allocated beyond the 32-bit
 397  * boundary that most devices can address. Also, don't let U-Boot use any
 398  * carve-out, as mentioned above.
 399  *
 400  * This function is called before dram_init_banksize(), so we can't simply
 401  * return gd->bd->bi_dram[1].start + gd->bd->bi_dram[1].size.
 402  */
 403 ulong board_get_usable_ram_top(ulong total_size)
 404 {
 405         ulong ram_top;
 406
 407         /* try to get top of usable RAM based on cboot DTB first */
 408         ram_top = cboot_get_usable_ram_top(total_size);
 409         if (ram_top > 0)
 410                 return ram_top;
 411
 412         /* fall back to default usable RAM computation */
 413
 414         return CONFIG_SYS_SDRAM_BASE + usable_ram_size_below_4g();
 415 }