arch/x86/cpu/broadwell/cpu.c

   1 // SPDX-License-Identifier: GPL-2.0
   2 /*
   3  * Copyright (c) 2016 Google, Inc
   4  *
   5  * Based on code from coreboot src/soc/intel/broadwell/cpu.c
   6  */
   7
   8 #include <common.h>
   9 #include <dm.h>
  10 #include <cpu.h>
  11 #include <event.h>
  12 #include <init.h>
  13 #include <log.h>
  14 #include <spl.h>
  15 #include <asm/cpu.h>
  16 #include <asm/cpu_x86.h>
  17 #include <asm/cpu_common.h>
  18 #include <asm/global_data.h>
  19 #include <asm/intel_regs.h>
  20 #include <asm/lpc_common.h>
  21 #include <asm/msr.h>
  22 #include <asm/pci.h>
  23 #include <asm/post.h>
  24 #include <asm/turbo.h>
  25 #include <asm/arch/cpu.h>
  26 #include <asm/arch/pch.h>
  27 #include <asm/arch/rcb.h>
  28
  29 static int broadwell_init_cpu(void)
  30 {
  31         struct udevice *dev;
  32         int ret;
  33
  34         /* Start up the LPC so we have serial */
  35         ret = uclass_first_device_err(UCLASS_LPC, &dev);
  36         if (ret)
  37                 return ret;
  38         ret = cpu_set_flex_ratio_to_tdp_nominal();
  39         if (ret)
  40                 return ret;
  41
  42         return 0;
  43 }
  44 EVENT_SPY_SIMPLE(EVT_DM_POST_INIT_F, broadwell_init_cpu);
  45
  46 void set_max_freq(void)
  47 {
  48         msr_t msr, perf_ctl;
  49
  50         if (cpu_config_tdp_levels()) {
  51                 /* Set to nominal TDP ratio */
  52                 msr = msr_read(MSR_CONFIG_TDP_NOMINAL);
  53                 perf_ctl.lo = (msr.lo & 0xff) << 8;
  54         } else {
  55                 /* Platform Info bits 15:8 give max ratio */
  56                 msr = msr_read(MSR_PLATFORM_INFO);
  57                 perf_ctl.lo = msr.lo & 0xff00;
  58         }
  59
  60         perf_ctl.hi = 0;
  61         msr_write(MSR_IA32_PERF_CTL, perf_ctl);
  62
  63         debug("CPU: frequency set to %d MHz\n",
  64               ((perf_ctl.lo >> 8) & 0xff) * INTEL_BCLK_MHZ);
  65 }
  66
  67 int arch_cpu_init(void)
  68 {
  69         post_code(POST_CPU_INIT);
  70
  71         /* Do a mini-init if TPL has already done the full init */
  72         if (IS_ENABLED(CONFIG_TPL) && spl_phase() != PHASE_TPL)
  73                 return x86_cpu_reinit_f();
  74         else
  75                 return x86_cpu_init_f();
  76 }
  77
  78 int checkcpu(void)
  79 {
  80         int ret;
  81
  82         set_max_freq();
  83
  84         ret = cpu_common_init();
  85         if (ret)
  86                 return ret;
  87         gd->arch.pei_boot_mode = PEI_BOOT_NONE;
  88
  89         return 0;
  90 }
  91
  92 int print_cpuinfo(void)
  93 {
  94         char processor_name[CPU_MAX_NAME_LEN];
  95         const char *name;
  96
  97         /* Print processor name */
  98         name = cpu_get_name(processor_name);
  99         printf("CPU:   %s\n", name);
 100
 101         return 0;
 102 }
 103
 104 void board_debug_uart_init(void)
 105 {
 106         /* com1 / com2 decode range */
 107         pci_x86_write_config(PCH_DEV_LPC, LPC_IO_DEC, 1 << 4, PCI_SIZE_16);
 108
 109         pci_x86_write_config(PCH_DEV_LPC, LPC_EN, COMA_LPC_EN, PCI_SIZE_16);
 110 }