cpu/blackfin/traps.c

   1 /*
   2  * U-boot - traps.c Routines related to interrupts and exceptions
   3  *
   4  * Copyright (c) 2005-2008 Analog Devices Inc.
   5  *
   6  * This file is based on
   7  * No original Copyright holder listed,
   8  * Probabily original (C) Roman Zippel (assigned DJD, 1999)
   9  *
  10  * Copyright 2003 Metrowerks - for Blackfin
  11  * Copyright 2000-2001 Lineo, Inc. D. Jeff Dionne <[email protected]>
  12  * Copyright 1999-2000 D. Jeff Dionne, <[email protected]>
  13  *
  14  * (C) Copyright 2000-2004
  15  * Wolfgang Denk, DENX Software Engineering, [email protected].
  16  *
  17  * Licensed under the GPL-2 or later.
  18  */
  19
  20 #include <common.h>
  21 #include <linux/types.h>
  22 #include <asm/traps.h>
  23 #include <asm/cplb.h>
  24 #include <asm/io.h>
  25 #include <asm/mach-common/bits/core.h>
  26 #include <asm/mach-common/bits/mpu.h>
  27 #include <asm/mach-common/bits/trace.h>
  28 #include "cpu.h"
  29
  30 #define trace_buffer_save(x) \
  31         do { \
  32                 (x) = bfin_read_TBUFCTL(); \
  33                 bfin_write_TBUFCTL((x) & ~TBUFEN); \
  34         } while (0)
  35
  36 #define trace_buffer_restore(x) \
  37         bfin_write_TBUFCTL((x))
  38
  39 /* The purpose of this map is to provide a mapping of address<->cplb settings
  40  * rather than an exact map of what is actually addressable on the part.  This
  41  * map covers all current Blackfin parts.  If you try to access an address that
  42  * is in this map but not actually on the part, you won't get an exception and
  43  * reboot, you'll get an external hardware addressing error and reboot.  Since
  44  * only the ends matter (you did something wrong and the board reset), the means
  45  * are largely irrelevant.
  46  */
  47 struct memory_map {
  48         uint32_t start, end;
  49         uint32_t data_flags, inst_flags;
  50 };
  51 const struct memory_map const bfin_memory_map[] = {
  52         {       /* external memory */
  53                 .start = 0x00000000,
  54                 .end   = 0x20000000,
  55                 .data_flags = SDRAM_DGENERIC,
  56                 .inst_flags = SDRAM_IGENERIC,
  57         },
  58         {       /* async banks */
  59                 .start = 0x20000000,
  60                 .end   = 0x30000000,
  61                 .data_flags = SDRAM_EBIU,
  62                 .inst_flags = SDRAM_INON_CHBL,
  63         },
  64         {       /* everything on chip */
  65                 .start = 0xE0000000,
  66                 .end   = 0xFFFFFFFF,
  67                 .data_flags = L1_DMEMORY,
  68                 .inst_flags = L1_IMEMORY,
  69         }
  70 };
  71
  72 void trap_c(struct pt_regs *regs)
  73 {
  74         uint32_t trapnr = (regs->seqstat & EXCAUSE);
  75         bool data = false;
  76
  77         switch (trapnr) {
  78         /* 0x26 - Data CPLB Miss */
  79         case VEC_CPLB_M:
  80
  81                 if (ANOMALY_05000261) {
  82                         static uint32_t last_cplb_fault_retx;
  83                         /*
  84                          * Work around an anomaly: if we see a new DCPLB fault,
  85                          * return without doing anything. Then,
  86                          * if we get the same fault again, handle it.
  87                          */
  88                         if (last_cplb_fault_retx != regs->retx) {
  89                                 last_cplb_fault_retx = regs->retx;
  90                                 return;
  91                         }
  92                 }
  93
  94                 data = true;
  95                 /* fall through */
  96
  97         /* 0x27 - Instruction CPLB Miss */
  98         case VEC_CPLB_I_M: {
  99                 volatile uint32_t *CPLB_ADDR_BASE, *CPLB_DATA_BASE, *CPLB_ADDR, *CPLB_DATA;
 100                 uint32_t new_cplb_addr = 0, new_cplb_data = 0;
 101                 static size_t last_evicted;
 102                 size_t i;
 103
 104                 new_cplb_addr = (data ? bfin_read_DCPLB_FAULT_ADDR() : bfin_read_ICPLB_FAULT_ADDR()) & ~(4 * 1024 * 1024 - 1);
 105
 106                 for (i = 0; i < ARRAY_SIZE(bfin_memory_map); ++i) {
 107                         /* if the exception is inside this range, lets use it */
 108                         if (new_cplb_addr >= bfin_memory_map[i].start &&
 109                             new_cplb_addr < bfin_memory_map[i].end)
 110                                 break;
 111                 }
 112                 if (i == ARRAY_SIZE(bfin_memory_map)) {
 113                         printf("%cCPLB exception outside of memory map at 0x%p\n",
 114                                 (data ? 'D' : 'I'), (void *)new_cplb_addr);
 115                         bfin_panic(regs);
 116                 } else
 117                         debug("CPLB addr %p matches map 0x%p - 0x%p\n", new_cplb_addr, bfin_memory_map[i].start, bfin_memory_map[i].end);
 118                 new_cplb_data = (data ? bfin_memory_map[i].data_flags : bfin_memory_map[i].inst_flags);
 119
 120                 if (data) {
 121                         CPLB_ADDR_BASE = (uint32_t *)DCPLB_ADDR0;
 122                         CPLB_DATA_BASE = (uint32_t *)DCPLB_DATA0;
 123                 } else {
 124                         CPLB_ADDR_BASE = (uint32_t *)ICPLB_ADDR0;
 125                         CPLB_DATA_BASE = (uint32_t *)ICPLB_DATA0;
 126                 }
 127
 128                 /* find the next unlocked entry and evict it */
 129                 i = last_evicted & 0xF;
 130                 debug("last evicted = %i\n", i);
 131                 CPLB_DATA = CPLB_DATA_BASE + i;
 132                 while (*CPLB_DATA & CPLB_LOCK) {
 133                         debug("skipping %i %p - %08X\n", i, CPLB_DATA, *CPLB_DATA);
 134                         i = (i + 1) & 0xF;      /* wrap around */
 135                         CPLB_DATA = CPLB_DATA_BASE + i;
 136                 }
 137                 CPLB_ADDR = CPLB_ADDR_BASE + i;
 138
 139                 debug("evicting entry %i: 0x%p 0x%08X\n", i, *CPLB_ADDR, *CPLB_DATA);
 140                 last_evicted = i + 1;
 141
 142                 /* need to turn off cplbs whenever we muck with the cplb table */
 143 #if ENDCPLB != ENICPLB
 144 # error cplb enable bit violates my sanity
 145 #endif
 146                 uint32_t mem_control = (data ? DMEM_CONTROL : IMEM_CONTROL);
 147                 bfin_write32(mem_control, bfin_read32(mem_control) & ~ENDCPLB);
 148                 *CPLB_ADDR = new_cplb_addr;
 149                 *CPLB_DATA = new_cplb_data;
 150                 bfin_write32(mem_control, bfin_read32(mem_control) | ENDCPLB);
 151                 SSYNC();
 152
 153                 /* dump current table for debugging purposes */
 154                 CPLB_ADDR = CPLB_ADDR_BASE;
 155                 CPLB_DATA = CPLB_DATA_BASE;
 156                 for (i = 0; i < 16; ++i)
 157                         debug("%2i 0x%p 0x%08X\n", i, *CPLB_ADDR++, *CPLB_DATA++);
 158
 159                 break;
 160         }
 161
 162         default:
 163                 /* All traps come here */
 164                 bfin_panic(regs);
 165         }
 166 }
 167
 168 #ifdef CONFIG_DEBUG_DUMP
 169 # define ENABLE_DUMP 1
 170 #else
 171 # define ENABLE_DUMP 0
 172 #endif
 173
 174 #ifdef CONFIG_DEBUG_DUMP_SYMS
 175 # define ENABLE_DUMP_SYMS 1
 176 #else
 177 # define ENABLE_DUMP_SYMS 0
 178 #endif
 179
 180 static const char *symbol_lookup(unsigned long addr, unsigned long *caddr)
 181 {
 182         if (!ENABLE_DUMP_SYMS)
 183                 return NULL;
 184
 185         extern const char system_map[] __attribute__((__weak__));
 186         const char *sym, *csym;
 187         char *esym;
 188         unsigned long sym_addr;
 189
 190         sym = system_map;
 191         csym = NULL;
 192         *caddr = 0;
 193
 194         while (*sym) {
 195                 sym_addr = simple_strtoul(sym, &esym, 16);
 196                 sym = esym + 1;
 197                 if (sym_addr > addr)
 198                         break;
 199                 *caddr = sym_addr;
 200                 csym = sym;
 201                 sym += strlen(sym) + 1;
 202         }
 203
 204         return csym;
 205 }
 206
 207 static void decode_address(char *buf, unsigned long address)
 208 {
 209         unsigned long sym_addr;
 210         void *paddr = (void *)address;
 211         const char *sym = symbol_lookup(address, &sym_addr);
 212
 213         if (sym) {
 214                 sprintf(buf, "<0x%p> { %s + 0x%lx }", paddr, sym, address - sym_addr);
 215                 return;
 216         }
 217
 218         if (!address)
 219                 sprintf(buf, "<0x%p> /* Maybe null pointer? */", paddr);
 220         else if (address >= CONFIG_SYS_MONITOR_BASE &&
 221                  address < CONFIG_SYS_MONITOR_BASE + CONFIG_SYS_MONITOR_LEN)
 222                 sprintf(buf, "<0x%p> /* somewhere in u-boot */", paddr);
 223         else
 224                 sprintf(buf, "<0x%p> /* unknown address */", paddr);
 225 }
 226
 227 static char *strhwerrcause(uint16_t hwerrcause)
 228 {
 229         switch (hwerrcause) {
 230                 case 0x02: return "system mmr error";
 231                 case 0x03: return "external memory addressing error";
 232                 case 0x12: return "performance monitor overflow";
 233                 case 0x18: return "raise 5 instruction";
 234                 default:   return "undef";
 235         }
 236 }
 237
 238 static char *strexcause(uint16_t excause)
 239 {
 240         switch (excause) {
 241                 case 0x00 ... 0xf: return "custom exception";
 242                 case 0x10: return "single step";
 243                 case 0x11: return "trace buffer full";
 244                 case 0x21: return "undef inst";
 245                 case 0x22: return "illegal inst";
 246                 case 0x23: return "dcplb prot violation";
 247                 case 0x24: return "misaligned data";
 248                 case 0x25: return "unrecoverable event";
 249                 case 0x26: return "dcplb miss";
 250                 case 0x27: return "multiple dcplb hit";
 251                 case 0x28: return "emulation watchpoint";
 252                 case 0x2a: return "misaligned inst";
 253                 case 0x2b: return "icplb prot violation";
 254                 case 0x2c: return "icplb miss";
 255                 case 0x2d: return "multiple icplb hit";
 256                 case 0x2e: return "illegal use of supervisor resource";
 257                 default:   return "undef";
 258         }
 259 }
 260
 261 void dump(struct pt_regs *fp)
 262 {
 263         char buf[150];
 264         int i;
 265         uint16_t hwerrcause, excause;
 266
 267         if (!ENABLE_DUMP)
 268                 return;
 269
 270         /* fp->ipend is garbage, so load it ourself */
 271         fp->ipend = bfin_read_IPEND();
 272
 273         hwerrcause = (fp->seqstat & HWERRCAUSE) >> HWERRCAUSE_P;
 274         excause = (fp->seqstat & EXCAUSE) >> EXCAUSE_P;
 275
 276         printf("SEQUENCER STATUS:\n");
 277         printf(" SEQSTAT: %08lx  IPEND: %04lx  SYSCFG: %04lx\n",
 278                 fp->seqstat, fp->ipend, fp->syscfg);
 279         printf("  HWERRCAUSE: 0x%x: %s\n", hwerrcause, strhwerrcause(hwerrcause));
 280         printf("  EXCAUSE   : 0x%x: %s\n", excause, strexcause(excause));
 281         for (i = 6; i <= 15; ++i) {
 282                 if (fp->ipend & (1 << i)) {
 283                         decode_address(buf, bfin_read32(EVT0 + 4*i));
 284                         printf("  physical IVG%i asserted : %s\n", i, buf);
 285                 }
 286         }
 287         decode_address(buf, fp->rete);
 288         printf(" RETE: %s\n", buf);
 289         decode_address(buf, fp->retn);
 290         printf(" RETN: %s\n", buf);
 291         decode_address(buf, fp->retx);
 292         printf(" RETX: %s\n", buf);
 293         decode_address(buf, fp->rets);
 294         printf(" RETS: %s\n", buf);
 295         /* we lie and store RETI in "pc" */
 296         decode_address(buf, fp->pc);
 297         printf(" RETI: %s\n", buf);
 298
 299         if (fp->seqstat & EXCAUSE) {
 300                 decode_address(buf, bfin_read_DCPLB_FAULT_ADDR());
 301                 printf("DCPLB_FAULT_ADDR: %s\n", buf);
 302                 decode_address(buf, bfin_read_ICPLB_FAULT_ADDR());
 303                 printf("ICPLB_FAULT_ADDR: %s\n", buf);
 304         }
 305
 306         printf("\nPROCESSOR STATE:\n");
 307         printf(" R0 : %08lx    R1 : %08lx    R2 : %08lx    R3 : %08lx\n",
 308                 fp->r0, fp->r1, fp->r2, fp->r3);
 309         printf(" R4 : %08lx    R5 : %08lx    R6 : %08lx    R7 : %08lx\n",
 310                 fp->r4, fp->r5, fp->r6, fp->r7);
 311         printf(" P0 : %08lx    P1 : %08lx    P2 : %08lx    P3 : %08lx\n",
 312                 fp->p0, fp->p1, fp->p2, fp->p3);
 313         printf(" P4 : %08lx    P5 : %08lx    FP : %08lx    SP : %08lx\n",
 314                 fp->p4, fp->p5, fp->fp, (unsigned long)fp);
 315         printf(" LB0: %08lx    LT0: %08lx    LC0: %08lx\n",
 316                 fp->lb0, fp->lt0, fp->lc0);
 317         printf(" LB1: %08lx    LT1: %08lx    LC1: %08lx\n",
 318                 fp->lb1, fp->lt1, fp->lc1);
 319         printf(" B0 : %08lx    L0 : %08lx    M0 : %08lx    I0 : %08lx\n",
 320                 fp->b0, fp->l0, fp->m0, fp->i0);
 321         printf(" B1 : %08lx    L1 : %08lx    M1 : %08lx    I1 : %08lx\n",
 322                 fp->b1, fp->l1, fp->m1, fp->i1);
 323         printf(" B2 : %08lx    L2 : %08lx    M2 : %08lx    I2 : %08lx\n",
 324                 fp->b2, fp->l2, fp->m2, fp->i2);
 325         printf(" B3 : %08lx    L3 : %08lx    M3 : %08lx    I3 : %08lx\n",
 326                 fp->b3, fp->l3, fp->m3, fp->i3);
 327         printf("A0.w: %08lx   A0.x: %08lx   A1.w: %08lx   A1.x: %08lx\n",
 328                 fp->a0w, fp->a0x, fp->a1w, fp->a1x);
 329
 330         printf("USP : %08lx  ASTAT: %08lx\n",
 331                 fp->usp, fp->astat);
 332
 333         printf("\n");
 334 }
 335
 336 void dump_bfin_trace_buffer(void)
 337 {
 338         char buf[150];
 339         unsigned long tflags;
 340         int i = 0;
 341
 342         if (!ENABLE_DUMP)
 343                 return;
 344
 345         trace_buffer_save(tflags);
 346
 347         printf("Hardware Trace:\n");
 348
 349         if (bfin_read_TBUFSTAT() & TBUFCNT) {
 350                 for (; bfin_read_TBUFSTAT() & TBUFCNT; i++) {
 351                         decode_address(buf, bfin_read_TBUF());
 352                         printf("%4i Target : %s\n", i, buf);
 353                         decode_address(buf, bfin_read_TBUF());
 354                         printf("     Source : %s\n", buf);
 355                 }
 356         }
 357
 358         trace_buffer_restore(tflags);
 359 }
 360
 361 void bfin_panic(struct pt_regs *regs)
 362 {
 363         if (ENABLE_DUMP) {
 364                 unsigned long tflags;
 365                 trace_buffer_save(tflags);
 366         }
 367
 368         puts(
 369                 "\n"
 370                 "\n"
 371                 "\n"
 372                 "Ack! Something bad happened to the Blackfin!\n"
 373                 "\n"
 374         );
 375         dump(regs);
 376         dump_bfin_trace_buffer();
 377         puts("\n");
 378         bfin_reset_or_hang();
 379 }