arch/arm/mach-sunxi/board.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2012 Henrik Nordstrom <[email protected]>
   4  *
   5  * (C) Copyright 2007-2011
   6  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   7  * Tom Cubie <[email protected]>
   8  *
   9  * Some init for sunxi platform.
  10  */
  11
  12 #include <common.h>
  13 #include <cpu_func.h>
  14 #include <init.h>
  15 #include <log.h>
  16 #include <mmc.h>
  17 #include <i2c.h>
  18 #include <serial.h>
  19 #include <spl.h>
  20 #include <asm/cache.h>
  21 #include <asm/gpio.h>
  22 #include <asm/io.h>
  23 #include <asm/arch/clock.h>
  24 #include <asm/arch/spl.h>
  25 #include <asm/arch/sys_proto.h>
  26 #include <asm/arch/timer.h>
  27 #include <asm/arch/tzpc.h>
  28 #include <asm/arch/mmc.h>
  29
  30 #include <linux/compiler.h>
  31
  32 struct fel_stash {
  33         uint32_t sp;
  34         uint32_t lr;
  35         uint32_t cpsr;
  36         uint32_t sctlr;
  37         uint32_t vbar;
  38         uint32_t cr;
  39 };
  40
  41 struct fel_stash fel_stash __section(".data");
  42
  43 #ifdef CONFIG_ARM64
  44 #include <asm/armv8/mmu.h>
  45
  46 static struct mm_region sunxi_mem_map[] = {
  47         {
  48                 /* SRAM, MMIO regions */
  49                 .virt = 0x0UL,
  50                 .phys = 0x0UL,
  51                 .size = 0x40000000UL,
  52                 .attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) |
  53                          PTE_BLOCK_NON_SHARE
  54         }, {
  55                 /* RAM */
  56                 .virt = 0x40000000UL,
  57                 .phys = 0x40000000UL,
  58                 .size = CONFIG_SUNXI_DRAM_MAX_SIZE,
  59                 .attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
  60                          PTE_BLOCK_INNER_SHARE
  61         }, {
  62                 /* List terminator */
  63                 0,
  64         }
  65 };
  66 struct mm_region *mem_map = sunxi_mem_map;
  67
  68 ulong board_get_usable_ram_top(ulong total_size)
  69 {
  70         /* Some devices (like the EMAC) have a 32-bit DMA limit. */
  71         if (gd->ram_top > (1ULL << 32))
  72                 return 1ULL << 32;
  73
  74         return gd->ram_top;
  75 }
  76 #endif
  77
  78 #ifdef CONFIG_SPL_BUILD
  79 static int gpio_init(void)
  80 {
  81         __maybe_unused uint val;
  82 #if CONFIG_CONS_INDEX == 1 && defined(CONFIG_UART0_PORT_F)
  83 #if defined(CONFIG_MACH_SUN4I) || \
  84     defined(CONFIG_MACH_SUN7I) || \
  85     defined(CONFIG_MACH_SUN8I_R40)
  86         /* disable GPB22,23 as uart0 tx,rx to avoid conflict */
  87         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUNXI_GPIO_INPUT);
  88         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUNXI_GPIO_INPUT);
  89 #endif
  90 #if (defined(CONFIG_MACH_SUN8I) && !defined(CONFIG_MACH_SUN8I_R40)) || \
  91     defined(CONFIG_MACH_SUNIV)
  92         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUN8I_GPF_UART0);
  93         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUN8I_GPF_UART0);
  94 #else
  95         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUNXI_GPF_UART0);
  96         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUNXI_GPF_UART0);
  97 #endif
  98         sunxi_gpio_set_pull(SUNXI_GPF(4), 1);
  99 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUNIV)
 100         sunxi_gpio_set_cfgpin(SUNXI_GPE(0), SUNIV_GPE_UART0);
 101         sunxi_gpio_set_cfgpin(SUNXI_GPE(1), SUNIV_GPE_UART0);
 102         sunxi_gpio_set_pull(SUNXI_GPE(1), SUNXI_GPIO_PULL_UP);
 103 #elif CONFIG_CONS_INDEX == 1 && (defined(CONFIG_MACH_SUN4I) || \
 104                                  defined(CONFIG_MACH_SUN7I) || \
 105                                  defined(CONFIG_MACH_SUN8I_R40))
 106         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB_UART0);
 107         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB_UART0);
 108         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
 109 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN5I)
 110         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB_UART0);
 111         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB_UART0);
 112         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
 113 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN6I)
 114         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH_UART0);
 115         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH_UART0);
 116         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
 117 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_A33)
 118         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN8I_A33_GPB_UART0);
 119         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN8I_A33_GPB_UART0);
 120         sunxi_gpio_set_pull(SUNXI_GPB(1), SUNXI_GPIO_PULL_UP);
 121 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUNXI_H3_H5)
 122         sunxi_gpio_set_cfgpin(SUNXI_GPA(4), SUN8I_H3_GPA_UART0);
 123         sunxi_gpio_set_cfgpin(SUNXI_GPA(5), SUN8I_H3_GPA_UART0);
 124         sunxi_gpio_set_pull(SUNXI_GPA(5), SUNXI_GPIO_PULL_UP);
 125 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN50I)
 126         sunxi_gpio_set_cfgpin(SUNXI_GPB(8), SUN50I_GPB_UART0);
 127         sunxi_gpio_set_cfgpin(SUNXI_GPB(9), SUN50I_GPB_UART0);
 128         sunxi_gpio_set_pull(SUNXI_GPB(9), SUNXI_GPIO_PULL_UP);
 129 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN50I_H6)
 130         sunxi_gpio_set_cfgpin(SUNXI_GPH(0), SUN50I_H6_GPH_UART0);
 131         sunxi_gpio_set_cfgpin(SUNXI_GPH(1), SUN50I_H6_GPH_UART0);
 132         sunxi_gpio_set_pull(SUNXI_GPH(1), SUNXI_GPIO_PULL_UP);
 133 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN50I_H616)
 134         sunxi_gpio_set_cfgpin(SUNXI_GPH(0), SUN50I_H616_GPH_UART0);
 135         sunxi_gpio_set_cfgpin(SUNXI_GPH(1), SUN50I_H616_GPH_UART0);
 136         sunxi_gpio_set_pull(SUNXI_GPH(1), SUNXI_GPIO_PULL_UP);
 137 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_A83T)
 138         sunxi_gpio_set_cfgpin(SUNXI_GPB(9), SUN8I_A83T_GPB_UART0);
 139         sunxi_gpio_set_cfgpin(SUNXI_GPB(10), SUN8I_A83T_GPB_UART0);
 140         sunxi_gpio_set_pull(SUNXI_GPB(10), SUNXI_GPIO_PULL_UP);
 141 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN8I_V3S)
 142         sunxi_gpio_set_cfgpin(SUNXI_GPB(8), SUN8I_V3S_GPB_UART0);
 143         sunxi_gpio_set_cfgpin(SUNXI_GPB(9), SUN8I_V3S_GPB_UART0);
 144         sunxi_gpio_set_pull(SUNXI_GPB(9), SUNXI_GPIO_PULL_UP);
 145 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN9I)
 146         sunxi_gpio_set_cfgpin(SUNXI_GPH(12), SUN9I_GPH_UART0);
 147         sunxi_gpio_set_cfgpin(SUNXI_GPH(13), SUN9I_GPH_UART0);
 148         sunxi_gpio_set_pull(SUNXI_GPH(13), SUNXI_GPIO_PULL_UP);
 149 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_MACH_SUN5I)
 150         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG_UART1);
 151         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG_UART1);
 152         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
 153 #elif CONFIG_CONS_INDEX == 3 && defined(CONFIG_MACH_SUN8I)
 154         sunxi_gpio_set_cfgpin(SUNXI_GPB(0), SUN8I_GPB_UART2);
 155         sunxi_gpio_set_cfgpin(SUNXI_GPB(1), SUN8I_GPB_UART2);
 156         sunxi_gpio_set_pull(SUNXI_GPB(1), SUNXI_GPIO_PULL_UP);
 157 #elif CONFIG_CONS_INDEX == 5 && defined(CONFIG_MACH_SUN8I)
 158         sunxi_gpio_set_cfgpin(SUNXI_GPL(2), SUN8I_GPL_R_UART);
 159         sunxi_gpio_set_cfgpin(SUNXI_GPL(3), SUN8I_GPL_R_UART);
 160         sunxi_gpio_set_pull(SUNXI_GPL(3), SUNXI_GPIO_PULL_UP);
 161 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_MACH_SUN8I) && \
 162                                 !defined(CONFIG_MACH_SUN8I_R40)
 163         sunxi_gpio_set_cfgpin(SUNXI_GPG(6), SUN8I_GPG_UART1);
 164         sunxi_gpio_set_cfgpin(SUNXI_GPG(7), SUN8I_GPG_UART1);
 165         sunxi_gpio_set_pull(SUNXI_GPG(7), SUNXI_GPIO_PULL_UP);
 166 #else
 167 #error Unsupported console port number. Please fix pin mux settings in board.c
 168 #endif
 169
 170 #ifdef CONFIG_SUN50I_GEN_H6
 171         /* Update PIO power bias configuration by copy hardware detected value */
 172         val = readl(SUNXI_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_VAL);
 173         writel(val, SUNXI_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_SEL);
 174         val = readl(SUNXI_R_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_VAL);
 175         writel(val, SUNXI_R_PIO_BASE + SUN50I_H6_GPIO_POW_MOD_SEL);
 176 #endif
 177
 178         return 0;
 179 }
 180
 181 static int spl_board_load_image(struct spl_image_info *spl_image,
 182                                 struct spl_boot_device *bootdev)
 183 {
 184         debug("Returning to FEL sp=%x, lr=%x\n", fel_stash.sp, fel_stash.lr);
 185         return_to_fel(fel_stash.sp, fel_stash.lr);
 186
 187         return 0;
 188 }
 189 SPL_LOAD_IMAGE_METHOD("FEL", 0, BOOT_DEVICE_BOARD, spl_board_load_image);
 190 #endif
 191
 192 #define SUNXI_INVALID_BOOT_SOURCE       -1
 193
 194 static int suniv_get_boot_source(void)
 195 {
 196         /* Get the last function call from BootROM's stack. */
 197         u32 brom_call = *(u32 *)(uintptr_t)(fel_stash.sp - 4);
 198
 199         /* translate SUNIV BootROM stack to standard SUNXI boot sources */
 200         switch (brom_call) {
 201         case SUNIV_BOOTED_FROM_MMC0:
 202                 return SUNXI_BOOTED_FROM_MMC0;
 203         case SUNIV_BOOTED_FROM_SPI:
 204                 return SUNXI_BOOTED_FROM_SPI;
 205         case SUNIV_BOOTED_FROM_MMC1:
 206                 return SUNXI_BOOTED_FROM_MMC2;
 207         /* SPI NAND is not supported yet. */
 208         case SUNIV_BOOTED_FROM_NAND:
 209                 return SUNXI_INVALID_BOOT_SOURCE;
 210         }
 211         /* If we get here something went wrong try to boot from FEL.*/
 212         printf("Unknown boot source from BROM: 0x%x\n", brom_call);
 213         return SUNXI_INVALID_BOOT_SOURCE;
 214 }
 215
 216 static int sunxi_get_boot_source(void)
 217 {
 218         /*
 219          * On the ARMv5 SoCs, the SPL header in SRAM is overwritten by the
 220          * exception vectors in U-Boot proper, so we won't find any
 221          * information there. Also the FEL stash is only valid in the SPL,
 222          * so we can't use that either. So if this is called from U-Boot
 223          * proper, just return MMC0 as a placeholder, for now.
 224          */
 225         if (IS_ENABLED(CONFIG_MACH_SUNIV) &&
 226             !IS_ENABLED(CONFIG_SPL_BUILD))
 227                 return SUNXI_BOOTED_FROM_MMC0;
 228
 229         if (!is_boot0_magic(SPL_ADDR + 4)) /* eGON.BT0 */
 230                 return SUNXI_INVALID_BOOT_SOURCE;
 231
 232         if (IS_ENABLED(CONFIG_MACH_SUNIV))
 233                 return suniv_get_boot_source();
 234         else
 235                 return readb(SPL_ADDR + 0x28);
 236 }
 237
 238 /* The sunxi internal brom will try to loader external bootloader
 239  * from mmc0, nand flash, mmc2.
 240  */
 241 uint32_t sunxi_get_boot_device(void)
 242 {
 243         int boot_source = sunxi_get_boot_source();
 244
 245         /*
 246          * When booting from the SD card or NAND memory, the "eGON.BT0"
 247          * signature is expected to be found in memory at the address 0x0004
 248          * (see the "mksunxiboot" tool, which generates this header).
 249          *
 250          * When booting in the FEL mode over USB, this signature is patched in
 251          * memory and replaced with something else by the 'fel' tool. This other
 252          * signature is selected in such a way, that it can't be present in a
 253          * valid bootable SD card image (because the BROM would refuse to
 254          * execute the SPL in this case).
 255          *
 256          * This checks for the signature and if it is not found returns to
 257          * the FEL code in the BROM to wait and receive the main u-boot
 258          * binary over USB. If it is found, it determines where SPL was
 259          * read from.
 260          */
 261         switch (boot_source) {
 262         case SUNXI_INVALID_BOOT_SOURCE:
 263                 return BOOT_DEVICE_BOARD;
 264         case SUNXI_BOOTED_FROM_MMC0:
 265         case SUNXI_BOOTED_FROM_MMC0_HIGH:
 266                 return BOOT_DEVICE_MMC1;
 267         case SUNXI_BOOTED_FROM_NAND:
 268                 return BOOT_DEVICE_NAND;
 269         case SUNXI_BOOTED_FROM_MMC2:
 270         case SUNXI_BOOTED_FROM_MMC2_HIGH:
 271                 return BOOT_DEVICE_MMC2;
 272         case SUNXI_BOOTED_FROM_SPI:
 273                 return BOOT_DEVICE_SPI;
 274         }
 275
 276         panic("Unknown boot source %d\n", boot_source);
 277         return -1;              /* Never reached */
 278 }
 279
 280 #ifdef CONFIG_SPL_BUILD
 281 static u32 sunxi_get_spl_size(void)
 282 {
 283         if (!is_boot0_magic(SPL_ADDR + 4)) /* eGON.BT0 */
 284                 return 0;
 285
 286         return readl(SPL_ADDR + 0x10);
 287 }
 288
 289 /*
 290  * The eGON SPL image can be located at 8KB or at 128KB into an SD card or
 291  * an eMMC device. The boot source has bit 4 set in the latter case.
 292  * By adding 120KB to the normal offset when booting from a "high" location
 293  * we can support both cases.
 294  * Also U-Boot proper is located at least 32KB after the SPL, but will
 295  * immediately follow the SPL if that is bigger than that.
 296  */
 297 unsigned long spl_mmc_get_uboot_raw_sector(struct mmc *mmc,
 298                                            unsigned long raw_sect)
 299 {
 300         unsigned long spl_size = sunxi_get_spl_size();
 301         unsigned long sector;
 302
 303         sector = max(raw_sect, spl_size / 512);
 304
 305         switch (sunxi_get_boot_source()) {
 306         case SUNXI_BOOTED_FROM_MMC0_HIGH:
 307         case SUNXI_BOOTED_FROM_MMC2_HIGH:
 308                 sector += (128 - 8) * 2;
 309                 break;
 310         }
 311
 312         return sector;
 313 }
 314
 315 u32 spl_boot_device(void)
 316 {
 317         return sunxi_get_boot_device();
 318 }
 319
 320 __weak void sunxi_sram_init(void)
 321 {
 322 }
 323
 324 void board_init_f(ulong dummy)
 325 {
 326         sunxi_sram_init();
 327
 328 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I_H3
 329         /* Enable non-secure access to some peripherals */
 330         tzpc_init();
 331 #endif
 332
 333         clock_init();
 334         timer_init();
 335         gpio_init();
 336         eth_init_board();
 337
 338         spl_init();
 339         preloader_console_init();
 340
 341 #if CONFIG_IS_ENABLED(I2C) && CONFIG_IS_ENABLED(SYS_I2C_LEGACY)
 342         /* Needed early by sunxi_board_init if PMU is enabled */
 343         i2c_init_board();
 344         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
 345 #endif
 346         sunxi_board_init();
 347 }
 348 #endif
 349
 350 #if !CONFIG_IS_ENABLED(SYSRESET)
 351 void reset_cpu(void)
 352 {
 353 #if defined(CONFIG_SUNXI_GEN_SUN4I) || defined(CONFIG_MACH_SUN8I_R40)
 354         static const struct sunxi_wdog *wdog =
 355                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 356
 357         /* Set the watchdog for its shortest interval (.5s) and wait */
 358         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 359         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 360
 361         while (1) {
 362                 /* sun5i sometimes gets stuck without this */
 363                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 364         }
 365 #elif defined(CONFIG_SUNXI_GEN_SUN6I) || defined(CONFIG_SUN50I_GEN_H6)
 366 #if defined(CONFIG_MACH_SUN50I_H6)
 367         /* WDOG is broken for some H6 rev. use the R_WDOG instead */
 368         static const struct sunxi_wdog *wdog =
 369                 (struct sunxi_wdog *)SUNXI_R_WDOG_BASE;
 370 #else
 371         static const struct sunxi_wdog *wdog =
 372                 ((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 373 #endif
 374         /* Set the watchdog for its shortest interval (.5s) and wait */
 375         writel(WDT_CFG_RESET, &wdog->cfg);
 376         writel(WDT_MODE_EN, &wdog->mode);
 377         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 378         while (1) { }
 379 #endif
 380 }
 381 #endif
 382
 383 #if !CONFIG_IS_ENABLED(SYS_DCACHE_OFF) && !defined(CONFIG_ARM64)
 384 void enable_caches(void)
 385 {
 386         /* Enable D-cache. I-cache is already enabled in start.S */
 387         dcache_enable();
 388 }
 389 #endif