include/configs/db-88f6720.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2016 Stefan Roese <[email protected]>
   4  */
   5
   6 #ifndef _CONFIG_DB_88F6720_H
   7 #define _CONFIG_DB_88F6720_H
   8
   9 /*
  10  * High Level Configuration Options (easy to change)
  11  */
  12
  13 /*
  14  * TEXT_BASE needs to be below 16MiB, since this area is scrubbed
  15  * for DDR ECC byte filling in the SPL before loading the main
  16  * U-Boot into it.
  17  */
  18
  19 /* I2C */
  20 #define CONFIG_I2C_MVTWSI_BASE0         MVEBU_TWSI_BASE
  21
  22 /* USB/EHCI configuration */
  23 #define CONFIG_USB_MAX_CONTROLLER_COUNT 3
  24
  25 /* Environment in SPI NOR flash */
  26
  27 #define PHY_ANEG_TIMEOUT        8000    /* PHY needs a longer aneg time */
  28
  29 /*
  30  * mv-common.h should be defined after CMD configs since it used them
  31  * to enable certain macros
  32  */
  33 #include "mv-common.h"
  34
  35 /*
  36  * Memory layout while starting into the bin_hdr via the
  37  * BootROM:
  38  *
  39  * 0x4000.4000 - 0x4003.4000    headers space (192KiB)
  40  * 0x4000.4030                  bin_hdr start address
  41  * 0x4003.4000 - 0x4004.7c00    BootROM memory allocations (15KiB)
  42  * 0x4007.fffc                  BootROM stack top
  43  *
  44  * The address space between 0x4007.fffc and 0x400f.fff is not locked in
  45  * L2 cache thus cannot be used.
  46  */
  47
  48 /* SPL */
  49 /* Defines for SPL */
  50 #define CONFIG_SPL_MAX_SIZE             ((128 << 10) - 0x4030)
  51
  52 #define CONFIG_SPL_BSS_START_ADDR       (0x40000000 + (128 << 10))
  53 #define CONFIG_SPL_BSS_MAX_SIZE         (16 << 10)
  54
  55 #ifdef CONFIG_SPL_BUILD
  56 #define CONFIG_SYS_MALLOC_SIMPLE
  57 #endif
  58
  59 #define CONFIG_SPL_STACK                (0x40000000 + ((192 - 16) << 10))
  60 #define CONFIG_SPL_BOOTROM_SAVE         (CONFIG_SPL_STACK + 4)
  61
  62 #endif /* _CONFIG_DB_88F6720_H */