board/synopsys/emsdp/emsdp.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2018 Synopsys, Inc. All rights reserved.
   4  */
   5
   6 #include <common.h>
   7 #include <command.h>
   8 #include <cpu_func.h>
   9 #include <dwmmc.h>
  10 #include <init.h>
  11 #include <malloc.h>
  12
  13 #include <asm/arcregs.h>
  14
  15 DECLARE_GLOBAL_DATA_PTR;
  16
  17 #define ARC_PERIPHERAL_BASE             0xF0000000
  18
  19 #define CGU_ARC_FMEAS_ARC               (void *)(ARC_PERIPHERAL_BASE + 0x84)
  20 #define CGU_ARC_FMEAS_ARC_START         BIT(31)
  21 #define CGU_ARC_FMEAS_ARC_DONE          BIT(30)
  22 #define CGU_ARC_FMEAS_ARC_CNT_MASK      GENMASK(14, 0)
  23 #define CGU_ARC_FMEAS_ARC_RCNT_OFFSET   0
  24 #define CGU_ARC_FMEAS_ARC_FCNT_OFFSET   15
  25
  26 #define SDIO_BASE                       (void *)(ARC_PERIPHERAL_BASE + 0x10000)
  27
  28 int mach_cpu_init(void)
  29 {
  30         int rcnt, fcnt;
  31         u32 data;
  32
  33         /* Start frequency measurement */
  34         writel(CGU_ARC_FMEAS_ARC_START, CGU_ARC_FMEAS_ARC);
  35
  36         /* Poll DONE bit */
  37         do {
  38                 data = readl(CGU_ARC_FMEAS_ARC);
  39         } while (!(data & CGU_ARC_FMEAS_ARC_DONE));
  40
  41         /* Amount of reference 100 MHz clocks */
  42         rcnt = ((data >> CGU_ARC_FMEAS_ARC_RCNT_OFFSET) &
  43                CGU_ARC_FMEAS_ARC_CNT_MASK);
  44
  45         /* Amount of CPU clocks */
  46         fcnt = ((data >> CGU_ARC_FMEAS_ARC_FCNT_OFFSET) &
  47                CGU_ARC_FMEAS_ARC_CNT_MASK);
  48
  49         gd->cpu_clk = ((100 * fcnt) / rcnt) * 1000000;
  50
  51         return 0;
  52 }
  53
  54 int board_early_init_r(void)
  55 {
  56 #define EMSDP_PSRAM_BASE                0xf2001000
  57 #define PSRAM_FLASH_CONFIG_REG_0        (void *)(EMSDP_PSRAM_BASE + 0x10)
  58 #define PSRAM_FLASH_CONFIG_REG_1        (void *)(EMSDP_PSRAM_BASE + 0x14)
  59 #define CRE_ENABLE                      BIT(31)
  60 #define CRE_DRIVE_CMD                   BIT(6)
  61
  62 #define PSRAM_RCR_DPD                   BIT(1)
  63 #define PSRAM_RCR_PAGE_MODE             BIT(7)
  64
  65 /*
  66  * PSRAM_FLASH_CONFIG_REG_x[30:15] to the address lines[16:1] of flash,
  67  * thus "<< 1".
  68  */
  69 #define PSRAM_RCR_SETUP         ((PSRAM_RCR_DPD | PSRAM_RCR_PAGE_MODE) << 1)
  70
  71         // Switch PSRAM controller to command mode
  72         writel(CRE_ENABLE | CRE_DRIVE_CMD, PSRAM_FLASH_CONFIG_REG_0);
  73         // Program Refresh Configuration Register (RCR) for BANK0
  74         writew(0, (void *)(0x10000000 + PSRAM_RCR_SETUP));
  75         // Switch PSRAM controller back to memory mode
  76         writel(0, PSRAM_FLASH_CONFIG_REG_0);
  77
  78
  79         // Switch PSRAM controller to command mode
  80         writel(CRE_ENABLE | CRE_DRIVE_CMD, PSRAM_FLASH_CONFIG_REG_1);
  81         // Program Refresh Configuration Register (RCR) for BANK1
  82         writew(0, (void *)(0x10800000 + PSRAM_RCR_SETUP));
  83         // Switch PSRAM controller back to memory mode
  84         writel(0, PSRAM_FLASH_CONFIG_REG_1);
  85
  86         printf("PSRAM initialized.\n");
  87
  88         return 0;
  89 }
  90
  91 #define CREG_BASE               0xF0001000
  92 #define CREG_BOOT               (void *)(CREG_BASE + 0x0FF0)
  93 #define CREG_IP_SW_RESET        (void *)(CREG_BASE + 0x0FF0)
  94 #define CREG_IP_VERSION         (void *)(CREG_BASE + 0x0FF8)
  95
  96 /* Bits in CREG_BOOT register */
  97 #define CREG_BOOT_WP_BIT        BIT(8)
  98
  99 void reset_cpu(ulong addr)
 100 {
 101         writel(1, CREG_IP_SW_RESET);
 102         while (1)
 103                 ; /* loop forever till reset */
 104 }
 105
 106 static int do_emsdp_rom(struct cmd_tbl *cmdtp, int flag, int argc,
 107                         char *const argv[])
 108 {
 109         u32 creg_boot = readl(CREG_BOOT);
 110
 111         if (!strcmp(argv[1], "unlock"))
 112                 creg_boot &= ~CREG_BOOT_WP_BIT;
 113         else if (!strcmp(argv[1], "lock"))
 114                 creg_boot |= CREG_BOOT_WP_BIT;
 115         else
 116                 return CMD_RET_USAGE;
 117
 118         writel(creg_boot, CREG_BOOT);
 119
 120         return CMD_RET_SUCCESS;
 121 }
 122
 123 struct cmd_tbl cmd_emsdp[] = {
 124         U_BOOT_CMD_MKENT(rom, 2, 0, do_emsdp_rom, "", ""),
 125 };
 126
 127 static int do_emsdp(struct cmd_tbl *cmdtp, int flag, int argc,
 128                     char *const argv[])
 129 {
 130         struct cmd_tbl *c;
 131
 132         c = find_cmd_tbl(argv[1], cmd_emsdp, ARRAY_SIZE(cmd_emsdp));
 133
 134         /* Strip off leading 'emsdp' command */
 135         argc--;
 136         argv++;
 137
 138         if (c == NULL || argc > c->maxargs)
 139                 return CMD_RET_USAGE;
 140
 141         return c->cmd(cmdtp, flag, argc, argv);
 142 }
 143
 144 U_BOOT_CMD(
 145         emsdp, CONFIG_SYS_MAXARGS, 0, do_emsdp,
 146         "Synopsys EMSDP specific commands",
 147         "rom unlock - Unlock non-volatile memory for writing\n"
 148         "emsdp rom lock - Lock non-volatile memory to prevent writing\n"
 149 );
 150
 151 int checkboard(void)
 152 {
 153         int version = readl(CREG_IP_VERSION);
 154
 155         printf("Board: ARC EM Software Development Platform v%d.%d\n",
 156                (version >> 16) & 0xff, version & 0xff);
 157         return 0;
 158 };