drivers/misc/Kconfig

   1 #
   2 # Multifunction miscellaneous devices
   3 #
   4
   5 menu "Multifunction device drivers"
   6
   7 config MISC
   8         bool "Enable Driver Model for Misc drivers"
   9         depends on DM
  10         help
  11           Enable driver model for miscellaneous devices. This class is
  12           used only for those do not fit other more general classes. A
  13           set of generic read, write and ioctl methods may be used to
  14           access the device.
  15
  16 config SPL_MISC
  17         bool "Enable Driver Model for Misc drivers in SPL"
  18         depends on SPL_DM
  19         default MISC
  20         help
  21           Enable driver model for miscellaneous devices. This class is
  22           used only for those do not fit other more general classes. A
  23           set of generic read, write and ioctl methods may be used to
  24           access the device.
  25
  26 config TPL_MISC
  27         bool "Enable Driver Model for Misc drivers in TPL"
  28         depends on TPL_DM
  29         default MISC
  30         help
  31           Enable driver model for miscellaneous devices. This class is
  32           used only for those do not fit other more general classes. A
  33           set of generic read, write and ioctl methods may be used to
  34           access the device.
  35
  36 config VPL_MISC
  37         bool "Enable Driver Model for Misc drivers in VPL"
  38         depends on VPL_DM
  39         default MISC
  40         help
  41           Enable driver model for miscellaneous devices. This class is
  42           used only for those do not fit other more general classes. A
  43           set of generic read, write and ioctl methods may be used to
  44           access the device.
  45
  46 config NVMEM
  47         bool "NVMEM support"
  48         help
  49           This adds support for a common interface to different types of
  50           non-volatile memory. Consumers can use nvmem-cells properties to look
  51           up hardware configuration data such as MAC addresses and calibration
  52           settings.
  53
  54 config SPL_NVMEM
  55         bool "NVMEM support in SPL"
  56         help
  57           This adds support for a common interface to different types of
  58           non-volatile memory. Consumers can use nvmem-cells properties to look
  59           up hardware configuration data such as MAC addresses and calibration
  60           settings.
  61
  62 config ALTERA_SYSID
  63         bool "Altera Sysid support"
  64         depends on MISC
  65         help
  66           Select this to enable a sysid for Altera devices. Please find
  67           details on the "Embedded Peripherals IP User Guide" of Altera.
  68
  69 config ATSHA204A
  70         bool "Support for Atmel ATSHA204A module"
  71         select BITREVERSE
  72         depends on MISC
  73         help
  74            Enable support for I2C connected Atmel's ATSHA204A
  75            CryptoAuthentication module found for example on the Turris Omnia
  76            board.
  77
  78 config GATEWORKS_SC
  79         bool "Gateworks System Controller Support"
  80         depends on MISC
  81         help
  82           Enable access for the Gateworks System Controller used on Gateworks
  83           boards to provide a boot watchdog, power control, temperature monitor,
  84           voltage ADCs, and EEPROM.
  85
  86 config ROCKCHIP_EFUSE
  87         bool "Rockchip e-fuse support"
  88         depends on MISC
  89         help
  90           Enable (read-only) access for the e-fuse block found in Rockchip
  91           SoCs: accesses can either be made using byte addressing and a length
  92           or through child-nodes that are generated based on the e-fuse map
  93           retrieved from the DTS.
  94
  95           This driver currently supports the RK3399 only, but can easily be
  96           extended (by porting the read function from the Linux kernel sources)
  97           to support other recent Rockchip devices.
  98
  99 config ROCKCHIP_OTP
 100         bool "Rockchip OTP Support"
 101         depends on MISC
 102         help
 103           Enable (read-only) access for the one-time-programmable memory block
 104           found in Rockchip SoCs: accesses can either be made using byte
 105           addressing and a length or through child-nodes that are generated
 106           based on the e-fuse map retrieved from the DTS.
 107
 108 config SIFIVE_OTP
 109         bool "SiFive eMemory OTP driver"
 110         depends on MISC
 111         help
 112           Enable support for reading and writing the eMemory OTP on the
 113           SiFive SoCs.
 114
 115 config VEXPRESS_CONFIG
 116         bool "Enable support for Arm Versatile Express config bus"
 117         depends on MISC
 118         help
 119           If you say Y here, you will get support for accessing the
 120           configuration bus on the Arm Versatile Express boards via
 121           a sysreg driver.
 122
 123 config CMD_CROS_EC
 124         bool "Enable crosec command"
 125         depends on CROS_EC
 126         help
 127           Enable command-line access to the Chrome OS EC (Embedded
 128           Controller). This provides the 'crosec' command which has
 129           a number of sub-commands for performing EC tasks such as
 130           updating its flash, accessing a small saved context area
 131           and talking to the I2C bus behind the EC (if there is one).
 132
 133 config CROS_EC
 134         bool "Enable Chrome OS EC"
 135         help
 136           Enable access to the Chrome OS EC. This is a separate
 137           microcontroller typically available on a SPI bus on Chromebooks. It
 138           provides access to the keyboard, some internal storage and may
 139           control access to the battery and main PMIC depending on the
 140           device. You can use the 'crosec' command to access it.
 141
 142 config SPL_CROS_EC
 143         bool "Enable Chrome OS EC in SPL"
 144         depends on SPL_MISC
 145         help
 146           Enable access to the Chrome OS EC in SPL. This is a separate
 147           microcontroller typically available on a SPI bus on Chromebooks. It
 148           provides access to the keyboard, some internal storage and may
 149           control access to the battery and main PMIC depending on the
 150           device. You can use the 'crosec' command to access it.
 151
 152 config TPL_CROS_EC
 153         bool "Enable Chrome OS EC in TPL"
 154         depends on TPL_MISC
 155         help
 156           Enable access to the Chrome OS EC in TPL. This is a separate
 157           microcontroller typically available on a SPI bus on Chromebooks. It
 158           provides access to the keyboard, some internal storage and may
 159           control access to the battery and main PMIC depending on the
 160           device. You can use the 'crosec' command to access it.
 161
 162 config VPL_CROS_EC
 163         bool "Enable Chrome OS EC in VPL"
 164         depends on VPL_MISC
 165         help
 166           Enable access to the Chrome OS EC in VPL. This is a separate
 167           microcontroller typically available on a SPI bus on Chromebooks. It
 168           provides access to the keyboard, some internal storage and may
 169           control access to the battery and main PMIC depending on the
 170           device. You can use the 'crosec' command to access it.
 171
 172 config CROS_EC_I2C
 173         bool "Enable Chrome OS EC I2C driver"
 174         depends on CROS_EC
 175         help
 176           Enable I2C access to the Chrome OS EC. This is used on older
 177           ARM Chromebooks such as snow and spring before the standard bus
 178           changed to SPI. The EC will accept commands across the I2C using
 179           a special message protocol, and provide responses.
 180
 181 config CROS_EC_LPC
 182         bool "Enable Chrome OS EC LPC driver"
 183         depends on CROS_EC
 184         help
 185           Enable I2C access to the Chrome OS EC. This is used on x86
 186           Chromebooks such as link and falco. The keyboard is provided
 187           through a legacy port interface, so on x86 machines the main
 188           function of the EC is power and thermal management.
 189
 190 config SPL_CROS_EC_LPC
 191         bool "Enable Chrome OS EC LPC driver in SPL"
 192         depends on CROS_EC && SPL_MISC
 193         help
 194           Enable I2C access to the Chrome OS EC. This is used on x86
 195           Chromebooks such as link and falco. The keyboard is provided
 196           through a legacy port interface, so on x86 machines the main
 197           function of the EC is power and thermal management.
 198
 199 config TPL_CROS_EC_LPC
 200         bool "Enable Chrome OS EC LPC driver in TPL"
 201         depends on CROS_EC && TPL_MISC
 202         help
 203           Enable I2C access to the Chrome OS EC. This is used on x86
 204           Chromebooks such as link and falco. The keyboard is provided
 205           through a legacy port interface, so on x86 machines the main
 206           function of the EC is power and thermal management.
 207
 208 config VPL_CROS_EC_LPC
 209         bool "Enable Chrome OS EC LPC driver in VPL"
 210         depends on CROS_EC && VPL_MISC
 211         help
 212           Enable I2C access to the Chrome OS EC. This is used on x86
 213           Chromebooks such as link and falco. The keyboard is provided
 214           through a legacy port interface, so on x86 machines the main
 215           function of the EC is power and thermal management.
 216
 217 config CROS_EC_SANDBOX
 218         bool "Enable Chrome OS EC sandbox driver"
 219         depends on CROS_EC && SANDBOX
 220         help
 221           Enable a sandbox emulation of the Chrome OS EC. This supports
 222           keyboard (use the -l flag to enable the LCD), verified boot context,
 223           EC flash read/write/erase support and a few other things. It is
 224           enough to perform a Chrome OS verified boot on sandbox.
 225
 226 config SPL_CROS_EC_SANDBOX
 227         bool "Enable Chrome OS EC sandbox driver in SPL"
 228         depends on SPL_CROS_EC && SANDBOX
 229         help
 230           Enable a sandbox emulation of the Chrome OS EC in SPL. This supports
 231           keyboard (use the -l flag to enable the LCD), verified boot context,
 232           EC flash read/write/erase support and a few other things. It is
 233           enough to perform a Chrome OS verified boot on sandbox.
 234
 235 config TPL_CROS_EC_SANDBOX
 236         bool "Enable Chrome OS EC sandbox driver in TPL"
 237         depends on TPL_CROS_EC && SANDBOX
 238         help
 239           Enable a sandbox emulation of the Chrome OS EC in TPL. This supports
 240           keyboard (use the -l flag to enable the LCD), verified boot context,
 241           EC flash read/write/erase support and a few other things. It is
 242           enough to perform a Chrome OS verified boot on sandbox.
 243
 244 config VPL_CROS_EC_SANDBOX
 245         bool "Enable Chrome OS EC sandbox driver in VPL"
 246         depends on VPL_CROS_EC && SANDBOX
 247         help
 248           Enable a sandbox emulation of the Chrome OS EC in VPL. This supports
 249           keyboard (use the -l flag to enable the LCD), verified boot context,
 250           EC flash read/write/erase support and a few other things. It is
 251           enough to perform a Chrome OS verified boot on sandbox.
 252
 253 config CROS_EC_SPI
 254         bool "Enable Chrome OS EC SPI driver"
 255         depends on CROS_EC
 256         help
 257           Enable SPI access to the Chrome OS EC. This is used on newer
 258           ARM Chromebooks such as pit, pi and nyan-big. The SPI interface
 259           provides a faster and more robust interface than I2C but the bugs
 260           are less interesting.
 261
 262 config DS4510
 263         bool "Enable support for DS4510 CPU supervisor"
 264         help
 265           Enable support for the Maxim DS4510 CPU supervisor. It has an
 266           integrated 64-byte EEPROM, four programmable non-volatile I/O pins
 267           and a configurable timer for the supervisor function. The device is
 268           connected over I2C.
 269
 270 config FSL_IIM
 271         bool "Enable FSL IC Identification Module (IIM) driver"
 272         depends on ARCH_MX31 || ARCH_MX5
 273
 274 config FSL_SEC_MON
 275         bool "Enable FSL SEC_MON Driver"
 276         help
 277           Freescale Security Monitor block is responsible for monitoring
 278           system states.
 279           Security Monitor can be transitioned on any security failures,
 280           like software violations or hardware security violations.
 281
 282 choice
 283         prompt "Security monitor interaction endianess"
 284         depends on FSL_SEC_MON
 285         default SYS_FSL_SEC_MON_BE if PPC
 286         default SYS_FSL_SEC_MON_LE
 287
 288 config SYS_FSL_SEC_MON_LE
 289         bool "Security monitor interactions are little endian"
 290
 291 config SYS_FSL_SEC_MON_BE
 292         bool "Security monitor interactions are big endian"
 293
 294 endchoice
 295
 296 config IRQ
 297         bool "Interrupt controller"
 298         help
 299           This enables support for interrupt controllers, including ITSS.
 300           Some devices have extra features, such as Apollo Lake. The
 301           device has its own uclass since there are several operations
 302           involved.
 303
 304 config JZ4780_EFUSE
 305         bool "Ingenic JZ4780 eFUSE support"
 306         depends on ARCH_JZ47XX
 307         help
 308           This selects support for the eFUSE on Ingenic JZ4780 SoCs.
 309
 310 config LS2_SFP
 311         bool "Layerscape Security Fuse Processor"
 312         depends on FSL_LSCH2 || ARCH_LS1021A
 313         depends on MISC
 314         imply DM_REGULATOR
 315         help
 316           This adds support for the Security Fuse Processor found on Layerscape
 317           SoCs. It contains various fuses related to secure boot, including the
 318           Super Root Key hash, One-Time-Programmable Master Key, Debug
 319           Challenge/Response values, and others. Fuses are numbered according
 320           to their four-byte offset from the start of the bank.
 321
 322           If you don't need to read/program fuses, say 'n'.
 323
 324 config MXC_OCOTP
 325         bool "Enable MXC OCOTP Driver"
 326         depends on ARCH_IMX8M || ARCH_MX6 || ARCH_MX7 || ARCH_MX7ULP || ARCH_VF610
 327         default y
 328         help
 329           If you say Y here, you will get support for the One Time
 330           Programmable memory pages that are stored on the some
 331           Freescale i.MX processors.
 332
 333 config NPCM_HOST
 334         bool "Enable support espi or LPC for Host"
 335         depends on REGMAP && SYSCON
 336         help
 337           Enable NPCM BMC espi or LPC support for Host reading and writing.
 338
 339 config SPL_MXC_OCOTP
 340         bool "Enable MXC OCOTP driver in SPL"
 341         depends on SPL_MISC && (ARCH_IMX8M || ARCH_MX6 || ARCH_MX7 || ARCH_MX7ULP || ARCH_VF610)
 342         default y
 343         help
 344           If you say Y here, you will get support for the One Time
 345           Programmable memory pages, that are stored on some
 346           Freescale i.MX processors, in SPL.
 347
 348 config NPCM_OTP
 349         bool "Nnvoton NPCM BMC On-Chip OTP Memory Support"
 350         depends on (ARM && ARCH_NPCM)
 351         default n
 352         help
 353           Support NPCM BMC OTP memory (fuse).
 354           To compile this driver as a module, choose M here: the module
 355           will be called npcm_otp.
 356
 357 config IMX_SENTINEL
 358         bool "Enable i.MX Sentinel MU driver and API"
 359         depends on MISC && (ARCH_IMX9 || ARCH_IMX8ULP)
 360         help
 361           If you say Y here to enable Message Unit driver to work with
 362           Sentinel core on some NXP i.MX processors.
 363
 364 config NUVOTON_NCT6102D
 365         bool "Enable Nuvoton NCT6102D Super I/O driver"
 366         help
 367           If you say Y here, you will get support for the Nuvoton
 368           NCT6102D Super I/O driver. This can be used to enable or
 369           disable the legacy UART, the watchdog or other devices
 370           in the Nuvoton Super IO chips on X86 platforms.
 371
 372 config P2SB
 373         bool "Intel Primary to Sideband Bridge"
 374         depends on X86 || SANDBOX
 375         help
 376           This enables support for the Intel Primary to Sideband Bridge,
 377           abbreviated to P2SB. The P2SB is used to access various peripherals
 378           such as eSPI, GPIO, through memory-mapped I/O in a large chunk of PCI
 379           space. The space is segmented into different channels and peripherals
 380           are accessed by device-specific means within those channels. Devices
 381           should be added in the device tree as subnodes of the P2SB. A
 382           Peripheral Channel Register? (PCR) API is provided to access those
 383           devices - see pcr_readl(), etc.
 384
 385 config SPL_P2SB
 386         bool "Intel Primary to Sideband Bridge in SPL"
 387         depends on SPL_MISC && (X86 || SANDBOX)
 388         help
 389           The Primary to Sideband Bridge is used to access various peripherals
 390           through memory-mapped I/O in a large chunk of PCI space. The space is
 391           segmented into different channels and peripherals are accessed by
 392           device-specific means within those channels. Devices should be added
 393           in the device tree as subnodes of the p2sb.
 394
 395 config TPL_P2SB
 396         bool "Intel Primary to Sideband Bridge in TPL"
 397         depends on TPL_MISC && (X86 || SANDBOX)
 398         help
 399           The Primary to Sideband Bridge is used to access various peripherals
 400           through memory-mapped I/O in a large chunk of PCI space. The space is
 401           segmented into different channels and peripherals are accessed by
 402           device-specific means within those channels. Devices should be added
 403           in the device tree as subnodes of the p2sb.
 404
 405 config PWRSEQ
 406         bool "Enable power-sequencing drivers"
 407         depends on DM
 408         help
 409           Power-sequencing drivers provide support for controlling power for
 410           devices. They are typically referenced by a phandle from another
 411           device. When the device is started up, its power sequence can be
 412           initiated.
 413
 414 config SPL_PWRSEQ
 415         bool "Enable power-sequencing drivers for SPL"
 416         depends on SPL_MISC && PWRSEQ
 417         help
 418           Power-sequencing drivers provide support for controlling power for
 419           devices. They are typically referenced by a phandle from another
 420           device. When the device is started up, its power sequence can be
 421           initiated.
 422
 423 config PCA9551_LED
 424         bool "Enable PCA9551 LED driver"
 425         help
 426           Enable driver for PCA9551 LED controller. This controller
 427           is connected via I2C. So I2C needs to be enabled.
 428
 429 config PCA9551_I2C_ADDR
 430         hex "I2C address of PCA9551 LED controller"
 431         depends on PCA9551_LED
 432         default 0x60
 433         help
 434           The I2C address of the PCA9551 LED controller.
 435
 436 config STM32MP_FUSE
 437         bool "Enable STM32MP fuse wrapper providing the fuse API"
 438         depends on ARCH_STM32MP && MISC
 439         default y if CMD_FUSE
 440         help
 441           If you say Y here, you will get support for the fuse API (OTP)
 442           for STM32MP architecture.
 443           This API is needed for CMD_FUSE.
 444
 445 config STM32_RCC
 446         bool "Enable RCC driver for the STM32 SoC's family"
 447         depends on (ARCH_STM32 || ARCH_STM32MP) && MISC
 448         help
 449           Enable the STM32 RCC driver. The RCC block (Reset and Clock Control
 450           block) is responsible of the management of the clock and reset
 451           generation.
 452           This driver is similar to an MFD driver in the Linux kernel.
 453
 454 config TEGRA_CAR
 455         bool "Enable support for the Tegra CAR driver"
 456         depends on TEGRA_NO_BPMP
 457         help
 458           The Tegra CAR (Clock and Reset Controller) is a HW module that
 459           controls almost all clocks and resets in a Tegra SoC.
 460
 461 config TEGRA186_BPMP
 462         bool "Enable support for the Tegra186 BPMP driver"
 463         depends on TEGRA186
 464         help
 465           The Tegra BPMP (Boot and Power Management Processor) is a separate
 466           auxiliary CPU embedded into Tegra to perform power management work,
 467           and controls related features such as clocks, resets, power domains,
 468           PMIC I2C bus, etc. This driver provides the core low-level
 469           communication path by which feature-specific drivers (such as clock)
 470           can make requests to the BPMP. This driver is similar to an MFD
 471           driver in the Linux kernel.
 472
 473 config TEST_DRV
 474         bool "Enable support for test drivers"
 475         default y if SANDBOX
 476         help
 477           This enables drivers and uclasses that provides a way of testing the
 478           operations of memory allocation and driver/uclass methods in driver
 479           model. This should only be enabled for testing as it is not useful for
 480           anything else.
 481
 482 config USB_HUB_USB251XB
 483         tristate "USB251XB Hub Controller Configuration Driver"
 484         depends on I2C
 485         help
 486           This option enables support for configuration via SMBus of the
 487           Microchip USB251x/xBi USB 2.0 Hub Controller series. Configuration
 488           parameters may be set in devicetree or platform data.
 489           Say Y or M here if you need to configure such a device via SMBus.
 490
 491 config TWL4030_LED
 492         bool "Enable TWL4030 LED controller"
 493         help
 494           Enable this to add support for the TWL4030 LED controller.
 495
 496 config WINBOND_W83627
 497         bool "Enable Winbond Super I/O driver"
 498         help
 499           If you say Y here, you will get support for the Winbond
 500           W83627 Super I/O driver. This can be used to enable the
 501           legacy UART or other devices in the Winbond Super IO chips
 502           on X86 platforms.
 503
 504 config QFW
 505         bool
 506         help
 507           Hidden option to enable QEMU fw_cfg interface and uclass. This will
 508           be selected by either CONFIG_CMD_QFW or CONFIG_GENERATE_ACPI_TABLE.
 509
 510 config QFW_PIO
 511         bool
 512         depends on QFW
 513         help
 514           Hidden option to enable PIO QEMU fw_cfg interface. This will be
 515           selected by the appropriate QEMU board.
 516
 517 config QFW_MMIO
 518         bool
 519         depends on QFW
 520         help
 521           Hidden option to enable MMIO QEMU fw_cfg interface. This will be
 522           selected by the appropriate QEMU board.
 523
 524 config I2C_EEPROM
 525         bool "Enable driver for generic I2C-attached EEPROMs"
 526         depends on MISC
 527         help
 528           Enable a generic driver for EEPROMs attached via I2C.
 529
 530
 531 config SPL_I2C_EEPROM
 532         bool "Enable driver for generic I2C-attached EEPROMs for SPL"
 533         depends on SPL_MISC
 534         help
 535           This option is an SPL-variant of the I2C_EEPROM option.
 536           See the help of I2C_EEPROM for details.
 537
 538 config SYS_I2C_EEPROM_ADDR
 539         hex "Chip address of the EEPROM device"
 540         depends on ID_EEPROM || I2C_EEPROM || SPL_I2C_EEPROM || CMD_EEPROM || ENV_IS_IN_EEPROM
 541         default 0
 542
 543 if I2C_EEPROM
 544
 545 config SYS_I2C_EEPROM_ADDR_OVERFLOW
 546         hex "EEPROM Address Overflow"
 547         default 0x0
 548         help
 549           EEPROM chips that implement "address overflow" are ones
 550           like Catalyst 24WC04/08/16 which has 9/10/11 bits of
 551           address and the extra bits end up in the "chip address" bit
 552           slots. This makes a 24WC08 (1Kbyte) chip look like four 256
 553           byte chips.
 554
 555 endif
 556
 557 config GDSYS_RXAUI_CTRL
 558         bool "Enable gdsys RXAUI control driver"
 559         depends on MISC
 560         help
 561           Support gdsys FPGA's RXAUI control.
 562
 563 config GDSYS_IOEP
 564         bool "Enable gdsys IOEP driver"
 565         depends on MISC
 566         help
 567           Support gdsys FPGA's IO endpoint driver.
 568
 569 config MPC83XX_SERDES
 570         bool "Enable MPC83xx serdes driver"
 571         depends on MISC
 572         help
 573           Support for serdes found on MPC83xx SoCs.
 574
 575 config FS_LOADER
 576         bool "Enable loader driver for file system"
 577         help
 578           This is file system generic loader which can be used to load
 579           the file image from the storage into target such as memory.
 580
 581           The consumer driver would then use this loader to program whatever,
 582           ie. the FPGA device.
 583
 584 config SPL_FS_LOADER
 585         bool "Enable loader driver for file system"
 586         depends on SPL
 587         help
 588           This is file system generic loader which can be used to load
 589           the file image from the storage into target such as memory.
 590
 591           The consumer driver would then use this loader to program whatever,
 592           ie. the FPGA device.
 593
 594 config GDSYS_SOC
 595         bool "Enable gdsys SOC driver"
 596         depends on MISC
 597         help
 598           Support for gdsys IHS SOC, a simple bus associated with each gdsys
 599           IHS (Integrated Hardware Systems) FPGA, which holds all devices whose
 600           register maps are contained within the FPGA's register map.
 601
 602 config IHS_FPGA
 603         bool "Enable IHS FPGA driver"
 604         depends on MISC
 605         help
 606           Support IHS (Integrated Hardware Systems) FPGA, the main FPGAs on
 607           gdsys devices, which supply the majority of the functionality offered
 608           by the devices. This driver supports both CON and CPU variants of the
 609           devices, depending on the device tree entry.
 610 config ESM_K3
 611         bool "Enable K3 ESM driver"
 612         depends on ARCH_K3
 613         help
 614           Support ESM (Error Signaling Module) on TI K3 SoCs.
 615
 616 config MICROCHIP_FLEXCOM
 617         bool "Enable Microchip Flexcom driver"
 618         depends on MISC
 619         help
 620           The Atmel Flexcom is just a wrapper which embeds a SPI controller,
 621           an I2C controller and an USART.
 622           Only one function can be used at a time and is chosen at boot time
 623           according to the device tree.
 624
 625 config K3_AVS0
 626         depends on ARCH_K3 && SPL_DM_REGULATOR
 627         bool "AVS class 0 support for K3 devices"
 628         help
 629           K3 devices have the optimized voltage values for the main voltage
 630           domains stored in efuse within the VTM IP. This driver reads the
 631           optimized voltage from the efuse, so that it can be programmed
 632           to the PMIC on board.
 633
 634 config ESM_PMIC
 635         bool "Enable PMIC ESM driver"
 636         depends on DM_PMIC
 637         help
 638           Support ESM (Error Signal Monitor) on PMIC devices. ESM is used
 639           typically to reboot the board in error condition.
 640
 641 config FSL_IFC
 642         bool
 643
 644 config SL28CPLD
 645         bool "Enable Kontron sl28cpld multi-function driver"
 646         depends on DM_I2C
 647         help
 648           Support for the Kontron sl28cpld management controller. This is
 649           the base driver which provides common access methods for the
 650           sub-drivers.
 651
 652 endmenu