board/gateworks/gw_ventana/common.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (C) 2013 Gateworks Corporation
   4  *
   5  * Author: Tim Harvey <[email protected]>
   6  */
   7
   8 #include <common.h>
   9 #include <log.h>
  10 #include <asm/arch/clock.h>
  11 #include <asm/arch/mx6-pins.h>
  12 #include <asm/arch/sys_proto.h>
  13 #include <asm/gpio.h>
  14 #include <asm/mach-imx/mxc_i2c.h>
  15 #include <env.h>
  16 #include <fsl_esdhc_imx.h>
  17 #include <hwconfig.h>
  18 #include <linux/delay.h>
  19 #include <power/pmic.h>
  20 #include <power/ltc3676_pmic.h>
  21 #include <power/pfuze100_pmic.h>
  22
  23 #include "common.h"
  24
  25 /* UART2: Serial Console */
  26 static iomux_v3_cfg_t const uart2_pads[] = {
  27         IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  28         IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)),
  29 };
  30
  31 void setup_iomux_uart(void)
  32 {
  33         SETUP_IOMUX_PADS(uart2_pads);
  34 }
  35
  36 /* MMC */
  37 static iomux_v3_cfg_t const gw5904_emmc_pads[] = {
  38         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  39         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  40         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  41         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  42         IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  43         IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  44         IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  45         IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  46         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  47         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  48         IOMUX_PADS(PAD_SD3_RST__SD3_RESET  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  49 };
  50 /* 4-bit microSD on SD2 */
  51 static iomux_v3_cfg_t const gw5904_mmc_pads[] = {
  52         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  53         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  54         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  55         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  56         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  57         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  58         /* CD */
  59         IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  60 };
  61 /* 8-bit eMMC on SD2/NAND */
  62 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = {
  63         IOMUX_PADS(PAD_SD2_CLK__SD2_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  64         IOMUX_PADS(PAD_SD2_CMD__SD2_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  65         IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  66         IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  67         IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  68         IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  69         IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  70         IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  71         IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  72         IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  73 };
  74
  75 static iomux_v3_cfg_t const usdhc3_pads[] = {
  76         IOMUX_PADS(PAD_SD3_CLK__SD3_CLK    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  77         IOMUX_PADS(PAD_SD3_CMD__SD3_CMD    | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  78         IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  79         IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  80         IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  81         IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  82         IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00  | MUX_PAD_CTRL(USDHC_PAD_CTRL)),
  83 };
  84
  85 /*
  86  * I2C pad configs:
  87  * I2C1: GSC
  88  * I2C2: PMIC,PCIe Switch,Clock,Mezz
  89  * I2C3: Multimedia/Expansion
  90  */
  91 static struct i2c_pads_info mx6q_i2c_pad_info[] = {
  92         {
  93                 .scl = {
  94                         .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC,
  95                         .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC,
  96                         .gp = IMX_GPIO_NR(3, 21)
  97                 },
  98                 .sda = {
  99                         .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC,
 100                         .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC,
 101                         .gp = IMX_GPIO_NR(3, 28)
 102                 }
 103         }, {
 104                 .scl = {
 105                         .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
 106                         .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
 107                         .gp = IMX_GPIO_NR(4, 12)
 108                 },
 109                 .sda = {
 110                         .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
 111                         .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 112                         .gp = IMX_GPIO_NR(4, 13)
 113                 }
 114         }, {
 115                 .scl = {
 116                         .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC,
 117                         .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC,
 118                         .gp = IMX_GPIO_NR(1, 3)
 119                 },
 120                 .sda = {
 121                         .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC,
 122                         .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC,
 123                         .gp = IMX_GPIO_NR(1, 6)
 124                 }
 125         }
 126 };
 127
 128 static struct i2c_pads_info mx6dl_i2c_pad_info[] = {
 129         {
 130                 .scl = {
 131                         .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC,
 132                         .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC,
 133                         .gp = IMX_GPIO_NR(3, 21)
 134                 },
 135                 .sda = {
 136                         .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC,
 137                         .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC,
 138                         .gp = IMX_GPIO_NR(3, 28)
 139                 }
 140         }, {
 141                 .scl = {
 142                         .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC,
 143                         .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC,
 144                         .gp = IMX_GPIO_NR(4, 12)
 145                 },
 146                 .sda = {
 147                         .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC,
 148                         .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC,
 149                         .gp = IMX_GPIO_NR(4, 13)
 150                 }
 151         }, {
 152                 .scl = {
 153                         .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC,
 154                         .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC,
 155                         .gp = IMX_GPIO_NR(1, 3)
 156                 },
 157                 .sda = {
 158                         .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC,
 159                         .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC,
 160                         .gp = IMX_GPIO_NR(1, 6)
 161                 }
 162         }
 163 };
 164
 165 void setup_ventana_i2c(int i2c)
 166 {
 167         struct i2c_pads_info *p;
 168
 169         if (is_cpu_type(MXC_CPU_MX6Q))
 170                 p = &mx6q_i2c_pad_info[i2c];
 171         else
 172                 p = &mx6dl_i2c_pad_info[i2c];
 173
 174         setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p);
 175 }
 176
 177 /*
 178  * Baseboard specific GPIO
 179  */
 180 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = {
 181         /* PANLEDG# */
 182         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 183         /* PANLEDR# */
 184         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 185         /* IOEXP_PWREN# */
 186         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 187         /* IOEXP_IRQ# */
 188         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 189
 190         /* GPS_SHDN */
 191         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 192         /* VID_PWR */
 193         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 194         /* PCI_RST# */
 195         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 196         /* PCIESKT_WDIS# */
 197         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 198 };
 199
 200 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = {
 201         /* SD3_VSELECT */
 202         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 203         /* RS232_EN# */
 204         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 205         /* MSATA_EN */
 206         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 207         /* PANLEDG# */
 208         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 209         /* PANLEDR# */
 210         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 211         /* IOEXP_PWREN# */
 212         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 213         /* IOEXP_IRQ# */
 214         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 215         /* CAN_STBY */
 216         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 217         /* MX6_LOCLED# */
 218         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 219         /* GPS_SHDN */
 220         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 221         /* USBOTG_SEL */
 222         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 223         /* VID_PWR */
 224         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 225         /* PCI_RST# */
 226         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 227         /* PCI_RST# (GW522x) */
 228         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 229         /* RS485_EN */
 230         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 231         /* PCIESKT_WDIS# */
 232         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 233 };
 234
 235 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = {
 236         /* SD3_VSELECT */
 237         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 238         /* RS232_EN# */
 239         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 240         /* MSATA_EN */
 241         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 242         /* CAN_STBY */
 243         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 244         /* USB_HUBRST# */
 245         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 246         /* PANLEDG# */
 247         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 248         /* PANLEDR# */
 249         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 250         /* MX6_LOCLED# */
 251         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 252         /* IOEXP_PWREN# */
 253         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 254         /* IOEXP_IRQ# */
 255         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 256         /* DIOI2C_DIS# */
 257         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 258         /* GPS_SHDN */
 259         IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG),
 260         /* VID_EN */
 261         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 262         /* PCI_RST# */
 263         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 264         /* RS485_EN */
 265         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 266         /* PCIESKT_WDIS# */
 267         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 268 };
 269
 270 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = {
 271         /* SD3_VSELECT */
 272         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 273         /* RS232_EN# */
 274         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 275         /* MSATA_EN */
 276         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 277         /* CAN_STBY */
 278         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 279         /* PANLEDG# */
 280         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 281         /* PANLEDR# */
 282         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 283         /* MX6_LOCLED# */
 284         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 285         /* USB_HUBRST# */
 286         IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG),
 287         /* MIPI_DIO */
 288         IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG),
 289         /* RS485_EN */
 290         IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG),
 291         /* IOEXP_PWREN# */
 292         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 293         /* IOEXP_IRQ# */
 294         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 295         /* DIOI2C_DIS# */
 296         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 297         /* PCI_RST# */
 298         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 299         /* VID_EN */
 300         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 301         /* RS485_EN */
 302         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 303         /* PCIESKT_WDIS# */
 304         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 305 };
 306
 307 static iomux_v3_cfg_t const gw551x_gpio_pads[] = {
 308         /* CAN_STBY */
 309         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 310         /* PANLED# */
 311         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 312         /* PCI_RST# */
 313         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 314         /* PCIESKT_WDIS# */
 315         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 316 };
 317
 318 static iomux_v3_cfg_t const gw552x_gpio_pads[] = {
 319         /* MSATA_EN */
 320         IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG),
 321         /* USBOTG_SEL */
 322         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 323         /* USB_HUBRST# */
 324         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 325         /* PANLEDG# */
 326         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 327         /* PANLEDR# */
 328         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 329         /* MX6_LOCLED# */
 330         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 331         /* PCI_RST# */
 332         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 333         /* MX6_DIO[4:9] */
 334         IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG),
 335         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 336         IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG),
 337         IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG),
 338         IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG),
 339         IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG),
 340         /* PCIEGBE1_OFF# */
 341         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 342         /* PCIEGBE2_OFF# */
 343         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 344         /* PCIESKT_WDIS# */
 345         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 346 };
 347
 348 static iomux_v3_cfg_t const gw553x_gpio_pads[] = {
 349         /* SD3_VSELECT */
 350         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 351         /* PANLEDG# */
 352         IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG),
 353         /* PANLEDR# */
 354         IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG),
 355         /* VID_PWR */
 356         IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG),
 357         /* PCI_RST# */
 358         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 359         /* PCIESKT_WDIS# */
 360         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 361 };
 362
 363 static iomux_v3_cfg_t const gw560x_gpio_pads[] = {
 364         /* RS232_EN# */
 365         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 366         /* CAN_STBY */
 367         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 368         /* USB_HUBRST# */
 369         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 370         /* PANLEDG# */
 371         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 372         /* PANLEDR# */
 373         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 374         /* MX6_LOCLED# */
 375         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 376         /* IOEXP_PWREN# */
 377         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 378         /* IOEXP_IRQ# */
 379         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 380         /* DIOI2C_DIS# */
 381         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 382         /* VID_EN */
 383         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 384         /* PCI_RST# */
 385         IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG),
 386         /* RS485_EN */
 387         IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG),
 388         /* PCIESKT_WDIS# */
 389         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 390         /* USBH2_PEN (OTG) */
 391         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 392         /* 12V0_PWR_EN */
 393         IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG),
 394 };
 395
 396 static iomux_v3_cfg_t const gw5901_gpio_pads[] = {
 397         /* MX6_LOCLED# */
 398         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 399         /* ETH1_EN */
 400         IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG),
 401         /* CAN_STBY */
 402         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 403         /* PCI_RST# */
 404         IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG),
 405         /* PMIC reset */
 406         IOMUX_PADS(PAD_DISP0_DAT8__WDOG1_B | DIO_PAD_CFG),
 407         /* COM_CFGA/B/C/D */
 408         IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
 409         IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15 | DIO_PAD_CFG),
 410         IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16 | DIO_PAD_CFG),
 411         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 412         /* ETI_IRQ# */
 413         IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
 414         /* DIO_IRQ# */
 415         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 416         /* FIBER_SIGDET */
 417         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 418 };
 419
 420 static iomux_v3_cfg_t const gw5902_gpio_pads[] = {
 421         /* MX6_LOCLED# */
 422         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 423         /* CAN1_STBY */
 424         IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG),
 425         /* CAN2_STBY */
 426         IOMUX_PADS(PAD_SD3_CLK__GPIO7_IO03 | DIO_PAD_CFG),
 427         /* UART1_EN# */
 428         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 429         /* PCI_RST# */
 430         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 431         /* 5V_UVLO */
 432         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 433         /* ETI_IRQ# */
 434         IOMUX_PADS(PAD_GPIO_5__GPIO1_IO05 | DIO_PAD_CFG),
 435         /* DIO_IRQ# */
 436         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 437         /* USBOTG_PEN */
 438         IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG),
 439 };
 440
 441 static iomux_v3_cfg_t const gw5903_gpio_pads[] = {
 442         /* BKLT_12VEN */
 443         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 444         /* EMMY_PDN# */
 445         IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG),
 446         /* EMMY_CFG1# */
 447         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 448         /* EMMY_CFG1# */
 449         IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG),
 450         /* USBH1_PEN (EHCI) */
 451         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 452         /* USBH2_PEN (OTG) */
 453         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 454         /* USBDPC_PEN */
 455         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 456         /* TOUCH_RST */
 457         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 458         /* AUDIO_RST# */
 459         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 460         /* UART1_TEN# */
 461         IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG),
 462         /* MX6_LOCLED# */
 463         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 464         /* LVDS_BKLEN # */
 465         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 466         /* RGMII_PDWN# */
 467         IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG),
 468         /* TOUCH_IRQ# */
 469         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 470         /* TOUCH_RST# */
 471         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 472 };
 473
 474 static iomux_v3_cfg_t const gw5904_gpio_pads[] = {
 475         /* USB_HUBRST# */
 476         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 477         /* PANLEDG# */
 478         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 479         /* PANLEDR# */
 480         IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG),
 481         /* MX6_LOCLED# */
 482         IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG),
 483         /* IOEXP_PWREN# */
 484         IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG),
 485         /* IOEXP_IRQ# */
 486         IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)),
 487         /* DIOI2C_DIS# */
 488         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 489         /* UART_RS485 */
 490         IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG),
 491         /* UART_HALF */
 492         IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG),
 493         /* SKT1_WDIS# */
 494         IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG),
 495         /* SKT1_RST# */
 496         IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG),
 497         /* SKT2_WDIS# */
 498         IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG),
 499         /* SKT2_RST# */
 500         IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG),
 501         /* M2_OFF# */
 502         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 503         /* M2_WDIS# */
 504         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 505         /* M2_RST# */
 506         IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG),
 507         /* RS232_EN# */
 508         IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG),
 509 };
 510
 511 static iomux_v3_cfg_t const gw5905_gpio_pads[] = {
 512         /* EMMY_PDN# */
 513         IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG),
 514         /* MX6_LOCLED# */
 515         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 516         /* MIPI_RST */
 517         IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG),
 518         /* MIPI_PWDN */
 519         IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG),
 520         /* USBEHCI_SEL */
 521         IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG),
 522         /* PCI_RST# */
 523         IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG),
 524         /* LVDS_BKLEN # */
 525         IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG),
 526         /* PCIESKT_WDIS# */
 527         IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG),
 528         /* SPK_SHDN# */
 529         IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG),
 530         /* LOCLED# */
 531         IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG),
 532         /* FLASH LED1 */
 533         IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG),
 534         /* FLASH LED2 */
 535         IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG),
 536         /* DECT_RST# */
 537         IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG),
 538         /* USBH1_PEN (EHCI) */
 539         IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG),
 540         /* LVDS_PWM */
 541         IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG),
 542         /* CODEC_RST */
 543         IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG),
 544         /* GYRO_CONTROL/DATA_EN */
 545         IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG),
 546         /* TOUCH_RST */
 547         IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG),
 548         /* TOUCH_IRQ */
 549         IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG),
 550 };
 551
 552 /* Digital I/O */
 553 struct dio_cfg gw51xx_dio[] = {
 554         {
 555                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 556                 IMX_GPIO_NR(1, 16),
 557                 { 0, 0 },
 558                 0
 559         },
 560         {
 561                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 562                 IMX_GPIO_NR(1, 19),
 563                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 564                 2
 565         },
 566         {
 567                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 568                 IMX_GPIO_NR(1, 17),
 569                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 570                 3
 571         },
 572         {
 573                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 574                 IMX_GPIO_NR(1, 18),
 575                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 576                 4
 577         },
 578 };
 579
 580 struct dio_cfg gw52xx_dio[] = {
 581         {
 582                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 583                 IMX_GPIO_NR(1, 16),
 584                 { 0, 0 },
 585                 0
 586         },
 587         {
 588                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 589                 IMX_GPIO_NR(1, 19),
 590                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 591                 2
 592         },
 593         {
 594                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 595                 IMX_GPIO_NR(1, 17),
 596                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 597                 3
 598         },
 599         {
 600                 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 601                 IMX_GPIO_NR(1, 20),
 602                 { 0, 0 },
 603                 0
 604         },
 605 };
 606
 607 struct dio_cfg gw53xx_dio[] = {
 608         {
 609                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 610                 IMX_GPIO_NR(1, 16),
 611                 { 0, 0 },
 612                 0
 613         },
 614         {
 615                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 616                 IMX_GPIO_NR(1, 19),
 617                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 618                 2
 619         },
 620         {
 621                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 622                 IMX_GPIO_NR(1, 17),
 623                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 624                 3
 625         },
 626         {
 627                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 628                 IMX_GPIO_NR(1, 20),
 629                 { 0, 0 },
 630                 0
 631         },
 632 };
 633
 634 struct dio_cfg gw54xx_dio[] = {
 635         {
 636                 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) },
 637                 IMX_GPIO_NR(1, 9),
 638                 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) },
 639                 1
 640         },
 641         {
 642                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 643                 IMX_GPIO_NR(1, 19),
 644                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 645                 2
 646         },
 647         {
 648                 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) },
 649                 IMX_GPIO_NR(2, 9),
 650                 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) },
 651                 3
 652         },
 653         {
 654                 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) },
 655                 IMX_GPIO_NR(2, 10),
 656                 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) },
 657                 4
 658         },
 659 };
 660
 661 struct dio_cfg gw551x_dio[] = {
 662         {
 663                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 664                 IMX_GPIO_NR(1, 19),
 665                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 666                 2
 667         },
 668         {
 669                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 670                 IMX_GPIO_NR(1, 17),
 671                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 672                 3
 673         },
 674 };
 675
 676 struct dio_cfg gw552x_dio[] = {
 677         {
 678                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 679                 IMX_GPIO_NR(1, 16),
 680                 { 0, 0 },
 681                 0
 682         },
 683         {
 684                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 685                 IMX_GPIO_NR(1, 19),
 686                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 687                 2
 688         },
 689         {
 690                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 691                 IMX_GPIO_NR(1, 17),
 692                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 693                 3
 694         },
 695         {
 696                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 697                 IMX_GPIO_NR(1, 20),
 698                 { 0, 0 },
 699                 0
 700         },
 701         {
 702                 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) },
 703                 IMX_GPIO_NR(5, 18),
 704                 { 0, 0 },
 705                 0
 706         },
 707         {
 708                 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) },
 709                 IMX_GPIO_NR(5, 20),
 710                 { 0, 0 },
 711                 0
 712         },
 713         {
 714                 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) },
 715                 IMX_GPIO_NR(5, 21),
 716                 { 0, 0 },
 717                 0
 718         },
 719         {
 720                 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) },
 721                 IMX_GPIO_NR(5, 22),
 722                 { 0, 0 },
 723                 0
 724         },
 725         {
 726                 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) },
 727                 IMX_GPIO_NR(5, 23),
 728                 { 0, 0 },
 729                 0
 730         },
 731         {
 732                 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) },
 733                 IMX_GPIO_NR(5, 25),
 734                 { 0, 0 },
 735                 0
 736         },
 737 };
 738
 739 struct dio_cfg gw553x_dio[] = {
 740         {
 741                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 742                 IMX_GPIO_NR(1, 16),
 743                 { 0, 0 },
 744                 0
 745         },
 746         {
 747                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 748                 IMX_GPIO_NR(1, 19),
 749                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 750                 2
 751         },
 752         {
 753                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 754                 IMX_GPIO_NR(1, 17),
 755                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 756                 3
 757         },
 758         {
 759                 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) },
 760                 IMX_GPIO_NR(1, 18),
 761                 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) },
 762                 4
 763         },
 764 };
 765
 766 struct dio_cfg gw560x_dio[] = {
 767         {
 768                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 769                 IMX_GPIO_NR(1, 16),
 770                 { 0, 0 },
 771                 0
 772         },
 773         {
 774                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 775                 IMX_GPIO_NR(1, 19),
 776                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 777                 2
 778         },
 779         {
 780                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 781                 IMX_GPIO_NR(1, 17),
 782                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 783                 3
 784         },
 785         {
 786                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 787                 IMX_GPIO_NR(1, 20),
 788                 { 0, 0 },
 789                 0
 790         },
 791 };
 792
 793 struct dio_cfg gw5901_dio[] = {
 794         {
 795                 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
 796                 IMX_GPIO_NR(5, 14),
 797                 { 0, 0 },
 798                 0
 799         },
 800         {
 801                 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
 802                 IMX_GPIO_NR(5, 15),
 803                 { 0, 0 },
 804                 0
 805         },
 806         {
 807                 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
 808                 IMX_GPIO_NR(5, 16),
 809                 { 0, 0 },
 810                 0
 811         },
 812         {
 813                 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
 814                 IMX_GPIO_NR(5, 17),
 815                 { 0, 0 },
 816                 0
 817         },
 818 };
 819
 820 struct dio_cfg gw5902_dio[] = {
 821         {
 822                 { IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14) },
 823                 IMX_GPIO_NR(5, 14),
 824                 { 0, 0 },
 825                 0
 826         },
 827         {
 828                 { IOMUX_PADS(PAD_DISP0_DAT21__GPIO5_IO15) },
 829                 IMX_GPIO_NR(5, 15),
 830                 { 0, 0 },
 831                 0
 832         },
 833         {
 834                 { IOMUX_PADS(PAD_DISP0_DAT22__GPIO5_IO16) },
 835                 IMX_GPIO_NR(5, 16),
 836                 { 0, 0 },
 837                 0
 838         },
 839         {
 840                 { IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17) },
 841                 IMX_GPIO_NR(5, 17),
 842                 { 0, 0 },
 843                 0
 844         },
 845 };
 846
 847 struct dio_cfg gw5903_dio[] = {
 848 };
 849
 850 struct dio_cfg gw5904_dio[] = {
 851         {
 852                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 853                 IMX_GPIO_NR(1, 16),
 854                 { 0, 0 },
 855                 0
 856         },
 857         {
 858                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 859                 IMX_GPIO_NR(1, 19),
 860                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 861                 2
 862         },
 863         {
 864                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 865                 IMX_GPIO_NR(1, 17),
 866                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 867                 3
 868         },
 869         {
 870                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 871                 IMX_GPIO_NR(1, 20),
 872                 { 0, 0 },
 873                 0
 874         },
 875         {
 876                 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) },
 877                 IMX_GPIO_NR(2, 0),
 878                 { 0, 0 },
 879                 0
 880         },
 881         {
 882                 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) },
 883                 IMX_GPIO_NR(2, 1),
 884                 { 0, 0 },
 885                 0
 886         },
 887         {
 888                 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) },
 889                 IMX_GPIO_NR(2, 2),
 890                 { 0, 0 },
 891                 0
 892         },
 893         {
 894                 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) },
 895                 IMX_GPIO_NR(2, 3),
 896                 { 0, 0 },
 897                 0
 898         },
 899         {
 900                 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) },
 901                 IMX_GPIO_NR(2, 4),
 902                 { 0, 0 },
 903                 0
 904         },
 905         {
 906                 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) },
 907                 IMX_GPIO_NR(2, 5),
 908                 { 0, 0 },
 909                 0
 910         },
 911         {
 912                 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) },
 913                 IMX_GPIO_NR(2, 6),
 914                 { 0, 0 },
 915                 0
 916         },
 917         {
 918                 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) },
 919                 IMX_GPIO_NR(2, 7),
 920                 { 0, 0 },
 921                 0
 922         },
 923 };
 924
 925 struct dio_cfg gw5906_dio[] = {
 926         {
 927                 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) },
 928                 IMX_GPIO_NR(1, 16),
 929                 { 0, 0 },
 930                 0
 931         },
 932         {
 933                 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) },
 934                 IMX_GPIO_NR(1, 19),
 935                 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) },
 936                 2
 937         },
 938         {
 939                 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) },
 940                 IMX_GPIO_NR(1, 17),
 941                 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) },
 942                 3
 943         },
 944         {
 945                 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) },
 946                 IMX_GPIO_NR(1, 20),
 947                 { 0, 0 },
 948                 0
 949         },
 950 };
 951
 952 /*
 953  * Board Specific GPIO
 954  */
 955 struct ventana gpio_cfg[GW_UNKNOWN] = {
 956         /* GW5400proto */
 957         {
 958                 .gpio_pads = gw54xx_gpio_pads,
 959                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
 960                 .dio_cfg = gw54xx_dio,
 961                 .dio_num = ARRAY_SIZE(gw54xx_dio),
 962                 .leds = {
 963                         IMX_GPIO_NR(4, 6),
 964                         IMX_GPIO_NR(4, 10),
 965                         IMX_GPIO_NR(4, 15),
 966                 },
 967                 .pcie_rst = IMX_GPIO_NR(1, 29),
 968                 .mezz_pwren = IMX_GPIO_NR(4, 7),
 969                 .mezz_irq = IMX_GPIO_NR(4, 9),
 970                 .rs485en = IMX_GPIO_NR(3, 24),
 971                 .dioi2c_en = IMX_GPIO_NR(4,  5),
 972                 .pcie_sson = IMX_GPIO_NR(1, 20),
 973                 .mmc_cd = IMX_GPIO_NR(7, 0),
 974         },
 975
 976         /* GW51xx */
 977         {
 978                 .gpio_pads = gw51xx_gpio_pads,
 979                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
 980                 .dio_cfg = gw51xx_dio,
 981                 .dio_num = ARRAY_SIZE(gw51xx_dio),
 982                 .leds = {
 983                         IMX_GPIO_NR(4, 6),
 984                         IMX_GPIO_NR(4, 10),
 985                 },
 986                 .pcie_rst = IMX_GPIO_NR(1, 0),
 987                 .mezz_pwren = IMX_GPIO_NR(2, 19),
 988                 .mezz_irq = IMX_GPIO_NR(2, 18),
 989                 .gps_shdn = IMX_GPIO_NR(1, 2),
 990                 .vidin_en = IMX_GPIO_NR(5, 20),
 991                 .wdis = IMX_GPIO_NR(7, 12),
 992                 .nand = true,
 993         },
 994
 995         /* GW52xx */
 996         {
 997                 .gpio_pads = gw52xx_gpio_pads,
 998                 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2,
 999                 .dio_cfg = gw52xx_dio,
1000                 .dio_num = ARRAY_SIZE(gw52xx_dio),
1001                 .leds = {
1002                         IMX_GPIO_NR(4, 6),
1003                         IMX_GPIO_NR(4, 7),
1004                         IMX_GPIO_NR(4, 15),
1005                 },
1006                 .pcie_rst = IMX_GPIO_NR(1, 29),
1007                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1008                 .mezz_irq = IMX_GPIO_NR(2, 18),
1009                 .gps_shdn = IMX_GPIO_NR(1, 27),
1010                 .vidin_en = IMX_GPIO_NR(3, 31),
1011                 .usb_sel = IMX_GPIO_NR(1, 2),
1012                 .wdis = IMX_GPIO_NR(7, 12),
1013                 .msata_en = GP_MSATA_SEL,
1014                 .rs232_en = GP_RS232_EN,
1015                 .vsel_pin = IMX_GPIO_NR(6, 14),
1016                 .mmc_cd = IMX_GPIO_NR(7, 0),
1017                 .nand = true,
1018         },
1019
1020         /* GW53xx */
1021         {
1022                 .gpio_pads = gw53xx_gpio_pads,
1023                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1024                 .dio_cfg = gw53xx_dio,
1025                 .dio_num = ARRAY_SIZE(gw53xx_dio),
1026                 .leds = {
1027                         IMX_GPIO_NR(4, 6),
1028                         IMX_GPIO_NR(4, 7),
1029                         IMX_GPIO_NR(4, 15),
1030                 },
1031                 .pcie_rst = IMX_GPIO_NR(1, 29),
1032                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1033                 .mezz_irq = IMX_GPIO_NR(2, 18),
1034                 .gps_shdn = IMX_GPIO_NR(1, 27),
1035                 .vidin_en = IMX_GPIO_NR(3, 31),
1036                 .wdis = IMX_GPIO_NR(7, 12),
1037                 .msata_en = GP_MSATA_SEL,
1038                 .rs232_en = GP_RS232_EN,
1039                 .vsel_pin = IMX_GPIO_NR(6, 14),
1040                 .mmc_cd = IMX_GPIO_NR(7, 0),
1041                 .nand = true,
1042         },
1043
1044         /* GW54xx */
1045         {
1046                 .gpio_pads = gw54xx_gpio_pads,
1047                 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2,
1048                 .dio_cfg = gw54xx_dio,
1049                 .dio_num = ARRAY_SIZE(gw54xx_dio),
1050                 .leds = {
1051                         IMX_GPIO_NR(4, 6),
1052                         IMX_GPIO_NR(4, 7),
1053                         IMX_GPIO_NR(4, 15),
1054                 },
1055                 .pcie_rst = IMX_GPIO_NR(1, 29),
1056                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1057                 .mezz_irq = IMX_GPIO_NR(2, 18),
1058                 .rs485en = IMX_GPIO_NR(7, 1),
1059                 .vidin_en = IMX_GPIO_NR(3, 31),
1060                 .dioi2c_en = IMX_GPIO_NR(4,  5),
1061                 .pcie_sson = IMX_GPIO_NR(1, 20),
1062                 .wdis = IMX_GPIO_NR(5, 17),
1063                 .msata_en = GP_MSATA_SEL,
1064                 .rs232_en = GP_RS232_EN,
1065                 .vsel_pin = IMX_GPIO_NR(6, 14),
1066                 .mmc_cd = IMX_GPIO_NR(7, 0),
1067                 .nand = true,
1068         },
1069
1070         /* GW551x */
1071         {
1072                 .gpio_pads = gw551x_gpio_pads,
1073                 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2,
1074                 .dio_cfg = gw551x_dio,
1075                 .dio_num = ARRAY_SIZE(gw551x_dio),
1076                 .leds = {
1077                         IMX_GPIO_NR(4, 7),
1078                 },
1079                 .pcie_rst = IMX_GPIO_NR(1, 0),
1080                 .wdis = IMX_GPIO_NR(7, 12),
1081                 .nand = true,
1082         },
1083
1084         /* GW552x */
1085         {
1086                 .gpio_pads = gw552x_gpio_pads,
1087                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1088                 .dio_cfg = gw552x_dio,
1089                 .dio_num = ARRAY_SIZE(gw552x_dio),
1090                 .leds = {
1091                         IMX_GPIO_NR(4, 6),
1092                         IMX_GPIO_NR(4, 7),
1093                         IMX_GPIO_NR(4, 15),
1094                 },
1095                 .pcie_rst = IMX_GPIO_NR(1, 29),
1096                 .usb_sel = IMX_GPIO_NR(1, 7),
1097                 .wdis = IMX_GPIO_NR(7, 12),
1098                 .msata_en = GP_MSATA_SEL,
1099                 .nand = true,
1100         },
1101
1102         /* GW553x */
1103         {
1104                 .gpio_pads = gw553x_gpio_pads,
1105                 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2,
1106                 .dio_cfg = gw553x_dio,
1107                 .dio_num = ARRAY_SIZE(gw553x_dio),
1108                 .leds = {
1109                         IMX_GPIO_NR(4, 10),
1110                         IMX_GPIO_NR(4, 11),
1111                 },
1112                 .pcie_rst = IMX_GPIO_NR(1, 0),
1113                 .vidin_en = IMX_GPIO_NR(5, 20),
1114                 .wdis = IMX_GPIO_NR(7, 12),
1115                 .vsel_pin = IMX_GPIO_NR(6, 14),
1116                 .mmc_cd = IMX_GPIO_NR(7, 0),
1117                 .nand = true,
1118         },
1119
1120         /* GW560x */
1121         {
1122                 .gpio_pads = gw560x_gpio_pads,
1123                 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2,
1124                 .dio_cfg = gw560x_dio,
1125                 .dio_num = ARRAY_SIZE(gw560x_dio),
1126                 .leds = {
1127                         IMX_GPIO_NR(4, 6),
1128                         IMX_GPIO_NR(4, 7),
1129                         IMX_GPIO_NR(4, 15),
1130                 },
1131                 .pcie_rst = IMX_GPIO_NR(4, 31),
1132                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1133                 .mezz_irq = IMX_GPIO_NR(2, 18),
1134                 .rs232_en = GP_RS232_EN,
1135                 .vidin_en = IMX_GPIO_NR(3, 31),
1136                 .wdis = IMX_GPIO_NR(7, 12),
1137                 .mmc_cd = IMX_GPIO_NR(7, 0),
1138         },
1139
1140         /* GW5901 */
1141         {
1142                 .gpio_pads = gw5901_gpio_pads,
1143                 .num_pads = ARRAY_SIZE(gw5901_gpio_pads)/2,
1144                 .dio_cfg = gw5901_dio,
1145                 .leds = {
1146                         IMX_GPIO_NR(4, 15),
1147                 },
1148                 .pcie_rst = IMX_GPIO_NR(1, 29),
1149                 .nand = true,
1150         },
1151
1152         /* GW5902 */
1153         {
1154                 .gpio_pads = gw5902_gpio_pads,
1155                 .num_pads = ARRAY_SIZE(gw5902_gpio_pads)/2,
1156                 .dio_cfg = gw5902_dio,
1157                 .leds = {
1158                         IMX_GPIO_NR(4, 15),
1159                 },
1160                 .pcie_rst = IMX_GPIO_NR(1, 0),
1161                 .rs232_en = GP_RS232_EN,
1162                 .nand = true,
1163         },
1164
1165         /* GW5903 */
1166         {
1167                 .gpio_pads = gw5903_gpio_pads,
1168                 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2,
1169                 .dio_cfg = gw5903_dio,
1170                 .dio_num = ARRAY_SIZE(gw5903_dio),
1171                 .leds = {
1172                         IMX_GPIO_NR(6, 14),
1173                 },
1174                 .mmc_cd = IMX_GPIO_NR(6, 11),
1175         },
1176
1177         /* GW5904 */
1178         {
1179                 .gpio_pads = gw5904_gpio_pads,
1180                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1181                 .dio_cfg = gw5904_dio,
1182                 .dio_num = ARRAY_SIZE(gw5904_dio),
1183                 .leds = {
1184                         IMX_GPIO_NR(4, 6),
1185                         IMX_GPIO_NR(4, 7),
1186                         IMX_GPIO_NR(4, 15),
1187                 },
1188                 .pcie_rst = IMX_GPIO_NR(1, 0),
1189                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1190                 .mezz_irq = IMX_GPIO_NR(2, 18),
1191         },
1192
1193         /* GW5905 */
1194         {
1195                 .gpio_pads = gw5905_gpio_pads,
1196                 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2,
1197                 .leds = {
1198                         IMX_GPIO_NR(6, 14),
1199                 },
1200                 .pcie_rst = IMX_GPIO_NR(7, 11),
1201                 .wdis = IMX_GPIO_NR(7, 13),
1202         },
1203
1204         /* GW5906 */
1205         {
1206                 .gpio_pads = gw552x_gpio_pads,
1207                 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2,
1208                 .dio_cfg = gw5906_dio,
1209                 .dio_num = ARRAY_SIZE(gw5906_dio),
1210                 .leds = {
1211                         IMX_GPIO_NR(4, 6),
1212                         IMX_GPIO_NR(4, 7),
1213                         IMX_GPIO_NR(4, 15),
1214                 },
1215                 .pcie_rst = IMX_GPIO_NR(1, 29),
1216                 .usb_sel = IMX_GPIO_NR(1, 7),
1217                 .wdis = IMX_GPIO_NR(7, 12),
1218                 .msata_en = GP_MSATA_SEL,
1219                 .nand = true,
1220         },
1221
1222         /* GW5907 */
1223         {
1224                 .gpio_pads = gw51xx_gpio_pads,
1225                 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2,
1226                 .dio_cfg = gw51xx_dio,
1227                 .dio_num = ARRAY_SIZE(gw51xx_dio),
1228                 .leds = {
1229                         IMX_GPIO_NR(4, 6),
1230                         IMX_GPIO_NR(4, 10),
1231                 },
1232                 .pcie_rst = IMX_GPIO_NR(1, 0),
1233                 .wdis = IMX_GPIO_NR(7, 12),
1234                 .nand = true,
1235         },
1236
1237         /* GW5908 */
1238         {
1239                 .gpio_pads = gw53xx_gpio_pads,
1240                 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2,
1241                 .dio_cfg = gw53xx_dio,
1242                 .dio_num = ARRAY_SIZE(gw53xx_dio),
1243                 .leds = {
1244                         IMX_GPIO_NR(4, 6),
1245                         IMX_GPIO_NR(4, 7),
1246                         IMX_GPIO_NR(4, 15),
1247                 },
1248                 .pcie_rst = IMX_GPIO_NR(1, 29),
1249                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1250                 .mezz_irq = IMX_GPIO_NR(2, 18),
1251                 .gps_shdn = IMX_GPIO_NR(1, 27),
1252                 .vidin_en = IMX_GPIO_NR(3, 31),
1253                 .wdis = IMX_GPIO_NR(7, 12),
1254                 .msata_en = GP_MSATA_SEL,
1255                 .rs232_en = GP_RS232_EN,
1256         },
1257
1258         /* GW5909 */
1259         {
1260                 .gpio_pads = gw5904_gpio_pads,
1261                 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2,
1262                 .dio_cfg = gw5904_dio,
1263                 .dio_num = ARRAY_SIZE(gw5904_dio),
1264                 .leds = {
1265                         IMX_GPIO_NR(4, 6),
1266                         IMX_GPIO_NR(4, 7),
1267                         IMX_GPIO_NR(4, 15),
1268                 },
1269                 .pcie_rst = IMX_GPIO_NR(1, 0),
1270                 .mezz_pwren = IMX_GPIO_NR(2, 19),
1271                 .mezz_irq = IMX_GPIO_NR(2, 18),
1272         },
1273 };
1274
1275 #define SETUP_GPIO_OUTPUT(gpio, name, level) \
1276         gpio_request(gpio, name); \
1277         gpio_direction_output(gpio, level);
1278 #define SETUP_GPIO_INPUT(gpio, name) \
1279         gpio_request(gpio, name); \
1280         gpio_direction_input(gpio);
1281 void setup_iomux_gpio(int board, struct ventana_board_info *info)
1282 {
1283         int i;
1284
1285         if (board >= GW_UNKNOWN)
1286                 return;
1287
1288         /* board specific iomux */
1289         imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads,
1290                                          gpio_cfg[board].num_pads);
1291
1292         /* RS232_EN# */
1293         if (gpio_cfg[board].rs232_en) {
1294                 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#");
1295                 gpio_direction_output(gpio_cfg[board].rs232_en, 0);
1296         }
1297
1298         /* GW522x Uses GPIO3_IO23 for PCIE_RST# */
1299         if (board == GW52xx && info->model[4] == '2')
1300                 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23);
1301
1302         /* assert PCI_RST# */
1303         gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#");
1304         gpio_direction_output(gpio_cfg[board].pcie_rst, 0);
1305
1306         /* turn off (active-high) user LED's */
1307         for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) {
1308                 char name[16];
1309                 if (gpio_cfg[board].leds[i]) {
1310                         sprintf(name, "led_user%d", i);
1311                         gpio_request(gpio_cfg[board].leds[i], name);
1312                         gpio_direction_output(gpio_cfg[board].leds[i], 1);
1313                 }
1314         }
1315
1316         /* MSATA Enable - default to PCI */
1317         if (gpio_cfg[board].msata_en) {
1318                 gpio_request(gpio_cfg[board].msata_en, "msata_en");
1319                 gpio_direction_output(gpio_cfg[board].msata_en, 0);
1320         }
1321
1322         /* Expansion Mezzanine IO */
1323         if (gpio_cfg[board].mezz_pwren) {
1324                 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr");
1325                 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0);
1326         }
1327         if (gpio_cfg[board].mezz_irq) {
1328                 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#");
1329                 gpio_direction_input(gpio_cfg[board].mezz_irq);
1330         }
1331
1332         /* RS485 Transmit Enable */
1333         if (gpio_cfg[board].rs485en) {
1334                 gpio_request(gpio_cfg[board].rs485en, "rs485_en");
1335                 gpio_direction_output(gpio_cfg[board].rs485en, 0);
1336         }
1337
1338         /* GPS_SHDN */
1339         if (gpio_cfg[board].gps_shdn) {
1340                 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn");
1341                 gpio_direction_output(gpio_cfg[board].gps_shdn, 1);
1342         }
1343
1344         /* Analog video codec power enable */
1345         if (gpio_cfg[board].vidin_en) {
1346                 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en");
1347                 gpio_direction_output(gpio_cfg[board].vidin_en, 1);
1348         }
1349
1350         /* DIOI2C_DIS# */
1351         if (gpio_cfg[board].dioi2c_en) {
1352                 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#");
1353                 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0);
1354         }
1355
1356         /* PCICK_SSON: disable spread-spectrum clock */
1357         if (gpio_cfg[board].pcie_sson) {
1358                 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson");
1359                 gpio_direction_output(gpio_cfg[board].pcie_sson, 0);
1360         }
1361
1362         /* USBOTG mux routing */
1363         if (gpio_cfg[board].usb_sel) {
1364                 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel");
1365                 gpio_direction_output(gpio_cfg[board].usb_sel, 0);
1366         }
1367
1368         /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */
1369         if (gpio_cfg[board].wdis) {
1370                 gpio_request(gpio_cfg[board].wdis, "wlan_dis");
1371                 gpio_direction_output(gpio_cfg[board].wdis, 1);
1372         }
1373
1374         /* sense vselect pin to see if we support uhs-i */
1375         if (gpio_cfg[board].vsel_pin) {
1376                 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect");
1377                 gpio_direction_input(gpio_cfg[board].vsel_pin);
1378                 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin);
1379         }
1380
1381         /* microSD CD */
1382         if (gpio_cfg[board].mmc_cd) {
1383                 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd");
1384                 gpio_direction_input(gpio_cfg[board].mmc_cd);
1385         }
1386
1387         /* Anything else board specific */
1388         switch(board) {
1389         case GW560x:
1390                 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en");
1391                 gpio_direction_output(IMX_GPIO_NR(4, 26), 1);
1392                 break;
1393         case GW5901:
1394                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can_stby", 0);
1395                 break;
1396         case GW5902:
1397                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 2), "can1_stby", 0);
1398                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 3), "can2_stby", 0);
1399                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "5P0V_EN", 1);
1400                 break;
1401         case GW5903:
1402                 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr");
1403                 gpio_direction_output(IMX_GPIO_NR(3, 31), 1);
1404                 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr");
1405                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1406                 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr");
1407                 gpio_direction_output(IMX_GPIO_NR(4, 15), 1);
1408                 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en");
1409                 gpio_direction_output(IMX_GPIO_NR(1, 25), 1);
1410                 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#");
1411                 gpio_direction_input(IMX_GPIO_NR(4, 6));
1412                 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst");
1413                 gpio_direction_output(IMX_GPIO_NR(4, 8), 1);
1414                 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven");
1415                 gpio_direction_output(IMX_GPIO_NR(1, 7), 1);
1416                 break;
1417         case GW5909:
1418         case GW5904:
1419                 gpio_request(IMX_GPIO_NR(4, 23), "rs485_en");
1420                 gpio_direction_output(IMX_GPIO_NR(4, 23), 0);
1421                 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#");
1422                 gpio_direction_output(IMX_GPIO_NR(5, 11), 1);
1423                 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#");
1424                 gpio_direction_output(IMX_GPIO_NR(5, 12), 1);
1425                 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#");
1426                 gpio_direction_output(IMX_GPIO_NR(5, 13), 1);
1427                 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#");
1428                 gpio_direction_output(IMX_GPIO_NR(1, 15), 1);
1429                 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#");
1430                 gpio_direction_output(IMX_GPIO_NR(1, 14), 1);
1431                 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#");
1432                 gpio_direction_output(IMX_GPIO_NR(1, 13), 1);
1433                 break;
1434         case GW5905:
1435                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0);
1436                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1);
1437                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1);
1438                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0);
1439                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1);
1440                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0);
1441                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0);
1442                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0);
1443                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0);
1444                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0);
1445                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1);
1446                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0);
1447                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1);
1448                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0);
1449                 mdelay(100);
1450                 /*
1451                  * gauruntee touch controller comes out of reset with INT
1452                  * low for address
1453                  */
1454                 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1);
1455                 break;
1456         }
1457 }
1458
1459 /* setup GPIO pinmux and default configuration per baseboard and env */
1460 void setup_board_gpio(int board, struct ventana_board_info *info)
1461 {
1462         const char *s;
1463         char arg[10];
1464         size_t len;
1465         int i;
1466         int quiet = simple_strtol(env_get("quiet"), NULL, 10);
1467
1468         if (board >= GW_UNKNOWN)
1469                 return;
1470
1471         /* RS232_EN# */
1472         if (gpio_cfg[board].rs232_en) {
1473                 gpio_direction_output(gpio_cfg[board].rs232_en,
1474                                       (hwconfig("rs232")) ? 0 : 1);
1475         }
1476
1477         /* MSATA Enable */
1478         if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1479                 gpio_direction_output(GP_MSATA_SEL,
1480                                       (hwconfig("msata")) ? 1 : 0);
1481         }
1482
1483         /* USBOTG Select (PCISKT or FrontPanel) */
1484         if (gpio_cfg[board].usb_sel) {
1485                 gpio_direction_output(gpio_cfg[board].usb_sel,
1486                                       (hwconfig("usb_pcisel")) ? 1 : 0);
1487         }
1488
1489         /*
1490          * Configure DIO pinmux/padctl registers
1491          * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions
1492          */
1493         for (i = 0; i < gpio_cfg[board].dio_num; i++) {
1494                 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i];
1495                 iomux_v3_cfg_t ctrl = DIO_PAD_CFG;
1496                 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1;
1497
1498                 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1])
1499                         continue;
1500                 sprintf(arg, "dio%d", i);
1501                 if (!hwconfig(arg))
1502                         continue;
1503                 s = hwconfig_subarg(arg, "padctrl", &len);
1504                 if (s) {
1505                         ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16)
1506                                             & 0x1ffff) | MUX_MODE_SION;
1507                 }
1508                 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) {
1509                         if (!quiet) {
1510                                 printf("DIO%d:  GPIO%d_IO%02d (gpio-%d)\n", i,
1511                                        (cfg->gpio_param/32)+1,
1512                                        cfg->gpio_param%32,
1513                                        cfg->gpio_param);
1514                         }
1515                         imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] |
1516                                                ctrl);
1517                         gpio_requestf(cfg->gpio_param, "dio%d", i);
1518                         gpio_direction_input(cfg->gpio_param);
1519                 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") &&
1520                            cfg->pwm_padmux) {
1521                         if (!cfg->pwm_param) {
1522                                 printf("DIO%d:  Error: pwm config invalid\n",
1523                                         i);
1524                                 continue;
1525                         }
1526                         if (!quiet)
1527                                 printf("DIO%d:  pwm%d\n", i, cfg->pwm_param);
1528                         imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] |
1529                                                MUX_PAD_CTRL(ctrl));
1530                 }
1531         }
1532
1533         if (!quiet) {
1534                 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) {
1535                         printf("MSATA: %s\n", (hwconfig("msata") ?
1536                                "enabled" : "disabled"));
1537                 }
1538                 if (gpio_cfg[board].rs232_en) {
1539                         printf("RS232: %s\n", (hwconfig("rs232")) ?
1540                                "enabled" : "disabled");
1541                 }
1542         }
1543 }
1544
1545 /* setup board specific PMIC */
1546 void setup_pmic(void)
1547 {
1548         struct pmic *p;
1549         struct ventana_board_info ventana_info;
1550         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1551         const int i2c_pmic = 1;
1552         u32 reg;
1553         char rev;
1554         int i;
1555
1556         /* determine board revision */
1557         rev = 'A';
1558         for (i = sizeof(ventana_info.model) - 1; i > 0; i--) {
1559                 if (ventana_info.model[i] >= 'A') {
1560                         rev = ventana_info.model[i];
1561                         break;
1562                 }
1563         }
1564
1565         i2c_set_bus_num(i2c_pmic);
1566
1567         /* configure PFUZE100 PMIC */
1568         if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) {
1569                 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR);
1570                 power_pfuze100_init(i2c_pmic);
1571                 p = pmic_get("PFUZE100");
1572                 if (p && !pmic_probe(p)) {
1573                         pmic_reg_read(p, PFUZE100_DEVICEID, &reg);
1574                         printf("PMIC:  PFUZE100 ID=0x%02x\n", reg);
1575
1576                         /* Set VGEN1 to 1.5V and enable */
1577                         pmic_reg_read(p, PFUZE100_VGEN1VOL, &reg);
1578                         reg &= ~(LDO_VOL_MASK);
1579                         reg |= (LDOA_1_50V | LDO_EN);
1580                         pmic_reg_write(p, PFUZE100_VGEN1VOL, reg);
1581
1582                         /* Set SWBST to 5.0V and enable */
1583                         pmic_reg_read(p, PFUZE100_SWBSTCON1, &reg);
1584                         reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK);
1585                         reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT));
1586                         pmic_reg_write(p, PFUZE100_SWBSTCON1, reg);
1587
1588                         if (board == GW54xx && (rev == 'G')) {
1589                                 /* Disable VGEN5 */
1590                                 pmic_reg_write(p, PFUZE100_VGEN5VOL, 0);
1591
1592                                 /* Set VGEN6 to 2.5V and enable */
1593                                 pmic_reg_read(p, PFUZE100_VGEN6VOL, &reg);
1594                                 reg &= ~(LDO_VOL_MASK);
1595                                 reg |= (LDOB_2_50V | LDO_EN);
1596                                 pmic_reg_write(p, PFUZE100_VGEN6VOL, reg);
1597                         }
1598                 }
1599
1600                 /* put all switchers in continuous mode */
1601                 pmic_reg_read(p, PFUZE100_SW1ABMODE, &reg);
1602                 reg &= ~(SW_MODE_MASK);
1603                 reg |= PWM_PWM;
1604                 pmic_reg_write(p, PFUZE100_SW1ABMODE, reg);
1605
1606                 pmic_reg_read(p, PFUZE100_SW2MODE, &reg);
1607                 reg &= ~(SW_MODE_MASK);
1608                 reg |= PWM_PWM;
1609                 pmic_reg_write(p, PFUZE100_SW2MODE, reg);
1610
1611                 pmic_reg_read(p, PFUZE100_SW3AMODE, &reg);
1612                 reg &= ~(SW_MODE_MASK);
1613                 reg |= PWM_PWM;
1614                 pmic_reg_write(p, PFUZE100_SW3AMODE, reg);
1615
1616                 pmic_reg_read(p, PFUZE100_SW3BMODE, &reg);
1617                 reg &= ~(SW_MODE_MASK);
1618                 reg |= PWM_PWM;
1619                 pmic_reg_write(p, PFUZE100_SW3BMODE, reg);
1620
1621                 pmic_reg_read(p, PFUZE100_SW4MODE, &reg);
1622                 reg &= ~(SW_MODE_MASK);
1623                 reg |= PWM_PWM;
1624                 pmic_reg_write(p, PFUZE100_SW4MODE, reg);
1625         }
1626
1627         /* configure LTC3676 PMIC */
1628         else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) {
1629                 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR);
1630                 power_ltc3676_init(i2c_pmic);
1631                 p = pmic_get("LTC3676_PMIC");
1632                 if (!p || pmic_probe(p))
1633                         return;
1634                 puts("PMIC:  LTC3676\n");
1635                 /*
1636                  * set board-specific scalar for max CPU frequency
1637                  * per CPU based on the LDO enabled Operating Ranges
1638                  * defined in the respective IMX6DQ and IMX6SDL
1639                  * datasheets. The voltage resulting from the R1/R2
1640                  * feedback inputs on Ventana is 1308mV. Note that this
1641                  * is a bit shy of the Vmin of 1350mV in the datasheet
1642                  * for LDO enabled mode but is as high as we can go.
1643                  */
1644                 switch (board) {
1645                 case GW560x:
1646                         /* mask PGOOD during SW3 transition */
1647                         pmic_reg_write(p, LTC3676_DVB3B,
1648                                        0x1f | LTC3676_PGOOD_MASK);
1649                         /* set SW3 (VDD_ARM) */
1650                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1651                         break;
1652                 case GW5903:
1653                         /* mask PGOOD during SW3 transition */
1654                         pmic_reg_write(p, LTC3676_DVB3B,
1655                                        0x1f | LTC3676_PGOOD_MASK);
1656                         /* set SW3 (VDD_ARM) */
1657                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1658
1659                         /* mask PGOOD during SW4 transition */
1660                         pmic_reg_write(p, LTC3676_DVB4B,
1661                                        0x1f | LTC3676_PGOOD_MASK);
1662                         /* set SW4 (VDD_SOC) */
1663                         pmic_reg_write(p, LTC3676_DVB4A, 0x1f);
1664                         break;
1665                 case GW5905:
1666                         /* mask PGOOD during SW1 transition */
1667                         pmic_reg_write(p, LTC3676_DVB1B,
1668                                        0x1f | LTC3676_PGOOD_MASK);
1669                         /* set SW1 (VDD_ARM) */
1670                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1671
1672                         /* mask PGOOD during SW3 transition */
1673                         pmic_reg_write(p, LTC3676_DVB3B,
1674                                        0x1f | LTC3676_PGOOD_MASK);
1675                         /* set SW3 (VDD_SOC) */
1676                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1677                         break;
1678                 default:
1679                         /* mask PGOOD during SW1 transition */
1680                         pmic_reg_write(p, LTC3676_DVB1B,
1681                                        0x1f | LTC3676_PGOOD_MASK);
1682                         /* set SW1 (VDD_SOC) */
1683                         pmic_reg_write(p, LTC3676_DVB1A, 0x1f);
1684
1685                         /* mask PGOOD during SW3 transition */
1686                         pmic_reg_write(p, LTC3676_DVB3B,
1687                                        0x1f | LTC3676_PGOOD_MASK);
1688                         /* set SW3 (VDD_ARM) */
1689                         pmic_reg_write(p, LTC3676_DVB3A, 0x1f);
1690                 }
1691
1692                 /* put all switchers in continuous mode */
1693                 pmic_reg_write(p, LTC3676_BUCK1, 0xc0);
1694                 pmic_reg_write(p, LTC3676_BUCK2, 0xc0);
1695                 pmic_reg_write(p, LTC3676_BUCK3, 0xc0);
1696                 pmic_reg_write(p, LTC3676_BUCK4, 0xc0);
1697         }
1698 }
1699
1700 #ifdef CONFIG_FSL_ESDHC_IMX
1701 static struct fsl_esdhc_cfg usdhc_cfg[2];
1702
1703 int board_mmc_init(struct bd_info *bis)
1704 {
1705         struct ventana_board_info ventana_info;
1706         int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1707         int ret;
1708
1709         switch (board_type) {
1710         case GW52xx:
1711         case GW53xx:
1712         case GW54xx:
1713         case GW553x:
1714                 /* usdhc3: 4bit microSD */
1715                 SETUP_IOMUX_PADS(usdhc3_pads);
1716                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1717                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1718                 usdhc_cfg[0].max_bus_width = 4;
1719                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1720         case GW560x:
1721                 /* usdhc2: 8-bit eMMC */
1722                 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads);
1723                 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR;
1724                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1725                 usdhc_cfg[0].max_bus_width = 8;
1726                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1727                 if (ret)
1728                         return ret;
1729                 /* usdhc3: 4-bit microSD */
1730                 SETUP_IOMUX_PADS(usdhc3_pads);
1731                 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR;
1732                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1733                 usdhc_cfg[1].max_bus_width = 4;
1734                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1735         case GW5903:
1736                 /* usdhc3: 8-bit eMMC */
1737                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1738                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1739                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1740                 usdhc_cfg[0].max_bus_width = 8;
1741                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1742                 if (ret)
1743                         return ret;
1744                 /* usdhc2: 4-bit microSD */
1745                 SETUP_IOMUX_PADS(gw5904_mmc_pads);
1746                 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR;
1747                 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
1748                 usdhc_cfg[1].max_bus_width = 4;
1749                 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]);
1750         case GW5904:
1751         case GW5905:
1752         case GW5909:
1753                 /* usdhc3: 8bit eMMC */
1754                 SETUP_IOMUX_PADS(gw5904_emmc_pads);
1755                 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR;
1756                 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK);
1757                 usdhc_cfg[0].max_bus_width = 8;
1758                 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]);
1759         default:
1760                 /* doesn't have MMC */
1761                 printf("None");
1762                 return -1;
1763         }
1764 }
1765
1766 int board_mmc_getcd(struct mmc *mmc)
1767 {
1768         struct ventana_board_info ventana_info;
1769         struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
1770         int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info);
1771         int gpio = gpio_cfg[board].mmc_cd;
1772
1773         /* Card Detect */
1774         switch (board) {
1775         case GW560x:
1776                 /* emmc is always present */
1777                 if (cfg->esdhc_base == USDHC2_BASE_ADDR)
1778                         return 1;
1779                 break;
1780         case GW5903:
1781         case GW5904:
1782         case GW5905:
1783         case GW5909:
1784                 /* emmc is always present */
1785                 if (cfg->esdhc_base == USDHC3_BASE_ADDR)
1786                         return 1;
1787                 break;
1788         }
1789
1790         if (gpio) {
1791                 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio));
1792                 return !gpio_get_value(gpio);
1793         }
1794
1795         return -1;
1796 }
1797
1798 #endif /* CONFIG_FSL_ESDHC_IMX */