drivers/usb/eth/asix88179.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * Copyright (c) 2014 Rene Griessl <[email protected]>
   4  * based on the U-Boot Asix driver as well as information
   5  * from the Linux AX88179_178a driver
   6  */
   7
   8 #include <dm.h>
   9 #include <log.h>
  10 #include <usb.h>
  11 #include <net.h>
  12 #include <linux/delay.h>
  13 #include <linux/mii.h>
  14 #include "usb_ether.h"
  15 #include <malloc.h>
  16 #include <memalign.h>
  17 #include <errno.h>
  18
  19 /* ASIX AX88179 based USB 3.0 Ethernet Devices */
  20 #define AX88179_PHY_ID                          0x03
  21 #define AX_EEPROM_LEN                           0x100
  22 #define AX88179_EEPROM_MAGIC                    0x17900b95
  23 #define AX_MCAST_FLTSIZE                        8
  24 #define AX_MAX_MCAST                            64
  25 #define AX_INT_PPLS_LINK                        (1 << 16)
  26 #define AX_RXHDR_L4_TYPE_MASK                   0x1c
  27 #define AX_RXHDR_L4_TYPE_UDP                    4
  28 #define AX_RXHDR_L4_TYPE_TCP                    16
  29 #define AX_RXHDR_L3CSUM_ERR                     2
  30 #define AX_RXHDR_L4CSUM_ERR                     1
  31 #define AX_RXHDR_CRC_ERR                        (1 << 29)
  32 #define AX_RXHDR_DROP_ERR                       (1 << 31)
  33 #define AX_ENDPOINT_INT                         0x01
  34 #define AX_ENDPOINT_IN                          0x02
  35 #define AX_ENDPOINT_OUT                         0x03
  36 #define AX_ACCESS_MAC                           0x01
  37 #define AX_ACCESS_PHY                           0x02
  38 #define AX_ACCESS_EEPROM                        0x04
  39 #define AX_ACCESS_EFUS                          0x05
  40 #define AX_PAUSE_WATERLVL_HIGH                  0x54
  41 #define AX_PAUSE_WATERLVL_LOW                   0x55
  42
  43 #define PHYSICAL_LINK_STATUS                    0x02
  44         #define AX_USB_SS               (1 << 2)
  45         #define AX_USB_HS               (1 << 1)
  46
  47 #define GENERAL_STATUS                          0x03
  48         #define AX_SECLD                (1 << 2)
  49
  50 #define AX_SROM_ADDR                            0x07
  51 #define AX_SROM_CMD                             0x0a
  52         #define EEP_RD                  (1 << 2)
  53         #define EEP_BUSY                (1 << 4)
  54
  55 #define AX_SROM_DATA_LOW                        0x08
  56 #define AX_SROM_DATA_HIGH                       0x09
  57
  58 #define AX_RX_CTL                               0x0b
  59         #define AX_RX_CTL_DROPCRCERR    (1 << 8)
  60         #define AX_RX_CTL_IPE           (1 << 9)
  61         #define AX_RX_CTL_START         (1 << 7)
  62         #define AX_RX_CTL_AP            (1 << 5)
  63         #define AX_RX_CTL_AM            (1 << 4)
  64         #define AX_RX_CTL_AB            (1 << 3)
  65         #define AX_RX_CTL_AMALL         (1 << 1)
  66         #define AX_RX_CTL_PRO           (1 << 0)
  67         #define AX_RX_CTL_STOP          0
  68
  69 #define AX_NODE_ID                              0x10
  70 #define AX_MULFLTARY                            0x16
  71
  72 #define AX_MEDIUM_STATUS_MODE                   0x22
  73         #define AX_MEDIUM_GIGAMODE      (1 << 0)
  74         #define AX_MEDIUM_FULL_DUPLEX   (1 << 1)
  75         #define AX_MEDIUM_EN_125MHZ     (1 << 3)
  76         #define AX_MEDIUM_RXFLOW_CTRLEN (1 << 4)
  77         #define AX_MEDIUM_TXFLOW_CTRLEN (1 << 5)
  78         #define AX_MEDIUM_RECEIVE_EN    (1 << 8)
  79         #define AX_MEDIUM_PS            (1 << 9)
  80         #define AX_MEDIUM_JUMBO_EN      0x8040
  81
  82 #define AX_MONITOR_MOD                          0x24
  83         #define AX_MONITOR_MODE_RWLC    (1 << 1)
  84         #define AX_MONITOR_MODE_RWMP    (1 << 2)
  85         #define AX_MONITOR_MODE_PMEPOL  (1 << 5)
  86         #define AX_MONITOR_MODE_PMETYPE (1 << 6)
  87
  88 #define AX_GPIO_CTRL                            0x25
  89         #define AX_GPIO_CTRL_GPIO3EN    (1 << 7)
  90         #define AX_GPIO_CTRL_GPIO2EN    (1 << 6)
  91         #define AX_GPIO_CTRL_GPIO1EN    (1 << 5)
  92
  93 #define AX_PHYPWR_RSTCTL                        0x26
  94         #define AX_PHYPWR_RSTCTL_BZ     (1 << 4)
  95         #define AX_PHYPWR_RSTCTL_IPRL   (1 << 5)
  96         #define AX_PHYPWR_RSTCTL_AT     (1 << 12)
  97
  98 #define AX_RX_BULKIN_QCTRL                      0x2e
  99 #define AX_CLK_SELECT                           0x33
 100         #define AX_CLK_SELECT_BCS       (1 << 0)
 101         #define AX_CLK_SELECT_ACS       (1 << 1)
 102         #define AX_CLK_SELECT_ULR       (1 << 3)
 103
 104 #define AX_RXCOE_CTL                            0x34
 105         #define AX_RXCOE_IP             (1 << 0)
 106         #define AX_RXCOE_TCP            (1 << 1)
 107         #define AX_RXCOE_UDP            (1 << 2)
 108         #define AX_RXCOE_TCPV6          (1 << 5)
 109         #define AX_RXCOE_UDPV6          (1 << 6)
 110
 111 #define AX_TXCOE_CTL                            0x35
 112         #define AX_TXCOE_IP             (1 << 0)
 113         #define AX_TXCOE_TCP            (1 << 1)
 114         #define AX_TXCOE_UDP            (1 << 2)
 115         #define AX_TXCOE_TCPV6          (1 << 5)
 116         #define AX_TXCOE_UDPV6          (1 << 6)
 117
 118 #define AX_LEDCTRL                              0x73
 119
 120 #define GMII_PHY_PHYSR                          0x11
 121         #define GMII_PHY_PHYSR_SMASK    0xc000
 122         #define GMII_PHY_PHYSR_GIGA     (1 << 15)
 123         #define GMII_PHY_PHYSR_100      (1 << 14)
 124         #define GMII_PHY_PHYSR_FULL     (1 << 13)
 125         #define GMII_PHY_PHYSR_LINK     (1 << 10)
 126
 127 #define GMII_LED_ACT                            0x1a
 128         #define GMII_LED_ACTIVE_MASK    0xff8f
 129         #define GMII_LED0_ACTIVE        (1 << 4)
 130         #define GMII_LED1_ACTIVE        (1 << 5)
 131         #define GMII_LED2_ACTIVE        (1 << 6)
 132
 133 #define GMII_LED_LINK                           0x1c
 134         #define GMII_LED_LINK_MASK      0xf888
 135         #define GMII_LED0_LINK_10       (1 << 0)
 136         #define GMII_LED0_LINK_100      (1 << 1)
 137         #define GMII_LED0_LINK_1000     (1 << 2)
 138         #define GMII_LED1_LINK_10       (1 << 4)
 139         #define GMII_LED1_LINK_100      (1 << 5)
 140         #define GMII_LED1_LINK_1000     (1 << 6)
 141         #define GMII_LED2_LINK_10       (1 << 8)
 142         #define GMII_LED2_LINK_100      (1 << 9)
 143         #define GMII_LED2_LINK_1000     (1 << 10)
 144         #define LED0_ACTIVE             (1 << 0)
 145         #define LED0_LINK_10            (1 << 1)
 146         #define LED0_LINK_100           (1 << 2)
 147         #define LED0_LINK_1000          (1 << 3)
 148         #define LED0_FD                 (1 << 4)
 149         #define LED0_USB3_MASK          0x001f
 150         #define LED1_ACTIVE             (1 << 5)
 151         #define LED1_LINK_10            (1 << 6)
 152         #define LED1_LINK_100           (1 << 7)
 153         #define LED1_LINK_1000          (1 << 8)
 154         #define LED1_FD                 (1 << 9)
 155         #define LED1_USB3_MASK          0x03e0
 156         #define LED2_ACTIVE             (1 << 10)
 157         #define LED2_LINK_1000          (1 << 13)
 158         #define LED2_LINK_100           (1 << 12)
 159         #define LED2_LINK_10            (1 << 11)
 160         #define LED2_FD                 (1 << 14)
 161         #define LED_VALID               (1 << 15)
 162         #define LED2_USB3_MASK          0x7c00
 163
 164 #define GMII_PHYPAGE                            0x1e
 165 #define GMII_PHY_PAGE_SELECT                    0x1f
 166         #define GMII_PHY_PGSEL_EXT      0x0007
 167         #define GMII_PHY_PGSEL_PAGE0    0x0000
 168
 169 /* local defines */
 170 #define ASIX_BASE_NAME "axg"
 171 #define USB_CTRL_SET_TIMEOUT 5000
 172 #define USB_CTRL_GET_TIMEOUT 5000
 173 #define USB_BULK_SEND_TIMEOUT 5000
 174 #define USB_BULK_RECV_TIMEOUT 5000
 175
 176 #define AX_RX_URB_SIZE 1024 * 0x1a
 177 #define BLK_FRAME_SIZE 0x200
 178 #define PHY_CONNECT_TIMEOUT 5000
 179 #define PHY_RESET_TIMEOUT 500
 180
 181 #define TIMEOUT_RESOLUTION 50   /* ms */
 182
 183 #define FLAG_NONE                       0
 184 #define FLAG_TYPE_AX88179       (1U << 0)
 185 #define FLAG_TYPE_AX88178a      (1U << 1)
 186 #define FLAG_TYPE_DLINK_DUB1312 (1U << 2)
 187 #define FLAG_TYPE_SITECOM       (1U << 3)
 188 #define FLAG_TYPE_SAMSUNG       (1U << 4)
 189 #define FLAG_TYPE_LENOVO        (1U << 5)
 190 #define FLAG_TYPE_GX3           (1U << 6)
 191
 192 /* local vars */
 193 static const struct {
 194         unsigned char ctrl, timer_l, timer_h, size, ifg;
 195 } AX88179_BULKIN_SIZE[] =       {
 196         {7, 0x4f, 0,    0x12, 0xff},
 197         {7, 0x20, 3,    0x16, 0xff},
 198         {7, 0xae, 7,    0x18, 0xff},
 199         {7, 0xcc, 0x4c, 0x18, 8},
 200 };
 201
 202 /* driver private */
 203 struct asix_private {
 204         struct ueth_data ueth;
 205         unsigned pkt_cnt;
 206         uint8_t *pkt_data;
 207         uint32_t *pkt_hdr;
 208         int flags;
 209         int rx_urb_size;
 210         int maxpacketsize;
 211 };
 212
 213 /*
 214  * Asix infrastructure commands
 215  */
 216 static int asix_write_cmd(struct ueth_data *dev, u8 cmd, u16 value, u16 index,
 217                              u16 size, void *data)
 218 {
 219         int len;
 220         ALLOC_CACHE_ALIGN_BUFFER(unsigned char, buf, size);
 221
 222         debug("asix_write_cmd() cmd=0x%02x value=0x%04x index=0x%04x size=%d\n",
 223               cmd, value, index, size);
 224
 225         memcpy(buf, data, size);
 226
 227         len = usb_control_msg(
 228                 dev->pusb_dev,
 229                 usb_sndctrlpipe(dev->pusb_dev, 0),
 230                 cmd,
 231                 USB_DIR_OUT | USB_TYPE_VENDOR | USB_RECIP_DEVICE,
 232                 value,
 233                 index,
 234                 buf,
 235                 size,
 236                 USB_CTRL_SET_TIMEOUT);
 237
 238         return len == size ? 0 : ECOMM;
 239 }
 240
 241 static int asix_read_cmd(struct ueth_data *dev, u8 cmd, u16 value, u16 index,
 242                             u16 size, void *data)
 243 {
 244         int len;
 245         ALLOC_CACHE_ALIGN_BUFFER(unsigned char, buf, size);
 246
 247         debug("asix_read_cmd() cmd=0x%02x value=0x%04x index=0x%04x size=%d\n",
 248               cmd, value, index, size);
 249
 250         len = usb_control_msg(
 251                 dev->pusb_dev,
 252                 usb_rcvctrlpipe(dev->pusb_dev, 0),
 253                 cmd,
 254                 USB_DIR_IN | USB_TYPE_VENDOR | USB_RECIP_DEVICE,
 255                 value,
 256                 index,
 257                 buf,
 258                 size,
 259                 USB_CTRL_GET_TIMEOUT);
 260
 261         memcpy(data, buf, size);
 262
 263         return len == size ? 0 : ECOMM;
 264 }
 265
 266 static int asix_read_mac(struct ueth_data *dev, uint8_t *enetaddr)
 267 {
 268         int ret;
 269
 270         ret = asix_read_cmd(dev, AX_ACCESS_MAC, AX_NODE_ID, 6, 6, enetaddr);
 271         if (ret < 0)
 272                 debug("Failed to read MAC address: %02x\n", ret);
 273
 274         return ret;
 275 }
 276
 277 static int asix_write_mac(struct ueth_data *dev, uint8_t *enetaddr)
 278 {
 279         int ret;
 280
 281         ret = asix_write_cmd(dev, AX_ACCESS_MAC, AX_NODE_ID, ETH_ALEN,
 282                                  ETH_ALEN, enetaddr);
 283         if (ret < 0)
 284                 debug("Failed to set MAC address: %02x\n", ret);
 285
 286         return ret;
 287 }
 288
 289 static int asix_reset_phy(struct ueth_data *dev)
 290 {
 291         u16 bmcr;
 292         u32 t;
 293
 294         /* Reset the PHY */
 295         bmcr = BMCR_RESET;
 296         asix_write_cmd(dev, AX_ACCESS_PHY, 0x03, MII_BMCR, 2, &bmcr);
 297
 298         for (t = 0; t < PHY_RESET_TIMEOUT; t += TIMEOUT_RESOLUTION) {
 299                 asix_read_cmd(dev, AX_ACCESS_PHY, 0x03, MII_BMCR, 2, &bmcr);
 300                 if (!(bmcr & BMCR_RESET))
 301                         return 0;
 302                 mdelay(TIMEOUT_RESOLUTION);
 303         }
 304
 305         debug("Reset PHY timeout\n");
 306         return -ETIMEDOUT;
 307 }
 308
 309 static int asix_basic_reset(struct ueth_data *dev,
 310                         struct asix_private *dev_priv)
 311 {
 312         u8 buf[5];
 313         u16 *tmp16;
 314         u8 *tmp;
 315
 316         tmp16 = (u16 *)buf;
 317         tmp = (u8 *)buf;
 318
 319         /* Power up ethernet PHY */
 320         *tmp16 = 0;
 321         asix_write_cmd(dev, AX_ACCESS_MAC, AX_PHYPWR_RSTCTL, 2, 2, tmp16);
 322
 323         *tmp16 = AX_PHYPWR_RSTCTL_IPRL;
 324         asix_write_cmd(dev, AX_ACCESS_MAC, AX_PHYPWR_RSTCTL, 2, 2, tmp16);
 325         mdelay(200);
 326
 327         *tmp = AX_CLK_SELECT_ACS | AX_CLK_SELECT_BCS;
 328         asix_write_cmd(dev, AX_ACCESS_MAC, AX_CLK_SELECT, 1, 1, tmp);
 329         mdelay(200);
 330
 331         /* RX bulk configuration */
 332         memcpy(tmp, &AX88179_BULKIN_SIZE[0], 5);
 333         asix_write_cmd(dev, AX_ACCESS_MAC, AX_RX_BULKIN_QCTRL, 5, 5, tmp);
 334
 335         dev_priv->rx_urb_size = 1024 * 20;
 336
 337         /* Water Level configuration */
 338         *tmp = 0x34;
 339         asix_write_cmd(dev, AX_ACCESS_MAC, AX_PAUSE_WATERLVL_LOW, 1, 1, tmp);
 340
 341         *tmp = 0x52;
 342         asix_write_cmd(dev, AX_ACCESS_MAC, AX_PAUSE_WATERLVL_HIGH, 1, 1, tmp);
 343
 344         /* Enable checksum offload */
 345         *tmp = AX_RXCOE_IP | AX_RXCOE_TCP | AX_RXCOE_UDP |
 346                AX_RXCOE_TCPV6 | AX_RXCOE_UDPV6;
 347         asix_write_cmd(dev, AX_ACCESS_MAC, AX_RXCOE_CTL, 1, 1, tmp);
 348
 349         *tmp = AX_TXCOE_IP | AX_TXCOE_TCP | AX_TXCOE_UDP |
 350                AX_TXCOE_TCPV6 | AX_TXCOE_UDPV6;
 351         asix_write_cmd(dev, AX_ACCESS_MAC, AX_TXCOE_CTL, 1, 1, tmp);
 352
 353         /* Configure RX control register => start operation */
 354         *tmp16 = AX_RX_CTL_DROPCRCERR | AX_RX_CTL_IPE | AX_RX_CTL_START |
 355                  AX_RX_CTL_AP | AX_RX_CTL_AMALL | AX_RX_CTL_AB;
 356         asix_write_cmd(dev, AX_ACCESS_MAC, AX_RX_CTL, 2, 2, tmp16);
 357
 358         *tmp = AX_MONITOR_MODE_PMETYPE | AX_MONITOR_MODE_PMEPOL |
 359                AX_MONITOR_MODE_RWMP;
 360         asix_write_cmd(dev, AX_ACCESS_MAC, AX_MONITOR_MOD, 1, 1, tmp);
 361
 362         /* Configure default medium type => giga */
 363         *tmp16 = AX_MEDIUM_RECEIVE_EN | AX_MEDIUM_TXFLOW_CTRLEN |
 364                  AX_MEDIUM_RXFLOW_CTRLEN | AX_MEDIUM_FULL_DUPLEX |
 365                  AX_MEDIUM_GIGAMODE | AX_MEDIUM_JUMBO_EN;
 366         asix_write_cmd(dev, AX_ACCESS_MAC, AX_MEDIUM_STATUS_MODE, 2, 2, tmp16);
 367
 368         asix_reset_phy(dev);
 369
 370         u16 adv = 0;
 371         adv = ADVERTISE_ALL | ADVERTISE_CSMA |
 372               ADVERTISE_PAUSE_ASYM | ADVERTISE_PAUSE_CAP;
 373         asix_write_cmd(dev, AX_ACCESS_PHY, 0x03, MII_ADVERTISE, 2, &adv);
 374
 375         adv = ADVERTISE_1000FULL;
 376         asix_write_cmd(dev, AX_ACCESS_PHY, 0x03, MII_CTRL1000, 2, &adv);
 377
 378         /* Restart auto-negotiation */
 379         u16 bmcr = 0;
 380         asix_read_cmd(dev, AX_ACCESS_PHY, 0x03, MII_BMCR, 2, &bmcr);
 381         bmcr |= BMCR_ANENABLE | BMCR_ANRESTART;
 382         asix_write_cmd(dev, AX_ACCESS_PHY, 0x03, MII_BMCR, 2, &bmcr);
 383
 384         return 0;
 385 }
 386
 387 static int asix_wait_link(struct ueth_data *dev)
 388 {
 389         int timeout = 0;
 390         int link_detected;
 391         u8 buf[2];
 392         u16 *tmp16;
 393
 394         tmp16 = (u16 *)buf;
 395
 396         do {
 397                 asix_read_cmd(dev, AX_ACCESS_PHY, AX88179_PHY_ID,
 398                               MII_BMSR, 2, buf);
 399                 link_detected = *tmp16 & BMSR_LSTATUS;
 400                 if (!link_detected) {
 401                         if (timeout == 0)
 402                                 printf("Waiting for Ethernet connection... ");
 403                         mdelay(TIMEOUT_RESOLUTION);
 404                         timeout += TIMEOUT_RESOLUTION;
 405                 }
 406         } while (!link_detected && timeout < PHY_CONNECT_TIMEOUT);
 407
 408         if (link_detected) {
 409                 if (timeout > 0)
 410                         printf("done.\n");
 411                 return 0;
 412         } else {
 413                 printf("unable to connect.\n");
 414                 return -ENETUNREACH;
 415         }
 416 }
 417
 418 static int asix_init_common(struct ueth_data *dev,
 419                         struct asix_private *dev_priv)
 420 {
 421         u8 buf[2], tmp[5], link_sts;
 422         u16 *tmp16, mode;
 423
 424         tmp16 = (u16 *)buf;
 425
 426         debug("** %s()\n", __func__);
 427
 428         /* Configure RX control register => start operation */
 429         *tmp16 = AX_RX_CTL_DROPCRCERR | AX_RX_CTL_IPE | AX_RX_CTL_START |
 430                  AX_RX_CTL_AP | AX_RX_CTL_AMALL | AX_RX_CTL_AB;
 431         if (asix_write_cmd(dev, AX_ACCESS_MAC, AX_RX_CTL, 2, 2, tmp16) != 0)
 432                 goto out_err;
 433
 434         if (asix_wait_link(dev) != 0) {
 435                 /*reset device and try again*/
 436                 printf("Reset Ethernet Device\n");
 437                 asix_basic_reset(dev, dev_priv);
 438                 if (asix_wait_link(dev) != 0)
 439                         goto out_err;
 440         }
 441
 442         /* Configure link */
 443         mode = AX_MEDIUM_RECEIVE_EN | AX_MEDIUM_TXFLOW_CTRLEN |
 444                AX_MEDIUM_RXFLOW_CTRLEN;
 445
 446         asix_read_cmd(dev, AX_ACCESS_MAC, PHYSICAL_LINK_STATUS,
 447                       1, 1, &link_sts);
 448
 449         asix_read_cmd(dev, AX_ACCESS_PHY, AX88179_PHY_ID,
 450                       GMII_PHY_PHYSR, 2, tmp16);
 451
 452         if (!(*tmp16 & GMII_PHY_PHYSR_LINK)) {
 453                 return 0;
 454         } else if (GMII_PHY_PHYSR_GIGA == (*tmp16 & GMII_PHY_PHYSR_SMASK)) {
 455                 mode |= AX_MEDIUM_GIGAMODE | AX_MEDIUM_EN_125MHZ |
 456                         AX_MEDIUM_JUMBO_EN;
 457
 458                 if (link_sts & AX_USB_SS)
 459                         memcpy(tmp, &AX88179_BULKIN_SIZE[0], 5);
 460                 else if (link_sts & AX_USB_HS)
 461                         memcpy(tmp, &AX88179_BULKIN_SIZE[1], 5);
 462                 else
 463                         memcpy(tmp, &AX88179_BULKIN_SIZE[3], 5);
 464         } else if (GMII_PHY_PHYSR_100 == (*tmp16 & GMII_PHY_PHYSR_SMASK)) {
 465                 mode |= AX_MEDIUM_PS;
 466
 467                 if (link_sts & (AX_USB_SS | AX_USB_HS))
 468                         memcpy(tmp, &AX88179_BULKIN_SIZE[2], 5);
 469                 else
 470                         memcpy(tmp, &AX88179_BULKIN_SIZE[3], 5);
 471         } else {
 472                 memcpy(tmp, &AX88179_BULKIN_SIZE[3], 5);
 473         }
 474
 475         /* RX bulk configuration */
 476         asix_write_cmd(dev, AX_ACCESS_MAC, AX_RX_BULKIN_QCTRL, 5, 5, tmp);
 477
 478         dev_priv->rx_urb_size = (1024 * (tmp[3] + 2));
 479         if (*tmp16 & GMII_PHY_PHYSR_FULL)
 480                 mode |= AX_MEDIUM_FULL_DUPLEX;
 481         asix_write_cmd(dev, AX_ACCESS_MAC, AX_MEDIUM_STATUS_MODE,
 482                        2, 2, &mode);
 483
 484         return 0;
 485 out_err:
 486         return -1;
 487 }
 488
 489 static int asix_send_common(struct ueth_data *dev,
 490                         struct asix_private *dev_priv,
 491                         void *packet, int length)
 492 {
 493         int err;
 494         u32 packet_len, tx_hdr2;
 495         int actual_len, framesize;
 496         ALLOC_CACHE_ALIGN_BUFFER(unsigned char, msg,
 497                                  PKTSIZE + (2 * sizeof(packet_len)));
 498
 499         debug("** %s(), len %d\n", __func__, length);
 500
 501         packet_len = length;
 502         cpu_to_le32s(&packet_len);
 503
 504         memcpy(msg, &packet_len, sizeof(packet_len));
 505         framesize = dev_priv->maxpacketsize;
 506         tx_hdr2 = 0;
 507         if (((length + 8) % framesize) == 0)
 508                 tx_hdr2 |= 0x80008000;  /* Enable padding */
 509
 510         cpu_to_le32s(&tx_hdr2);
 511
 512         memcpy(msg + sizeof(packet_len), &tx_hdr2, sizeof(tx_hdr2));
 513
 514         memcpy(msg + sizeof(packet_len) + sizeof(tx_hdr2),
 515                (void *)packet, length);
 516
 517         err = usb_bulk_msg(dev->pusb_dev,
 518                                 usb_sndbulkpipe(dev->pusb_dev, dev->ep_out),
 519                                 (void *)msg,
 520                                 length + sizeof(packet_len) + sizeof(tx_hdr2),
 521                                 &actual_len,
 522                                 USB_BULK_SEND_TIMEOUT);
 523         debug("Tx: len = %zu, actual = %u, err = %d\n",
 524               length + sizeof(packet_len), actual_len, err);
 525
 526         return err;
 527 }
 528
 529 static int ax88179_eth_start(struct udevice *dev)
 530 {
 531         struct asix_private *priv = dev_get_priv(dev);
 532
 533         return asix_init_common(&priv->ueth, priv);
 534 }
 535
 536 void ax88179_eth_stop(struct udevice *dev)
 537 {
 538         struct asix_private *priv = dev_get_priv(dev);
 539         struct ueth_data *ueth = &priv->ueth;
 540
 541         debug("** %s()\n", __func__);
 542
 543         usb_ether_advance_rxbuf(ueth, -1);
 544         priv->pkt_cnt = 0;
 545         priv->pkt_data = NULL;
 546         priv->pkt_hdr = NULL;
 547 }
 548
 549 int ax88179_eth_send(struct udevice *dev, void *packet, int length)
 550 {
 551         struct asix_private *priv = dev_get_priv(dev);
 552
 553         return asix_send_common(&priv->ueth, priv, packet, length);
 554 }
 555
 556 int ax88179_eth_recv(struct udevice *dev, int flags, uchar **packetp)
 557 {
 558         struct asix_private *priv = dev_get_priv(dev);
 559         struct ueth_data *ueth = &priv->ueth;
 560         int ret, len;
 561         u16 pkt_len;
 562
 563         /* No packet left, get a new one */
 564         if (priv->pkt_cnt == 0) {
 565                 uint8_t *ptr;
 566                 u16 pkt_cnt;
 567                 u16 hdr_off;
 568                 u32 rx_hdr;
 569
 570                 len = usb_ether_get_rx_bytes(ueth, &ptr);
 571                 debug("%s: first try, len=%d\n", __func__, len);
 572                 if (!len) {
 573                         if (!(flags & ETH_RECV_CHECK_DEVICE))
 574                                 return -EAGAIN;
 575
 576                         ret = usb_ether_receive(ueth, priv->rx_urb_size);
 577                         if (ret < 0)
 578                                 return ret;
 579
 580                         len = usb_ether_get_rx_bytes(ueth, &ptr);
 581                         debug("%s: second try, len=%d\n", __func__, len);
 582                 }
 583
 584                 if (len < 4) {
 585                         usb_ether_advance_rxbuf(ueth, -1);
 586                         return -EMSGSIZE;
 587                 }
 588
 589                 rx_hdr = *(u32 *)(ptr + len - 4);
 590                 le32_to_cpus(&rx_hdr);
 591
 592                 pkt_cnt = (u16)rx_hdr;
 593                 if (pkt_cnt == 0) {
 594                         usb_ether_advance_rxbuf(ueth, -1);
 595                         return 0;
 596                 }
 597
 598                 hdr_off = (u16)(rx_hdr >> 16);
 599                 if (hdr_off > len - 4) {
 600                         usb_ether_advance_rxbuf(ueth, -1);
 601                         return -EIO;
 602                 }
 603
 604                 priv->pkt_cnt = pkt_cnt;
 605                 priv->pkt_data = ptr;
 606                 priv->pkt_hdr = (u32 *)(ptr + hdr_off);
 607                 debug("%s: %d packets received, pkt header at %d\n",
 608                       __func__, (int)priv->pkt_cnt, (int)hdr_off);
 609         }
 610
 611         le32_to_cpus(priv->pkt_hdr);
 612         pkt_len = (*priv->pkt_hdr >> 16) & 0x1fff;
 613
 614         *packetp = priv->pkt_data + 2;
 615
 616         priv->pkt_data += (pkt_len + 7) & 0xFFF8;
 617         priv->pkt_cnt--;
 618         priv->pkt_hdr++;
 619
 620         debug("%s: return packet of %d bytes (%d packets left)\n",
 621               __func__, (int)pkt_len, priv->pkt_cnt);
 622         return pkt_len;
 623 }
 624
 625 static int ax88179_free_pkt(struct udevice *dev, uchar *packet, int packet_len)
 626 {
 627         struct asix_private *priv = dev_get_priv(dev);
 628         struct ueth_data *ueth = &priv->ueth;
 629
 630         if (priv->pkt_cnt == 0)
 631                 usb_ether_advance_rxbuf(ueth, -1);
 632
 633         return 0;
 634 }
 635
 636 int ax88179_write_hwaddr(struct udevice *dev)
 637 {
 638         struct eth_pdata *pdata = dev_get_plat(dev);
 639         struct asix_private *priv = dev_get_priv(dev);
 640         struct ueth_data *ueth = &priv->ueth;
 641
 642         return asix_write_mac(ueth, pdata->enetaddr);
 643 }
 644
 645 static int ax88179_eth_probe(struct udevice *dev)
 646 {
 647         struct eth_pdata *pdata = dev_get_plat(dev);
 648         struct asix_private *priv = dev_get_priv(dev);
 649         struct usb_device *usb_dev;
 650         int ret;
 651
 652         priv->flags = dev->driver_data;
 653         ret = usb_ether_register(dev, &priv->ueth, AX_RX_URB_SIZE);
 654         if (ret)
 655                 return ret;
 656
 657         usb_dev = priv->ueth.pusb_dev;
 658         priv->maxpacketsize = usb_dev->epmaxpacketout[AX_ENDPOINT_OUT];
 659
 660         ret = asix_basic_reset(&priv->ueth, priv);
 661         if (ret) {
 662                 printf("Failed to reset ethernet device\n");
 663                 return ret;
 664         }
 665
 666         /* Get the MAC address */
 667         ret = asix_read_mac(&priv->ueth, pdata->enetaddr);
 668         if (ret)
 669                 return ret;
 670         debug("MAC %pM\n", pdata->enetaddr);
 671
 672         return 0;
 673 }
 674
 675 static const struct eth_ops ax88179_eth_ops = {
 676         .start = ax88179_eth_start,
 677         .send = ax88179_eth_send,
 678         .recv = ax88179_eth_recv,
 679         .free_pkt = ax88179_free_pkt,
 680         .stop = ax88179_eth_stop,
 681         .write_hwaddr = ax88179_write_hwaddr,
 682 };
 683
 684 U_BOOT_DRIVER(ax88179_eth) = {
 685         .name = "ax88179_eth",
 686         .id = UCLASS_ETH,
 687         .probe = ax88179_eth_probe,
 688         .ops = &ax88179_eth_ops,
 689         .priv_auto      = sizeof(struct asix_private),
 690         .plat_auto      = sizeof(struct eth_pdata),
 691 };
 692
 693 static const struct usb_device_id ax88179_eth_id_table[] = {
 694         { USB_DEVICE(0x0b95, 0x1790), .driver_info = FLAG_TYPE_AX88179 },
 695         { USB_DEVICE(0x0b95, 0x178a), .driver_info = FLAG_TYPE_AX88178a },
 696         { USB_DEVICE(0x2001, 0x4a00), .driver_info = FLAG_TYPE_DLINK_DUB1312 },
 697         { USB_DEVICE(0x0df6, 0x0072), .driver_info = FLAG_TYPE_SITECOM },
 698         { USB_DEVICE(0x04e8, 0xa100), .driver_info = FLAG_TYPE_SAMSUNG },
 699         { USB_DEVICE(0x17ef, 0x304b), .driver_info = FLAG_TYPE_LENOVO },
 700         { USB_DEVICE(0x04b4, 0x3610), .driver_info = FLAG_TYPE_GX3 },
 701         { }             /* Terminating entry */
 702 };
 703
 704 U_BOOT_USB_DEVICE(ax88179_eth, ax88179_eth_id_table);