drivers/mmc/exynos_dw_mmc.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2012 SAMSUNG Electronics
   4  * Jaehoon Chung <[email protected]>
   5  */
   6
   7 #include <common.h>
   8 #include <dwmmc.h>
   9 #include <fdtdec.h>
  10 #include <linux/libfdt.h>
  11 #include <malloc.h>
  12 #include <errno.h>
  13 #include <asm/arch/dwmmc.h>
  14 #include <asm/arch/clk.h>
  15 #include <asm/arch/pinmux.h>
  16 #include <asm/arch/power.h>
  17 #include <asm/gpio.h>
  18
  19 #define DWMMC_MAX_CH_NUM                4
  20 #define DWMMC_MAX_FREQ                  52000000
  21 #define DWMMC_MIN_FREQ                  400000
  22 #define DWMMC_MMC0_SDR_TIMING_VAL       0x03030001
  23 #define DWMMC_MMC2_SDR_TIMING_VAL       0x03020001
  24
  25 #ifdef CONFIG_DM_MMC
  26 #include <dm.h>
  27 DECLARE_GLOBAL_DATA_PTR;
  28
  29 struct exynos_mmc_plat {
  30         struct mmc_config cfg;
  31         struct mmc mmc;
  32 };
  33 #endif
  34
  35 /* Exynos implmentation specific drver private data */
  36 struct dwmci_exynos_priv_data {
  37 #ifdef CONFIG_DM_MMC
  38         struct dwmci_host host;
  39 #endif
  40         u32 sdr_timing;
  41 };
  42
  43 /*
  44  * Function used as callback function to initialise the
  45  * CLKSEL register for every mmc channel.
  46  */
  47 static int exynos_dwmci_clksel(struct dwmci_host *host)
  48 {
  49 #ifdef CONFIG_DM_MMC
  50         struct dwmci_exynos_priv_data *priv =
  51                 container_of(host, struct dwmci_exynos_priv_data, host);
  52 #else
  53         struct dwmci_exynos_priv_data *priv = host->priv;
  54 #endif
  55         dwmci_writel(host, DWMCI_CLKSEL, priv->sdr_timing);
  56
  57         return 0;
  58 }
  59
  60 unsigned int exynos_dwmci_get_clk(struct dwmci_host *host, uint freq)
  61 {
  62         unsigned long sclk;
  63         int8_t clk_div;
  64
  65         /*
  66          * Since SDCLKIN is divided inside controller by the DIVRATIO
  67          * value set in the CLKSEL register, we need to use the same output
  68          * clock value to calculate the CLKDIV value.
  69          * as per user manual:cclk_in = SDCLKIN / (DIVRATIO + 1)
  70          */
  71         clk_div = ((dwmci_readl(host, DWMCI_CLKSEL) >> DWMCI_DIVRATIO_BIT)
  72                         & DWMCI_DIVRATIO_MASK) + 1;
  73         sclk = get_mmc_clk(host->dev_index);
  74
  75         /*
  76          * Assume to know divider value.
  77          * When clock unit is broken, need to set "host->div"
  78          */
  79         return sclk / clk_div / (host->div + 1);
  80 }
  81
  82 static void exynos_dwmci_board_init(struct dwmci_host *host)
  83 {
  84         struct dwmci_exynos_priv_data *priv = host->priv;
  85
  86         if (host->quirks & DWMCI_QUIRK_DISABLE_SMU) {
  87                 dwmci_writel(host, EMMCP_MPSBEGIN0, 0);
  88                 dwmci_writel(host, EMMCP_SEND0, 0);
  89                 dwmci_writel(host, EMMCP_CTRL0,
  90                              MPSCTRL_SECURE_READ_BIT |
  91                              MPSCTRL_SECURE_WRITE_BIT |
  92                              MPSCTRL_NON_SECURE_READ_BIT |
  93                              MPSCTRL_NON_SECURE_WRITE_BIT | MPSCTRL_VALID);
  94         }
  95
  96         /* Set to timing value at initial time */
  97         if (priv->sdr_timing)
  98                 exynos_dwmci_clksel(host);
  99 }
 100
 101 static int exynos_dwmci_core_init(struct dwmci_host *host)
 102 {
 103         unsigned int div;
 104         unsigned long freq, sclk;
 105
 106         if (host->bus_hz)
 107                 freq = host->bus_hz;
 108         else
 109                 freq = DWMMC_MAX_FREQ;
 110
 111         /* request mmc clock vlaue of 52MHz.  */
 112         sclk = get_mmc_clk(host->dev_index);
 113         div = DIV_ROUND_UP(sclk, freq);
 114         /* set the clock divisor for mmc */
 115         set_mmc_clk(host->dev_index, div);
 116
 117         host->name = "EXYNOS DWMMC";
 118 #ifdef CONFIG_EXYNOS5420
 119         host->quirks = DWMCI_QUIRK_DISABLE_SMU;
 120 #endif
 121         host->board_init = exynos_dwmci_board_init;
 122
 123         host->caps = MMC_MODE_DDR_52MHz;
 124         host->clksel = exynos_dwmci_clksel;
 125         host->get_mmc_clk = exynos_dwmci_get_clk;
 126
 127 #ifndef CONFIG_DM_MMC
 128         /* Add the mmc channel to be registered with mmc core */
 129         if (add_dwmci(host, DWMMC_MAX_FREQ, DWMMC_MIN_FREQ)) {
 130                 printf("DWMMC%d registration failed\n", host->dev_index);
 131                 return -1;
 132         }
 133 #endif
 134
 135         return 0;
 136 }
 137
 138 static struct dwmci_host dwmci_host[DWMMC_MAX_CH_NUM];
 139
 140 static int do_dwmci_init(struct dwmci_host *host)
 141 {
 142         int flag, err;
 143
 144         flag = host->buswidth == 8 ? PINMUX_FLAG_8BIT_MODE : PINMUX_FLAG_NONE;
 145         err = exynos_pinmux_config(host->dev_id, flag);
 146         if (err) {
 147                 printf("DWMMC%d not configure\n", host->dev_index);
 148                 return err;
 149         }
 150
 151         return exynos_dwmci_core_init(host);
 152 }
 153
 154 static int exynos_dwmci_get_config(const void *blob, int node,
 155                                    struct dwmci_host *host,
 156                                    struct dwmci_exynos_priv_data *priv)
 157 {
 158         int err = 0;
 159         u32 base, timing[3];
 160
 161         /* Extract device id for each mmc channel */
 162         host->dev_id = pinmux_decode_periph_id(blob, node);
 163
 164         host->dev_index = fdtdec_get_int(blob, node, "index", host->dev_id);
 165         if (host->dev_index == host->dev_id)
 166                 host->dev_index = host->dev_id - PERIPH_ID_SDMMC0;
 167
 168         if (host->dev_index > 4) {
 169                 printf("DWMMC%d: Can't get the dev index\n", host->dev_index);
 170                 return -EINVAL;
 171         }
 172
 173         /* Get the bus width from the device node (Default is 4bit buswidth) */
 174         host->buswidth = fdtdec_get_int(blob, node, "samsung,bus-width", 4);
 175
 176         /* Set the base address from the device node */
 177         base = fdtdec_get_addr(blob, node, "reg");
 178         if (!base) {
 179                 printf("DWMMC%d: Can't get base address\n", host->dev_index);
 180                 return -EINVAL;
 181         }
 182         host->ioaddr = (void *)base;
 183
 184         /* Extract the timing info from the node */
 185         err =  fdtdec_get_int_array(blob, node, "samsung,timing", timing, 3);
 186         if (err) {
 187                 printf("DWMMC%d: Can't get sdr-timings for devider\n",
 188                                 host->dev_index);
 189                 return -EINVAL;
 190         }
 191
 192         priv->sdr_timing = (DWMCI_SET_SAMPLE_CLK(timing[0]) |
 193                         DWMCI_SET_DRV_CLK(timing[1]) |
 194                         DWMCI_SET_DIV_RATIO(timing[2]));
 195
 196         /* sdr_timing didn't assigned anything, use the default value */
 197         if (!priv->sdr_timing) {
 198                 if (host->dev_index == 0)
 199                         priv->sdr_timing = DWMMC_MMC0_SDR_TIMING_VAL;
 200                 else if (host->dev_index == 2)
 201                         priv->sdr_timing = DWMMC_MMC2_SDR_TIMING_VAL;
 202         }
 203
 204         host->fifoth_val = fdtdec_get_int(blob, node, "fifoth_val", 0);
 205         host->bus_hz = fdtdec_get_int(blob, node, "bus_hz", 0);
 206         host->div = fdtdec_get_int(blob, node, "div", 0);
 207
 208         return 0;
 209 }
 210
 211 static int exynos_dwmci_process_node(const void *blob,
 212                                         int node_list[], int count)
 213 {
 214         struct dwmci_exynos_priv_data *priv;
 215         struct dwmci_host *host;
 216         int i, node, err;
 217
 218         for (i = 0; i < count; i++) {
 219                 node = node_list[i];
 220                 if (node <= 0)
 221                         continue;
 222                 host = &dwmci_host[i];
 223
 224                 priv = malloc(sizeof(struct dwmci_exynos_priv_data));
 225                 if (!priv) {
 226                         pr_err("dwmci_exynos_priv_data malloc fail!\n");
 227                         return -ENOMEM;
 228                 }
 229
 230                 err = exynos_dwmci_get_config(blob, node, host, priv);
 231                 if (err) {
 232                         printf("%s: failed to decode dev %d\n", __func__, i);
 233                         free(priv);
 234                         return err;
 235                 }
 236                 host->priv = priv;
 237
 238                 do_dwmci_init(host);
 239         }
 240         return 0;
 241 }
 242
 243 int exynos_dwmmc_init(const void *blob)
 244 {
 245         int node_list[DWMMC_MAX_CH_NUM];
 246         int boot_dev_node;
 247         int err = 0, count;
 248
 249         count = fdtdec_find_aliases_for_id(blob, "mmc",
 250                         COMPAT_SAMSUNG_EXYNOS_DWMMC, node_list,
 251                         DWMMC_MAX_CH_NUM);
 252
 253         /* For DWMMC always set boot device as mmc 0 */
 254         if (count >= 3 && get_boot_mode() == BOOT_MODE_SD) {
 255                 boot_dev_node = node_list[2];
 256                 node_list[2] = node_list[0];
 257                 node_list[0] = boot_dev_node;
 258         }
 259
 260         err = exynos_dwmci_process_node(blob, node_list, count);
 261
 262         return err;
 263 }
 264
 265 #ifdef CONFIG_DM_MMC
 266 static int exynos_dwmmc_probe(struct udevice *dev)
 267 {
 268         struct exynos_mmc_plat *plat = dev_get_plat(dev);
 269         struct mmc_uclass_priv *upriv = dev_get_uclass_priv(dev);
 270         struct dwmci_exynos_priv_data *priv = dev_get_priv(dev);
 271         struct dwmci_host *host = &priv->host;
 272         int err;
 273
 274         err = exynos_dwmci_get_config(gd->fdt_blob, dev_of_offset(dev), host,
 275                                       priv);
 276         if (err)
 277                 return err;
 278         err = do_dwmci_init(host);
 279         if (err)
 280                 return err;
 281
 282         dwmci_setup_cfg(&plat->cfg, host, DWMMC_MAX_FREQ, DWMMC_MIN_FREQ);
 283         host->mmc = &plat->mmc;
 284         host->mmc->priv = &priv->host;
 285         host->priv = dev;
 286         upriv->mmc = host->mmc;
 287
 288         return dwmci_probe(dev);
 289 }
 290
 291 static int exynos_dwmmc_bind(struct udevice *dev)
 292 {
 293         struct exynos_mmc_plat *plat = dev_get_plat(dev);
 294
 295         return dwmci_bind(dev, &plat->mmc, &plat->cfg);
 296 }
 297
 298 static const struct udevice_id exynos_dwmmc_ids[] = {
 299         { .compatible = "samsung,exynos4412-dw-mshc" },
 300         { .compatible = "samsung,exynos-dwmmc" },
 301         { }
 302 };
 303
 304 U_BOOT_DRIVER(exynos_dwmmc_drv) = {
 305         .name           = "exynos_dwmmc",
 306         .id             = UCLASS_MMC,
 307         .of_match       = exynos_dwmmc_ids,
 308         .bind           = exynos_dwmmc_bind,
 309         .ops            = &dm_dwmci_ops,
 310         .probe          = exynos_dwmmc_probe,
 311         .priv_auto      = sizeof(struct dwmci_exynos_priv_data),
 312         .plat_auto      = sizeof(struct exynos_mmc_plat),
 313 };
 314 #endif