arch/arm/mach-k3/am6_init.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * AM6: SoC specific initialization
   4  *
   5  * Copyright (C) 2017-2018 Texas Instruments Incorporated - http://www.ti.com/
   6  *      Lokesh Vutla <[email protected]>
   7  */
   8
   9 #include <common.h>
  10 #include <fdt_support.h>
  11 #include <init.h>
  12 #include <asm/io.h>
  13 #include <spl.h>
  14 #include <asm/arch/hardware.h>
  15 #include <asm/arch/sysfw-loader.h>
  16 #include <asm/arch/sys_proto.h>
  17 #include "common.h"
  18 #include <dm.h>
  19 #include <dm/uclass-internal.h>
  20 #include <dm/pinctrl.h>
  21 #include <linux/soc/ti/ti_sci_protocol.h>
  22 #include <log.h>
  23 #include <mmc.h>
  24 #include <stdlib.h>
  25
  26 DECLARE_GLOBAL_DATA_PTR;
  27
  28 #ifdef CONFIG_SPL_BUILD
  29 #ifdef CONFIG_K3_LOAD_SYSFW
  30 #ifdef CONFIG_TI_SECURE_DEVICE
  31 struct fwl_data main_cbass_fwls[] = {
  32         { "MMCSD1_CFG", 2057, 1 },
  33         { "MMCSD0_CFG", 2058, 1 },
  34         { "USB3SS0_SLV0", 2176, 2 },
  35         { "PCIE0_SLV", 2336, 8 },
  36         { "PCIE1_SLV", 2337, 8 },
  37         { "PCIE0_CFG", 2688, 1 },
  38         { "PCIE1_CFG", 2689, 1 },
  39 }, mcu_cbass_fwls[] = {
  40         { "MCU_ARMSS0_CORE0_SLV", 1024, 1 },
  41         { "MCU_ARMSS0_CORE1_SLV", 1028, 1 },
  42         { "MCU_FSS0_S1", 1033, 8 },
  43         { "MCU_FSS0_S0", 1036, 8 },
  44         { "MCU_CPSW0", 1220, 1 },
  45 };
  46 #endif
  47 #endif
  48
  49 static void ctrl_mmr_unlock(void)
  50 {
  51         /* Unlock all WKUP_CTRL_MMR0 module registers */
  52         mmr_unlock(WKUP_CTRL_MMR0_BASE, 0);
  53         mmr_unlock(WKUP_CTRL_MMR0_BASE, 1);
  54         mmr_unlock(WKUP_CTRL_MMR0_BASE, 2);
  55         mmr_unlock(WKUP_CTRL_MMR0_BASE, 3);
  56         mmr_unlock(WKUP_CTRL_MMR0_BASE, 6);
  57         mmr_unlock(WKUP_CTRL_MMR0_BASE, 7);
  58
  59         /* Unlock all MCU_CTRL_MMR0 module registers */
  60         mmr_unlock(MCU_CTRL_MMR0_BASE, 0);
  61         mmr_unlock(MCU_CTRL_MMR0_BASE, 1);
  62         mmr_unlock(MCU_CTRL_MMR0_BASE, 2);
  63         mmr_unlock(MCU_CTRL_MMR0_BASE, 6);
  64
  65         /* Unlock all CTRL_MMR0 module registers */
  66         mmr_unlock(CTRL_MMR0_BASE, 0);
  67         mmr_unlock(CTRL_MMR0_BASE, 1);
  68         mmr_unlock(CTRL_MMR0_BASE, 2);
  69         mmr_unlock(CTRL_MMR0_BASE, 3);
  70         mmr_unlock(CTRL_MMR0_BASE, 6);
  71         mmr_unlock(CTRL_MMR0_BASE, 7);
  72 }
  73
  74 /*
  75  * This uninitialized global variable would normal end up in the .bss section,
  76  * but the .bss is cleared between writing and reading this variable, so move
  77  * it to the .data section.
  78  */
  79 u32 bootindex __attribute__((section(".data")));
  80
  81 static void store_boot_index_from_rom(void)
  82 {
  83         bootindex = *(u32 *)(CONFIG_SYS_K3_BOOT_PARAM_TABLE_INDEX);
  84 }
  85
  86 #if defined(CONFIG_K3_LOAD_SYSFW) && CONFIG_IS_ENABLED(DM_MMC)
  87 void k3_mmc_stop_clock(void)
  88 {
  89         if (spl_boot_device() == BOOT_DEVICE_MMC1) {
  90                 struct mmc *mmc = find_mmc_device(0);
  91
  92                 if (!mmc)
  93                         return;
  94
  95                 mmc->saved_clock = mmc->clock;
  96                 mmc_set_clock(mmc, 0, true);
  97         }
  98 }
  99
 100 void k3_mmc_restart_clock(void)
 101 {
 102         if (spl_boot_device() == BOOT_DEVICE_MMC1) {
 103                 struct mmc *mmc = find_mmc_device(0);
 104
 105                 if (!mmc)
 106                         return;
 107
 108                 mmc_set_clock(mmc, mmc->saved_clock, false);
 109         }
 110 }
 111 #else
 112 void k3_mmc_stop_clock(void) {}
 113 void k3_mmc_restart_clock(void) {}
 114 #endif
 115 #if CONFIG_IS_ENABLED(DFU) || CONFIG_IS_ENABLED(USB_STORAGE)
 116 #define CTRLMMR_SERDES0_CTRL    0x00104080
 117 #define PCIE_LANE0              0x1
 118 static int fixup_usb_boot(void)
 119 {
 120         int ret;
 121
 122         switch (spl_boot_device()) {
 123         case BOOT_DEVICE_USB:
 124                 /*
 125                  * If bootmode is Host bootmode, fixup the dr_mode to host
 126                  * before the dwc3 bind takes place
 127                  */
 128                 ret = fdt_find_and_setprop((void *)gd->fdt_blob,
 129                                 "/interconnect@100000/dwc3@4000000/usb@10000",
 130                                 "dr_mode", "host", 11, 0);
 131                 if (ret)
 132                         printf("%s: fdt_find_and_setprop() failed:%d\n", __func__,
 133                                ret);
 134                 fallthrough;
 135         case BOOT_DEVICE_DFU:
 136                 /*
 137                  * The serdes mux between PCIe and USB3 needs to be set to PCIe for
 138                  * accessing the interface at USB 2.0
 139                  */
 140                 writel(PCIE_LANE0, CTRLMMR_SERDES0_CTRL);
 141         default:
 142                 break;
 143         }
 144
 145         return 0;
 146 }
 147
 148 int fdtdec_board_setup(const void *fdt_blob)
 149 {
 150         return fixup_usb_boot();
 151 }
 152 #endif
 153 void board_init_f(ulong dummy)
 154 {
 155 #if defined(CONFIG_K3_LOAD_SYSFW) || defined(CONFIG_K3_AM654_DDRSS)
 156         struct udevice *dev;
 157         size_t pool_size;
 158         void *pool_addr;
 159         int ret;
 160 #endif
 161         /*
 162          * Cannot delay this further as there is a chance that
 163          * K3_BOOT_PARAM_TABLE_INDEX can be over written by SPL MALLOC section.
 164          */
 165         store_boot_index_from_rom();
 166
 167         /* Make all control module registers accessible */
 168         ctrl_mmr_unlock();
 169
 170 #ifdef CONFIG_CPU_V7R
 171         disable_linefill_optimization();
 172         setup_k3_mpu_regions();
 173 #endif
 174
 175         /* Init DM early in-order to invoke system controller */
 176         spl_early_init();
 177
 178 #ifdef CONFIG_K3_EARLY_CONS
 179         /*
 180          * Allow establishing an early console as required for example when
 181          * doing a UART-based boot. Note that this console may not "survive"
 182          * through a SYSFW PM-init step and will need a re-init in some way
 183          * due to changing module clock frequencies.
 184          */
 185         early_console_init();
 186 #endif
 187
 188 #ifdef CONFIG_K3_LOAD_SYSFW
 189         /*
 190          * Initialize an early full malloc environment. Do so by allocating a
 191          * new malloc area inside the currently active pre-relocation "first"
 192          * malloc pool of which we use all that's left.
 193          */
 194         pool_size = CONFIG_VAL(SYS_MALLOC_F_LEN) - gd->malloc_ptr;
 195         pool_addr = malloc(pool_size);
 196         if (!pool_addr)
 197                 panic("ERROR: Can't allocate full malloc pool!\n");
 198
 199         mem_malloc_init((ulong)pool_addr, (ulong)pool_size);
 200         gd->flags |= GD_FLG_FULL_MALLOC_INIT;
 201         debug("%s: initialized an early full malloc pool at 0x%08lx of 0x%lx bytes\n",
 202               __func__, (unsigned long)pool_addr, (unsigned long)pool_size);
 203         /*
 204          * Process pinctrl for the serial0 a.k.a. WKUP_UART0 module and continue
 205          * regardless of the result of pinctrl. Do this without probing the
 206          * device, but instead by searching the device that would request the
 207          * given sequence number if probed. The UART will be used by the system
 208          * firmware (SYSFW) image for various purposes and SYSFW depends on us
 209          * to initialize its pin settings.
 210          */
 211         ret = uclass_find_device_by_seq(UCLASS_SERIAL, 0, &dev);
 212         if (!ret)
 213                 pinctrl_select_state(dev, "default");
 214
 215         /*
 216          * Load, start up, and configure system controller firmware while
 217          * also populating the SYSFW post-PM configuration callback hook.
 218          */
 219         k3_sysfw_loader(false, k3_mmc_stop_clock, k3_mmc_restart_clock);
 220
 221         /* Prepare console output */
 222         preloader_console_init();
 223
 224         /* Disable ROM configured firewalls right after loading sysfw */
 225 #ifdef CONFIG_TI_SECURE_DEVICE
 226         remove_fwl_configs(main_cbass_fwls, ARRAY_SIZE(main_cbass_fwls));
 227         remove_fwl_configs(mcu_cbass_fwls, ARRAY_SIZE(mcu_cbass_fwls));
 228 #endif
 229 #else
 230         /* Prepare console output */
 231         preloader_console_init();
 232 #endif
 233
 234         /* Output System Firmware version info */
 235         k3_sysfw_print_ver();
 236
 237         /* Perform EEPROM-based board detection */
 238         do_board_detect();
 239
 240 #if defined(CONFIG_CPU_V7R) && defined(CONFIG_K3_AVS0)
 241         ret = uclass_get_device_by_driver(UCLASS_MISC, DM_DRIVER_GET(k3_avs),
 242                                           &dev);
 243         if (ret)
 244                 printf("AVS init failed: %d\n", ret);
 245 #endif
 246
 247 #ifdef CONFIG_K3_AM654_DDRSS
 248         ret = uclass_get_device(UCLASS_RAM, 0, &dev);
 249         if (ret)
 250                 panic("DRAM init failed: %d\n", ret);
 251 #endif
 252         spl_enable_dcache();
 253 }
 254
 255 u32 spl_mmc_boot_mode(const u32 boot_device)
 256 {
 257 #if defined(CONFIG_SUPPORT_EMMC_BOOT)
 258         u32 devstat = readl(CTRLMMR_MAIN_DEVSTAT);
 259
 260         u32 bootmode = (devstat & CTRLMMR_MAIN_DEVSTAT_BOOTMODE_MASK) >>
 261                         CTRLMMR_MAIN_DEVSTAT_BOOTMODE_SHIFT;
 262
 263         /* eMMC boot0 mode is only supported for primary boot */
 264         if (bootindex == K3_PRIMARY_BOOTMODE &&
 265             bootmode == BOOT_DEVICE_MMC1)
 266                 return MMCSD_MODE_EMMCBOOT;
 267 #endif
 268
 269         /* Everything else use filesystem if available */
 270 #if defined(CONFIG_SPL_FS_FAT) || defined(CONFIG_SPL_FS_EXT4)
 271         return MMCSD_MODE_FS;
 272 #else
 273         return MMCSD_MODE_RAW;
 274 #endif
 275 }
 276
 277 static u32 __get_backup_bootmedia(u32 devstat)
 278 {
 279         u32 bkup_boot = (devstat & CTRLMMR_MAIN_DEVSTAT_BKUP_BOOTMODE_MASK) >>
 280                         CTRLMMR_MAIN_DEVSTAT_BKUP_BOOTMODE_SHIFT;
 281
 282         switch (bkup_boot) {
 283         case BACKUP_BOOT_DEVICE_USB:
 284                 return BOOT_DEVICE_USB;
 285         case BACKUP_BOOT_DEVICE_UART:
 286                 return BOOT_DEVICE_UART;
 287         case BACKUP_BOOT_DEVICE_ETHERNET:
 288                 return BOOT_DEVICE_ETHERNET;
 289         case BACKUP_BOOT_DEVICE_MMC2:
 290         {
 291                 u32 port = (devstat & CTRLMMR_MAIN_DEVSTAT_BKUP_MMC_PORT_MASK) >>
 292                             CTRLMMR_MAIN_DEVSTAT_BKUP_MMC_PORT_SHIFT;
 293                 if (port == 0x0)
 294                         return BOOT_DEVICE_MMC1;
 295                 return BOOT_DEVICE_MMC2;
 296         }
 297         case BACKUP_BOOT_DEVICE_SPI:
 298                 return BOOT_DEVICE_SPI;
 299         case BACKUP_BOOT_DEVICE_HYPERFLASH:
 300                 return BOOT_DEVICE_HYPERFLASH;
 301         case BACKUP_BOOT_DEVICE_I2C:
 302                 return BOOT_DEVICE_I2C;
 303         };
 304
 305         return BOOT_DEVICE_RAM;
 306 }
 307
 308 static u32 __get_primary_bootmedia(u32 devstat)
 309 {
 310         u32 bootmode = (devstat & CTRLMMR_MAIN_DEVSTAT_BOOTMODE_MASK) >>
 311                         CTRLMMR_MAIN_DEVSTAT_BOOTMODE_SHIFT;
 312
 313         if (bootmode == BOOT_DEVICE_OSPI || bootmode == BOOT_DEVICE_QSPI)
 314                 bootmode = BOOT_DEVICE_SPI;
 315
 316         if (bootmode == BOOT_DEVICE_MMC2) {
 317                 u32 port = (devstat & CTRLMMR_MAIN_DEVSTAT_MMC_PORT_MASK) >>
 318                             CTRLMMR_MAIN_DEVSTAT_MMC_PORT_SHIFT;
 319                 if (port == 0x0)
 320                         bootmode = BOOT_DEVICE_MMC1;
 321         } else if (bootmode == BOOT_DEVICE_MMC1) {
 322                 u32 port = (devstat & CTRLMMR_MAIN_DEVSTAT_EMMC_PORT_MASK) >>
 323                             CTRLMMR_MAIN_DEVSTAT_EMMC_PORT_SHIFT;
 324                 if (port == 0x1)
 325                         bootmode = BOOT_DEVICE_MMC2;
 326         } else if (bootmode == BOOT_DEVICE_DFU) {
 327                 u32 mode = (devstat & CTRLMMR_MAIN_DEVSTAT_USB_MODE_MASK) >>
 328                             CTRLMMR_MAIN_DEVSTAT_USB_MODE_SHIFT;
 329                 if (mode == 0x2)
 330                         bootmode = BOOT_DEVICE_USB;
 331         }
 332
 333         return bootmode;
 334 }
 335
 336 u32 spl_boot_device(void)
 337 {
 338         u32 devstat = readl(CTRLMMR_MAIN_DEVSTAT);
 339
 340         if (bootindex == K3_PRIMARY_BOOTMODE)
 341                 return __get_primary_bootmedia(devstat);
 342         else
 343                 return __get_backup_bootmedia(devstat);
 344 }
 345 #endif
 346
 347 #ifdef CONFIG_SYS_K3_SPL_ATF
 348
 349 #define AM6_DEV_MCU_RTI0                        134
 350 #define AM6_DEV_MCU_RTI1                        135
 351 #define AM6_DEV_MCU_ARMSS0_CPU0                 159
 352 #define AM6_DEV_MCU_ARMSS0_CPU1                 245
 353
 354 void release_resources_for_core_shutdown(void)
 355 {
 356         struct ti_sci_handle *ti_sci = get_ti_sci_handle();
 357         struct ti_sci_dev_ops *dev_ops = &ti_sci->ops.dev_ops;
 358         struct ti_sci_proc_ops *proc_ops = &ti_sci->ops.proc_ops;
 359         int ret;
 360         u32 i;
 361
 362         const u32 put_device_ids[] = {
 363                 AM6_DEV_MCU_RTI0,
 364                 AM6_DEV_MCU_RTI1,
 365         };
 366
 367         /* Iterate through list of devices to put (shutdown) */
 368         for (i = 0; i < ARRAY_SIZE(put_device_ids); i++) {
 369                 u32 id = put_device_ids[i];
 370
 371                 ret = dev_ops->put_device(ti_sci, id);
 372                 if (ret)
 373                         panic("Failed to put device %u (%d)\n", id, ret);
 374         }
 375
 376         const u32 put_core_ids[] = {
 377                 AM6_DEV_MCU_ARMSS0_CPU1,
 378                 AM6_DEV_MCU_ARMSS0_CPU0,        /* Handle CPU0 after CPU1 */
 379         };
 380
 381         /* Iterate through list of cores to put (shutdown) */
 382         for (i = 0; i < ARRAY_SIZE(put_core_ids); i++) {
 383                 u32 id = put_core_ids[i];
 384
 385                 /*
 386                  * Queue up the core shutdown request. Note that this call
 387                  * needs to be followed up by an actual invocation of an WFE
 388                  * or WFI CPU instruction.
 389                  */
 390                 ret = proc_ops->proc_shutdown_no_wait(ti_sci, id);
 391                 if (ret)
 392                         panic("Failed sending core %u shutdown message (%d)\n",
 393                               id, ret);
 394         }
 395 }
 396 #endif