target/loongarch/insns.decode

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2 #
   3 # LoongArch instruction decode definitions.
   4 #
   5 # Copyright (c) 2021 Loongson Technology Corporation Limited
   6 #
   7
   8 #
   9 # Fields
  10 #
  11 %i14s2     10:s14       !function=shl_2
  12 %sa2p1     15:2         !function=plus_1
  13 %offs21    0:s5 10:16   !function=shl_2
  14 %offs16    10:s16       !function=shl_2
  15 %offs26    0:s10 10:16  !function=shl_2
  16
  17 #
  18 # Argument sets
  19 #
  20 &i            imm
  21 &r_i          rd imm
  22 &rr           rd rj
  23 &rr_jk        rj rk
  24 &rrr          rd rj rk
  25 &rr_i         rd rj imm
  26 &hint_r_i     hint rj imm
  27 &rrr_sa       rd rj rk sa
  28 &rr_ms_ls     rd rj ms ls
  29 &ff           fd fj
  30 &fff          fd fj fk
  31 &ffff         fd fj fk fa
  32 &cff_fcond    cd fj fk fcond
  33 &fffc         fd fj fk ca
  34 &fr           fd rj
  35 &rf           rd fj
  36 &fcsrd_r      fcsrd rj
  37 &r_fcsrs      rd fcsrs
  38 &cf           cd fj
  39 &fc           fd cj
  40 &cr           cd rj
  41 &rc           rd cj
  42 &frr          fd rj rk
  43 &fr_i         fd rj imm
  44 &r_offs       rj offs
  45 &c_offs       cj offs
  46 &offs         offs
  47 &rr_offs      rj rd offs
  48 &r_csr        rd csr
  49 &rr_csr       rd rj csr
  50 &empty
  51 &i_rr         imm rj rk
  52
  53 #
  54 # Formats
  55 #
  56 @i15                       .... ........ ..... imm:15    &i
  57 @rr               .... ........ ..... ..... rj:5 rd:5    &rr
  58 @rr_jk            .... ........ ..... rk:5 rj:5 .....    &rr_jk
  59 @rrr               .... ........ ..... rk:5 rj:5 rd:5    &rrr
  60 @r_i20                          .... ... imm:s20 rd:5    &r_i
  61 @rr_ui5           .... ........ ..... imm:5 rj:5 rd:5    &rr_i
  62 @rr_ui6            .... ........ .... imm:6 rj:5 rd:5    &rr_i
  63 @rr_i12                 .... ...... imm:s12 rj:5 rd:5    &rr_i
  64 @rr_ui12                 .... ...... imm:12 rj:5 rd:5    &rr_i
  65 @rr_i14s2         .... ....  .............. rj:5 rd:5    &rr_i imm=%i14s2
  66 @rr_i16                     .... .. imm:s16 rj:5 rd:5    &rr_i
  67 @hint_r_i12           .... ...... imm:s12 rj:5 hint:5    &hint_r_i
  68 @rrr_sa2p1        .... ........ ... .. rk:5 rj:5 rd:5    &rrr_sa  sa=%sa2p1
  69 @rrr_sa2        .... ........ ... sa:2 rk:5 rj:5 rd:5    &rrr_sa
  70 @rrr_sa3         .... ........ .. sa:3 rk:5 rj:5 rd:5    &rrr_sa
  71 @rr_2bw            .... ....... ms:5 . ls:5 rj:5 rd:5    &rr_ms_ls
  72 @rr_2bd               .... ...... ms:6 ls:6 rj:5 rd:5    &rr_ms_ls
  73 @ff               .... ........ ..... ..... fj:5 fd:5    &ff
  74 @fff               .... ........ ..... fk:5 fj:5 fd:5    &fff
  75 @ffff               .... ........ fa:5 fk:5 fj:5 fd:5    &ffff
  76 @cff_fcond    .... ........ fcond:5 fk:5 fj:5 .. cd:3    &cff_fcond
  77 @fffc            .... ........ .. ca:3 fk:5 fj:5 fd:5    &fffc
  78 @fr               .... ........ ..... ..... rj:5 fd:5    &fr
  79 @rf               .... ........ ..... ..... fj:5 rd:5    &rf
  80 @fcsrd_r       .... ........ ..... ..... rj:5 fcsrd:5    &fcsrd_r
  81 @r_fcsrs       .... ........ ..... ..... fcsrs:5 rd:5    &r_fcsrs
  82 @cf            .... ........ ..... ..... fj:5 .. cd:3    &cf
  83 @fc            .... ........ ..... ..... .. cj:3 fd:5    &fc
  84 @cr            .... ........ ..... ..... rj:5 .. cd:3    &cr
  85 @rc            .... ........ ..... ..... .. cj:3 rd:5    &rc
  86 @frr               .... ........ ..... rk:5 rj:5 fd:5    &frr
  87 @fr_i12                 .... ...... imm:s12 rj:5 fd:5    &fr_i
  88 @r_offs21         .... .. ................ rj:5 .....    &r_offs      offs=%offs21
  89 @c_offs21      .... .. ................ .. cj:3 .....    &c_offs      offs=%offs21
  90 @offs26            .... .. ..........................    &offs        offs=%offs26
  91 @rr_offs16         .... .. ................ rj:5 rd:5    &rr_offs     offs=%offs16
  92 @r_csr                    .... .... csr:14 ..... rd:5    &r_csr
  93 @rr_csr                    .... .... csr:14 rj:5 rd:5    &rr_csr
  94 @empty          .... ........ ..... ..... ..... .....    &empty
  95 @i_rr             ...... ...... ..... rk:5 rj:5 imm:5    &i_rr
  96
  97 #
  98 # Fixed point arithmetic operation instruction
  99 #
 100 add_w           0000 00000001 00000 ..... ..... .....    @rrr
 101 add_d           0000 00000001 00001 ..... ..... .....    @rrr
 102 sub_w           0000 00000001 00010 ..... ..... .....    @rrr
 103 sub_d           0000 00000001 00011 ..... ..... .....    @rrr
 104 slt             0000 00000001 00100 ..... ..... .....    @rrr
 105 sltu            0000 00000001 00101 ..... ..... .....    @rrr
 106 slti            0000 001000 ............ ..... .....     @rr_i12
 107 sltui           0000 001001 ............ ..... .....     @rr_i12
 108 nor             0000 00000001 01000 ..... ..... .....    @rrr
 109 and             0000 00000001 01001 ..... ..... .....    @rrr
 110 or              0000 00000001 01010 ..... ..... .....    @rrr
 111 xor             0000 00000001 01011 ..... ..... .....    @rrr
 112 orn             0000 00000001 01100 ..... ..... .....    @rrr
 113 andn            0000 00000001 01101 ..... ..... .....    @rrr
 114 mul_w           0000 00000001 11000 ..... ..... .....    @rrr
 115 mulh_w          0000 00000001 11001 ..... ..... .....    @rrr
 116 mulh_wu         0000 00000001 11010 ..... ..... .....    @rrr
 117 mul_d           0000 00000001 11011 ..... ..... .....    @rrr
 118 mulh_d          0000 00000001 11100 ..... ..... .....    @rrr
 119 mulh_du         0000 00000001 11101 ..... ..... .....    @rrr
 120 mulw_d_w        0000 00000001 11110 ..... ..... .....    @rrr
 121 mulw_d_wu       0000 00000001 11111 ..... ..... .....    @rrr
 122 div_w           0000 00000010 00000 ..... ..... .....    @rrr
 123 mod_w           0000 00000010 00001 ..... ..... .....    @rrr
 124 div_wu          0000 00000010 00010 ..... ..... .....    @rrr
 125 mod_wu          0000 00000010 00011 ..... ..... .....    @rrr
 126 div_d           0000 00000010 00100 ..... ..... .....    @rrr
 127 mod_d           0000 00000010 00101 ..... ..... .....    @rrr
 128 div_du          0000 00000010 00110 ..... ..... .....    @rrr
 129 mod_du          0000 00000010 00111 ..... ..... .....    @rrr
 130 alsl_w          0000 00000000 010 .. ..... ..... .....   @rrr_sa2p1
 131 alsl_wu         0000 00000000 011 .. ..... ..... .....   @rrr_sa2p1
 132 alsl_d          0000 00000010 110 .. ..... ..... .....   @rrr_sa2p1
 133 lu12i_w         0001 010 .................... .....      @r_i20
 134 lu32i_d         0001 011 .................... .....      @r_i20
 135 lu52i_d         0000 001100 ............ ..... .....     @rr_i12
 136 pcaddi          0001 100 .................... .....      @r_i20
 137 pcalau12i       0001 101 .................... .....      @r_i20
 138 pcaddu12i       0001 110 .................... .....      @r_i20
 139 pcaddu18i       0001 111 .................... .....      @r_i20
 140 addi_w          0000 001010 ............ ..... .....     @rr_i12
 141 addi_d          0000 001011 ............ ..... .....     @rr_i12
 142 addu16i_d       0001 00 ................ ..... .....     @rr_i16
 143 andi            0000 001101 ............ ..... .....     @rr_ui12
 144 ori             0000 001110 ............ ..... .....     @rr_ui12
 145 xori            0000 001111 ............ ..... .....     @rr_ui12
 146
 147 #
 148 # Fixed point shift operation instruction
 149 #
 150 sll_w           0000 00000001 01110 ..... ..... .....    @rrr
 151 srl_w           0000 00000001 01111 ..... ..... .....    @rrr
 152 sra_w           0000 00000001 10000 ..... ..... .....    @rrr
 153 sll_d           0000 00000001 10001 ..... ..... .....    @rrr
 154 srl_d           0000 00000001 10010 ..... ..... .....    @rrr
 155 sra_d           0000 00000001 10011 ..... ..... .....    @rrr
 156 rotr_w          0000 00000001 10110 ..... ..... .....    @rrr
 157 rotr_d          0000 00000001 10111 ..... ..... .....    @rrr
 158 slli_w          0000 00000100 00001 ..... ..... .....    @rr_ui5
 159 slli_d          0000 00000100 0001 ...... ..... .....    @rr_ui6
 160 srli_w          0000 00000100 01001 ..... ..... .....    @rr_ui5
 161 srli_d          0000 00000100 0101 ...... ..... .....    @rr_ui6
 162 srai_w          0000 00000100 10001 ..... ..... .....    @rr_ui5
 163 srai_d          0000 00000100 1001 ...... ..... .....    @rr_ui6
 164 rotri_w         0000 00000100 11001 ..... ..... .....    @rr_ui5
 165 rotri_d         0000 00000100 1101 ...... ..... .....    @rr_ui6
 166
 167 #
 168 # Fixed point bit operation instruction
 169 #
 170 ext_w_h         0000 00000000 00000 10110 ..... .....    @rr
 171 ext_w_b         0000 00000000 00000 10111 ..... .....    @rr
 172 clo_w           0000 00000000 00000 00100 ..... .....    @rr
 173 clz_w           0000 00000000 00000 00101 ..... .....    @rr
 174 cto_w           0000 00000000 00000 00110 ..... .....    @rr
 175 ctz_w           0000 00000000 00000 00111 ..... .....    @rr
 176 clo_d           0000 00000000 00000 01000 ..... .....    @rr
 177 clz_d           0000 00000000 00000 01001 ..... .....    @rr
 178 cto_d           0000 00000000 00000 01010 ..... .....    @rr
 179 ctz_d           0000 00000000 00000 01011 ..... .....    @rr
 180 revb_2h         0000 00000000 00000 01100 ..... .....    @rr
 181 revb_4h         0000 00000000 00000 01101 ..... .....    @rr
 182 revb_2w         0000 00000000 00000 01110 ..... .....    @rr
 183 revb_d          0000 00000000 00000 01111 ..... .....    @rr
 184 revh_2w         0000 00000000 00000 10000 ..... .....    @rr
 185 revh_d          0000 00000000 00000 10001 ..... .....    @rr
 186 bitrev_4b       0000 00000000 00000 10010 ..... .....    @rr
 187 bitrev_8b       0000 00000000 00000 10011 ..... .....    @rr
 188 bitrev_w        0000 00000000 00000 10100 ..... .....    @rr
 189 bitrev_d        0000 00000000 00000 10101 ..... .....    @rr
 190 bytepick_w      0000 00000000 100 .. ..... ..... .....   @rrr_sa2
 191 bytepick_d      0000 00000000 11 ... ..... ..... .....   @rrr_sa3
 192 maskeqz         0000 00000001 00110 ..... ..... .....    @rrr
 193 masknez         0000 00000001 00111 ..... ..... .....    @rrr
 194 bstrins_w       0000 0000011 ..... 0 ..... ..... .....   @rr_2bw
 195 bstrpick_w      0000 0000011 ..... 1 ..... ..... .....   @rr_2bw
 196 bstrins_d       0000 000010 ...... ...... ..... .....    @rr_2bd
 197 bstrpick_d      0000 000011 ...... ...... ..... .....    @rr_2bd
 198
 199 #
 200 # Fixed point load/store instruction
 201 #
 202 ld_b            0010 100000 ............ ..... .....     @rr_i12
 203 ld_h            0010 100001 ............ ..... .....     @rr_i12
 204 ld_w            0010 100010 ............ ..... .....     @rr_i12
 205 ld_d            0010 100011 ............ ..... .....     @rr_i12
 206 st_b            0010 100100 ............ ..... .....     @rr_i12
 207 st_h            0010 100101 ............ ..... .....     @rr_i12
 208 st_w            0010 100110 ............ ..... .....     @rr_i12
 209 st_d            0010 100111 ............ ..... .....     @rr_i12
 210 ld_bu           0010 101000 ............ ..... .....     @rr_i12
 211 ld_hu           0010 101001 ............ ..... .....     @rr_i12
 212 ld_wu           0010 101010 ............ ..... .....     @rr_i12
 213 ldx_b           0011 10000000 00000 ..... ..... .....    @rrr
 214 ldx_h           0011 10000000 01000 ..... ..... .....    @rrr
 215 ldx_w           0011 10000000 10000 ..... ..... .....    @rrr
 216 ldx_d           0011 10000000 11000 ..... ..... .....    @rrr
 217 stx_b           0011 10000001 00000 ..... ..... .....    @rrr
 218 stx_h           0011 10000001 01000 ..... ..... .....    @rrr
 219 stx_w           0011 10000001 10000 ..... ..... .....    @rrr
 220 stx_d           0011 10000001 11000 ..... ..... .....    @rrr
 221 ldx_bu          0011 10000010 00000 ..... ..... .....    @rrr
 222 ldx_hu          0011 10000010 01000 ..... ..... .....    @rrr
 223 ldx_wu          0011 10000010 10000 ..... ..... .....    @rrr
 224 preld           0010 101011 ............ ..... .....     @hint_r_i12
 225 dbar            0011 10000111 00100 ...............      @i15
 226 ibar            0011 10000111 00101 ...............      @i15
 227 ldptr_w         0010 0100 .............. ..... .....     @rr_i14s2
 228 stptr_w         0010 0101 .............. ..... .....     @rr_i14s2
 229 ldptr_d         0010 0110 .............. ..... .....     @rr_i14s2
 230 stptr_d         0010 0111 .............. ..... .....     @rr_i14s2
 231 ldgt_b          0011 10000111 10000 ..... ..... .....    @rrr
 232 ldgt_h          0011 10000111 10001 ..... ..... .....    @rrr
 233 ldgt_w          0011 10000111 10010 ..... ..... .....    @rrr
 234 ldgt_d          0011 10000111 10011 ..... ..... .....    @rrr
 235 ldle_b          0011 10000111 10100 ..... ..... .....    @rrr
 236 ldle_h          0011 10000111 10101 ..... ..... .....    @rrr
 237 ldle_w          0011 10000111 10110 ..... ..... .....    @rrr
 238 ldle_d          0011 10000111 10111 ..... ..... .....    @rrr
 239 stgt_b          0011 10000111 11000 ..... ..... .....    @rrr
 240 stgt_h          0011 10000111 11001 ..... ..... .....    @rrr
 241 stgt_w          0011 10000111 11010 ..... ..... .....    @rrr
 242 stgt_d          0011 10000111 11011 ..... ..... .....    @rrr
 243 stle_b          0011 10000111 11100 ..... ..... .....    @rrr
 244 stle_h          0011 10000111 11101 ..... ..... .....    @rrr
 245 stle_w          0011 10000111 11110 ..... ..... .....    @rrr
 246 stle_d          0011 10000111 11111 ..... ..... .....    @rrr
 247
 248 #
 249 # Fixed point atomic instruction
 250 #
 251 ll_w            0010 0000 .............. ..... .....     @rr_i14s2
 252 sc_w            0010 0001 .............. ..... .....     @rr_i14s2
 253 ll_d            0010 0010 .............. ..... .....     @rr_i14s2
 254 sc_d            0010 0011 .............. ..... .....     @rr_i14s2
 255 amswap_w        0011 10000110 00000 ..... ..... .....    @rrr
 256 amswap_d        0011 10000110 00001 ..... ..... .....    @rrr
 257 amadd_w         0011 10000110 00010 ..... ..... .....    @rrr
 258 amadd_d         0011 10000110 00011 ..... ..... .....    @rrr
 259 amand_w         0011 10000110 00100 ..... ..... .....    @rrr
 260 amand_d         0011 10000110 00101 ..... ..... .....    @rrr
 261 amor_w          0011 10000110 00110 ..... ..... .....    @rrr
 262 amor_d          0011 10000110 00111 ..... ..... .....    @rrr
 263 amxor_w         0011 10000110 01000 ..... ..... .....    @rrr
 264 amxor_d         0011 10000110 01001 ..... ..... .....    @rrr
 265 ammax_w         0011 10000110 01010 ..... ..... .....    @rrr
 266 ammax_d         0011 10000110 01011 ..... ..... .....    @rrr
 267 ammin_w         0011 10000110 01100 ..... ..... .....    @rrr
 268 ammin_d         0011 10000110 01101 ..... ..... .....    @rrr
 269 ammax_wu        0011 10000110 01110 ..... ..... .....    @rrr
 270 ammax_du        0011 10000110 01111 ..... ..... .....    @rrr
 271 ammin_wu        0011 10000110 10000 ..... ..... .....    @rrr
 272 ammin_du        0011 10000110 10001 ..... ..... .....    @rrr
 273 amswap_db_w     0011 10000110 10010 ..... ..... .....    @rrr
 274 amswap_db_d     0011 10000110 10011 ..... ..... .....    @rrr
 275 amadd_db_w      0011 10000110 10100 ..... ..... .....    @rrr
 276 amadd_db_d      0011 10000110 10101 ..... ..... .....    @rrr
 277 amand_db_w      0011 10000110 10110 ..... ..... .....    @rrr
 278 amand_db_d      0011 10000110 10111 ..... ..... .....    @rrr
 279 amor_db_w       0011 10000110 11000 ..... ..... .....    @rrr
 280 amor_db_d       0011 10000110 11001 ..... ..... .....    @rrr
 281 amxor_db_w      0011 10000110 11010 ..... ..... .....    @rrr
 282 amxor_db_d      0011 10000110 11011 ..... ..... .....    @rrr
 283 ammax_db_w      0011 10000110 11100 ..... ..... .....    @rrr
 284 ammax_db_d      0011 10000110 11101 ..... ..... .....    @rrr
 285 ammin_db_w      0011 10000110 11110 ..... ..... .....    @rrr
 286 ammin_db_d      0011 10000110 11111 ..... ..... .....    @rrr
 287 ammax_db_wu     0011 10000111 00000 ..... ..... .....    @rrr
 288 ammax_db_du     0011 10000111 00001 ..... ..... .....    @rrr
 289 ammin_db_wu     0011 10000111 00010 ..... ..... .....    @rrr
 290 ammin_db_du     0011 10000111 00011 ..... ..... .....    @rrr
 291
 292 #
 293 # Fixed point extra instruction
 294 #
 295 crc_w_b_w       0000 00000010 01000 ..... ..... .....    @rrr
 296 crc_w_h_w       0000 00000010 01001 ..... ..... .....    @rrr
 297 crc_w_w_w       0000 00000010 01010 ..... ..... .....    @rrr
 298 crc_w_d_w       0000 00000010 01011 ..... ..... .....    @rrr
 299 crcc_w_b_w      0000 00000010 01100 ..... ..... .....    @rrr
 300 crcc_w_h_w      0000 00000010 01101 ..... ..... .....    @rrr
 301 crcc_w_w_w      0000 00000010 01110 ..... ..... .....    @rrr
 302 crcc_w_d_w      0000 00000010 01111 ..... ..... .....    @rrr
 303 break           0000 00000010 10100 ...............      @i15
 304 syscall         0000 00000010 10110 ...............      @i15
 305 asrtle_d        0000 00000000 00010 ..... ..... 00000    @rr_jk
 306 asrtgt_d        0000 00000000 00011 ..... ..... 00000    @rr_jk
 307 cpucfg          0000 00000000 00000 11011 ..... .....    @rr
 308
 309 #
 310 # Floating point arithmetic operation instruction
 311 #
 312 fadd_s          0000 00010000 00001 ..... ..... .....    @fff
 313 fadd_d          0000 00010000 00010 ..... ..... .....    @fff
 314 fsub_s          0000 00010000 00101 ..... ..... .....    @fff
 315 fsub_d          0000 00010000 00110 ..... ..... .....    @fff
 316 fmul_s          0000 00010000 01001 ..... ..... .....    @fff
 317 fmul_d          0000 00010000 01010 ..... ..... .....    @fff
 318 fdiv_s          0000 00010000 01101 ..... ..... .....    @fff
 319 fdiv_d          0000 00010000 01110 ..... ..... .....    @fff
 320 fmadd_s         0000 10000001 ..... ..... ..... .....    @ffff
 321 fmadd_d         0000 10000010 ..... ..... ..... .....    @ffff
 322 fmsub_s         0000 10000101 ..... ..... ..... .....    @ffff
 323 fmsub_d         0000 10000110 ..... ..... ..... .....    @ffff
 324 fnmadd_s        0000 10001001 ..... ..... ..... .....    @ffff
 325 fnmadd_d        0000 10001010 ..... ..... ..... .....    @ffff
 326 fnmsub_s        0000 10001101 ..... ..... ..... .....    @ffff
 327 fnmsub_d        0000 10001110 ..... ..... ..... .....    @ffff
 328 fmax_s          0000 00010000 10001 ..... ..... .....    @fff
 329 fmax_d          0000 00010000 10010 ..... ..... .....    @fff
 330 fmin_s          0000 00010000 10101 ..... ..... .....    @fff
 331 fmin_d          0000 00010000 10110 ..... ..... .....    @fff
 332 fmaxa_s         0000 00010000 11001 ..... ..... .....    @fff
 333 fmaxa_d         0000 00010000 11010 ..... ..... .....    @fff
 334 fmina_s         0000 00010000 11101 ..... ..... .....    @fff
 335 fmina_d         0000 00010000 11110 ..... ..... .....    @fff
 336 fabs_s          0000 00010001 01000 00001 ..... .....    @ff
 337 fabs_d          0000 00010001 01000 00010 ..... .....    @ff
 338 fneg_s          0000 00010001 01000 00101 ..... .....    @ff
 339 fneg_d          0000 00010001 01000 00110 ..... .....    @ff
 340 fsqrt_s         0000 00010001 01000 10001 ..... .....    @ff
 341 fsqrt_d         0000 00010001 01000 10010 ..... .....    @ff
 342 frecip_s        0000 00010001 01000 10101 ..... .....    @ff
 343 frecip_d        0000 00010001 01000 10110 ..... .....    @ff
 344 frsqrt_s        0000 00010001 01000 11001 ..... .....    @ff
 345 frsqrt_d        0000 00010001 01000 11010 ..... .....    @ff
 346 fscaleb_s       0000 00010001 00001 ..... ..... .....    @fff
 347 fscaleb_d       0000 00010001 00010 ..... ..... .....    @fff
 348 flogb_s         0000 00010001 01000 01001 ..... .....    @ff
 349 flogb_d         0000 00010001 01000 01010 ..... .....    @ff
 350 fcopysign_s     0000 00010001 00101 ..... ..... .....    @fff
 351 fcopysign_d     0000 00010001 00110 ..... ..... .....    @fff
 352 fclass_s        0000 00010001 01000 01101 ..... .....    @ff
 353 fclass_d        0000 00010001 01000 01110 ..... .....    @ff
 354
 355 #
 356 # Floating point compare instruction
 357 #
 358 fcmp_cond_s     0000 11000001 ..... ..... ..... 00 ...   @cff_fcond
 359 fcmp_cond_d     0000 11000010 ..... ..... ..... 00 ...   @cff_fcond
 360
 361 #
 362 # Floating point conversion instruction
 363 #
 364 fcvt_s_d        0000 00010001 10010 00110 ..... .....    @ff
 365 fcvt_d_s        0000 00010001 10010 01001 ..... .....    @ff
 366 ftintrm_w_s     0000 00010001 10100 00001 ..... .....    @ff
 367 ftintrm_w_d     0000 00010001 10100 00010 ..... .....    @ff
 368 ftintrm_l_s     0000 00010001 10100 01001 ..... .....    @ff
 369 ftintrm_l_d     0000 00010001 10100 01010 ..... .....    @ff
 370 ftintrp_w_s     0000 00010001 10100 10001 ..... .....    @ff
 371 ftintrp_w_d     0000 00010001 10100 10010 ..... .....    @ff
 372 ftintrp_l_s     0000 00010001 10100 11001 ..... .....    @ff
 373 ftintrp_l_d     0000 00010001 10100 11010 ..... .....    @ff
 374 ftintrz_w_s     0000 00010001 10101 00001 ..... .....    @ff
 375 ftintrz_w_d     0000 00010001 10101 00010 ..... .....    @ff
 376 ftintrz_l_s     0000 00010001 10101 01001 ..... .....    @ff
 377 ftintrz_l_d     0000 00010001 10101 01010 ..... .....    @ff
 378 ftintrne_w_s    0000 00010001 10101 10001 ..... .....    @ff
 379 ftintrne_w_d    0000 00010001 10101 10010 ..... .....    @ff
 380 ftintrne_l_s    0000 00010001 10101 11001 ..... .....    @ff
 381 ftintrne_l_d    0000 00010001 10101 11010 ..... .....    @ff
 382 ftint_w_s       0000 00010001 10110 00001 ..... .....    @ff
 383 ftint_w_d       0000 00010001 10110 00010 ..... .....    @ff
 384 ftint_l_s       0000 00010001 10110 01001 ..... .....    @ff
 385 ftint_l_d       0000 00010001 10110 01010 ..... .....    @ff
 386 ffint_s_w       0000 00010001 11010 00100 ..... .....    @ff
 387 ffint_s_l       0000 00010001 11010 00110 ..... .....    @ff
 388 ffint_d_w       0000 00010001 11010 01000 ..... .....    @ff
 389 ffint_d_l       0000 00010001 11010 01010 ..... .....    @ff
 390 frint_s         0000 00010001 11100 10001 ..... .....    @ff
 391 frint_d         0000 00010001 11100 10010 ..... .....    @ff
 392
 393 #
 394 # Floating point move instruction
 395 #
 396 fmov_s          0000 00010001 01001 00101 ..... .....    @ff
 397 fmov_d          0000 00010001 01001 00110 ..... .....    @ff
 398 fsel            0000 11010000 00 ... ..... ..... .....   @fffc
 399 movgr2fr_w      0000 00010001 01001 01001 ..... .....    @fr
 400 movgr2fr_d      0000 00010001 01001 01010 ..... .....    @fr
 401 movgr2frh_w     0000 00010001 01001 01011 ..... .....    @fr
 402 movfr2gr_s      0000 00010001 01001 01101 ..... .....    @rf
 403 movfr2gr_d      0000 00010001 01001 01110 ..... .....    @rf
 404 movfrh2gr_s     0000 00010001 01001 01111 ..... .....    @rf
 405 movgr2fcsr      0000 00010001 01001 10000 ..... .....    @fcsrd_r
 406 movfcsr2gr      0000 00010001 01001 10010 ..... .....    @r_fcsrs
 407 movfr2cf        0000 00010001 01001 10100 ..... 00 ...   @cf
 408 movcf2fr        0000 00010001 01001 10101 00 ... .....   @fc
 409 movgr2cf        0000 00010001 01001 10110 ..... 00 ...   @cr
 410 movcf2gr        0000 00010001 01001 10111 00 ... .....   @rc
 411
 412 #
 413 # Floating point load/store instruction
 414 #
 415 fld_s           0010 101100 ............ ..... .....     @fr_i12
 416 fst_s           0010 101101 ............ ..... .....     @fr_i12
 417 fld_d           0010 101110 ............ ..... .....     @fr_i12
 418 fst_d           0010 101111 ............ ..... .....     @fr_i12
 419 fldx_s          0011 10000011 00000 ..... ..... .....    @frr
 420 fldx_d          0011 10000011 01000 ..... ..... .....    @frr
 421 fstx_s          0011 10000011 10000 ..... ..... .....    @frr
 422 fstx_d          0011 10000011 11000 ..... ..... .....    @frr
 423 fldgt_s         0011 10000111 01000 ..... ..... .....    @frr
 424 fldgt_d         0011 10000111 01001 ..... ..... .....    @frr
 425 fldle_s         0011 10000111 01010 ..... ..... .....    @frr
 426 fldle_d         0011 10000111 01011 ..... ..... .....    @frr
 427 fstgt_s         0011 10000111 01100 ..... ..... .....    @frr
 428 fstgt_d         0011 10000111 01101 ..... ..... .....    @frr
 429 fstle_s         0011 10000111 01110 ..... ..... .....    @frr
 430 fstle_d         0011 10000111 01111 ..... ..... .....    @frr
 431
 432 #
 433 # Branch instructions
 434 #
 435 beqz            0100 00 ................ ..... .....     @r_offs21
 436 bnez            0100 01 ................ ..... .....     @r_offs21
 437 bceqz           0100 10 ................ 00 ... .....    @c_offs21
 438 bcnez           0100 10 ................ 01 ... .....    @c_offs21
 439 jirl            0100 11 ................ ..... .....     @rr_offs16
 440 b               0101 00 ..........................       @offs26
 441 bl              0101 01 ..........................       @offs26
 442 beq             0101 10 ................ ..... .....     @rr_offs16
 443 bne             0101 11 ................ ..... .....     @rr_offs16
 444 blt             0110 00 ................ ..... .....     @rr_offs16
 445 bge             0110 01 ................ ..... .....     @rr_offs16
 446 bltu            0110 10 ................ ..... .....     @rr_offs16
 447 bgeu            0110 11 ................ ..... .....     @rr_offs16
 448
 449 #
 450 # Core instructions
 451 #
 452 {
 453   csrrd             0000 0100 .............. 00000 .....     @r_csr
 454   csrwr             0000 0100 .............. 00001 .....     @r_csr
 455   csrxchg           0000 0100 .............. ..... .....     @rr_csr
 456 }
 457
 458 iocsrrd_b        0000 01100100 10000 00000 ..... .....    @rr
 459 iocsrrd_h        0000 01100100 10000 00001 ..... .....    @rr
 460 iocsrrd_w        0000 01100100 10000 00010 ..... .....    @rr
 461 iocsrrd_d        0000 01100100 10000 00011 ..... .....    @rr
 462 iocsrwr_b        0000 01100100 10000 00100 ..... .....    @rr
 463 iocsrwr_h        0000 01100100 10000 00101 ..... .....    @rr
 464 iocsrwr_w        0000 01100100 10000 00110 ..... .....    @rr
 465 iocsrwr_d        0000 01100100 10000 00111 ..... .....    @rr
 466 tlbsrch          0000 01100100 10000 01010 00000 00000    @empty
 467 tlbrd            0000 01100100 10000 01011 00000 00000    @empty
 468 tlbwr            0000 01100100 10000 01100 00000 00000    @empty
 469 tlbfill          0000 01100100 10000 01101 00000 00000    @empty
 470 tlbclr           0000 01100100 10000 01000 00000 00000    @empty
 471 tlbflush         0000 01100100 10000 01001 00000 00000    @empty
 472 invtlb           0000 01100100 10011 ..... ..... .....    @i_rr