hw/pci.c

   1 /*
   2  * QEMU PCI bus manager
   3  *
   4  * Copyright (c) 2004 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24 #include "hw.h"
  25 #include "pci.h"
  26 #include "pci_bridge.h"
  27 #include "pci_internals.h"
  28 #include "monitor.h"
  29 #include "net.h"
  30 #include "sysemu.h"
  31 #include "loader.h"
  32 #include "range.h"
  33 #include "qmp-commands.h"
  34 #include "msi.h"
  35 #include "msix.h"
  36
  37 //#define DEBUG_PCI
  38 #ifdef DEBUG_PCI
  39 # define PCI_DPRINTF(format, ...)       printf(format, ## __VA_ARGS__)
  40 #else
  41 # define PCI_DPRINTF(format, ...)       do { } while (0)
  42 #endif
  43
  44 static void pcibus_dev_print(Monitor *mon, DeviceState *dev, int indent);
  45 static char *pcibus_get_dev_path(DeviceState *dev);
  46 static char *pcibus_get_fw_dev_path(DeviceState *dev);
  47 static int pcibus_reset(BusState *qbus);
  48
  49 struct BusInfo pci_bus_info = {
  50     .name       = "PCI",
  51     .size       = sizeof(PCIBus),
  52     .print_dev  = pcibus_dev_print,
  53     .get_dev_path = pcibus_get_dev_path,
  54     .get_fw_dev_path = pcibus_get_fw_dev_path,
  55     .reset      = pcibus_reset,
  56     .props      = (Property[]) {
  57         DEFINE_PROP_PCI_DEVFN("addr", PCIDevice, devfn, -1),
  58         DEFINE_PROP_STRING("romfile", PCIDevice, romfile),
  59         DEFINE_PROP_UINT32("rombar",  PCIDevice, rom_bar, 1),
  60         DEFINE_PROP_BIT("multifunction", PCIDevice, cap_present,
  61                         QEMU_PCI_CAP_MULTIFUNCTION_BITNR, false),
  62         DEFINE_PROP_BIT("command_serr_enable", PCIDevice, cap_present,
  63                         QEMU_PCI_CAP_SERR_BITNR, true),
  64         DEFINE_PROP_END_OF_LIST()
  65     }
  66 };
  67
  68 static PCIBus *pci_find_bus_nr(PCIBus *bus, int bus_num);
  69 static void pci_update_mappings(PCIDevice *d);
  70 static void pci_set_irq(void *opaque, int irq_num, int level);
  71 static int pci_add_option_rom(PCIDevice *pdev, bool is_default_rom);
  72 static void pci_del_option_rom(PCIDevice *pdev);
  73
  74 static uint16_t pci_default_sub_vendor_id = PCI_SUBVENDOR_ID_REDHAT_QUMRANET;
  75 static uint16_t pci_default_sub_device_id = PCI_SUBDEVICE_ID_QEMU;
  76
  77 struct PCIHostBus {
  78     int domain;
  79     struct PCIBus *bus;
  80     QLIST_ENTRY(PCIHostBus) next;
  81 };
  82 static QLIST_HEAD(, PCIHostBus) host_buses;
  83
  84 static const VMStateDescription vmstate_pcibus = {
  85     .name = "PCIBUS",
  86     .version_id = 1,
  87     .minimum_version_id = 1,
  88     .minimum_version_id_old = 1,
  89     .fields      = (VMStateField []) {
  90         VMSTATE_INT32_EQUAL(nirq, PCIBus),
  91         VMSTATE_VARRAY_INT32(irq_count, PCIBus, nirq, 0, vmstate_info_int32, int32_t),
  92         VMSTATE_END_OF_LIST()
  93     }
  94 };
  95 static int pci_bar(PCIDevice *d, int reg)
  96 {
  97     uint8_t type;
  98
  99     if (reg != PCI_ROM_SLOT)
 100         return PCI_BASE_ADDRESS_0 + reg * 4;
 101
 102     type = d->config[PCI_HEADER_TYPE] & ~PCI_HEADER_TYPE_MULTI_FUNCTION;
 103     return type == PCI_HEADER_TYPE_BRIDGE ? PCI_ROM_ADDRESS1 : PCI_ROM_ADDRESS;
 104 }
 105
 106 static inline int pci_irq_state(PCIDevice *d, int irq_num)
 107 {
 108         return (d->irq_state >> irq_num) & 0x1;
 109 }
 110
 111 static inline void pci_set_irq_state(PCIDevice *d, int irq_num, int level)
 112 {
 113         d->irq_state &= ~(0x1 << irq_num);
 114         d->irq_state |= level << irq_num;
 115 }
 116
 117 static void pci_change_irq_level(PCIDevice *pci_dev, int irq_num, int change)
 118 {
 119     PCIBus *bus;
 120     for (;;) {
 121         bus = pci_dev->bus;
 122         irq_num = bus->map_irq(pci_dev, irq_num);
 123         if (bus->set_irq)
 124             break;
 125         pci_dev = bus->parent_dev;
 126     }
 127     bus->irq_count[irq_num] += change;
 128     bus->set_irq(bus->irq_opaque, irq_num, bus->irq_count[irq_num] != 0);
 129 }
 130
 131 int pci_bus_get_irq_level(PCIBus *bus, int irq_num)
 132 {
 133     assert(irq_num >= 0);
 134     assert(irq_num < bus->nirq);
 135     return !!bus->irq_count[irq_num];
 136 }
 137
 138 /* Update interrupt status bit in config space on interrupt
 139  * state change. */
 140 static void pci_update_irq_status(PCIDevice *dev)
 141 {
 142     if (dev->irq_state) {
 143         dev->config[PCI_STATUS] |= PCI_STATUS_INTERRUPT;
 144     } else {
 145         dev->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
 146     }
 147 }
 148
 149 void pci_device_deassert_intx(PCIDevice *dev)
 150 {
 151     int i;
 152     for (i = 0; i < PCI_NUM_PINS; ++i) {
 153         qemu_set_irq(dev->irq[i], 0);
 154     }
 155 }
 156
 157 /*
 158  * This function is called on #RST and FLR.
 159  * FLR if PCI_EXP_DEVCTL_BCR_FLR is set
 160  */
 161 void pci_device_reset(PCIDevice *dev)
 162 {
 163     int r;
 164
 165     qdev_reset_all(&dev->qdev);
 166
 167     dev->irq_state = 0;
 168     pci_update_irq_status(dev);
 169     pci_device_deassert_intx(dev);
 170     /* Clear all writable bits */
 171     pci_word_test_and_clear_mask(dev->config + PCI_COMMAND,
 172                                  pci_get_word(dev->wmask + PCI_COMMAND) |
 173                                  pci_get_word(dev->w1cmask + PCI_COMMAND));
 174     pci_word_test_and_clear_mask(dev->config + PCI_STATUS,
 175                                  pci_get_word(dev->wmask + PCI_STATUS) |
 176                                  pci_get_word(dev->w1cmask + PCI_STATUS));
 177     dev->config[PCI_CACHE_LINE_SIZE] = 0x0;
 178     dev->config[PCI_INTERRUPT_LINE] = 0x0;
 179     for (r = 0; r < PCI_NUM_REGIONS; ++r) {
 180         PCIIORegion *region = &dev->io_regions[r];
 181         if (!region->size) {
 182             continue;
 183         }
 184
 185         if (!(region->type & PCI_BASE_ADDRESS_SPACE_IO) &&
 186             region->type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 187             pci_set_quad(dev->config + pci_bar(dev, r), region->type);
 188         } else {
 189             pci_set_long(dev->config + pci_bar(dev, r), region->type);
 190         }
 191     }
 192     pci_update_mappings(dev);
 193
 194     msi_reset(dev);
 195     msix_reset(dev);
 196 }
 197
 198 /*
 199  * Trigger pci bus reset under a given bus.
 200  * To be called on RST# assert.
 201  */
 202 void pci_bus_reset(PCIBus *bus)
 203 {
 204     int i;
 205
 206     for (i = 0; i < bus->nirq; i++) {
 207         bus->irq_count[i] = 0;
 208     }
 209     for (i = 0; i < ARRAY_SIZE(bus->devices); ++i) {
 210         if (bus->devices[i]) {
 211             pci_device_reset(bus->devices[i]);
 212         }
 213     }
 214 }
 215
 216 static int pcibus_reset(BusState *qbus)
 217 {
 218     pci_bus_reset(DO_UPCAST(PCIBus, qbus, qbus));
 219
 220     /* topology traverse is done by pci_bus_reset().
 221        Tell qbus/qdev walker not to traverse the tree */
 222     return 1;
 223 }
 224
 225 static void pci_host_bus_register(int domain, PCIBus *bus)
 226 {
 227     struct PCIHostBus *host;
 228     host = g_malloc0(sizeof(*host));
 229     host->domain = domain;
 230     host->bus = bus;
 231     QLIST_INSERT_HEAD(&host_buses, host, next);
 232 }
 233
 234 PCIBus *pci_find_root_bus(int domain)
 235 {
 236     struct PCIHostBus *host;
 237
 238     QLIST_FOREACH(host, &host_buses, next) {
 239         if (host->domain == domain) {
 240             return host->bus;
 241         }
 242     }
 243
 244     return NULL;
 245 }
 246
 247 int pci_find_domain(const PCIBus *bus)
 248 {
 249     PCIDevice *d;
 250     struct PCIHostBus *host;
 251
 252     /* obtain root bus */
 253     while ((d = bus->parent_dev) != NULL) {
 254         bus = d->bus;
 255     }
 256
 257     QLIST_FOREACH(host, &host_buses, next) {
 258         if (host->bus == bus) {
 259             return host->domain;
 260         }
 261     }
 262
 263     abort();    /* should not be reached */
 264     return -1;
 265 }
 266
 267 void pci_bus_new_inplace(PCIBus *bus, DeviceState *parent,
 268                          const char *name,
 269                          MemoryRegion *address_space_mem,
 270                          MemoryRegion *address_space_io,
 271                          uint8_t devfn_min)
 272 {
 273     qbus_create_inplace(&bus->qbus, &pci_bus_info, parent, name);
 274     assert(PCI_FUNC(devfn_min) == 0);
 275     bus->devfn_min = devfn_min;
 276     bus->address_space_mem = address_space_mem;
 277     bus->address_space_io = address_space_io;
 278
 279     /* host bridge */
 280     QLIST_INIT(&bus->child);
 281     pci_host_bus_register(0, bus); /* for now only pci domain 0 is supported */
 282
 283     vmstate_register(NULL, -1, &vmstate_pcibus, bus);
 284 }
 285
 286 PCIBus *pci_bus_new(DeviceState *parent, const char *name,
 287                     MemoryRegion *address_space_mem,
 288                     MemoryRegion *address_space_io,
 289                     uint8_t devfn_min)
 290 {
 291     PCIBus *bus;
 292
 293     bus = g_malloc0(sizeof(*bus));
 294     bus->qbus.qdev_allocated = 1;
 295     pci_bus_new_inplace(bus, parent, name, address_space_mem,
 296                         address_space_io, devfn_min);
 297     return bus;
 298 }
 299
 300 void pci_bus_irqs(PCIBus *bus, pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
 301                   void *irq_opaque, int nirq)
 302 {
 303     bus->set_irq = set_irq;
 304     bus->map_irq = map_irq;
 305     bus->irq_opaque = irq_opaque;
 306     bus->nirq = nirq;
 307     bus->irq_count = g_malloc0(nirq * sizeof(bus->irq_count[0]));
 308 }
 309
 310 void pci_bus_hotplug(PCIBus *bus, pci_hotplug_fn hotplug, DeviceState *qdev)
 311 {
 312     bus->qbus.allow_hotplug = 1;
 313     bus->hotplug = hotplug;
 314     bus->hotplug_qdev = qdev;
 315 }
 316
 317 PCIBus *pci_register_bus(DeviceState *parent, const char *name,
 318                          pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
 319                          void *irq_opaque,
 320                          MemoryRegion *address_space_mem,
 321                          MemoryRegion *address_space_io,
 322                          uint8_t devfn_min, int nirq)
 323 {
 324     PCIBus *bus;
 325
 326     bus = pci_bus_new(parent, name, address_space_mem,
 327                       address_space_io, devfn_min);
 328     pci_bus_irqs(bus, set_irq, map_irq, irq_opaque, nirq);
 329     return bus;
 330 }
 331
 332 int pci_bus_num(PCIBus *s)
 333 {
 334     if (!s->parent_dev)
 335         return 0;       /* pci host bridge */
 336     return s->parent_dev->config[PCI_SECONDARY_BUS];
 337 }
 338
 339 static int get_pci_config_device(QEMUFile *f, void *pv, size_t size)
 340 {
 341     PCIDevice *s = container_of(pv, PCIDevice, config);
 342     uint8_t *config;
 343     int i;
 344
 345     assert(size == pci_config_size(s));
 346     config = g_malloc(size);
 347
 348     qemu_get_buffer(f, config, size);
 349     for (i = 0; i < size; ++i) {
 350         if ((config[i] ^ s->config[i]) &
 351             s->cmask[i] & ~s->wmask[i] & ~s->w1cmask[i]) {
 352             g_free(config);
 353             return -EINVAL;
 354         }
 355     }
 356     memcpy(s->config, config, size);
 357
 358     pci_update_mappings(s);
 359
 360     g_free(config);
 361     return 0;
 362 }
 363
 364 /* just put buffer */
 365 static void put_pci_config_device(QEMUFile *f, void *pv, size_t size)
 366 {
 367     const uint8_t **v = pv;
 368     assert(size == pci_config_size(container_of(pv, PCIDevice, config)));
 369     qemu_put_buffer(f, *v, size);
 370 }
 371
 372 static VMStateInfo vmstate_info_pci_config = {
 373     .name = "pci config",
 374     .get  = get_pci_config_device,
 375     .put  = put_pci_config_device,
 376 };
 377
 378 static int get_pci_irq_state(QEMUFile *f, void *pv, size_t size)
 379 {
 380     PCIDevice *s = container_of(pv, PCIDevice, irq_state);
 381     uint32_t irq_state[PCI_NUM_PINS];
 382     int i;
 383     for (i = 0; i < PCI_NUM_PINS; ++i) {
 384         irq_state[i] = qemu_get_be32(f);
 385         if (irq_state[i] != 0x1 && irq_state[i] != 0) {
 386             fprintf(stderr, "irq state %d: must be 0 or 1.\n",
 387                     irq_state[i]);
 388             return -EINVAL;
 389         }
 390     }
 391
 392     for (i = 0; i < PCI_NUM_PINS; ++i) {
 393         pci_set_irq_state(s, i, irq_state[i]);
 394     }
 395
 396     return 0;
 397 }
 398
 399 static void put_pci_irq_state(QEMUFile *f, void *pv, size_t size)
 400 {
 401     int i;
 402     PCIDevice *s = container_of(pv, PCIDevice, irq_state);
 403
 404     for (i = 0; i < PCI_NUM_PINS; ++i) {
 405         qemu_put_be32(f, pci_irq_state(s, i));
 406     }
 407 }
 408
 409 static VMStateInfo vmstate_info_pci_irq_state = {
 410     .name = "pci irq state",
 411     .get  = get_pci_irq_state,
 412     .put  = put_pci_irq_state,
 413 };
 414
 415 const VMStateDescription vmstate_pci_device = {
 416     .name = "PCIDevice",
 417     .version_id = 2,
 418     .minimum_version_id = 1,
 419     .minimum_version_id_old = 1,
 420     .fields      = (VMStateField []) {
 421         VMSTATE_INT32_LE(version_id, PCIDevice),
 422         VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
 423                                    vmstate_info_pci_config,
 424                                    PCI_CONFIG_SPACE_SIZE),
 425         VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
 426                                    vmstate_info_pci_irq_state,
 427                                    PCI_NUM_PINS * sizeof(int32_t)),
 428         VMSTATE_END_OF_LIST()
 429     }
 430 };
 431
 432 const VMStateDescription vmstate_pcie_device = {
 433     .name = "PCIDevice",
 434     .version_id = 2,
 435     .minimum_version_id = 1,
 436     .minimum_version_id_old = 1,
 437     .fields      = (VMStateField []) {
 438         VMSTATE_INT32_LE(version_id, PCIDevice),
 439         VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
 440                                    vmstate_info_pci_config,
 441                                    PCIE_CONFIG_SPACE_SIZE),
 442         VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
 443                                    vmstate_info_pci_irq_state,
 444                                    PCI_NUM_PINS * sizeof(int32_t)),
 445         VMSTATE_END_OF_LIST()
 446     }
 447 };
 448
 449 static inline const VMStateDescription *pci_get_vmstate(PCIDevice *s)
 450 {
 451     return pci_is_express(s) ? &vmstate_pcie_device : &vmstate_pci_device;
 452 }
 453
 454 void pci_device_save(PCIDevice *s, QEMUFile *f)
 455 {
 456     /* Clear interrupt status bit: it is implicit
 457      * in irq_state which we are saving.
 458      * This makes us compatible with old devices
 459      * which never set or clear this bit. */
 460     s->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
 461     vmstate_save_state(f, pci_get_vmstate(s), s);
 462     /* Restore the interrupt status bit. */
 463     pci_update_irq_status(s);
 464 }
 465
 466 int pci_device_load(PCIDevice *s, QEMUFile *f)
 467 {
 468     int ret;
 469     ret = vmstate_load_state(f, pci_get_vmstate(s), s, s->version_id);
 470     /* Restore the interrupt status bit. */
 471     pci_update_irq_status(s);
 472     return ret;
 473 }
 474
 475 static void pci_set_default_subsystem_id(PCIDevice *pci_dev)
 476 {
 477     pci_set_word(pci_dev->config + PCI_SUBSYSTEM_VENDOR_ID,
 478                  pci_default_sub_vendor_id);
 479     pci_set_word(pci_dev->config + PCI_SUBSYSTEM_ID,
 480                  pci_default_sub_device_id);
 481 }
 482
 483 /*
 484  * Parse [[<domain>:]<bus>:]<slot>, return -1 on error if funcp == NULL
 485  *       [[<domain>:]<bus>:]<slot>.<func>, return -1 on error
 486  */
 487 static int pci_parse_devaddr(const char *addr, int *domp, int *busp,
 488                       unsigned int *slotp, unsigned int *funcp)
 489 {
 490     const char *p;
 491     char *e;
 492     unsigned long val;
 493     unsigned long dom = 0, bus = 0;
 494     unsigned int slot = 0;
 495     unsigned int func = 0;
 496
 497     p = addr;
 498     val = strtoul(p, &e, 16);
 499     if (e == p)
 500         return -1;
 501     if (*e == ':') {
 502         bus = val;
 503         p = e + 1;
 504         val = strtoul(p, &e, 16);
 505         if (e == p)
 506             return -1;
 507         if (*e == ':') {
 508             dom = bus;
 509             bus = val;
 510             p = e + 1;
 511             val = strtoul(p, &e, 16);
 512             if (e == p)
 513                 return -1;
 514         }
 515     }
 516
 517     slot = val;
 518
 519     if (funcp != NULL) {
 520         if (*e != '.')
 521             return -1;
 522
 523         p = e + 1;
 524         val = strtoul(p, &e, 16);
 525         if (e == p)
 526             return -1;
 527
 528         func = val;
 529     }
 530
 531     /* if funcp == NULL func is 0 */
 532     if (dom > 0xffff || bus > 0xff || slot > 0x1f || func > 7)
 533         return -1;
 534
 535     if (*e)
 536         return -1;
 537
 538     *domp = dom;
 539     *busp = bus;
 540     *slotp = slot;
 541     if (funcp != NULL)
 542         *funcp = func;
 543     return 0;
 544 }
 545
 546 int pci_read_devaddr(Monitor *mon, const char *addr, int *domp, int *busp,
 547                      unsigned *slotp)
 548 {
 549     /* strip legacy tag */
 550     if (!strncmp(addr, "pci_addr=", 9)) {
 551         addr += 9;
 552     }
 553     if (pci_parse_devaddr(addr, domp, busp, slotp, NULL)) {
 554         monitor_printf(mon, "Invalid pci address\n");
 555         return -1;
 556     }
 557     return 0;
 558 }
 559
 560 PCIBus *pci_get_bus_devfn(int *devfnp, const char *devaddr)
 561 {
 562     int dom, bus;
 563     unsigned slot;
 564
 565     if (!devaddr) {
 566         *devfnp = -1;
 567         return pci_find_bus_nr(pci_find_root_bus(0), 0);
 568     }
 569
 570     if (pci_parse_devaddr(devaddr, &dom, &bus, &slot, NULL) < 0) {
 571         return NULL;
 572     }
 573
 574     *devfnp = PCI_DEVFN(slot, 0);
 575     return pci_find_bus_nr(pci_find_root_bus(dom), bus);
 576 }
 577
 578 static void pci_init_cmask(PCIDevice *dev)
 579 {
 580     pci_set_word(dev->cmask + PCI_VENDOR_ID, 0xffff);
 581     pci_set_word(dev->cmask + PCI_DEVICE_ID, 0xffff);
 582     dev->cmask[PCI_STATUS] = PCI_STATUS_CAP_LIST;
 583     dev->cmask[PCI_REVISION_ID] = 0xff;
 584     dev->cmask[PCI_CLASS_PROG] = 0xff;
 585     pci_set_word(dev->cmask + PCI_CLASS_DEVICE, 0xffff);
 586     dev->cmask[PCI_HEADER_TYPE] = 0xff;
 587     dev->cmask[PCI_CAPABILITY_LIST] = 0xff;
 588 }
 589
 590 static void pci_init_wmask(PCIDevice *dev)
 591 {
 592     int config_size = pci_config_size(dev);
 593
 594     dev->wmask[PCI_CACHE_LINE_SIZE] = 0xff;
 595     dev->wmask[PCI_INTERRUPT_LINE] = 0xff;
 596     pci_set_word(dev->wmask + PCI_COMMAND,
 597                  PCI_COMMAND_IO | PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER |
 598                  PCI_COMMAND_INTX_DISABLE);
 599     if (dev->cap_present & QEMU_PCI_CAP_SERR) {
 600         pci_word_test_and_set_mask(dev->wmask + PCI_COMMAND, PCI_COMMAND_SERR);
 601     }
 602
 603     memset(dev->wmask + PCI_CONFIG_HEADER_SIZE, 0xff,
 604            config_size - PCI_CONFIG_HEADER_SIZE);
 605 }
 606
 607 static void pci_init_w1cmask(PCIDevice *dev)
 608 {
 609     /*
 610      * Note: It's okay to set w1cmask even for readonly bits as
 611      * long as their value is hardwired to 0.
 612      */
 613     pci_set_word(dev->w1cmask + PCI_STATUS,
 614                  PCI_STATUS_PARITY | PCI_STATUS_SIG_TARGET_ABORT |
 615                  PCI_STATUS_REC_TARGET_ABORT | PCI_STATUS_REC_MASTER_ABORT |
 616                  PCI_STATUS_SIG_SYSTEM_ERROR | PCI_STATUS_DETECTED_PARITY);
 617 }
 618
 619 static void pci_init_mask_bridge(PCIDevice *d)
 620 {
 621     /* PCI_PRIMARY_BUS, PCI_SECONDARY_BUS, PCI_SUBORDINATE_BUS and
 622        PCI_SEC_LETENCY_TIMER */
 623     memset(d->wmask + PCI_PRIMARY_BUS, 0xff, 4);
 624
 625     /* base and limit */
 626     d->wmask[PCI_IO_BASE] = PCI_IO_RANGE_MASK & 0xff;
 627     d->wmask[PCI_IO_LIMIT] = PCI_IO_RANGE_MASK & 0xff;
 628     pci_set_word(d->wmask + PCI_MEMORY_BASE,
 629                  PCI_MEMORY_RANGE_MASK & 0xffff);
 630     pci_set_word(d->wmask + PCI_MEMORY_LIMIT,
 631                  PCI_MEMORY_RANGE_MASK & 0xffff);
 632     pci_set_word(d->wmask + PCI_PREF_MEMORY_BASE,
 633                  PCI_PREF_RANGE_MASK & 0xffff);
 634     pci_set_word(d->wmask + PCI_PREF_MEMORY_LIMIT,
 635                  PCI_PREF_RANGE_MASK & 0xffff);
 636
 637     /* PCI_PREF_BASE_UPPER32 and PCI_PREF_LIMIT_UPPER32 */
 638     memset(d->wmask + PCI_PREF_BASE_UPPER32, 0xff, 8);
 639
 640     /* Supported memory and i/o types */
 641     d->config[PCI_IO_BASE] |= PCI_IO_RANGE_TYPE_16;
 642     d->config[PCI_IO_LIMIT] |= PCI_IO_RANGE_TYPE_16;
 643     pci_word_test_and_set_mask(d->config + PCI_PREF_MEMORY_BASE,
 644                                PCI_PREF_RANGE_TYPE_64);
 645     pci_word_test_and_set_mask(d->config + PCI_PREF_MEMORY_LIMIT,
 646                                PCI_PREF_RANGE_TYPE_64);
 647
 648 /* TODO: add this define to pci_regs.h in linux and then in qemu. */
 649 #define  PCI_BRIDGE_CTL_VGA_16BIT       0x10    /* VGA 16-bit decode */
 650 #define  PCI_BRIDGE_CTL_DISCARD         0x100   /* Primary discard timer */
 651 #define  PCI_BRIDGE_CTL_SEC_DISCARD     0x200   /* Secondary discard timer */
 652 #define  PCI_BRIDGE_CTL_DISCARD_STATUS  0x400   /* Discard timer status */
 653 #define  PCI_BRIDGE_CTL_DISCARD_SERR    0x800   /* Discard timer SERR# enable */
 654     pci_set_word(d->wmask + PCI_BRIDGE_CONTROL,
 655                  PCI_BRIDGE_CTL_PARITY |
 656                  PCI_BRIDGE_CTL_SERR |
 657                  PCI_BRIDGE_CTL_ISA |
 658                  PCI_BRIDGE_CTL_VGA |
 659                  PCI_BRIDGE_CTL_VGA_16BIT |
 660                  PCI_BRIDGE_CTL_MASTER_ABORT |
 661                  PCI_BRIDGE_CTL_BUS_RESET |
 662                  PCI_BRIDGE_CTL_FAST_BACK |
 663                  PCI_BRIDGE_CTL_DISCARD |
 664                  PCI_BRIDGE_CTL_SEC_DISCARD |
 665                  PCI_BRIDGE_CTL_DISCARD_SERR);
 666     /* Below does not do anything as we never set this bit, put here for
 667      * completeness. */
 668     pci_set_word(d->w1cmask + PCI_BRIDGE_CONTROL,
 669                  PCI_BRIDGE_CTL_DISCARD_STATUS);
 670     d->cmask[PCI_IO_BASE] |= PCI_IO_RANGE_TYPE_MASK;
 671     d->cmask[PCI_IO_LIMIT] |= PCI_IO_RANGE_TYPE_MASK;
 672     pci_word_test_and_set_mask(d->cmask + PCI_PREF_MEMORY_BASE,
 673                                PCI_PREF_RANGE_TYPE_MASK);
 674     pci_word_test_and_set_mask(d->cmask + PCI_PREF_MEMORY_LIMIT,
 675                                PCI_PREF_RANGE_TYPE_MASK);
 676 }
 677
 678 static int pci_init_multifunction(PCIBus *bus, PCIDevice *dev)
 679 {
 680     uint8_t slot = PCI_SLOT(dev->devfn);
 681     uint8_t func;
 682
 683     if (dev->cap_present & QEMU_PCI_CAP_MULTIFUNCTION) {
 684         dev->config[PCI_HEADER_TYPE] |= PCI_HEADER_TYPE_MULTI_FUNCTION;
 685     }
 686
 687     /*
 688      * multifunction bit is interpreted in two ways as follows.
 689      *   - all functions must set the bit to 1.
 690      *     Example: Intel X53
 691      *   - function 0 must set the bit, but the rest function (> 0)
 692      *     is allowed to leave the bit to 0.
 693      *     Example: PIIX3(also in qemu), PIIX4(also in qemu), ICH10,
 694      *
 695      * So OS (at least Linux) checks the bit of only function 0,
 696      * and doesn't see the bit of function > 0.
 697      *
 698      * The below check allows both interpretation.
 699      */
 700     if (PCI_FUNC(dev->devfn)) {
 701         PCIDevice *f0 = bus->devices[PCI_DEVFN(slot, 0)];
 702         if (f0 && !(f0->cap_present & QEMU_PCI_CAP_MULTIFUNCTION)) {
 703             /* function 0 should set multifunction bit */
 704             error_report("PCI: single function device can't be populated "
 705                          "in function %x.%x", slot, PCI_FUNC(dev->devfn));
 706             return -1;
 707         }
 708         return 0;
 709     }
 710
 711     if (dev->cap_present & QEMU_PCI_CAP_MULTIFUNCTION) {
 712         return 0;
 713     }
 714     /* function 0 indicates single function, so function > 0 must be NULL */
 715     for (func = 1; func < PCI_FUNC_MAX; ++func) {
 716         if (bus->devices[PCI_DEVFN(slot, func)]) {
 717             error_report("PCI: %x.0 indicates single function, "
 718                          "but %x.%x is already populated.",
 719                          slot, slot, func);
 720             return -1;
 721         }
 722     }
 723     return 0;
 724 }
 725
 726 static void pci_config_alloc(PCIDevice *pci_dev)
 727 {
 728     int config_size = pci_config_size(pci_dev);
 729
 730     pci_dev->config = g_malloc0(config_size);
 731     pci_dev->cmask = g_malloc0(config_size);
 732     pci_dev->wmask = g_malloc0(config_size);
 733     pci_dev->w1cmask = g_malloc0(config_size);
 734     pci_dev->used = g_malloc0(config_size);
 735 }
 736
 737 static void pci_config_free(PCIDevice *pci_dev)
 738 {
 739     g_free(pci_dev->config);
 740     g_free(pci_dev->cmask);
 741     g_free(pci_dev->wmask);
 742     g_free(pci_dev->w1cmask);
 743     g_free(pci_dev->used);
 744 }
 745
 746 /* -1 for devfn means auto assign */
 747 static PCIDevice *do_pci_register_device(PCIDevice *pci_dev, PCIBus *bus,
 748                                          const char *name, int devfn)
 749 {
 750     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
 751     PCIConfigReadFunc *config_read = pc->config_read;
 752     PCIConfigWriteFunc *config_write = pc->config_write;
 753
 754     if (devfn < 0) {
 755         for(devfn = bus->devfn_min ; devfn < ARRAY_SIZE(bus->devices);
 756             devfn += PCI_FUNC_MAX) {
 757             if (!bus->devices[devfn])
 758                 goto found;
 759         }
 760         error_report("PCI: no slot/function available for %s, all in use", name);
 761         return NULL;
 762     found: ;
 763     } else if (bus->devices[devfn]) {
 764         error_report("PCI: slot %d function %d not available for %s, in use by %s",
 765                      PCI_SLOT(devfn), PCI_FUNC(devfn), name, bus->devices[devfn]->name);
 766         return NULL;
 767     }
 768     pci_dev->bus = bus;
 769     pci_dev->devfn = devfn;
 770     pstrcpy(pci_dev->name, sizeof(pci_dev->name), name);
 771     pci_dev->irq_state = 0;
 772     pci_config_alloc(pci_dev);
 773
 774     pci_config_set_vendor_id(pci_dev->config, pc->vendor_id);
 775     pci_config_set_device_id(pci_dev->config, pc->device_id);
 776     pci_config_set_revision(pci_dev->config, pc->revision);
 777     pci_config_set_class(pci_dev->config, pc->class_id);
 778
 779     if (!pc->is_bridge) {
 780         if (pc->subsystem_vendor_id || pc->subsystem_id) {
 781             pci_set_word(pci_dev->config + PCI_SUBSYSTEM_VENDOR_ID,
 782                          pc->subsystem_vendor_id);
 783             pci_set_word(pci_dev->config + PCI_SUBSYSTEM_ID,
 784                          pc->subsystem_id);
 785         } else {
 786             pci_set_default_subsystem_id(pci_dev);
 787         }
 788     } else {
 789         /* subsystem_vendor_id/subsystem_id are only for header type 0 */
 790         assert(!pc->subsystem_vendor_id);
 791         assert(!pc->subsystem_id);
 792     }
 793     pci_init_cmask(pci_dev);
 794     pci_init_wmask(pci_dev);
 795     pci_init_w1cmask(pci_dev);
 796     if (pc->is_bridge) {
 797         pci_init_mask_bridge(pci_dev);
 798     }
 799     if (pci_init_multifunction(bus, pci_dev)) {
 800         pci_config_free(pci_dev);
 801         return NULL;
 802     }
 803
 804     if (!config_read)
 805         config_read = pci_default_read_config;
 806     if (!config_write)
 807         config_write = pci_default_write_config;
 808     pci_dev->config_read = config_read;
 809     pci_dev->config_write = config_write;
 810     bus->devices[devfn] = pci_dev;
 811     pci_dev->irq = qemu_allocate_irqs(pci_set_irq, pci_dev, PCI_NUM_PINS);
 812     pci_dev->version_id = 2; /* Current pci device vmstate version */
 813     return pci_dev;
 814 }
 815
 816 static void do_pci_unregister_device(PCIDevice *pci_dev)
 817 {
 818     qemu_free_irqs(pci_dev->irq);
 819     pci_dev->bus->devices[pci_dev->devfn] = NULL;
 820     pci_config_free(pci_dev);
 821 }
 822
 823 static void pci_unregister_io_regions(PCIDevice *pci_dev)
 824 {
 825     PCIIORegion *r;
 826     int i;
 827
 828     for(i = 0; i < PCI_NUM_REGIONS; i++) {
 829         r = &pci_dev->io_regions[i];
 830         if (!r->size || r->addr == PCI_BAR_UNMAPPED)
 831             continue;
 832         memory_region_del_subregion(r->address_space, r->memory);
 833     }
 834 }
 835
 836 static int pci_unregister_device(DeviceState *dev)
 837 {
 838     PCIDevice *pci_dev = PCI_DEVICE(dev);
 839     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
 840
 841     if (pc->exit) {
 842         pc->exit(pci_dev);
 843     }
 844
 845     pci_unregister_io_regions(pci_dev);
 846     pci_del_option_rom(pci_dev);
 847     do_pci_unregister_device(pci_dev);
 848     return 0;
 849 }
 850
 851 void pci_register_bar(PCIDevice *pci_dev, int region_num,
 852                       uint8_t type, MemoryRegion *memory)
 853 {
 854     PCIIORegion *r;
 855     uint32_t addr;
 856     uint64_t wmask;
 857     pcibus_t size = memory_region_size(memory);
 858
 859     assert(region_num >= 0);
 860     assert(region_num < PCI_NUM_REGIONS);
 861     if (size & (size-1)) {
 862         fprintf(stderr, "ERROR: PCI region size must be pow2 "
 863                     "type=0x%x, size=0x%"FMT_PCIBUS"\n", type, size);
 864         exit(1);
 865     }
 866
 867     r = &pci_dev->io_regions[region_num];
 868     r->addr = PCI_BAR_UNMAPPED;
 869     r->size = size;
 870     r->type = type;
 871     r->memory = NULL;
 872
 873     wmask = ~(size - 1);
 874     addr = pci_bar(pci_dev, region_num);
 875     if (region_num == PCI_ROM_SLOT) {
 876         /* ROM enable bit is writable */
 877         wmask |= PCI_ROM_ADDRESS_ENABLE;
 878     }
 879     pci_set_long(pci_dev->config + addr, type);
 880     if (!(r->type & PCI_BASE_ADDRESS_SPACE_IO) &&
 881         r->type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 882         pci_set_quad(pci_dev->wmask + addr, wmask);
 883         pci_set_quad(pci_dev->cmask + addr, ~0ULL);
 884     } else {
 885         pci_set_long(pci_dev->wmask + addr, wmask & 0xffffffff);
 886         pci_set_long(pci_dev->cmask + addr, 0xffffffff);
 887     }
 888     pci_dev->io_regions[region_num].memory = memory;
 889     pci_dev->io_regions[region_num].address_space
 890         = type & PCI_BASE_ADDRESS_SPACE_IO
 891         ? pci_dev->bus->address_space_io
 892         : pci_dev->bus->address_space_mem;
 893 }
 894
 895 pcibus_t pci_get_bar_addr(PCIDevice *pci_dev, int region_num)
 896 {
 897     return pci_dev->io_regions[region_num].addr;
 898 }
 899
 900 static pcibus_t pci_bar_address(PCIDevice *d,
 901                                 int reg, uint8_t type, pcibus_t size)
 902 {
 903     pcibus_t new_addr, last_addr;
 904     int bar = pci_bar(d, reg);
 905     uint16_t cmd = pci_get_word(d->config + PCI_COMMAND);
 906
 907     if (type & PCI_BASE_ADDRESS_SPACE_IO) {
 908         if (!(cmd & PCI_COMMAND_IO)) {
 909             return PCI_BAR_UNMAPPED;
 910         }
 911         new_addr = pci_get_long(d->config + bar) & ~(size - 1);
 912         last_addr = new_addr + size - 1;
 913         /* NOTE: we have only 64K ioports on PC */
 914         if (last_addr <= new_addr || new_addr == 0 || last_addr > UINT16_MAX) {
 915             return PCI_BAR_UNMAPPED;
 916         }
 917         return new_addr;
 918     }
 919
 920     if (!(cmd & PCI_COMMAND_MEMORY)) {
 921         return PCI_BAR_UNMAPPED;
 922     }
 923     if (type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 924         new_addr = pci_get_quad(d->config + bar);
 925     } else {
 926         new_addr = pci_get_long(d->config + bar);
 927     }
 928     /* the ROM slot has a specific enable bit */
 929     if (reg == PCI_ROM_SLOT && !(new_addr & PCI_ROM_ADDRESS_ENABLE)) {
 930         return PCI_BAR_UNMAPPED;
 931     }
 932     new_addr &= ~(size - 1);
 933     last_addr = new_addr + size - 1;
 934     /* NOTE: we do not support wrapping */
 935     /* XXX: as we cannot support really dynamic
 936        mappings, we handle specific values as invalid
 937        mappings. */
 938     if (last_addr <= new_addr || new_addr == 0 ||
 939         last_addr == PCI_BAR_UNMAPPED) {
 940         return PCI_BAR_UNMAPPED;
 941     }
 942
 943     /* Now pcibus_t is 64bit.
 944      * Check if 32 bit BAR wraps around explicitly.
 945      * Without this, PC ide doesn't work well.
 946      * TODO: remove this work around.
 947      */
 948     if  (!(type & PCI_BASE_ADDRESS_MEM_TYPE_64) && last_addr >= UINT32_MAX) {
 949         return PCI_BAR_UNMAPPED;
 950     }
 951
 952     /*
 953      * OS is allowed to set BAR beyond its addressable
 954      * bits. For example, 32 bit OS can set 64bit bar
 955      * to >4G. Check it. TODO: we might need to support
 956      * it in the future for e.g. PAE.
 957      */
 958     if (last_addr >= TARGET_PHYS_ADDR_MAX) {
 959         return PCI_BAR_UNMAPPED;
 960     }
 961
 962     return new_addr;
 963 }
 964
 965 static void pci_update_mappings(PCIDevice *d)
 966 {
 967     PCIIORegion *r;
 968     int i;
 969     pcibus_t new_addr;
 970
 971     for(i = 0; i < PCI_NUM_REGIONS; i++) {
 972         r = &d->io_regions[i];
 973
 974         /* this region isn't registered */
 975         if (!r->size)
 976             continue;
 977
 978         new_addr = pci_bar_address(d, i, r->type, r->size);
 979
 980         /* This bar isn't changed */
 981         if (new_addr == r->addr)
 982             continue;
 983
 984         /* now do the real mapping */
 985         if (r->addr != PCI_BAR_UNMAPPED) {
 986             memory_region_del_subregion(r->address_space, r->memory);
 987         }
 988         r->addr = new_addr;
 989         if (r->addr != PCI_BAR_UNMAPPED) {
 990             memory_region_add_subregion_overlap(r->address_space,
 991                                                 r->addr, r->memory, 1);
 992         }
 993     }
 994 }
 995
 996 static inline int pci_irq_disabled(PCIDevice *d)
 997 {
 998     return pci_get_word(d->config + PCI_COMMAND) & PCI_COMMAND_INTX_DISABLE;
 999 }
1000
1001 /* Called after interrupt disabled field update in config space,
1002  * assert/deassert interrupts if necessary.
1003  * Gets original interrupt disable bit value (before update). */
1004 static void pci_update_irq_disabled(PCIDevice *d, int was_irq_disabled)
1005 {
1006     int i, disabled = pci_irq_disabled(d);
1007     if (disabled == was_irq_disabled)
1008         return;
1009     for (i = 0; i < PCI_NUM_PINS; ++i) {
1010         int state = pci_irq_state(d, i);
1011         pci_change_irq_level(d, i, disabled ? -state : state);
1012     }
1013 }
1014
1015 uint32_t pci_default_read_config(PCIDevice *d,
1016                                  uint32_t address, int len)
1017 {
1018     uint32_t val = 0;
1019
1020     memcpy(&val, d->config + address, len);
1021     return le32_to_cpu(val);
1022 }
1023
1024 void pci_default_write_config(PCIDevice *d, uint32_t addr, uint32_t val, int l)
1025 {
1026     int i, was_irq_disabled = pci_irq_disabled(d);
1027
1028     for (i = 0; i < l; val >>= 8, ++i) {
1029         uint8_t wmask = d->wmask[addr + i];
1030         uint8_t w1cmask = d->w1cmask[addr + i];
1031         assert(!(wmask & w1cmask));
1032         d->config[addr + i] = (d->config[addr + i] & ~wmask) | (val & wmask);
1033         d->config[addr + i] &= ~(val & w1cmask); /* W1C: Write 1 to Clear */
1034     }
1035     if (ranges_overlap(addr, l, PCI_BASE_ADDRESS_0, 24) ||
1036         ranges_overlap(addr, l, PCI_ROM_ADDRESS, 4) ||
1037         ranges_overlap(addr, l, PCI_ROM_ADDRESS1, 4) ||
1038         range_covers_byte(addr, l, PCI_COMMAND))
1039         pci_update_mappings(d);
1040
1041     if (range_covers_byte(addr, l, PCI_COMMAND))
1042         pci_update_irq_disabled(d, was_irq_disabled);
1043
1044     msi_write_config(d, addr, val, l);
1045     msix_write_config(d, addr, val, l);
1046 }
1047
1048 /***********************************************************/
1049 /* generic PCI irq support */
1050
1051 /* 0 <= irq_num <= 3. level must be 0 or 1 */
1052 static void pci_set_irq(void *opaque, int irq_num, int level)
1053 {
1054     PCIDevice *pci_dev = opaque;
1055     int change;
1056
1057     change = level - pci_irq_state(pci_dev, irq_num);
1058     if (!change)
1059         return;
1060
1061     pci_set_irq_state(pci_dev, irq_num, level);
1062     pci_update_irq_status(pci_dev);
1063     if (pci_irq_disabled(pci_dev))
1064         return;
1065     pci_change_irq_level(pci_dev, irq_num, change);
1066 }
1067
1068 /***********************************************************/
1069 /* monitor info on PCI */
1070
1071 typedef struct {
1072     uint16_t class;
1073     const char *desc;
1074     const char *fw_name;
1075     uint16_t fw_ign_bits;
1076 } pci_class_desc;
1077
1078 static const pci_class_desc pci_class_descriptions[] =
1079 {
1080     { 0x0001, "VGA controller", "display"},
1081     { 0x0100, "SCSI controller", "scsi"},
1082     { 0x0101, "IDE controller", "ide"},
1083     { 0x0102, "Floppy controller", "fdc"},
1084     { 0x0103, "IPI controller", "ipi"},
1085     { 0x0104, "RAID controller", "raid"},
1086     { 0x0106, "SATA controller"},
1087     { 0x0107, "SAS controller"},
1088     { 0x0180, "Storage controller"},
1089     { 0x0200, "Ethernet controller", "ethernet"},
1090     { 0x0201, "Token Ring controller", "token-ring"},
1091     { 0x0202, "FDDI controller", "fddi"},
1092     { 0x0203, "ATM controller", "atm"},
1093     { 0x0280, "Network controller"},
1094     { 0x0300, "VGA controller", "display", 0x00ff},
1095     { 0x0301, "XGA controller"},
1096     { 0x0302, "3D controller"},
1097     { 0x0380, "Display controller"},
1098     { 0x0400, "Video controller", "video"},
1099     { 0x0401, "Audio controller", "sound"},
1100     { 0x0402, "Phone"},
1101     { 0x0403, "Audio controller", "sound"},
1102     { 0x0480, "Multimedia controller"},
1103     { 0x0500, "RAM controller", "memory"},
1104     { 0x0501, "Flash controller", "flash"},
1105     { 0x0580, "Memory controller"},
1106     { 0x0600, "Host bridge", "host"},
1107     { 0x0601, "ISA bridge", "isa"},
1108     { 0x0602, "EISA bridge", "eisa"},
1109     { 0x0603, "MC bridge", "mca"},
1110     { 0x0604, "PCI bridge", "pci"},
1111     { 0x0605, "PCMCIA bridge", "pcmcia"},
1112     { 0x0606, "NUBUS bridge", "nubus"},
1113     { 0x0607, "CARDBUS bridge", "cardbus"},
1114     { 0x0608, "RACEWAY bridge"},
1115     { 0x0680, "Bridge"},
1116     { 0x0700, "Serial port", "serial"},
1117     { 0x0701, "Parallel port", "parallel"},
1118     { 0x0800, "Interrupt controller", "interrupt-controller"},
1119     { 0x0801, "DMA controller", "dma-controller"},
1120     { 0x0802, "Timer", "timer"},
1121     { 0x0803, "RTC", "rtc"},
1122     { 0x0900, "Keyboard", "keyboard"},
1123     { 0x0901, "Pen", "pen"},
1124     { 0x0902, "Mouse", "mouse"},
1125     { 0x0A00, "Dock station", "dock", 0x00ff},
1126     { 0x0B00, "i386 cpu", "cpu", 0x00ff},
1127     { 0x0c00, "Fireware contorller", "fireware"},
1128     { 0x0c01, "Access bus controller", "access-bus"},
1129     { 0x0c02, "SSA controller", "ssa"},
1130     { 0x0c03, "USB controller", "usb"},
1131     { 0x0c04, "Fibre channel controller", "fibre-channel"},
1132     { 0, NULL}
1133 };
1134
1135 static void pci_for_each_device_under_bus(PCIBus *bus,
1136                                           void (*fn)(PCIBus *b, PCIDevice *d))
1137 {
1138     PCIDevice *d;
1139     int devfn;
1140
1141     for(devfn = 0; devfn < ARRAY_SIZE(bus->devices); devfn++) {
1142         d = bus->devices[devfn];
1143         if (d) {
1144             fn(bus, d);
1145         }
1146     }
1147 }
1148
1149 void pci_for_each_device(PCIBus *bus, int bus_num,
1150                          void (*fn)(PCIBus *b, PCIDevice *d))
1151 {
1152     bus = pci_find_bus_nr(bus, bus_num);
1153
1154     if (bus) {
1155         pci_for_each_device_under_bus(bus, fn);
1156     }
1157 }
1158
1159 static const pci_class_desc *get_class_desc(int class)
1160 {
1161     const pci_class_desc *desc;
1162
1163     desc = pci_class_descriptions;
1164     while (desc->desc && class != desc->class) {
1165         desc++;
1166     }
1167
1168     return desc;
1169 }
1170
1171 static PciDeviceInfoList *qmp_query_pci_devices(PCIBus *bus, int bus_num);
1172
1173 static PciMemoryRegionList *qmp_query_pci_regions(const PCIDevice *dev)
1174 {
1175     PciMemoryRegionList *head = NULL, *cur_item = NULL;
1176     int i;
1177
1178     for (i = 0; i < PCI_NUM_REGIONS; i++) {
1179         const PCIIORegion *r = &dev->io_regions[i];
1180         PciMemoryRegionList *region;
1181
1182         if (!r->size) {
1183             continue;
1184         }
1185
1186         region = g_malloc0(sizeof(*region));
1187         region->value = g_malloc0(sizeof(*region->value));
1188
1189         if (r->type & PCI_BASE_ADDRESS_SPACE_IO) {
1190             region->value->type = g_strdup("io");
1191         } else {
1192             region->value->type = g_strdup("memory");
1193             region->value->has_prefetch = true;
1194             region->value->prefetch = !!(r->type & PCI_BASE_ADDRESS_MEM_PREFETCH);
1195             region->value->has_mem_type_64 = true;
1196             region->value->mem_type_64 = !!(r->type & PCI_BASE_ADDRESS_MEM_TYPE_64);
1197         }
1198
1199         region->value->bar = i;
1200         region->value->address = r->addr;
1201         region->value->size = r->size;
1202
1203         /* XXX: waiting for the qapi to support GSList */
1204         if (!cur_item) {
1205             head = cur_item = region;
1206         } else {
1207             cur_item->next = region;
1208             cur_item = region;
1209         }
1210     }
1211
1212     return head;
1213 }
1214
1215 static PciBridgeInfo *qmp_query_pci_bridge(PCIDevice *dev, PCIBus *bus,
1216                                            int bus_num)
1217 {
1218     PciBridgeInfo *info;
1219
1220     info = g_malloc0(sizeof(*info));
1221
1222     info->bus.number = dev->config[PCI_PRIMARY_BUS];
1223     info->bus.secondary = dev->config[PCI_SECONDARY_BUS];
1224     info->bus.subordinate = dev->config[PCI_SUBORDINATE_BUS];
1225
1226     info->bus.io_range = g_malloc0(sizeof(*info->bus.io_range));
1227     info->bus.io_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_SPACE_IO);
1228     info->bus.io_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_SPACE_IO);
1229
1230     info->bus.memory_range = g_malloc0(sizeof(*info->bus.memory_range));
1231     info->bus.memory_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_SPACE_MEMORY);
1232     info->bus.memory_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_SPACE_MEMORY);
1233
1234     info->bus.prefetchable_range = g_malloc0(sizeof(*info->bus.prefetchable_range));
1235     info->bus.prefetchable_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
1236     info->bus.prefetchable_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
1237
1238     if (dev->config[PCI_SECONDARY_BUS] != 0) {
1239         PCIBus *child_bus = pci_find_bus_nr(bus, dev->config[PCI_SECONDARY_BUS]);
1240         if (child_bus) {
1241             info->has_devices = true;
1242             info->devices = qmp_query_pci_devices(child_bus, dev->config[PCI_SECONDARY_BUS]);
1243         }
1244     }
1245
1246     return info;
1247 }
1248
1249 static PciDeviceInfo *qmp_query_pci_device(PCIDevice *dev, PCIBus *bus,
1250                                            int bus_num)
1251 {
1252     const pci_class_desc *desc;
1253     PciDeviceInfo *info;
1254     uint8_t type;
1255     int class;
1256
1257     info = g_malloc0(sizeof(*info));
1258     info->bus = bus_num;
1259     info->slot = PCI_SLOT(dev->devfn);
1260     info->function = PCI_FUNC(dev->devfn);
1261
1262     class = pci_get_word(dev->config + PCI_CLASS_DEVICE);
1263     info->class_info.class = class;
1264     desc = get_class_desc(class);
1265     if (desc->desc) {
1266         info->class_info.has_desc = true;
1267         info->class_info.desc = g_strdup(desc->desc);
1268     }
1269
1270     info->id.vendor = pci_get_word(dev->config + PCI_VENDOR_ID);
1271     info->id.device = pci_get_word(dev->config + PCI_DEVICE_ID);
1272     info->regions = qmp_query_pci_regions(dev);
1273     info->qdev_id = g_strdup(dev->qdev.id ? dev->qdev.id : "");
1274
1275     if (dev->config[PCI_INTERRUPT_PIN] != 0) {
1276         info->has_irq = true;
1277         info->irq = dev->config[PCI_INTERRUPT_LINE];
1278     }
1279
1280     type = dev->config[PCI_HEADER_TYPE] & ~PCI_HEADER_TYPE_MULTI_FUNCTION;
1281     if (type == PCI_HEADER_TYPE_BRIDGE) {
1282         info->has_pci_bridge = true;
1283         info->pci_bridge = qmp_query_pci_bridge(dev, bus, bus_num);
1284     }
1285
1286     return info;
1287 }
1288
1289 static PciDeviceInfoList *qmp_query_pci_devices(PCIBus *bus, int bus_num)
1290 {
1291     PciDeviceInfoList *info, *head = NULL, *cur_item = NULL;
1292     PCIDevice *dev;
1293     int devfn;
1294
1295     for (devfn = 0; devfn < ARRAY_SIZE(bus->devices); devfn++) {
1296         dev = bus->devices[devfn];
1297         if (dev) {
1298             info = g_malloc0(sizeof(*info));
1299             info->value = qmp_query_pci_device(dev, bus, bus_num);
1300
1301             /* XXX: waiting for the qapi to support GSList */
1302             if (!cur_item) {
1303                 head = cur_item = info;
1304             } else {
1305                 cur_item->next = info;
1306                 cur_item = info;
1307             }
1308         }
1309     }
1310
1311     return head;
1312 }
1313
1314 static PciInfo *qmp_query_pci_bus(PCIBus *bus, int bus_num)
1315 {
1316     PciInfo *info = NULL;
1317
1318     bus = pci_find_bus_nr(bus, bus_num);
1319     if (bus) {
1320         info = g_malloc0(sizeof(*info));
1321         info->bus = bus_num;
1322         info->devices = qmp_query_pci_devices(bus, bus_num);
1323     }
1324
1325     return info;
1326 }
1327
1328 PciInfoList *qmp_query_pci(Error **errp)
1329 {
1330     PciInfoList *info, *head = NULL, *cur_item = NULL;
1331     struct PCIHostBus *host;
1332
1333     QLIST_FOREACH(host, &host_buses, next) {
1334         info = g_malloc0(sizeof(*info));
1335         info->value = qmp_query_pci_bus(host->bus, 0);
1336
1337         /* XXX: waiting for the qapi to support GSList */
1338         if (!cur_item) {
1339             head = cur_item = info;
1340         } else {
1341             cur_item->next = info;
1342             cur_item = info;
1343         }
1344     }
1345
1346     return head;
1347 }
1348
1349 static const char * const pci_nic_models[] = {
1350     "ne2k_pci",
1351     "i82551",
1352     "i82557b",
1353     "i82559er",
1354     "rtl8139",
1355     "e1000",
1356     "pcnet",
1357     "virtio",
1358     NULL
1359 };
1360
1361 static const char * const pci_nic_names[] = {
1362     "ne2k_pci",
1363     "i82551",
1364     "i82557b",
1365     "i82559er",
1366     "rtl8139",
1367     "e1000",
1368     "pcnet",
1369     "virtio-net-pci",
1370     NULL
1371 };
1372
1373 /* Initialize a PCI NIC.  */
1374 /* FIXME callers should check for failure, but don't */
1375 PCIDevice *pci_nic_init(NICInfo *nd, const char *default_model,
1376                         const char *default_devaddr)
1377 {
1378     const char *devaddr = nd->devaddr ? nd->devaddr : default_devaddr;
1379     PCIBus *bus;
1380     int devfn;
1381     PCIDevice *pci_dev;
1382     DeviceState *dev;
1383     int i;
1384
1385     i = qemu_find_nic_model(nd, pci_nic_models, default_model);
1386     if (i < 0)
1387         return NULL;
1388
1389     bus = pci_get_bus_devfn(&devfn, devaddr);
1390     if (!bus) {
1391         error_report("Invalid PCI device address %s for device %s",
1392                      devaddr, pci_nic_names[i]);
1393         return NULL;
1394     }
1395
1396     pci_dev = pci_create(bus, devfn, pci_nic_names[i]);
1397     dev = &pci_dev->qdev;
1398     qdev_set_nic_properties(dev, nd);
1399     if (qdev_init(dev) < 0)
1400         return NULL;
1401     return pci_dev;
1402 }
1403
1404 PCIDevice *pci_nic_init_nofail(NICInfo *nd, const char *default_model,
1405                                const char *default_devaddr)
1406 {
1407     PCIDevice *res;
1408
1409     if (qemu_show_nic_models(nd->model, pci_nic_models))
1410         exit(0);
1411
1412     res = pci_nic_init(nd, default_model, default_devaddr);
1413     if (!res)
1414         exit(1);
1415     return res;
1416 }
1417
1418 /* Whether a given bus number is in range of the secondary
1419  * bus of the given bridge device. */
1420 static bool pci_secondary_bus_in_range(PCIDevice *dev, int bus_num)
1421 {
1422     return !(pci_get_word(dev->config + PCI_BRIDGE_CONTROL) &
1423              PCI_BRIDGE_CTL_BUS_RESET) /* Don't walk the bus if it's reset. */ &&
1424         dev->config[PCI_SECONDARY_BUS] < bus_num &&
1425         bus_num <= dev->config[PCI_SUBORDINATE_BUS];
1426 }
1427
1428 static PCIBus *pci_find_bus_nr(PCIBus *bus, int bus_num)
1429 {
1430     PCIBus *sec;
1431
1432     if (!bus) {
1433         return NULL;
1434     }
1435
1436     if (pci_bus_num(bus) == bus_num) {
1437         return bus;
1438     }
1439
1440     /* Consider all bus numbers in range for the host pci bridge. */
1441     if (bus->parent_dev &&
1442         !pci_secondary_bus_in_range(bus->parent_dev, bus_num)) {
1443         return NULL;
1444     }
1445
1446     /* try child bus */
1447     for (; bus; bus = sec) {
1448         QLIST_FOREACH(sec, &bus->child, sibling) {
1449             assert(sec->parent_dev);
1450             if (sec->parent_dev->config[PCI_SECONDARY_BUS] == bus_num) {
1451                 return sec;
1452             }
1453             if (pci_secondary_bus_in_range(sec->parent_dev, bus_num)) {
1454                 break;
1455             }
1456         }
1457     }
1458
1459     return NULL;
1460 }
1461
1462 PCIDevice *pci_find_device(PCIBus *bus, int bus_num, uint8_t devfn)
1463 {
1464     bus = pci_find_bus_nr(bus, bus_num);
1465
1466     if (!bus)
1467         return NULL;
1468
1469     return bus->devices[devfn];
1470 }
1471
1472 static int pci_qdev_init(DeviceState *qdev)
1473 {
1474     PCIDevice *pci_dev = (PCIDevice *)qdev;
1475     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
1476     PCIBus *bus;
1477     int rc;
1478     bool is_default_rom;
1479
1480     /* initialize cap_present for pci_is_express() and pci_config_size() */
1481     if (pc->is_express) {
1482         pci_dev->cap_present |= QEMU_PCI_CAP_EXPRESS;
1483     }
1484
1485     bus = FROM_QBUS(PCIBus, qdev_get_parent_bus(qdev));
1486     pci_dev = do_pci_register_device(pci_dev, bus,
1487                                      object_get_typename(OBJECT(qdev)),
1488                                      pci_dev->devfn);
1489     if (pci_dev == NULL)
1490         return -1;
1491     if (qdev->hotplugged && pc->no_hotplug) {
1492         qerror_report(QERR_DEVICE_NO_HOTPLUG, object_get_typename(OBJECT(pci_dev)));
1493         do_pci_unregister_device(pci_dev);
1494         return -1;
1495     }
1496     if (pc->init) {
1497         rc = pc->init(pci_dev);
1498         if (rc != 0) {
1499             do_pci_unregister_device(pci_dev);
1500             return rc;
1501         }
1502     }
1503
1504     /* rom loading */
1505     is_default_rom = false;
1506     if (pci_dev->romfile == NULL && pc->romfile != NULL) {
1507         pci_dev->romfile = g_strdup(pc->romfile);
1508         is_default_rom = true;
1509     }
1510     pci_add_option_rom(pci_dev, is_default_rom);
1511
1512     if (bus->hotplug) {
1513         /* Let buses differentiate between hotplug and when device is
1514          * enabled during qemu machine creation. */
1515         rc = bus->hotplug(bus->hotplug_qdev, pci_dev,
1516                           qdev->hotplugged ? PCI_HOTPLUG_ENABLED:
1517                           PCI_COLDPLUG_ENABLED);
1518         if (rc != 0) {
1519             int r = pci_unregister_device(&pci_dev->qdev);
1520             assert(!r);
1521             return rc;
1522         }
1523     }
1524     return 0;
1525 }
1526
1527 static int pci_unplug_device(DeviceState *qdev)
1528 {
1529     PCIDevice *dev = PCI_DEVICE(qdev);
1530     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(dev);
1531
1532     if (pc->no_hotplug) {
1533         qerror_report(QERR_DEVICE_NO_HOTPLUG, object_get_typename(OBJECT(dev)));
1534         return -1;
1535     }
1536     return dev->bus->hotplug(dev->bus->hotplug_qdev, dev,
1537                              PCI_HOTPLUG_DISABLED);
1538 }
1539
1540 PCIDevice *pci_create_multifunction(PCIBus *bus, int devfn, bool multifunction,
1541                                     const char *name)
1542 {
1543     DeviceState *dev;
1544
1545     dev = qdev_create(&bus->qbus, name);
1546     qdev_prop_set_uint32(dev, "addr", devfn);
1547     qdev_prop_set_bit(dev, "multifunction", multifunction);
1548     return PCI_DEVICE(dev);
1549 }
1550
1551 PCIDevice *pci_create_simple_multifunction(PCIBus *bus, int devfn,
1552                                            bool multifunction,
1553                                            const char *name)
1554 {
1555     PCIDevice *dev = pci_create_multifunction(bus, devfn, multifunction, name);
1556     qdev_init_nofail(&dev->qdev);
1557     return dev;
1558 }
1559
1560 PCIDevice *pci_create(PCIBus *bus, int devfn, const char *name)
1561 {
1562     return pci_create_multifunction(bus, devfn, false, name);
1563 }
1564
1565 PCIDevice *pci_create_simple(PCIBus *bus, int devfn, const char *name)
1566 {
1567     return pci_create_simple_multifunction(bus, devfn, false, name);
1568 }
1569
1570 static int pci_find_space(PCIDevice *pdev, uint8_t size)
1571 {
1572     int config_size = pci_config_size(pdev);
1573     int offset = PCI_CONFIG_HEADER_SIZE;
1574     int i;
1575     for (i = PCI_CONFIG_HEADER_SIZE; i < config_size; ++i)
1576         if (pdev->used[i])
1577             offset = i + 1;
1578         else if (i - offset + 1 == size)
1579             return offset;
1580     return 0;
1581 }
1582
1583 static uint8_t pci_find_capability_list(PCIDevice *pdev, uint8_t cap_id,
1584                                         uint8_t *prev_p)
1585 {
1586     uint8_t next, prev;
1587
1588     if (!(pdev->config[PCI_STATUS] & PCI_STATUS_CAP_LIST))
1589         return 0;
1590
1591     for (prev = PCI_CAPABILITY_LIST; (next = pdev->config[prev]);
1592          prev = next + PCI_CAP_LIST_NEXT)
1593         if (pdev->config[next + PCI_CAP_LIST_ID] == cap_id)
1594             break;
1595
1596     if (prev_p)
1597         *prev_p = prev;
1598     return next;
1599 }
1600
1601 static uint8_t pci_find_capability_at_offset(PCIDevice *pdev, uint8_t offset)
1602 {
1603     uint8_t next, prev, found = 0;
1604
1605     if (!(pdev->used[offset])) {
1606         return 0;
1607     }
1608
1609     assert(pdev->config[PCI_STATUS] & PCI_STATUS_CAP_LIST);
1610
1611     for (prev = PCI_CAPABILITY_LIST; (next = pdev->config[prev]);
1612          prev = next + PCI_CAP_LIST_NEXT) {
1613         if (next <= offset && next > found) {
1614             found = next;
1615         }
1616     }
1617     return found;
1618 }
1619
1620 /* Patch the PCI vendor and device ids in a PCI rom image if necessary.
1621    This is needed for an option rom which is used for more than one device. */
1622 static void pci_patch_ids(PCIDevice *pdev, uint8_t *ptr, int size)
1623 {
1624     uint16_t vendor_id;
1625     uint16_t device_id;
1626     uint16_t rom_vendor_id;
1627     uint16_t rom_device_id;
1628     uint16_t rom_magic;
1629     uint16_t pcir_offset;
1630     uint8_t checksum;
1631
1632     /* Words in rom data are little endian (like in PCI configuration),
1633        so they can be read / written with pci_get_word / pci_set_word. */
1634
1635     /* Only a valid rom will be patched. */
1636     rom_magic = pci_get_word(ptr);
1637     if (rom_magic != 0xaa55) {
1638         PCI_DPRINTF("Bad ROM magic %04x\n", rom_magic);
1639         return;
1640     }
1641     pcir_offset = pci_get_word(ptr + 0x18);
1642     if (pcir_offset + 8 >= size || memcmp(ptr + pcir_offset, "PCIR", 4)) {
1643         PCI_DPRINTF("Bad PCIR offset 0x%x or signature\n", pcir_offset);
1644         return;
1645     }
1646
1647     vendor_id = pci_get_word(pdev->config + PCI_VENDOR_ID);
1648     device_id = pci_get_word(pdev->config + PCI_DEVICE_ID);
1649     rom_vendor_id = pci_get_word(ptr + pcir_offset + 4);
1650     rom_device_id = pci_get_word(ptr + pcir_offset + 6);
1651
1652     PCI_DPRINTF("%s: ROM id %04x%04x / PCI id %04x%04x\n", pdev->romfile,
1653                 vendor_id, device_id, rom_vendor_id, rom_device_id);
1654
1655     checksum = ptr[6];
1656
1657     if (vendor_id != rom_vendor_id) {
1658         /* Patch vendor id and checksum (at offset 6 for etherboot roms). */
1659         checksum += (uint8_t)rom_vendor_id + (uint8_t)(rom_vendor_id >> 8);
1660         checksum -= (uint8_t)vendor_id + (uint8_t)(vendor_id >> 8);
1661         PCI_DPRINTF("ROM checksum %02x / %02x\n", ptr[6], checksum);
1662         ptr[6] = checksum;
1663         pci_set_word(ptr + pcir_offset + 4, vendor_id);
1664     }
1665
1666     if (device_id != rom_device_id) {
1667         /* Patch device id and checksum (at offset 6 for etherboot roms). */
1668         checksum += (uint8_t)rom_device_id + (uint8_t)(rom_device_id >> 8);
1669         checksum -= (uint8_t)device_id + (uint8_t)(device_id >> 8);
1670         PCI_DPRINTF("ROM checksum %02x / %02x\n", ptr[6], checksum);
1671         ptr[6] = checksum;
1672         pci_set_word(ptr + pcir_offset + 6, device_id);
1673     }
1674 }
1675
1676 /* Add an option rom for the device */
1677 static int pci_add_option_rom(PCIDevice *pdev, bool is_default_rom)
1678 {
1679     int size;
1680     char *path;
1681     void *ptr;
1682     char name[32];
1683     const VMStateDescription *vmsd;
1684
1685     if (!pdev->romfile)
1686         return 0;
1687     if (strlen(pdev->romfile) == 0)
1688         return 0;
1689
1690     if (!pdev->rom_bar) {
1691         /*
1692          * Load rom via fw_cfg instead of creating a rom bar,
1693          * for 0.11 compatibility.
1694          */
1695         int class = pci_get_word(pdev->config + PCI_CLASS_DEVICE);
1696         if (class == 0x0300) {
1697             rom_add_vga(pdev->romfile);
1698         } else {
1699             rom_add_option(pdev->romfile, -1);
1700         }
1701         return 0;
1702     }
1703
1704     path = qemu_find_file(QEMU_FILE_TYPE_BIOS, pdev->romfile);
1705     if (path == NULL) {
1706         path = g_strdup(pdev->romfile);
1707     }
1708
1709     size = get_image_size(path);
1710     if (size < 0) {
1711         error_report("%s: failed to find romfile \"%s\"",
1712                      __FUNCTION__, pdev->romfile);
1713         g_free(path);
1714         return -1;
1715     }
1716     if (size & (size - 1)) {
1717         size = 1 << qemu_fls(size);
1718     }
1719
1720     vmsd = qdev_get_vmsd(DEVICE(pdev));
1721
1722     if (vmsd) {
1723         snprintf(name, sizeof(name), "%s.rom", vmsd->name);
1724     } else {
1725         snprintf(name, sizeof(name), "%s.rom", object_get_typename(OBJECT(pdev)));
1726     }
1727     pdev->has_rom = true;
1728     memory_region_init_ram(&pdev->rom, name, size);
1729     vmstate_register_ram(&pdev->rom, &pdev->qdev);
1730     ptr = memory_region_get_ram_ptr(&pdev->rom);
1731     load_image(path, ptr);
1732     g_free(path);
1733
1734     if (is_default_rom) {
1735         /* Only the default rom images will be patched (if needed). */
1736         pci_patch_ids(pdev, ptr, size);
1737     }
1738
1739     qemu_put_ram_ptr(ptr);
1740
1741     pci_register_bar(pdev, PCI_ROM_SLOT, 0, &pdev->rom);
1742
1743     return 0;
1744 }
1745
1746 static void pci_del_option_rom(PCIDevice *pdev)
1747 {
1748     if (!pdev->has_rom)
1749         return;
1750
1751     vmstate_unregister_ram(&pdev->rom, &pdev->qdev);
1752     memory_region_destroy(&pdev->rom);
1753     pdev->has_rom = false;
1754 }
1755
1756 /*
1757  * if !offset
1758  * Reserve space and add capability to the linked list in pci config space
1759  *
1760  * if offset = 0,
1761  * Find and reserve space and add capability to the linked list
1762  * in pci config space */
1763 int pci_add_capability(PCIDevice *pdev, uint8_t cap_id,
1764                        uint8_t offset, uint8_t size)
1765 {
1766     uint8_t *config;
1767     int i, overlapping_cap;
1768
1769     if (!offset) {
1770         offset = pci_find_space(pdev, size);
1771         if (!offset) {
1772             return -ENOSPC;
1773         }
1774     } else {
1775         /* Verify that capabilities don't overlap.  Note: device assignment
1776          * depends on this check to verify that the device is not broken.
1777          * Should never trigger for emulated devices, but it's helpful
1778          * for debugging these. */
1779         for (i = offset; i < offset + size; i++) {
1780             overlapping_cap = pci_find_capability_at_offset(pdev, i);
1781             if (overlapping_cap) {
1782                 fprintf(stderr, "ERROR: %04x:%02x:%02x.%x "
1783                         "Attempt to add PCI capability %x at offset "
1784                         "%x overlaps existing capability %x at offset %x\n",
1785                         pci_find_domain(pdev->bus), pci_bus_num(pdev->bus),
1786                         PCI_SLOT(pdev->devfn), PCI_FUNC(pdev->devfn),
1787                         cap_id, offset, overlapping_cap, i);
1788                 return -EINVAL;
1789             }
1790         }
1791     }
1792
1793     config = pdev->config + offset;
1794     config[PCI_CAP_LIST_ID] = cap_id;
1795     config[PCI_CAP_LIST_NEXT] = pdev->config[PCI_CAPABILITY_LIST];
1796     pdev->config[PCI_CAPABILITY_LIST] = offset;
1797     pdev->config[PCI_STATUS] |= PCI_STATUS_CAP_LIST;
1798     memset(pdev->used + offset, 0xFF, size);
1799     /* Make capability read-only by default */
1800     memset(pdev->wmask + offset, 0, size);
1801     /* Check capability by default */
1802     memset(pdev->cmask + offset, 0xFF, size);
1803     return offset;
1804 }
1805
1806 /* Unlink capability from the pci config space. */
1807 void pci_del_capability(PCIDevice *pdev, uint8_t cap_id, uint8_t size)
1808 {
1809     uint8_t prev, offset = pci_find_capability_list(pdev, cap_id, &prev);
1810     if (!offset)
1811         return;
1812     pdev->config[prev] = pdev->config[offset + PCI_CAP_LIST_NEXT];
1813     /* Make capability writable again */
1814     memset(pdev->wmask + offset, 0xff, size);
1815     memset(pdev->w1cmask + offset, 0, size);
1816     /* Clear cmask as device-specific registers can't be checked */
1817     memset(pdev->cmask + offset, 0, size);
1818     memset(pdev->used + offset, 0, size);
1819
1820     if (!pdev->config[PCI_CAPABILITY_LIST])
1821         pdev->config[PCI_STATUS] &= ~PCI_STATUS_CAP_LIST;
1822 }
1823
1824 uint8_t pci_find_capability(PCIDevice *pdev, uint8_t cap_id)
1825 {
1826     return pci_find_capability_list(pdev, cap_id, NULL);
1827 }
1828
1829 static void pcibus_dev_print(Monitor *mon, DeviceState *dev, int indent)
1830 {
1831     PCIDevice *d = (PCIDevice *)dev;
1832     const pci_class_desc *desc;
1833     char ctxt[64];
1834     PCIIORegion *r;
1835     int i, class;
1836
1837     class = pci_get_word(d->config + PCI_CLASS_DEVICE);
1838     desc = pci_class_descriptions;
1839     while (desc->desc && class != desc->class)
1840         desc++;
1841     if (desc->desc) {
1842         snprintf(ctxt, sizeof(ctxt), "%s", desc->desc);
1843     } else {
1844         snprintf(ctxt, sizeof(ctxt), "Class %04x", class);
1845     }
1846
1847     monitor_printf(mon, "%*sclass %s, addr %02x:%02x.%x, "
1848                    "pci id %04x:%04x (sub %04x:%04x)\n",
1849                    indent, "", ctxt, pci_bus_num(d->bus),
1850                    PCI_SLOT(d->devfn), PCI_FUNC(d->devfn),
1851                    pci_get_word(d->config + PCI_VENDOR_ID),
1852                    pci_get_word(d->config + PCI_DEVICE_ID),
1853                    pci_get_word(d->config + PCI_SUBSYSTEM_VENDOR_ID),
1854                    pci_get_word(d->config + PCI_SUBSYSTEM_ID));
1855     for (i = 0; i < PCI_NUM_REGIONS; i++) {
1856         r = &d->io_regions[i];
1857         if (!r->size)
1858             continue;
1859         monitor_printf(mon, "%*sbar %d: %s at 0x%"FMT_PCIBUS
1860                        " [0x%"FMT_PCIBUS"]\n",
1861                        indent, "",
1862                        i, r->type & PCI_BASE_ADDRESS_SPACE_IO ? "i/o" : "mem",
1863                        r->addr, r->addr + r->size - 1);
1864     }
1865 }
1866
1867 static char *pci_dev_fw_name(DeviceState *dev, char *buf, int len)
1868 {
1869     PCIDevice *d = (PCIDevice *)dev;
1870     const char *name = NULL;
1871     const pci_class_desc *desc =  pci_class_descriptions;
1872     int class = pci_get_word(d->config + PCI_CLASS_DEVICE);
1873
1874     while (desc->desc &&
1875           (class & ~desc->fw_ign_bits) !=
1876           (desc->class & ~desc->fw_ign_bits)) {
1877         desc++;
1878     }
1879
1880     if (desc->desc) {
1881         name = desc->fw_name;
1882     }
1883
1884     if (name) {
1885         pstrcpy(buf, len, name);
1886     } else {
1887         snprintf(buf, len, "pci%04x,%04x",
1888                  pci_get_word(d->config + PCI_VENDOR_ID),
1889                  pci_get_word(d->config + PCI_DEVICE_ID));
1890     }
1891
1892     return buf;
1893 }
1894
1895 static char *pcibus_get_fw_dev_path(DeviceState *dev)
1896 {
1897     PCIDevice *d = (PCIDevice *)dev;
1898     char path[50], name[33];
1899     int off;
1900
1901     off = snprintf(path, sizeof(path), "%s@%x",
1902                    pci_dev_fw_name(dev, name, sizeof name),
1903                    PCI_SLOT(d->devfn));
1904     if (PCI_FUNC(d->devfn))
1905         snprintf(path + off, sizeof(path) + off, ",%x", PCI_FUNC(d->devfn));
1906     return strdup(path);
1907 }
1908
1909 static char *pcibus_get_dev_path(DeviceState *dev)
1910 {
1911     PCIDevice *d = container_of(dev, PCIDevice, qdev);
1912     PCIDevice *t;
1913     int slot_depth;
1914     /* Path format: Domain:00:Slot.Function:Slot.Function....:Slot.Function.
1915      * 00 is added here to make this format compatible with
1916      * domain:Bus:Slot.Func for systems without nested PCI bridges.
1917      * Slot.Function list specifies the slot and function numbers for all
1918      * devices on the path from root to the specific device. */
1919     char domain[] = "DDDD:00";
1920     char slot[] = ":SS.F";
1921     int domain_len = sizeof domain - 1 /* For '\0' */;
1922     int slot_len = sizeof slot - 1 /* For '\0' */;
1923     int path_len;
1924     char *path, *p;
1925     int s;
1926
1927     /* Calculate # of slots on path between device and root. */;
1928     slot_depth = 0;
1929     for (t = d; t; t = t->bus->parent_dev) {
1930         ++slot_depth;
1931     }
1932
1933     path_len = domain_len + slot_len * slot_depth;
1934
1935     /* Allocate memory, fill in the terminating null byte. */
1936     path = g_malloc(path_len + 1 /* For '\0' */);
1937     path[path_len] = '\0';
1938
1939     /* First field is the domain. */
1940     s = snprintf(domain, sizeof domain, "%04x:00", pci_find_domain(d->bus));
1941     assert(s == domain_len);
1942     memcpy(path, domain, domain_len);
1943
1944     /* Fill in slot numbers. We walk up from device to root, so need to print
1945      * them in the reverse order, last to first. */
1946     p = path + path_len;
1947     for (t = d; t; t = t->bus->parent_dev) {
1948         p -= slot_len;
1949         s = snprintf(slot, sizeof slot, ":%02x.%x",
1950                      PCI_SLOT(t->devfn), PCI_FUNC(t->devfn));
1951         assert(s == slot_len);
1952         memcpy(p, slot, slot_len);
1953     }
1954
1955     return path;
1956 }
1957
1958 static int pci_qdev_find_recursive(PCIBus *bus,
1959                                    const char *id, PCIDevice **pdev)
1960 {
1961     DeviceState *qdev = qdev_find_recursive(&bus->qbus, id);
1962     if (!qdev) {
1963         return -ENODEV;
1964     }
1965
1966     /* roughly check if given qdev is pci device */
1967     if (object_dynamic_cast(OBJECT(qdev), TYPE_PCI_DEVICE)) {
1968         *pdev = PCI_DEVICE(qdev);
1969         return 0;
1970     }
1971     return -EINVAL;
1972 }
1973
1974 int pci_qdev_find_device(const char *id, PCIDevice **pdev)
1975 {
1976     struct PCIHostBus *host;
1977     int rc = -ENODEV;
1978
1979     QLIST_FOREACH(host, &host_buses, next) {
1980         int tmp = pci_qdev_find_recursive(host->bus, id, pdev);
1981         if (!tmp) {
1982             rc = 0;
1983             break;
1984         }
1985         if (tmp != -ENODEV) {
1986             rc = tmp;
1987         }
1988     }
1989
1990     return rc;
1991 }
1992
1993 MemoryRegion *pci_address_space(PCIDevice *dev)
1994 {
1995     return dev->bus->address_space_mem;
1996 }
1997
1998 MemoryRegion *pci_address_space_io(PCIDevice *dev)
1999 {
2000     return dev->bus->address_space_io;
2001 }
2002
2003 static void pci_device_class_init(ObjectClass *klass, void *data)
2004 {
2005     DeviceClass *k = DEVICE_CLASS(klass);
2006     k->init = pci_qdev_init;
2007     k->unplug = pci_unplug_device;
2008     k->exit = pci_unregister_device;
2009     k->bus_info = &pci_bus_info;
2010 }
2011
2012 static TypeInfo pci_device_type_info = {
2013     .name = TYPE_PCI_DEVICE,
2014     .parent = TYPE_DEVICE,
2015     .instance_size = sizeof(PCIDevice),
2016     .abstract = true,
2017     .class_size = sizeof(PCIDeviceClass),
2018     .class_init = pci_device_class_init,
2019 };
2020
2021 static void pci_register_types(void)
2022 {
2023     type_register_static(&pci_device_type_info);
2024 }
2025
2026 type_init(pci_register_types)