hw/ppc/e500.c

   1 /*
   2  * QEMU PowerPC e500-based platforms
   3  *
   4  * Copyright (C) 2009 Freescale Semiconductor, Inc. All rights reserved.
   5  *
   6  * Author: Yu Liu,     <[email protected]>
   7  *
   8  * This file is derived from hw/ppc440_bamboo.c,
   9  * the copyright for that material belongs to the original owners.
  10  *
  11  * This is free software; you can redistribute it and/or modify
  12  * it under the terms of  the GNU General  Public License as published by
  13  * the Free Software Foundation;  either version 2 of the  License, or
  14  * (at your option) any later version.
  15  */
  16
  17 #include "qemu/osdep.h"
  18 #include "qemu-common.h"
  19 #include "qemu/datadir.h"
  20 #include "qemu/units.h"
  21 #include "qapi/error.h"
  22 #include "e500.h"
  23 #include "e500-ccsr.h"
  24 #include "net/net.h"
  25 #include "qemu/config-file.h"
  26 #include "hw/char/serial.h"
  27 #include "hw/pci/pci.h"
  28 #include "hw/boards.h"
  29 #include "sysemu/sysemu.h"
  30 #include "sysemu/kvm.h"
  31 #include "sysemu/reset.h"
  32 #include "sysemu/runstate.h"
  33 #include "kvm_ppc.h"
  34 #include "sysemu/device_tree.h"
  35 #include "hw/ppc/openpic.h"
  36 #include "hw/ppc/openpic_kvm.h"
  37 #include "hw/ppc/ppc.h"
  38 #include "hw/qdev-properties.h"
  39 #include "hw/loader.h"
  40 #include "elf.h"
  41 #include "hw/sysbus.h"
  42 #include "exec/address-spaces.h"
  43 #include "qemu/host-utils.h"
  44 #include "qemu/option.h"
  45 #include "hw/pci-host/ppce500.h"
  46 #include "qemu/error-report.h"
  47 #include "hw/platform-bus.h"
  48 #include "hw/net/fsl_etsec/etsec.h"
  49 #include "hw/i2c/i2c.h"
  50 #include "hw/irq.h"
  51
  52 #define EPAPR_MAGIC                (0x45504150)
  53 #define BINARY_DEVICE_TREE_FILE    "mpc8544ds.dtb"
  54 #define DTC_LOAD_PAD               0x1800000
  55 #define DTC_PAD_MASK               0xFFFFF
  56 #define DTB_MAX_SIZE               (8 * MiB)
  57 #define INITRD_LOAD_PAD            0x2000000
  58 #define INITRD_PAD_MASK            0xFFFFFF
  59
  60 #define RAM_SIZES_ALIGN            (64 * MiB)
  61
  62 /* TODO: parameterize */
  63 #define MPC8544_CCSRBAR_SIZE       0x00100000ULL
  64 #define MPC8544_MPIC_REGS_OFFSET   0x40000ULL
  65 #define MPC8544_MSI_REGS_OFFSET   0x41600ULL
  66 #define MPC8544_SERIAL0_REGS_OFFSET 0x4500ULL
  67 #define MPC8544_SERIAL1_REGS_OFFSET 0x4600ULL
  68 #define MPC8544_PCI_REGS_OFFSET    0x8000ULL
  69 #define MPC8544_PCI_REGS_SIZE      0x1000ULL
  70 #define MPC8544_UTIL_OFFSET        0xe0000ULL
  71 #define MPC8XXX_GPIO_OFFSET        0x000FF000ULL
  72 #define MPC8544_I2C_REGS_OFFSET    0x3000ULL
  73 #define MPC8XXX_GPIO_IRQ           47
  74 #define MPC8544_I2C_IRQ            43
  75 #define RTC_REGS_OFFSET            0x68
  76
  77 struct boot_info
  78 {
  79     uint32_t dt_base;
  80     uint32_t dt_size;
  81     uint32_t entry;
  82 };
  83
  84 static uint32_t *pci_map_create(void *fdt, uint32_t mpic, int first_slot,
  85                                 int nr_slots, int *len)
  86 {
  87     int i = 0;
  88     int slot;
  89     int pci_irq;
  90     int host_irq;
  91     int last_slot = first_slot + nr_slots;
  92     uint32_t *pci_map;
  93
  94     *len = nr_slots * 4 * 7 * sizeof(uint32_t);
  95     pci_map = g_malloc(*len);
  96
  97     for (slot = first_slot; slot < last_slot; slot++) {
  98         for (pci_irq = 0; pci_irq < 4; pci_irq++) {
  99             pci_map[i++] = cpu_to_be32(slot << 11);
 100             pci_map[i++] = cpu_to_be32(0x0);
 101             pci_map[i++] = cpu_to_be32(0x0);
 102             pci_map[i++] = cpu_to_be32(pci_irq + 1);
 103             pci_map[i++] = cpu_to_be32(mpic);
 104             host_irq = ppce500_pci_map_irq_slot(slot, pci_irq);
 105             pci_map[i++] = cpu_to_be32(host_irq + 1);
 106             pci_map[i++] = cpu_to_be32(0x1);
 107         }
 108     }
 109
 110     assert((i * sizeof(uint32_t)) == *len);
 111
 112     return pci_map;
 113 }
 114
 115 static void dt_serial_create(void *fdt, unsigned long long offset,
 116                              const char *soc, const char *mpic,
 117                              const char *alias, int idx, bool defcon)
 118 {
 119     char *ser;
 120
 121     ser = g_strdup_printf("%s/serial@%llx", soc, offset);
 122     qemu_fdt_add_subnode(fdt, ser);
 123     qemu_fdt_setprop_string(fdt, ser, "device_type", "serial");
 124     qemu_fdt_setprop_string(fdt, ser, "compatible", "ns16550");
 125     qemu_fdt_setprop_cells(fdt, ser, "reg", offset, 0x100);
 126     qemu_fdt_setprop_cell(fdt, ser, "cell-index", idx);
 127     qemu_fdt_setprop_cell(fdt, ser, "clock-frequency", 0);
 128     qemu_fdt_setprop_cells(fdt, ser, "interrupts", 42, 2);
 129     qemu_fdt_setprop_phandle(fdt, ser, "interrupt-parent", mpic);
 130     qemu_fdt_setprop_string(fdt, "/aliases", alias, ser);
 131
 132     if (defcon) {
 133         /*
 134          * "linux,stdout-path" and "stdout" properties are deprecated by linux
 135          * kernel. New platforms should only use the "stdout-path" property. Set
 136          * the new property and continue using older property to remain
 137          * compatible with the existing firmware.
 138          */
 139         qemu_fdt_setprop_string(fdt, "/chosen", "linux,stdout-path", ser);
 140         qemu_fdt_setprop_string(fdt, "/chosen", "stdout-path", ser);
 141     }
 142     g_free(ser);
 143 }
 144
 145 static void create_dt_mpc8xxx_gpio(void *fdt, const char *soc, const char *mpic)
 146 {
 147     hwaddr mmio0 = MPC8XXX_GPIO_OFFSET;
 148     int irq0 = MPC8XXX_GPIO_IRQ;
 149     gchar *node = g_strdup_printf("%s/gpio@%"PRIx64, soc, mmio0);
 150     gchar *poweroff = g_strdup_printf("%s/power-off", soc);
 151     int gpio_ph;
 152
 153     qemu_fdt_add_subnode(fdt, node);
 154     qemu_fdt_setprop_string(fdt, node, "compatible", "fsl,qoriq-gpio");
 155     qemu_fdt_setprop_cells(fdt, node, "reg", mmio0, 0x1000);
 156     qemu_fdt_setprop_cells(fdt, node, "interrupts", irq0, 0x2);
 157     qemu_fdt_setprop_phandle(fdt, node, "interrupt-parent", mpic);
 158     qemu_fdt_setprop_cells(fdt, node, "#gpio-cells", 2);
 159     qemu_fdt_setprop(fdt, node, "gpio-controller", NULL, 0);
 160     gpio_ph = qemu_fdt_alloc_phandle(fdt);
 161     qemu_fdt_setprop_cell(fdt, node, "phandle", gpio_ph);
 162     qemu_fdt_setprop_cell(fdt, node, "linux,phandle", gpio_ph);
 163
 164     /* Power Off Pin */
 165     qemu_fdt_add_subnode(fdt, poweroff);
 166     qemu_fdt_setprop_string(fdt, poweroff, "compatible", "gpio-poweroff");
 167     qemu_fdt_setprop_cells(fdt, poweroff, "gpios", gpio_ph, 0, 0);
 168
 169     g_free(node);
 170     g_free(poweroff);
 171 }
 172
 173 static void dt_rtc_create(void *fdt, const char *i2c, const char *alias)
 174 {
 175     int offset = RTC_REGS_OFFSET;
 176
 177     gchar *rtc = g_strdup_printf("%s/rtc@%"PRIx32, i2c, offset);
 178     qemu_fdt_add_subnode(fdt, rtc);
 179     qemu_fdt_setprop_string(fdt, rtc, "compatible", "pericom,pt7c4338");
 180     qemu_fdt_setprop_cells(fdt, rtc, "reg", offset);
 181     qemu_fdt_setprop_string(fdt, "/aliases", alias, rtc);
 182
 183     g_free(rtc);
 184 }
 185
 186 static void dt_i2c_create(void *fdt, const char *soc, const char *mpic,
 187                              const char *alias)
 188 {
 189     hwaddr mmio0 = MPC8544_I2C_REGS_OFFSET;
 190     int irq0 = MPC8544_I2C_IRQ;
 191
 192     gchar *i2c = g_strdup_printf("%s/i2c@%"PRIx64, soc, mmio0);
 193     qemu_fdt_add_subnode(fdt, i2c);
 194     qemu_fdt_setprop_string(fdt, i2c, "device_type", "i2c");
 195     qemu_fdt_setprop_string(fdt, i2c, "compatible", "fsl-i2c");
 196     qemu_fdt_setprop_cells(fdt, i2c, "reg", mmio0, 0x14);
 197     qemu_fdt_setprop_cells(fdt, i2c, "cell-index", 0);
 198     qemu_fdt_setprop_cells(fdt, i2c, "interrupts", irq0, 0x2);
 199     qemu_fdt_setprop_phandle(fdt, i2c, "interrupt-parent", mpic);
 200     qemu_fdt_setprop_string(fdt, "/aliases", alias, i2c);
 201
 202     g_free(i2c);
 203 }
 204
 205
 206 typedef struct PlatformDevtreeData {
 207     void *fdt;
 208     const char *mpic;
 209     int irq_start;
 210     const char *node;
 211     PlatformBusDevice *pbus;
 212 } PlatformDevtreeData;
 213
 214 static int create_devtree_etsec(SysBusDevice *sbdev, PlatformDevtreeData *data)
 215 {
 216     eTSEC *etsec = ETSEC_COMMON(sbdev);
 217     PlatformBusDevice *pbus = data->pbus;
 218     hwaddr mmio0 = platform_bus_get_mmio_addr(pbus, sbdev, 0);
 219     int irq0 = platform_bus_get_irqn(pbus, sbdev, 0);
 220     int irq1 = platform_bus_get_irqn(pbus, sbdev, 1);
 221     int irq2 = platform_bus_get_irqn(pbus, sbdev, 2);
 222     gchar *node = g_strdup_printf("/platform/ethernet@%"PRIx64, mmio0);
 223     gchar *group = g_strdup_printf("%s/queue-group", node);
 224     void *fdt = data->fdt;
 225
 226     assert((int64_t)mmio0 >= 0);
 227     assert(irq0 >= 0);
 228     assert(irq1 >= 0);
 229     assert(irq2 >= 0);
 230
 231     qemu_fdt_add_subnode(fdt, node);
 232     qemu_fdt_setprop_string(fdt, node, "device_type", "network");
 233     qemu_fdt_setprop_string(fdt, node, "compatible", "fsl,etsec2");
 234     qemu_fdt_setprop_string(fdt, node, "model", "eTSEC");
 235     qemu_fdt_setprop(fdt, node, "local-mac-address", etsec->conf.macaddr.a, 6);
 236     qemu_fdt_setprop_cells(fdt, node, "fixed-link", 0, 1, 1000, 0, 0);
 237
 238     qemu_fdt_add_subnode(fdt, group);
 239     qemu_fdt_setprop_cells(fdt, group, "reg", mmio0, 0x1000);
 240     qemu_fdt_setprop_cells(fdt, group, "interrupts",
 241         data->irq_start + irq0, 0x2,
 242         data->irq_start + irq1, 0x2,
 243         data->irq_start + irq2, 0x2);
 244
 245     g_free(node);
 246     g_free(group);
 247
 248     return 0;
 249 }
 250
 251 static void sysbus_device_create_devtree(SysBusDevice *sbdev, void *opaque)
 252 {
 253     PlatformDevtreeData *data = opaque;
 254     bool matched = false;
 255
 256     if (object_dynamic_cast(OBJECT(sbdev), TYPE_ETSEC_COMMON)) {
 257         create_devtree_etsec(sbdev, data);
 258         matched = true;
 259     }
 260
 261     if (!matched) {
 262         error_report("Device %s is not supported by this machine yet.",
 263                      qdev_fw_name(DEVICE(sbdev)));
 264         exit(1);
 265     }
 266 }
 267
 268 static void platform_bus_create_devtree(PPCE500MachineState *pms,
 269                                         void *fdt, const char *mpic)
 270 {
 271     const PPCE500MachineClass *pmc = PPCE500_MACHINE_GET_CLASS(pms);
 272     gchar *node = g_strdup_printf("/platform@%"PRIx64, pmc->platform_bus_base);
 273     const char platcomp[] = "qemu,platform\0simple-bus";
 274     uint64_t addr = pmc->platform_bus_base;
 275     uint64_t size = pmc->platform_bus_size;
 276     int irq_start = pmc->platform_bus_first_irq;
 277
 278     /* Create a /platform node that we can put all devices into */
 279
 280     qemu_fdt_add_subnode(fdt, node);
 281     qemu_fdt_setprop(fdt, node, "compatible", platcomp, sizeof(platcomp));
 282
 283     /* Our platform bus region is less than 32bit big, so 1 cell is enough for
 284        address and size */
 285     qemu_fdt_setprop_cells(fdt, node, "#size-cells", 1);
 286     qemu_fdt_setprop_cells(fdt, node, "#address-cells", 1);
 287     qemu_fdt_setprop_cells(fdt, node, "ranges", 0, addr >> 32, addr, size);
 288
 289     qemu_fdt_setprop_phandle(fdt, node, "interrupt-parent", mpic);
 290
 291     /* Create dt nodes for dynamic devices */
 292     PlatformDevtreeData data = {
 293         .fdt = fdt,
 294         .mpic = mpic,
 295         .irq_start = irq_start,
 296         .node = node,
 297         .pbus = pms->pbus_dev,
 298     };
 299
 300     /* Loop through all dynamic sysbus devices and create nodes for them */
 301     foreach_dynamic_sysbus_device(sysbus_device_create_devtree, &data);
 302
 303     g_free(node);
 304 }
 305
 306 static int ppce500_load_device_tree(PPCE500MachineState *pms,
 307                                     hwaddr addr,
 308                                     hwaddr initrd_base,
 309                                     hwaddr initrd_size,
 310                                     hwaddr kernel_base,
 311                                     hwaddr kernel_size,
 312                                     bool dry_run)
 313 {
 314     MachineState *machine = MACHINE(pms);
 315     unsigned int smp_cpus = machine->smp.cpus;
 316     const PPCE500MachineClass *pmc = PPCE500_MACHINE_GET_CLASS(pms);
 317     CPUPPCState *env = first_cpu->env_ptr;
 318     int ret = -1;
 319     uint64_t mem_reg_property[] = { 0, cpu_to_be64(machine->ram_size) };
 320     int fdt_size;
 321     void *fdt;
 322     uint8_t hypercall[16];
 323     uint32_t clock_freq = 400000000;
 324     uint32_t tb_freq = 400000000;
 325     int i;
 326     char compatible_sb[] = "fsl,mpc8544-immr\0simple-bus";
 327     char *soc;
 328     char *mpic;
 329     uint32_t mpic_ph;
 330     uint32_t msi_ph;
 331     char *gutil;
 332     char *pci;
 333     char *msi;
 334     uint32_t *pci_map = NULL;
 335     int len;
 336     uint32_t pci_ranges[14] =
 337         {
 338             0x2000000, 0x0, pmc->pci_mmio_bus_base,
 339             pmc->pci_mmio_base >> 32, pmc->pci_mmio_base,
 340             0x0, 0x20000000,
 341
 342             0x1000000, 0x0, 0x0,
 343             pmc->pci_pio_base >> 32, pmc->pci_pio_base,
 344             0x0, 0x10000,
 345         };
 346     const char *dtb_file = machine->dtb;
 347     const char *toplevel_compat = machine->dt_compatible;
 348
 349     if (dtb_file) {
 350         char *filename;
 351         filename = qemu_find_file(QEMU_FILE_TYPE_BIOS, dtb_file);
 352         if (!filename) {
 353             goto out;
 354         }
 355
 356         fdt = load_device_tree(filename, &fdt_size);
 357         g_free(filename);
 358         if (!fdt) {
 359             goto out;
 360         }
 361         goto done;
 362     }
 363
 364     fdt = create_device_tree(&fdt_size);
 365     if (fdt == NULL) {
 366         goto out;
 367     }
 368
 369     /* Manipulate device tree in memory. */
 370     qemu_fdt_setprop_cell(fdt, "/", "#address-cells", 2);
 371     qemu_fdt_setprop_cell(fdt, "/", "#size-cells", 2);
 372
 373     qemu_fdt_add_subnode(fdt, "/memory");
 374     qemu_fdt_setprop_string(fdt, "/memory", "device_type", "memory");
 375     qemu_fdt_setprop(fdt, "/memory", "reg", mem_reg_property,
 376                      sizeof(mem_reg_property));
 377
 378     qemu_fdt_add_subnode(fdt, "/chosen");
 379     if (initrd_size) {
 380         ret = qemu_fdt_setprop_cell(fdt, "/chosen", "linux,initrd-start",
 381                                     initrd_base);
 382         if (ret < 0) {
 383             fprintf(stderr, "couldn't set /chosen/linux,initrd-start\n");
 384         }
 385
 386         ret = qemu_fdt_setprop_cell(fdt, "/chosen", "linux,initrd-end",
 387                                     (initrd_base + initrd_size));
 388         if (ret < 0) {
 389             fprintf(stderr, "couldn't set /chosen/linux,initrd-end\n");
 390         }
 391
 392     }
 393
 394     if (kernel_base != -1ULL) {
 395         qemu_fdt_setprop_cells(fdt, "/chosen", "qemu,boot-kernel",
 396                                      kernel_base >> 32, kernel_base,
 397                                      kernel_size >> 32, kernel_size);
 398     }
 399
 400     ret = qemu_fdt_setprop_string(fdt, "/chosen", "bootargs",
 401                                       machine->kernel_cmdline);
 402     if (ret < 0)
 403         fprintf(stderr, "couldn't set /chosen/bootargs\n");
 404
 405     if (kvm_enabled()) {
 406         /* Read out host's frequencies */
 407         clock_freq = kvmppc_get_clockfreq();
 408         tb_freq = kvmppc_get_tbfreq();
 409
 410         /* indicate KVM hypercall interface */
 411         qemu_fdt_add_subnode(fdt, "/hypervisor");
 412         qemu_fdt_setprop_string(fdt, "/hypervisor", "compatible",
 413                                 "linux,kvm");
 414         kvmppc_get_hypercall(env, hypercall, sizeof(hypercall));
 415         qemu_fdt_setprop(fdt, "/hypervisor", "hcall-instructions",
 416                          hypercall, sizeof(hypercall));
 417         /* if KVM supports the idle hcall, set property indicating this */
 418         if (kvmppc_get_hasidle(env)) {
 419             qemu_fdt_setprop(fdt, "/hypervisor", "has-idle", NULL, 0);
 420         }
 421     }
 422
 423     /* Create CPU nodes */
 424     qemu_fdt_add_subnode(fdt, "/cpus");
 425     qemu_fdt_setprop_cell(fdt, "/cpus", "#address-cells", 1);
 426     qemu_fdt_setprop_cell(fdt, "/cpus", "#size-cells", 0);
 427
 428     /* We need to generate the cpu nodes in reverse order, so Linux can pick
 429        the first node as boot node and be happy */
 430     for (i = smp_cpus - 1; i >= 0; i--) {
 431         CPUState *cpu;
 432         char *cpu_name;
 433         uint64_t cpu_release_addr = pmc->spin_base + (i * 0x20);
 434
 435         cpu = qemu_get_cpu(i);
 436         if (cpu == NULL) {
 437             continue;
 438         }
 439         env = cpu->env_ptr;
 440
 441         cpu_name = g_strdup_printf("/cpus/PowerPC,8544@%x", i);
 442         qemu_fdt_add_subnode(fdt, cpu_name);
 443         qemu_fdt_setprop_cell(fdt, cpu_name, "clock-frequency", clock_freq);
 444         qemu_fdt_setprop_cell(fdt, cpu_name, "timebase-frequency", tb_freq);
 445         qemu_fdt_setprop_string(fdt, cpu_name, "device_type", "cpu");
 446         qemu_fdt_setprop_cell(fdt, cpu_name, "reg", i);
 447         qemu_fdt_setprop_cell(fdt, cpu_name, "d-cache-line-size",
 448                               env->dcache_line_size);
 449         qemu_fdt_setprop_cell(fdt, cpu_name, "i-cache-line-size",
 450                               env->icache_line_size);
 451         qemu_fdt_setprop_cell(fdt, cpu_name, "d-cache-size", 0x8000);
 452         qemu_fdt_setprop_cell(fdt, cpu_name, "i-cache-size", 0x8000);
 453         qemu_fdt_setprop_cell(fdt, cpu_name, "bus-frequency", 0);
 454         if (cpu->cpu_index) {
 455             qemu_fdt_setprop_string(fdt, cpu_name, "status", "disabled");
 456             qemu_fdt_setprop_string(fdt, cpu_name, "enable-method",
 457                                     "spin-table");
 458             qemu_fdt_setprop_u64(fdt, cpu_name, "cpu-release-addr",
 459                                  cpu_release_addr);
 460         } else {
 461             qemu_fdt_setprop_string(fdt, cpu_name, "status", "okay");
 462         }
 463         g_free(cpu_name);
 464     }
 465
 466     qemu_fdt_add_subnode(fdt, "/aliases");
 467     /* XXX These should go into their respective devices' code */
 468     soc = g_strdup_printf("/soc@%"PRIx64, pmc->ccsrbar_base);
 469     qemu_fdt_add_subnode(fdt, soc);
 470     qemu_fdt_setprop_string(fdt, soc, "device_type", "soc");
 471     qemu_fdt_setprop(fdt, soc, "compatible", compatible_sb,
 472                      sizeof(compatible_sb));
 473     qemu_fdt_setprop_cell(fdt, soc, "#address-cells", 1);
 474     qemu_fdt_setprop_cell(fdt, soc, "#size-cells", 1);
 475     qemu_fdt_setprop_cells(fdt, soc, "ranges", 0x0,
 476                            pmc->ccsrbar_base >> 32, pmc->ccsrbar_base,
 477                            MPC8544_CCSRBAR_SIZE);
 478     /* XXX should contain a reasonable value */
 479     qemu_fdt_setprop_cell(fdt, soc, "bus-frequency", 0);
 480
 481     mpic = g_strdup_printf("%s/pic@%llx", soc, MPC8544_MPIC_REGS_OFFSET);
 482     qemu_fdt_add_subnode(fdt, mpic);
 483     qemu_fdt_setprop_string(fdt, mpic, "device_type", "open-pic");
 484     qemu_fdt_setprop_string(fdt, mpic, "compatible", "fsl,mpic");
 485     qemu_fdt_setprop_cells(fdt, mpic, "reg", MPC8544_MPIC_REGS_OFFSET,
 486                            0x40000);
 487     qemu_fdt_setprop_cell(fdt, mpic, "#address-cells", 0);
 488     qemu_fdt_setprop_cell(fdt, mpic, "#interrupt-cells", 2);
 489     mpic_ph = qemu_fdt_alloc_phandle(fdt);
 490     qemu_fdt_setprop_cell(fdt, mpic, "phandle", mpic_ph);
 491     qemu_fdt_setprop_cell(fdt, mpic, "linux,phandle", mpic_ph);
 492     qemu_fdt_setprop(fdt, mpic, "interrupt-controller", NULL, 0);
 493
 494     /*
 495      * We have to generate ser1 first, because Linux takes the first
 496      * device it finds in the dt as serial output device. And we generate
 497      * devices in reverse order to the dt.
 498      */
 499     if (serial_hd(1)) {
 500         dt_serial_create(fdt, MPC8544_SERIAL1_REGS_OFFSET,
 501                          soc, mpic, "serial1", 1, false);
 502     }
 503
 504     if (serial_hd(0)) {
 505         dt_serial_create(fdt, MPC8544_SERIAL0_REGS_OFFSET,
 506                          soc, mpic, "serial0", 0, true);
 507     }
 508
 509     /* i2c */
 510     dt_i2c_create(fdt, soc, mpic, "i2c");
 511
 512     dt_rtc_create(fdt, "i2c", "rtc");
 513
 514
 515     gutil = g_strdup_printf("%s/global-utilities@%llx", soc,
 516                             MPC8544_UTIL_OFFSET);
 517     qemu_fdt_add_subnode(fdt, gutil);
 518     qemu_fdt_setprop_string(fdt, gutil, "compatible", "fsl,mpc8544-guts");
 519     qemu_fdt_setprop_cells(fdt, gutil, "reg", MPC8544_UTIL_OFFSET, 0x1000);
 520     qemu_fdt_setprop(fdt, gutil, "fsl,has-rstcr", NULL, 0);
 521     g_free(gutil);
 522
 523     msi = g_strdup_printf("/%s/msi@%llx", soc, MPC8544_MSI_REGS_OFFSET);
 524     qemu_fdt_add_subnode(fdt, msi);
 525     qemu_fdt_setprop_string(fdt, msi, "compatible", "fsl,mpic-msi");
 526     qemu_fdt_setprop_cells(fdt, msi, "reg", MPC8544_MSI_REGS_OFFSET, 0x200);
 527     msi_ph = qemu_fdt_alloc_phandle(fdt);
 528     qemu_fdt_setprop_cells(fdt, msi, "msi-available-ranges", 0x0, 0x100);
 529     qemu_fdt_setprop_phandle(fdt, msi, "interrupt-parent", mpic);
 530     qemu_fdt_setprop_cells(fdt, msi, "interrupts",
 531         0xe0, 0x0,
 532         0xe1, 0x0,
 533         0xe2, 0x0,
 534         0xe3, 0x0,
 535         0xe4, 0x0,
 536         0xe5, 0x0,
 537         0xe6, 0x0,
 538         0xe7, 0x0);
 539     qemu_fdt_setprop_cell(fdt, msi, "phandle", msi_ph);
 540     qemu_fdt_setprop_cell(fdt, msi, "linux,phandle", msi_ph);
 541     g_free(msi);
 542
 543     pci = g_strdup_printf("/pci@%llx",
 544                           pmc->ccsrbar_base + MPC8544_PCI_REGS_OFFSET);
 545     qemu_fdt_add_subnode(fdt, pci);
 546     qemu_fdt_setprop_cell(fdt, pci, "cell-index", 0);
 547     qemu_fdt_setprop_string(fdt, pci, "compatible", "fsl,mpc8540-pci");
 548     qemu_fdt_setprop_string(fdt, pci, "device_type", "pci");
 549     qemu_fdt_setprop_cells(fdt, pci, "interrupt-map-mask", 0xf800, 0x0,
 550                            0x0, 0x7);
 551     pci_map = pci_map_create(fdt, qemu_fdt_get_phandle(fdt, mpic),
 552                              pmc->pci_first_slot, pmc->pci_nr_slots,
 553                              &len);
 554     qemu_fdt_setprop(fdt, pci, "interrupt-map", pci_map, len);
 555     qemu_fdt_setprop_phandle(fdt, pci, "interrupt-parent", mpic);
 556     qemu_fdt_setprop_cells(fdt, pci, "interrupts", 24, 2);
 557     qemu_fdt_setprop_cells(fdt, pci, "bus-range", 0, 255);
 558     for (i = 0; i < 14; i++) {
 559         pci_ranges[i] = cpu_to_be32(pci_ranges[i]);
 560     }
 561     qemu_fdt_setprop_cell(fdt, pci, "fsl,msi", msi_ph);
 562     qemu_fdt_setprop(fdt, pci, "ranges", pci_ranges, sizeof(pci_ranges));
 563     qemu_fdt_setprop_cells(fdt, pci, "reg",
 564                            (pmc->ccsrbar_base + MPC8544_PCI_REGS_OFFSET) >> 32,
 565                            (pmc->ccsrbar_base + MPC8544_PCI_REGS_OFFSET),
 566                            0, 0x1000);
 567     qemu_fdt_setprop_cell(fdt, pci, "clock-frequency", 66666666);
 568     qemu_fdt_setprop_cell(fdt, pci, "#interrupt-cells", 1);
 569     qemu_fdt_setprop_cell(fdt, pci, "#size-cells", 2);
 570     qemu_fdt_setprop_cell(fdt, pci, "#address-cells", 3);
 571     qemu_fdt_setprop_string(fdt, "/aliases", "pci0", pci);
 572     g_free(pci);
 573
 574     if (pmc->has_mpc8xxx_gpio) {
 575         create_dt_mpc8xxx_gpio(fdt, soc, mpic);
 576     }
 577     g_free(soc);
 578
 579     if (pms->pbus_dev) {
 580         platform_bus_create_devtree(pms, fdt, mpic);
 581     }
 582     g_free(mpic);
 583
 584     pmc->fixup_devtree(fdt);
 585
 586     if (toplevel_compat) {
 587         qemu_fdt_setprop(fdt, "/", "compatible", toplevel_compat,
 588                          strlen(toplevel_compat) + 1);
 589     }
 590
 591 done:
 592     if (!dry_run) {
 593         qemu_fdt_dumpdtb(fdt, fdt_size);
 594         cpu_physical_memory_write(addr, fdt, fdt_size);
 595     }
 596     ret = fdt_size;
 597     g_free(fdt);
 598
 599 out:
 600     g_free(pci_map);
 601
 602     return ret;
 603 }
 604
 605 typedef struct DeviceTreeParams {
 606     PPCE500MachineState *machine;
 607     hwaddr addr;
 608     hwaddr initrd_base;
 609     hwaddr initrd_size;
 610     hwaddr kernel_base;
 611     hwaddr kernel_size;
 612     Notifier notifier;
 613 } DeviceTreeParams;
 614
 615 static void ppce500_reset_device_tree(void *opaque)
 616 {
 617     DeviceTreeParams *p = opaque;
 618     ppce500_load_device_tree(p->machine, p->addr, p->initrd_base,
 619                              p->initrd_size, p->kernel_base, p->kernel_size,
 620                              false);
 621 }
 622
 623 static void ppce500_init_notify(Notifier *notifier, void *data)
 624 {
 625     DeviceTreeParams *p = container_of(notifier, DeviceTreeParams, notifier);
 626     ppce500_reset_device_tree(p);
 627 }
 628
 629 static int ppce500_prep_device_tree(PPCE500MachineState *machine,
 630                                     hwaddr addr,
 631                                     hwaddr initrd_base,
 632                                     hwaddr initrd_size,
 633                                     hwaddr kernel_base,
 634                                     hwaddr kernel_size)
 635 {
 636     DeviceTreeParams *p = g_new(DeviceTreeParams, 1);
 637     p->machine = machine;
 638     p->addr = addr;
 639     p->initrd_base = initrd_base;
 640     p->initrd_size = initrd_size;
 641     p->kernel_base = kernel_base;
 642     p->kernel_size = kernel_size;
 643
 644     qemu_register_reset(ppce500_reset_device_tree, p);
 645     p->notifier.notify = ppce500_init_notify;
 646     qemu_add_machine_init_done_notifier(&p->notifier);
 647
 648     /* Issue the device tree loader once, so that we get the size of the blob */
 649     return ppce500_load_device_tree(machine, addr, initrd_base, initrd_size,
 650                                     kernel_base, kernel_size, true);
 651 }
 652
 653 /* Create -kernel TLB entries for BookE.  */
 654 hwaddr booke206_page_size_to_tlb(uint64_t size)
 655 {
 656     return 63 - clz64(size / KiB);
 657 }
 658
 659 static int booke206_initial_map_tsize(CPUPPCState *env)
 660 {
 661     struct boot_info *bi = env->load_info;
 662     hwaddr dt_end;
 663     int ps;
 664
 665     /* Our initial TLB entry needs to cover everything from 0 to
 666        the device tree top */
 667     dt_end = bi->dt_base + bi->dt_size;
 668     ps = booke206_page_size_to_tlb(dt_end) + 1;
 669     if (ps & 1) {
 670         /* e500v2 can only do even TLB size bits */
 671         ps++;
 672     }
 673     return ps;
 674 }
 675
 676 static uint64_t mmubooke_initial_mapsize(CPUPPCState *env)
 677 {
 678     int tsize;
 679
 680     tsize = booke206_initial_map_tsize(env);
 681     return (1ULL << 10 << tsize);
 682 }
 683
 684 static void mmubooke_create_initial_mapping(CPUPPCState *env)
 685 {
 686     ppcmas_tlb_t *tlb = booke206_get_tlbm(env, 1, 0, 0);
 687     hwaddr size;
 688     int ps;
 689
 690     ps = booke206_initial_map_tsize(env);
 691     size = (ps << MAS1_TSIZE_SHIFT);
 692     tlb->mas1 = MAS1_VALID | size;
 693     tlb->mas2 = 0;
 694     tlb->mas7_3 = 0;
 695     tlb->mas7_3 |= MAS3_UR | MAS3_UW | MAS3_UX | MAS3_SR | MAS3_SW | MAS3_SX;
 696
 697     env->tlb_dirty = true;
 698 }
 699
 700 static void ppce500_cpu_reset_sec(void *opaque)
 701 {
 702     PowerPCCPU *cpu = opaque;
 703     CPUState *cs = CPU(cpu);
 704
 705     cpu_reset(cs);
 706
 707     cs->exception_index = EXCP_HLT;
 708 }
 709
 710 static void ppce500_cpu_reset(void *opaque)
 711 {
 712     PowerPCCPU *cpu = opaque;
 713     CPUState *cs = CPU(cpu);
 714     CPUPPCState *env = &cpu->env;
 715     struct boot_info *bi = env->load_info;
 716
 717     cpu_reset(cs);
 718
 719     /* Set initial guest state. */
 720     cs->halted = 0;
 721     env->gpr[1] = (16 * MiB) - 8;
 722     env->gpr[3] = bi->dt_base;
 723     env->gpr[4] = 0;
 724     env->gpr[5] = 0;
 725     env->gpr[6] = EPAPR_MAGIC;
 726     env->gpr[7] = mmubooke_initial_mapsize(env);
 727     env->gpr[8] = 0;
 728     env->gpr[9] = 0;
 729     env->nip = bi->entry;
 730     mmubooke_create_initial_mapping(env);
 731 }
 732
 733 static DeviceState *ppce500_init_mpic_qemu(PPCE500MachineState *pms,
 734                                            IrqLines  *irqs)
 735 {
 736     DeviceState *dev;
 737     SysBusDevice *s;
 738     int i, j, k;
 739     MachineState *machine = MACHINE(pms);
 740     unsigned int smp_cpus = machine->smp.cpus;
 741     const PPCE500MachineClass *pmc = PPCE500_MACHINE_GET_CLASS(pms);
 742
 743     dev = qdev_new(TYPE_OPENPIC);
 744     object_property_add_child(OBJECT(machine), "pic", OBJECT(dev));
 745     qdev_prop_set_uint32(dev, "model", pmc->mpic_version);
 746     qdev_prop_set_uint32(dev, "nb_cpus", smp_cpus);
 747
 748     s = SYS_BUS_DEVICE(dev);
 749     sysbus_realize_and_unref(s, &error_fatal);
 750
 751     k = 0;
 752     for (i = 0; i < smp_cpus; i++) {
 753         for (j = 0; j < OPENPIC_OUTPUT_NB; j++) {
 754             sysbus_connect_irq(s, k++, irqs[i].irq[j]);
 755         }
 756     }
 757
 758     return dev;
 759 }
 760
 761 static DeviceState *ppce500_init_mpic_kvm(const PPCE500MachineClass *pmc,
 762                                           IrqLines *irqs, Error **errp)
 763 {
 764     DeviceState *dev;
 765     CPUState *cs;
 766
 767     dev = qdev_new(TYPE_KVM_OPENPIC);
 768     qdev_prop_set_uint32(dev, "model", pmc->mpic_version);
 769
 770     if (!sysbus_realize_and_unref(SYS_BUS_DEVICE(dev), errp)) {
 771         object_unparent(OBJECT(dev));
 772         return NULL;
 773     }
 774
 775     CPU_FOREACH(cs) {
 776         if (kvm_openpic_connect_vcpu(dev, cs)) {
 777             fprintf(stderr, "%s: failed to connect vcpu to irqchip\n",
 778                     __func__);
 779             abort();
 780         }
 781     }
 782
 783     return dev;
 784 }
 785
 786 static DeviceState *ppce500_init_mpic(PPCE500MachineState *pms,
 787                                       MemoryRegion *ccsr,
 788                                       IrqLines *irqs)
 789 {
 790     const PPCE500MachineClass *pmc = PPCE500_MACHINE_GET_CLASS(pms);
 791     DeviceState *dev = NULL;
 792     SysBusDevice *s;
 793
 794     if (kvm_enabled()) {
 795         Error *err = NULL;
 796
 797         if (kvm_kernel_irqchip_allowed()) {
 798             dev = ppce500_init_mpic_kvm(pmc, irqs, &err);
 799         }
 800         if (kvm_kernel_irqchip_required() && !dev) {
 801             error_reportf_err(err,
 802                               "kernel_irqchip requested but unavailable: ");
 803             exit(1);
 804         }
 805     }
 806
 807     if (!dev) {
 808         dev = ppce500_init_mpic_qemu(pms, irqs);
 809     }
 810
 811     s = SYS_BUS_DEVICE(dev);
 812     memory_region_add_subregion(ccsr, MPC8544_MPIC_REGS_OFFSET,
 813                                 s->mmio[0].memory);
 814
 815     return dev;
 816 }
 817
 818 static void ppce500_power_off(void *opaque, int line, int on)
 819 {
 820     if (on) {
 821         qemu_system_shutdown_request(SHUTDOWN_CAUSE_GUEST_SHUTDOWN);
 822     }
 823 }
 824
 825 void ppce500_init(MachineState *machine)
 826 {
 827     MemoryRegion *address_space_mem = get_system_memory();
 828     PPCE500MachineState *pms = PPCE500_MACHINE(machine);
 829     const PPCE500MachineClass *pmc = PPCE500_MACHINE_GET_CLASS(machine);
 830     PCIBus *pci_bus;
 831     CPUPPCState *env = NULL;
 832     uint64_t loadaddr;
 833     hwaddr kernel_base = -1LL;
 834     int kernel_size = 0;
 835     hwaddr dt_base = 0;
 836     hwaddr initrd_base = 0;
 837     int initrd_size = 0;
 838     hwaddr cur_base = 0;
 839     char *filename;
 840     const char *payload_name;
 841     bool kernel_as_payload;
 842     hwaddr bios_entry = 0;
 843     target_long payload_size;
 844     struct boot_info *boot_info;
 845     int dt_size;
 846     int i;
 847     unsigned int smp_cpus = machine->smp.cpus;
 848     /* irq num for pin INTA, INTB, INTC and INTD is 1, 2, 3 and
 849      * 4 respectively */
 850     unsigned int pci_irq_nrs[PCI_NUM_PINS] = {1, 2, 3, 4};
 851     IrqLines *irqs;
 852     DeviceState *dev, *mpicdev;
 853     CPUPPCState *firstenv = NULL;
 854     MemoryRegion *ccsr_addr_space;
 855     SysBusDevice *s;
 856     PPCE500CCSRState *ccsr;
 857     I2CBus *i2c;
 858
 859     irqs = g_new0(IrqLines, smp_cpus);
 860     for (i = 0; i < smp_cpus; i++) {
 861         PowerPCCPU *cpu;
 862         CPUState *cs;
 863         qemu_irq *input;
 864
 865         cpu = POWERPC_CPU(object_new(machine->cpu_type));
 866         env = &cpu->env;
 867         cs = CPU(cpu);
 868
 869         if (env->mmu_model != POWERPC_MMU_BOOKE206) {
 870             error_report("MMU model %i not supported by this machine",
 871                          env->mmu_model);
 872             exit(1);
 873         }
 874
 875         /*
 876          * Secondary CPU starts in halted state for now. Needs to change
 877          * when implementing non-kernel boot.
 878          */
 879         object_property_set_bool(OBJECT(cs), "start-powered-off", i != 0,
 880                                  &error_fatal);
 881         qdev_realize_and_unref(DEVICE(cs), NULL, &error_fatal);
 882
 883         if (!firstenv) {
 884             firstenv = env;
 885         }
 886
 887         input = (qemu_irq *)env->irq_inputs;
 888         irqs[i].irq[OPENPIC_OUTPUT_INT] = input[PPCE500_INPUT_INT];
 889         irqs[i].irq[OPENPIC_OUTPUT_CINT] = input[PPCE500_INPUT_CINT];
 890         env->spr_cb[SPR_BOOKE_PIR].default_value = cs->cpu_index = i;
 891         env->mpic_iack = pmc->ccsrbar_base + MPC8544_MPIC_REGS_OFFSET + 0xa0;
 892
 893         ppc_booke_timers_init(cpu, 400000000, PPC_TIMER_E500);
 894
 895         /* Register reset handler */
 896         if (!i) {
 897             /* Primary CPU */
 898             struct boot_info *boot_info;
 899             boot_info = g_malloc0(sizeof(struct boot_info));
 900             qemu_register_reset(ppce500_cpu_reset, cpu);
 901             env->load_info = boot_info;
 902         } else {
 903             /* Secondary CPUs */
 904             qemu_register_reset(ppce500_cpu_reset_sec, cpu);
 905         }
 906     }
 907
 908     env = firstenv;
 909
 910     if (!QEMU_IS_ALIGNED(machine->ram_size, RAM_SIZES_ALIGN)) {
 911         error_report("RAM size must be multiple of %" PRIu64, RAM_SIZES_ALIGN);
 912         exit(EXIT_FAILURE);
 913     }
 914
 915     /* Register Memory */
 916     memory_region_add_subregion(address_space_mem, 0, machine->ram);
 917
 918     dev = qdev_new("e500-ccsr");
 919     object_property_add_child(qdev_get_machine(), "e500-ccsr",
 920                               OBJECT(dev));
 921     sysbus_realize_and_unref(SYS_BUS_DEVICE(dev), &error_fatal);
 922     ccsr = CCSR(dev);
 923     ccsr_addr_space = &ccsr->ccsr_space;
 924     memory_region_add_subregion(address_space_mem, pmc->ccsrbar_base,
 925                                 ccsr_addr_space);
 926
 927     mpicdev = ppce500_init_mpic(pms, ccsr_addr_space, irqs);
 928     g_free(irqs);
 929
 930     /* Serial */
 931     if (serial_hd(0)) {
 932         serial_mm_init(ccsr_addr_space, MPC8544_SERIAL0_REGS_OFFSET,
 933                        0, qdev_get_gpio_in(mpicdev, 42), 399193,
 934                        serial_hd(0), DEVICE_BIG_ENDIAN);
 935     }
 936
 937     if (serial_hd(1)) {
 938         serial_mm_init(ccsr_addr_space, MPC8544_SERIAL1_REGS_OFFSET,
 939                        0, qdev_get_gpio_in(mpicdev, 42), 399193,
 940                        serial_hd(1), DEVICE_BIG_ENDIAN);
 941     }
 942         /* I2C */
 943     dev = qdev_new("mpc-i2c");
 944     s = SYS_BUS_DEVICE(dev);
 945     sysbus_realize_and_unref(s, &error_fatal);
 946     sysbus_connect_irq(s, 0, qdev_get_gpio_in(mpicdev, MPC8544_I2C_IRQ));
 947     memory_region_add_subregion(ccsr_addr_space, MPC8544_I2C_REGS_OFFSET,
 948                                 sysbus_mmio_get_region(s, 0));
 949     i2c = (I2CBus *)qdev_get_child_bus(dev, "i2c");
 950     i2c_slave_create_simple(i2c, "ds1338", RTC_REGS_OFFSET);
 951
 952
 953     /* General Utility device */
 954     dev = qdev_new("mpc8544-guts");
 955     s = SYS_BUS_DEVICE(dev);
 956     sysbus_realize_and_unref(s, &error_fatal);
 957     memory_region_add_subregion(ccsr_addr_space, MPC8544_UTIL_OFFSET,
 958                                 sysbus_mmio_get_region(s, 0));
 959
 960     /* PCI */
 961     dev = qdev_new("e500-pcihost");
 962     object_property_add_child(qdev_get_machine(), "pci-host", OBJECT(dev));
 963     qdev_prop_set_uint32(dev, "first_slot", pmc->pci_first_slot);
 964     qdev_prop_set_uint32(dev, "first_pin_irq", pci_irq_nrs[0]);
 965     s = SYS_BUS_DEVICE(dev);
 966     sysbus_realize_and_unref(s, &error_fatal);
 967     for (i = 0; i < PCI_NUM_PINS; i++) {
 968         sysbus_connect_irq(s, i, qdev_get_gpio_in(mpicdev, pci_irq_nrs[i]));
 969     }
 970
 971     memory_region_add_subregion(ccsr_addr_space, MPC8544_PCI_REGS_OFFSET,
 972                                 sysbus_mmio_get_region(s, 0));
 973
 974     pci_bus = (PCIBus *)qdev_get_child_bus(dev, "pci.0");
 975     if (!pci_bus)
 976         printf("couldn't create PCI controller!\n");
 977
 978     if (pci_bus) {
 979         /* Register network interfaces. */
 980         for (i = 0; i < nb_nics; i++) {
 981             pci_nic_init_nofail(&nd_table[i], pci_bus, "virtio-net-pci", NULL);
 982         }
 983     }
 984
 985     /* Register spinning region */
 986     sysbus_create_simple("e500-spin", pmc->spin_base, NULL);
 987
 988     if (pmc->has_mpc8xxx_gpio) {
 989         qemu_irq poweroff_irq;
 990
 991         dev = qdev_new("mpc8xxx_gpio");
 992         s = SYS_BUS_DEVICE(dev);
 993         sysbus_realize_and_unref(s, &error_fatal);
 994         sysbus_connect_irq(s, 0, qdev_get_gpio_in(mpicdev, MPC8XXX_GPIO_IRQ));
 995         memory_region_add_subregion(ccsr_addr_space, MPC8XXX_GPIO_OFFSET,
 996                                     sysbus_mmio_get_region(s, 0));
 997
 998         /* Power Off GPIO at Pin 0 */
 999         poweroff_irq = qemu_allocate_irq(ppce500_power_off, NULL, 0);
1000         qdev_connect_gpio_out(dev, 0, poweroff_irq);
1001     }
1002
1003     /* Platform Bus Device */
1004     if (pmc->has_platform_bus) {
1005         dev = qdev_new(TYPE_PLATFORM_BUS_DEVICE);
1006         dev->id = TYPE_PLATFORM_BUS_DEVICE;
1007         qdev_prop_set_uint32(dev, "num_irqs", pmc->platform_bus_num_irqs);
1008         qdev_prop_set_uint32(dev, "mmio_size", pmc->platform_bus_size);
1009         sysbus_realize_and_unref(SYS_BUS_DEVICE(dev), &error_fatal);
1010         pms->pbus_dev = PLATFORM_BUS_DEVICE(dev);
1011
1012         s = SYS_BUS_DEVICE(pms->pbus_dev);
1013         for (i = 0; i < pmc->platform_bus_num_irqs; i++) {
1014             int irqn = pmc->platform_bus_first_irq + i;
1015             sysbus_connect_irq(s, i, qdev_get_gpio_in(mpicdev, irqn));
1016         }
1017
1018         memory_region_add_subregion(address_space_mem,
1019                                     pmc->platform_bus_base,
1020                                     sysbus_mmio_get_region(s, 0));
1021     }
1022
1023     /*
1024      * Smart firmware defaults ahead!
1025      *
1026      * We follow the following table to select which payload we execute.
1027      *
1028      *  -kernel | -bios | payload
1029      * ---------+-------+---------
1030      *     N    |   Y   | u-boot
1031      *     N    |   N   | u-boot
1032      *     Y    |   Y   | u-boot
1033      *     Y    |   N   | kernel
1034      *
1035      * This ensures backwards compatibility with how we used to expose
1036      * -kernel to users but allows them to run through u-boot as well.
1037      */
1038     kernel_as_payload = false;
1039     if (machine->firmware == NULL) {
1040         if (machine->kernel_filename) {
1041             payload_name = machine->kernel_filename;
1042             kernel_as_payload = true;
1043         } else {
1044             payload_name = "u-boot.e500";
1045         }
1046     } else {
1047         payload_name = machine->firmware;
1048     }
1049
1050     filename = qemu_find_file(QEMU_FILE_TYPE_BIOS, payload_name);
1051     if (!filename) {
1052         error_report("could not find firmware/kernel file '%s'", payload_name);
1053         exit(1);
1054     }
1055
1056     payload_size = load_elf(filename, NULL, NULL, NULL,
1057                             &bios_entry, &loadaddr, NULL, NULL,
1058                             1, PPC_ELF_MACHINE, 0, 0);
1059     if (payload_size < 0) {
1060         /*
1061          * Hrm. No ELF image? Try a uImage, maybe someone is giving us an
1062          * ePAPR compliant kernel
1063          */
1064         loadaddr = LOAD_UIMAGE_LOADADDR_INVALID;
1065         payload_size = load_uimage(filename, &bios_entry, &loadaddr, NULL,
1066                                    NULL, NULL);
1067         if (payload_size < 0) {
1068             error_report("could not load firmware '%s'", filename);
1069             exit(1);
1070         }
1071     }
1072
1073     g_free(filename);
1074
1075     if (kernel_as_payload) {
1076         kernel_base = loadaddr;
1077         kernel_size = payload_size;
1078     }
1079
1080     cur_base = loadaddr + payload_size;
1081     if (cur_base < 32 * MiB) {
1082         /* u-boot occupies memory up to 32MB, so load blobs above */
1083         cur_base = 32 * MiB;
1084     }
1085
1086     /* Load bare kernel only if no bios/u-boot has been provided */
1087     if (machine->kernel_filename && !kernel_as_payload) {
1088         kernel_base = cur_base;
1089         kernel_size = load_image_targphys(machine->kernel_filename,
1090                                           cur_base,
1091                                           machine->ram_size - cur_base);
1092         if (kernel_size < 0) {
1093             error_report("could not load kernel '%s'",
1094                          machine->kernel_filename);
1095             exit(1);
1096         }
1097
1098         cur_base += kernel_size;
1099     }
1100
1101     /* Load initrd. */
1102     if (machine->initrd_filename) {
1103         initrd_base = (cur_base + INITRD_LOAD_PAD) & ~INITRD_PAD_MASK;
1104         initrd_size = load_image_targphys(machine->initrd_filename, initrd_base,
1105                                           machine->ram_size - initrd_base);
1106
1107         if (initrd_size < 0) {
1108             error_report("could not load initial ram disk '%s'",
1109                          machine->initrd_filename);
1110             exit(1);
1111         }
1112
1113         cur_base = initrd_base + initrd_size;
1114     }
1115
1116     /*
1117      * Reserve space for dtb behind the kernel image because Linux has a bug
1118      * where it can only handle the dtb if it's within the first 64MB of where
1119      * <kernel> starts. dtb cannot not reach initrd_base because INITRD_LOAD_PAD
1120      * ensures enough space between kernel and initrd.
1121      */
1122     dt_base = (loadaddr + payload_size + DTC_LOAD_PAD) & ~DTC_PAD_MASK;
1123     if (dt_base + DTB_MAX_SIZE > machine->ram_size) {
1124             error_report("not enough memory for device tree");
1125             exit(1);
1126     }
1127
1128     dt_size = ppce500_prep_device_tree(pms, dt_base,
1129                                        initrd_base, initrd_size,
1130                                        kernel_base, kernel_size);
1131     if (dt_size < 0) {
1132         error_report("couldn't load device tree");
1133         exit(1);
1134     }
1135     assert(dt_size < DTB_MAX_SIZE);
1136
1137     boot_info = env->load_info;
1138     boot_info->entry = bios_entry;
1139     boot_info->dt_base = dt_base;
1140     boot_info->dt_size = dt_size;
1141 }
1142
1143 static void e500_ccsr_initfn(Object *obj)
1144 {
1145     PPCE500CCSRState *ccsr = CCSR(obj);
1146     memory_region_init(&ccsr->ccsr_space, obj, "e500-ccsr",
1147                        MPC8544_CCSRBAR_SIZE);
1148 }
1149
1150 static const TypeInfo e500_ccsr_info = {
1151     .name          = TYPE_CCSR,
1152     .parent        = TYPE_SYS_BUS_DEVICE,
1153     .instance_size = sizeof(PPCE500CCSRState),
1154     .instance_init = e500_ccsr_initfn,
1155 };
1156
1157 static const TypeInfo ppce500_info = {
1158     .name          = TYPE_PPCE500_MACHINE,
1159     .parent        = TYPE_MACHINE,
1160     .abstract      = true,
1161     .instance_size = sizeof(PPCE500MachineState),
1162     .class_size    = sizeof(PPCE500MachineClass),
1163 };
1164
1165 static void e500_register_types(void)
1166 {
1167     type_register_static(&e500_ccsr_info);
1168     type_register_static(&ppce500_info);
1169 }
1170
1171 type_init(e500_register_types)