hw/ppc405_boards.c

   1 /*
   2  * QEMU PowerPC 405 evaluation boards emulation
   3  *
   4  * Copyright (c) 2007 Jocelyn Mayer
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24 #include "hw.h"
  25 #include "ppc.h"
  26 #include "ppc405.h"
  27 #include "nvram.h"
  28 #include "flash.h"
  29 #include "sysemu.h"
  30 #include "block.h"
  31 #include "boards.h"
  32 #include "qemu-log.h"
  33 #include "loader.h"
  34 #include "blockdev.h"
  35 #include "exec-memory.h"
  36
  37 #define BIOS_FILENAME "ppc405_rom.bin"
  38 #define BIOS_SIZE (2048 * 1024)
  39
  40 #define KERNEL_LOAD_ADDR 0x00000000
  41 #define INITRD_LOAD_ADDR 0x01800000
  42
  43 #define USE_FLASH_BIOS
  44
  45 #define DEBUG_BOARD_INIT
  46
  47 /*****************************************************************************/
  48 /* PPC405EP reference board (IBM) */
  49 /* Standalone board with:
  50  * - PowerPC 405EP CPU
  51  * - SDRAM (0x00000000)
  52  * - Flash (0xFFF80000)
  53  * - SRAM  (0xFFF00000)
  54  * - NVRAM (0xF0000000)
  55  * - FPGA  (0xF0300000)
  56  */
  57 typedef struct ref405ep_fpga_t ref405ep_fpga_t;
  58 struct ref405ep_fpga_t {
  59     uint8_t reg0;
  60     uint8_t reg1;
  61 };
  62
  63 static uint32_t ref405ep_fpga_readb (void *opaque, target_phys_addr_t addr)
  64 {
  65     ref405ep_fpga_t *fpga;
  66     uint32_t ret;
  67
  68     fpga = opaque;
  69     switch (addr) {
  70     case 0x0:
  71         ret = fpga->reg0;
  72         break;
  73     case 0x1:
  74         ret = fpga->reg1;
  75         break;
  76     default:
  77         ret = 0;
  78         break;
  79     }
  80
  81     return ret;
  82 }
  83
  84 static void ref405ep_fpga_writeb (void *opaque,
  85                                   target_phys_addr_t addr, uint32_t value)
  86 {
  87     ref405ep_fpga_t *fpga;
  88
  89     fpga = opaque;
  90     switch (addr) {
  91     case 0x0:
  92         /* Read only */
  93         break;
  94     case 0x1:
  95         fpga->reg1 = value;
  96         break;
  97     default:
  98         break;
  99     }
 100 }
 101
 102 static uint32_t ref405ep_fpga_readw (void *opaque, target_phys_addr_t addr)
 103 {
 104     uint32_t ret;
 105
 106     ret = ref405ep_fpga_readb(opaque, addr) << 8;
 107     ret |= ref405ep_fpga_readb(opaque, addr + 1);
 108
 109     return ret;
 110 }
 111
 112 static void ref405ep_fpga_writew (void *opaque,
 113                                   target_phys_addr_t addr, uint32_t value)
 114 {
 115     ref405ep_fpga_writeb(opaque, addr, (value >> 8) & 0xFF);
 116     ref405ep_fpga_writeb(opaque, addr + 1, value & 0xFF);
 117 }
 118
 119 static uint32_t ref405ep_fpga_readl (void *opaque, target_phys_addr_t addr)
 120 {
 121     uint32_t ret;
 122
 123     ret = ref405ep_fpga_readb(opaque, addr) << 24;
 124     ret |= ref405ep_fpga_readb(opaque, addr + 1) << 16;
 125     ret |= ref405ep_fpga_readb(opaque, addr + 2) << 8;
 126     ret |= ref405ep_fpga_readb(opaque, addr + 3);
 127
 128     return ret;
 129 }
 130
 131 static void ref405ep_fpga_writel (void *opaque,
 132                                   target_phys_addr_t addr, uint32_t value)
 133 {
 134     ref405ep_fpga_writeb(opaque, addr, (value >> 24) & 0xFF);
 135     ref405ep_fpga_writeb(opaque, addr + 1, (value >> 16) & 0xFF);
 136     ref405ep_fpga_writeb(opaque, addr + 2, (value >> 8) & 0xFF);
 137     ref405ep_fpga_writeb(opaque, addr + 3, value & 0xFF);
 138 }
 139
 140 static CPUReadMemoryFunc * const ref405ep_fpga_read[] = {
 141     &ref405ep_fpga_readb,
 142     &ref405ep_fpga_readw,
 143     &ref405ep_fpga_readl,
 144 };
 145
 146 static CPUWriteMemoryFunc * const ref405ep_fpga_write[] = {
 147     &ref405ep_fpga_writeb,
 148     &ref405ep_fpga_writew,
 149     &ref405ep_fpga_writel,
 150 };
 151
 152 static void ref405ep_fpga_reset (void *opaque)
 153 {
 154     ref405ep_fpga_t *fpga;
 155
 156     fpga = opaque;
 157     fpga->reg0 = 0x00;
 158     fpga->reg1 = 0x0F;
 159 }
 160
 161 static void ref405ep_fpga_init (uint32_t base)
 162 {
 163     ref405ep_fpga_t *fpga;
 164     int fpga_memory;
 165
 166     fpga = g_malloc0(sizeof(ref405ep_fpga_t));
 167     fpga_memory = cpu_register_io_memory(ref405ep_fpga_read,
 168                                          ref405ep_fpga_write, fpga,
 169                                          DEVICE_NATIVE_ENDIAN);
 170     cpu_register_physical_memory(base, 0x00000100, fpga_memory);
 171     qemu_register_reset(&ref405ep_fpga_reset, fpga);
 172 }
 173
 174 static void ref405ep_init (ram_addr_t ram_size,
 175                            const char *boot_device,
 176                            const char *kernel_filename,
 177                            const char *kernel_cmdline,
 178                            const char *initrd_filename,
 179                            const char *cpu_model)
 180 {
 181     char *filename;
 182     ppc4xx_bd_info_t bd;
 183     CPUPPCState *env;
 184     qemu_irq *pic;
 185     MemoryRegion *bios;
 186     ram_addr_t sram_offset, bdloc;
 187     MemoryRegion *ram_memories = g_malloc(2 * sizeof(*ram_memories));
 188     target_phys_addr_t ram_bases[2], ram_sizes[2];
 189     target_ulong sram_size;
 190     long bios_size;
 191     //int phy_addr = 0;
 192     //static int phy_addr = 1;
 193     target_ulong kernel_base, initrd_base;
 194     long kernel_size, initrd_size;
 195     int linux_boot;
 196     int fl_idx, fl_sectors, len;
 197     DriveInfo *dinfo;
 198
 199     /* XXX: fix this */
 200     memory_region_init_ram(&ram_memories[0], NULL, "ef405ep.ram", 0x08000000);
 201     ram_bases[0] = 0;
 202     ram_sizes[0] = 0x08000000;
 203     memory_region_init(&ram_memories[1], "ef405ep.ram1", 0);
 204     ram_bases[1] = 0x00000000;
 205     ram_sizes[1] = 0x00000000;
 206     ram_size = 128 * 1024 * 1024;
 207 #ifdef DEBUG_BOARD_INIT
 208     printf("%s: register cpu\n", __func__);
 209 #endif
 210     env = ppc405ep_init(get_system_memory(), ram_memories, ram_bases, ram_sizes,
 211                         33333333, &pic, kernel_filename == NULL ? 0 : 1);
 212     /* allocate SRAM */
 213     sram_size = 512 * 1024;
 214     sram_offset = qemu_ram_alloc(NULL, "ef405ep.sram", sram_size);
 215 #ifdef DEBUG_BOARD_INIT
 216     printf("%s: register SRAM at offset " RAM_ADDR_FMT "\n",
 217            __func__, sram_offset);
 218 #endif
 219     cpu_register_physical_memory(0xFFF00000, sram_size,
 220                                  sram_offset | IO_MEM_RAM);
 221     /* allocate and load BIOS */
 222 #ifdef DEBUG_BOARD_INIT
 223     printf("%s: register BIOS\n", __func__);
 224 #endif
 225     fl_idx = 0;
 226 #ifdef USE_FLASH_BIOS
 227     dinfo = drive_get(IF_PFLASH, 0, fl_idx);
 228     if (dinfo) {
 229         bios_size = bdrv_getlength(dinfo->bdrv);
 230         fl_sectors = (bios_size + 65535) >> 16;
 231 #ifdef DEBUG_BOARD_INIT
 232         printf("Register parallel flash %d size %lx"
 233                " at addr %lx '%s' %d\n",
 234                fl_idx, bios_size, -bios_size,
 235                bdrv_get_device_name(dinfo->bdrv), fl_sectors);
 236 #endif
 237         pflash_cfi02_register((uint32_t)(-bios_size),
 238                               NULL, "ef405ep.bios", bios_size,
 239                               dinfo->bdrv, 65536, fl_sectors, 1,
 240                               2, 0x0001, 0x22DA, 0x0000, 0x0000, 0x555, 0x2AA,
 241                               1);
 242         fl_idx++;
 243     } else
 244 #endif
 245     {
 246 #ifdef DEBUG_BOARD_INIT
 247         printf("Load BIOS from file\n");
 248 #endif
 249         bios = g_new(MemoryRegion, 1);
 250         memory_region_init_ram(bios, NULL, "ef405ep.bios", BIOS_SIZE);
 251         if (bios_name == NULL)
 252             bios_name = BIOS_FILENAME;
 253         filename = qemu_find_file(QEMU_FILE_TYPE_BIOS, bios_name);
 254         if (filename) {
 255             bios_size = load_image(filename, memory_region_get_ram_ptr(bios));
 256             g_free(filename);
 257         } else {
 258             bios_size = -1;
 259         }
 260         if (bios_size < 0 || bios_size > BIOS_SIZE) {
 261             fprintf(stderr, "qemu: could not load PowerPC bios '%s'\n",
 262                     bios_name);
 263             exit(1);
 264         }
 265         bios_size = (bios_size + 0xfff) & ~0xfff;
 266         memory_region_set_readonly(bios, true);
 267         memory_region_add_subregion(get_system_memory(),
 268                                     (uint32_t)(-bios_size), bios);
 269     }
 270     /* Register FPGA */
 271 #ifdef DEBUG_BOARD_INIT
 272     printf("%s: register FPGA\n", __func__);
 273 #endif
 274     ref405ep_fpga_init(0xF0300000);
 275     /* Register NVRAM */
 276 #ifdef DEBUG_BOARD_INIT
 277     printf("%s: register NVRAM\n", __func__);
 278 #endif
 279     m48t59_init(NULL, 0xF0000000, 0, 8192, 8);
 280     /* Load kernel */
 281     linux_boot = (kernel_filename != NULL);
 282     if (linux_boot) {
 283 #ifdef DEBUG_BOARD_INIT
 284         printf("%s: load kernel\n", __func__);
 285 #endif
 286         memset(&bd, 0, sizeof(bd));
 287         bd.bi_memstart = 0x00000000;
 288         bd.bi_memsize = ram_size;
 289         bd.bi_flashstart = -bios_size;
 290         bd.bi_flashsize = -bios_size;
 291         bd.bi_flashoffset = 0;
 292         bd.bi_sramstart = 0xFFF00000;
 293         bd.bi_sramsize = sram_size;
 294         bd.bi_bootflags = 0;
 295         bd.bi_intfreq = 133333333;
 296         bd.bi_busfreq = 33333333;
 297         bd.bi_baudrate = 115200;
 298         bd.bi_s_version[0] = 'Q';
 299         bd.bi_s_version[1] = 'M';
 300         bd.bi_s_version[2] = 'U';
 301         bd.bi_s_version[3] = '\0';
 302         bd.bi_r_version[0] = 'Q';
 303         bd.bi_r_version[1] = 'E';
 304         bd.bi_r_version[2] = 'M';
 305         bd.bi_r_version[3] = 'U';
 306         bd.bi_r_version[4] = '\0';
 307         bd.bi_procfreq = 133333333;
 308         bd.bi_plb_busfreq = 33333333;
 309         bd.bi_pci_busfreq = 33333333;
 310         bd.bi_opbfreq = 33333333;
 311         bdloc = ppc405_set_bootinfo(env, &bd, 0x00000001);
 312         env->gpr[3] = bdloc;
 313         kernel_base = KERNEL_LOAD_ADDR;
 314         /* now we can load the kernel */
 315         kernel_size = load_image_targphys(kernel_filename, kernel_base,
 316                                           ram_size - kernel_base);
 317         if (kernel_size < 0) {
 318             fprintf(stderr, "qemu: could not load kernel '%s'\n",
 319                     kernel_filename);
 320             exit(1);
 321         }
 322         printf("Load kernel size %ld at " TARGET_FMT_lx,
 323                kernel_size, kernel_base);
 324         /* load initrd */
 325         if (initrd_filename) {
 326             initrd_base = INITRD_LOAD_ADDR;
 327             initrd_size = load_image_targphys(initrd_filename, initrd_base,
 328                                               ram_size - initrd_base);
 329             if (initrd_size < 0) {
 330                 fprintf(stderr, "qemu: could not load initial ram disk '%s'\n",
 331                         initrd_filename);
 332                 exit(1);
 333             }
 334         } else {
 335             initrd_base = 0;
 336             initrd_size = 0;
 337         }
 338         env->gpr[4] = initrd_base;
 339         env->gpr[5] = initrd_size;
 340         if (kernel_cmdline != NULL) {
 341             len = strlen(kernel_cmdline);
 342             bdloc -= ((len + 255) & ~255);
 343             cpu_physical_memory_write(bdloc, (void *)kernel_cmdline, len + 1);
 344             env->gpr[6] = bdloc;
 345             env->gpr[7] = bdloc + len;
 346         } else {
 347             env->gpr[6] = 0;
 348             env->gpr[7] = 0;
 349         }
 350         env->nip = KERNEL_LOAD_ADDR;
 351     } else {
 352         kernel_base = 0;
 353         kernel_size = 0;
 354         initrd_base = 0;
 355         initrd_size = 0;
 356         bdloc = 0;
 357     }
 358 #ifdef DEBUG_BOARD_INIT
 359     printf("%s: Done\n", __func__);
 360 #endif
 361     printf("bdloc " RAM_ADDR_FMT "\n", bdloc);
 362 }
 363
 364 static QEMUMachine ref405ep_machine = {
 365     .name = "ref405ep",
 366     .desc = "ref405ep",
 367     .init = ref405ep_init,
 368 };
 369
 370 /*****************************************************************************/
 371 /* AMCC Taihu evaluation board */
 372 /* - PowerPC 405EP processor
 373  * - SDRAM               128 MB at 0x00000000
 374  * - Boot flash          2 MB   at 0xFFE00000
 375  * - Application flash   32 MB  at 0xFC000000
 376  * - 2 serial ports
 377  * - 2 ethernet PHY
 378  * - 1 USB 1.1 device    0x50000000
 379  * - 1 LCD display       0x50100000
 380  * - 1 CPLD              0x50100000
 381  * - 1 I2C EEPROM
 382  * - 1 I2C thermal sensor
 383  * - a set of LEDs
 384  * - bit-bang SPI port using GPIOs
 385  * - 1 EBC interface connector 0 0x50200000
 386  * - 1 cardbus controller + expansion slot.
 387  * - 1 PCI expansion slot.
 388  */
 389 typedef struct taihu_cpld_t taihu_cpld_t;
 390 struct taihu_cpld_t {
 391     uint8_t reg0;
 392     uint8_t reg1;
 393 };
 394
 395 static uint32_t taihu_cpld_readb (void *opaque, target_phys_addr_t addr)
 396 {
 397     taihu_cpld_t *cpld;
 398     uint32_t ret;
 399
 400     cpld = opaque;
 401     switch (addr) {
 402     case 0x0:
 403         ret = cpld->reg0;
 404         break;
 405     case 0x1:
 406         ret = cpld->reg1;
 407         break;
 408     default:
 409         ret = 0;
 410         break;
 411     }
 412
 413     return ret;
 414 }
 415
 416 static void taihu_cpld_writeb (void *opaque,
 417                                target_phys_addr_t addr, uint32_t value)
 418 {
 419     taihu_cpld_t *cpld;
 420
 421     cpld = opaque;
 422     switch (addr) {
 423     case 0x0:
 424         /* Read only */
 425         break;
 426     case 0x1:
 427         cpld->reg1 = value;
 428         break;
 429     default:
 430         break;
 431     }
 432 }
 433
 434 static uint32_t taihu_cpld_readw (void *opaque, target_phys_addr_t addr)
 435 {
 436     uint32_t ret;
 437
 438     ret = taihu_cpld_readb(opaque, addr) << 8;
 439     ret |= taihu_cpld_readb(opaque, addr + 1);
 440
 441     return ret;
 442 }
 443
 444 static void taihu_cpld_writew (void *opaque,
 445                                target_phys_addr_t addr, uint32_t value)
 446 {
 447     taihu_cpld_writeb(opaque, addr, (value >> 8) & 0xFF);
 448     taihu_cpld_writeb(opaque, addr + 1, value & 0xFF);
 449 }
 450
 451 static uint32_t taihu_cpld_readl (void *opaque, target_phys_addr_t addr)
 452 {
 453     uint32_t ret;
 454
 455     ret = taihu_cpld_readb(opaque, addr) << 24;
 456     ret |= taihu_cpld_readb(opaque, addr + 1) << 16;
 457     ret |= taihu_cpld_readb(opaque, addr + 2) << 8;
 458     ret |= taihu_cpld_readb(opaque, addr + 3);
 459
 460     return ret;
 461 }
 462
 463 static void taihu_cpld_writel (void *opaque,
 464                                target_phys_addr_t addr, uint32_t value)
 465 {
 466     taihu_cpld_writel(opaque, addr, (value >> 24) & 0xFF);
 467     taihu_cpld_writel(opaque, addr + 1, (value >> 16) & 0xFF);
 468     taihu_cpld_writel(opaque, addr + 2, (value >> 8) & 0xFF);
 469     taihu_cpld_writeb(opaque, addr + 3, value & 0xFF);
 470 }
 471
 472 static CPUReadMemoryFunc * const taihu_cpld_read[] = {
 473     &taihu_cpld_readb,
 474     &taihu_cpld_readw,
 475     &taihu_cpld_readl,
 476 };
 477
 478 static CPUWriteMemoryFunc * const taihu_cpld_write[] = {
 479     &taihu_cpld_writeb,
 480     &taihu_cpld_writew,
 481     &taihu_cpld_writel,
 482 };
 483
 484 static void taihu_cpld_reset (void *opaque)
 485 {
 486     taihu_cpld_t *cpld;
 487
 488     cpld = opaque;
 489     cpld->reg0 = 0x01;
 490     cpld->reg1 = 0x80;
 491 }
 492
 493 static void taihu_cpld_init (uint32_t base)
 494 {
 495     taihu_cpld_t *cpld;
 496     int cpld_memory;
 497
 498     cpld = g_malloc0(sizeof(taihu_cpld_t));
 499     cpld_memory = cpu_register_io_memory(taihu_cpld_read,
 500                                          taihu_cpld_write, cpld,
 501                                          DEVICE_NATIVE_ENDIAN);
 502     cpu_register_physical_memory(base, 0x00000100, cpld_memory);
 503     qemu_register_reset(&taihu_cpld_reset, cpld);
 504 }
 505
 506 static void taihu_405ep_init(ram_addr_t ram_size,
 507                              const char *boot_device,
 508                              const char *kernel_filename,
 509                              const char *kernel_cmdline,
 510                              const char *initrd_filename,
 511                              const char *cpu_model)
 512 {
 513     char *filename;
 514     qemu_irq *pic;
 515     MemoryRegion *bios;
 516     MemoryRegion *ram_memories = g_malloc(2 * sizeof(*ram_memories));
 517     target_phys_addr_t ram_bases[2], ram_sizes[2];
 518     long bios_size;
 519     target_ulong kernel_base, initrd_base;
 520     long kernel_size, initrd_size;
 521     int linux_boot;
 522     int fl_idx, fl_sectors;
 523     DriveInfo *dinfo;
 524
 525     /* RAM is soldered to the board so the size cannot be changed */
 526     memory_region_init_ram(&ram_memories[0], NULL,
 527                            "taihu_405ep.ram-0", 0x04000000);
 528     ram_bases[0] = 0;
 529     ram_sizes[0] = 0x04000000;
 530     memory_region_init_ram(&ram_memories[1], NULL,
 531                            "taihu_405ep.ram-1", 0x04000000);
 532     ram_bases[1] = 0x04000000;
 533     ram_sizes[1] = 0x04000000;
 534     ram_size = 0x08000000;
 535 #ifdef DEBUG_BOARD_INIT
 536     printf("%s: register cpu\n", __func__);
 537 #endif
 538     ppc405ep_init(get_system_memory(), ram_memories, ram_bases, ram_sizes,
 539                   33333333, &pic, kernel_filename == NULL ? 0 : 1);
 540     /* allocate and load BIOS */
 541 #ifdef DEBUG_BOARD_INIT
 542     printf("%s: register BIOS\n", __func__);
 543 #endif
 544     fl_idx = 0;
 545 #if defined(USE_FLASH_BIOS)
 546     dinfo = drive_get(IF_PFLASH, 0, fl_idx);
 547     if (dinfo) {
 548         bios_size = bdrv_getlength(dinfo->bdrv);
 549         /* XXX: should check that size is 2MB */
 550         //        bios_size = 2 * 1024 * 1024;
 551         fl_sectors = (bios_size + 65535) >> 16;
 552 #ifdef DEBUG_BOARD_INIT
 553         printf("Register parallel flash %d size %lx"
 554                " at addr %lx '%s' %d\n",
 555                fl_idx, bios_size, -bios_size,
 556                bdrv_get_device_name(dinfo->bdrv), fl_sectors);
 557 #endif
 558         pflash_cfi02_register((uint32_t)(-bios_size),
 559                               NULL, "taihu_405ep.bios", bios_size,
 560                               dinfo->bdrv, 65536, fl_sectors, 1,
 561                               4, 0x0001, 0x22DA, 0x0000, 0x0000, 0x555, 0x2AA,
 562                               1);
 563         fl_idx++;
 564     } else
 565 #endif
 566     {
 567 #ifdef DEBUG_BOARD_INIT
 568         printf("Load BIOS from file\n");
 569 #endif
 570         if (bios_name == NULL)
 571             bios_name = BIOS_FILENAME;
 572         bios = g_new(MemoryRegion, 1);
 573         memory_region_init_ram(bios, NULL, "taihu_405ep.bios", BIOS_SIZE);
 574         filename = qemu_find_file(QEMU_FILE_TYPE_BIOS, bios_name);
 575         if (filename) {
 576             bios_size = load_image(filename, memory_region_get_ram_ptr(bios));
 577             g_free(filename);
 578         } else {
 579             bios_size = -1;
 580         }
 581         if (bios_size < 0 || bios_size > BIOS_SIZE) {
 582             fprintf(stderr, "qemu: could not load PowerPC bios '%s'\n",
 583                     bios_name);
 584             exit(1);
 585         }
 586         bios_size = (bios_size + 0xfff) & ~0xfff;
 587         memory_region_set_readonly(bios, true);
 588         memory_region_add_subregion(get_system_memory(), (uint32_t)(-bios_size),
 589                                     bios);
 590     }
 591     /* Register Linux flash */
 592     dinfo = drive_get(IF_PFLASH, 0, fl_idx);
 593     if (dinfo) {
 594         bios_size = bdrv_getlength(dinfo->bdrv);
 595         /* XXX: should check that size is 32MB */
 596         bios_size = 32 * 1024 * 1024;
 597         fl_sectors = (bios_size + 65535) >> 16;
 598 #ifdef DEBUG_BOARD_INIT
 599         printf("Register parallel flash %d size %lx"
 600                " at addr " TARGET_FMT_lx " '%s'\n",
 601                fl_idx, bios_size, (target_ulong)0xfc000000,
 602                bdrv_get_device_name(dinfo->bdrv));
 603 #endif
 604         pflash_cfi02_register(0xfc000000, NULL, "taihu_405ep.flash", bios_size,
 605                               dinfo->bdrv, 65536, fl_sectors, 1,
 606                               4, 0x0001, 0x22DA, 0x0000, 0x0000, 0x555, 0x2AA,
 607                               1);
 608         fl_idx++;
 609     }
 610     /* Register CLPD & LCD display */
 611 #ifdef DEBUG_BOARD_INIT
 612     printf("%s: register CPLD\n", __func__);
 613 #endif
 614     taihu_cpld_init(0x50100000);
 615     /* Load kernel */
 616     linux_boot = (kernel_filename != NULL);
 617     if (linux_boot) {
 618 #ifdef DEBUG_BOARD_INIT
 619         printf("%s: load kernel\n", __func__);
 620 #endif
 621         kernel_base = KERNEL_LOAD_ADDR;
 622         /* now we can load the kernel */
 623         kernel_size = load_image_targphys(kernel_filename, kernel_base,
 624                                           ram_size - kernel_base);
 625         if (kernel_size < 0) {
 626             fprintf(stderr, "qemu: could not load kernel '%s'\n",
 627                     kernel_filename);
 628             exit(1);
 629         }
 630         /* load initrd */
 631         if (initrd_filename) {
 632             initrd_base = INITRD_LOAD_ADDR;
 633             initrd_size = load_image_targphys(initrd_filename, initrd_base,
 634                                               ram_size - initrd_base);
 635             if (initrd_size < 0) {
 636                 fprintf(stderr,
 637                         "qemu: could not load initial ram disk '%s'\n",
 638                         initrd_filename);
 639                 exit(1);
 640             }
 641         } else {
 642             initrd_base = 0;
 643             initrd_size = 0;
 644         }
 645     } else {
 646         kernel_base = 0;
 647         kernel_size = 0;
 648         initrd_base = 0;
 649         initrd_size = 0;
 650     }
 651 #ifdef DEBUG_BOARD_INIT
 652     printf("%s: Done\n", __func__);
 653 #endif
 654 }
 655
 656 static QEMUMachine taihu_machine = {
 657     .name = "taihu",
 658     .desc = "taihu",
 659     .init = taihu_405ep_init,
 660 };
 661
 662 static void ppc405_machine_init(void)
 663 {
 664     qemu_register_machine(&ref405ep_machine);
 665     qemu_register_machine(&taihu_machine);
 666 }
 667
 668 machine_init(ppc405_machine_init);