target/loongarch/insns.decode

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2 #
   3 # LoongArch instruction decode definitions.
   4 #
   5 # Copyright (c) 2021 Loongson Technology Corporation Limited
   6 #
   7
   8 #
   9 # Fields
  10 #
  11 %i14s2     10:s14       !function=shl_2
  12 %sa2p1     15:2         !function=plus_1
  13
  14 #
  15 # Argument sets
  16 #
  17 &i            imm
  18 &r_i          rd imm
  19 &rr           rd rj
  20 &rr_jk        rj rk
  21 &rrr          rd rj rk
  22 &rr_i         rd rj imm
  23 &hint_r_i     hint rj imm
  24 &rrr_sa       rd rj rk sa
  25 &rr_ms_ls     rd rj ms ls
  26 &ff           fd fj
  27 &fff          fd fj fk
  28 &ffff         fd fj fk fa
  29
  30 #
  31 # Formats
  32 #
  33 @i15                       .... ........ ..... imm:15    &i
  34 @rr               .... ........ ..... ..... rj:5 rd:5    &rr
  35 @rr_jk            .... ........ ..... rk:5 rj:5 .....    &rr_jk
  36 @rrr               .... ........ ..... rk:5 rj:5 rd:5    &rrr
  37 @r_i20                          .... ... imm:s20 rd:5    &r_i
  38 @rr_ui5           .... ........ ..... imm:5 rj:5 rd:5    &rr_i
  39 @rr_ui6            .... ........ .... imm:6 rj:5 rd:5    &rr_i
  40 @rr_i12                 .... ...... imm:s12 rj:5 rd:5    &rr_i
  41 @rr_ui12                 .... ...... imm:12 rj:5 rd:5    &rr_i
  42 @rr_i14s2         .... ....  .............. rj:5 rd:5    &rr_i imm=%i14s2
  43 @rr_i16                     .... .. imm:s16 rj:5 rd:5    &rr_i
  44 @hint_r_i12           .... ...... imm:s12 rj:5 hint:5    &hint_r_i
  45 @rrr_sa2p1        .... ........ ... .. rk:5 rj:5 rd:5    &rrr_sa  sa=%sa2p1
  46 @rrr_sa2        .... ........ ... sa:2 rk:5 rj:5 rd:5    &rrr_sa
  47 @rrr_sa3         .... ........ .. sa:3 rk:5 rj:5 rd:5    &rrr_sa
  48 @rr_2bw            .... ....... ms:5 . ls:5 rj:5 rd:5    &rr_ms_ls
  49 @rr_2bd               .... ...... ms:6 ls:6 rj:5 rd:5    &rr_ms_ls
  50 @ff               .... ........ ..... ..... fj:5 fd:5    &ff
  51 @fff               .... ........ ..... fk:5 fj:5 fd:5    &fff
  52 @ffff               .... ........ fa:5 fk:5 fj:5 fd:5    &ffff
  53
  54 #
  55 # Fixed point arithmetic operation instruction
  56 #
  57 add_w           0000 00000001 00000 ..... ..... .....    @rrr
  58 add_d           0000 00000001 00001 ..... ..... .....    @rrr
  59 sub_w           0000 00000001 00010 ..... ..... .....    @rrr
  60 sub_d           0000 00000001 00011 ..... ..... .....    @rrr
  61 slt             0000 00000001 00100 ..... ..... .....    @rrr
  62 sltu            0000 00000001 00101 ..... ..... .....    @rrr
  63 slti            0000 001000 ............ ..... .....     @rr_i12
  64 sltui           0000 001001 ............ ..... .....     @rr_i12
  65 nor             0000 00000001 01000 ..... ..... .....    @rrr
  66 and             0000 00000001 01001 ..... ..... .....    @rrr
  67 or              0000 00000001 01010 ..... ..... .....    @rrr
  68 xor             0000 00000001 01011 ..... ..... .....    @rrr
  69 orn             0000 00000001 01100 ..... ..... .....    @rrr
  70 andn            0000 00000001 01101 ..... ..... .....    @rrr
  71 mul_w           0000 00000001 11000 ..... ..... .....    @rrr
  72 mulh_w          0000 00000001 11001 ..... ..... .....    @rrr
  73 mulh_wu         0000 00000001 11010 ..... ..... .....    @rrr
  74 mul_d           0000 00000001 11011 ..... ..... .....    @rrr
  75 mulh_d          0000 00000001 11100 ..... ..... .....    @rrr
  76 mulh_du         0000 00000001 11101 ..... ..... .....    @rrr
  77 mulw_d_w        0000 00000001 11110 ..... ..... .....    @rrr
  78 mulw_d_wu       0000 00000001 11111 ..... ..... .....    @rrr
  79 div_w           0000 00000010 00000 ..... ..... .....    @rrr
  80 mod_w           0000 00000010 00001 ..... ..... .....    @rrr
  81 div_wu          0000 00000010 00010 ..... ..... .....    @rrr
  82 mod_wu          0000 00000010 00011 ..... ..... .....    @rrr
  83 div_d           0000 00000010 00100 ..... ..... .....    @rrr
  84 mod_d           0000 00000010 00101 ..... ..... .....    @rrr
  85 div_du          0000 00000010 00110 ..... ..... .....    @rrr
  86 mod_du          0000 00000010 00111 ..... ..... .....    @rrr
  87 alsl_w          0000 00000000 010 .. ..... ..... .....   @rrr_sa2p1
  88 alsl_wu         0000 00000000 011 .. ..... ..... .....   @rrr_sa2p1
  89 alsl_d          0000 00000010 110 .. ..... ..... .....   @rrr_sa2p1
  90 lu12i_w         0001 010 .................... .....      @r_i20
  91 lu32i_d         0001 011 .................... .....      @r_i20
  92 lu52i_d         0000 001100 ............ ..... .....     @rr_i12
  93 pcaddi          0001 100 .................... .....      @r_i20
  94 pcalau12i       0001 101 .................... .....      @r_i20
  95 pcaddu12i       0001 110 .................... .....      @r_i20
  96 pcaddu18i       0001 111 .................... .....      @r_i20
  97 addi_w          0000 001010 ............ ..... .....     @rr_i12
  98 addi_d          0000 001011 ............ ..... .....     @rr_i12
  99 addu16i_d       0001 00 ................ ..... .....     @rr_i16
 100 andi            0000 001101 ............ ..... .....     @rr_ui12
 101 ori             0000 001110 ............ ..... .....     @rr_ui12
 102 xori            0000 001111 ............ ..... .....     @rr_ui12
 103
 104 #
 105 # Fixed point shift operation instruction
 106 #
 107 sll_w           0000 00000001 01110 ..... ..... .....    @rrr
 108 srl_w           0000 00000001 01111 ..... ..... .....    @rrr
 109 sra_w           0000 00000001 10000 ..... ..... .....    @rrr
 110 sll_d           0000 00000001 10001 ..... ..... .....    @rrr
 111 srl_d           0000 00000001 10010 ..... ..... .....    @rrr
 112 sra_d           0000 00000001 10011 ..... ..... .....    @rrr
 113 rotr_w          0000 00000001 10110 ..... ..... .....    @rrr
 114 rotr_d          0000 00000001 10111 ..... ..... .....    @rrr
 115 slli_w          0000 00000100 00001 ..... ..... .....    @rr_ui5
 116 slli_d          0000 00000100 0001 ...... ..... .....    @rr_ui6
 117 srli_w          0000 00000100 01001 ..... ..... .....    @rr_ui5
 118 srli_d          0000 00000100 0101 ...... ..... .....    @rr_ui6
 119 srai_w          0000 00000100 10001 ..... ..... .....    @rr_ui5
 120 srai_d          0000 00000100 1001 ...... ..... .....    @rr_ui6
 121 rotri_w         0000 00000100 11001 ..... ..... .....    @rr_ui5
 122 rotri_d         0000 00000100 1101 ...... ..... .....    @rr_ui6
 123
 124 #
 125 # Fixed point bit operation instruction
 126 #
 127 ext_w_h         0000 00000000 00000 10110 ..... .....    @rr
 128 ext_w_b         0000 00000000 00000 10111 ..... .....    @rr
 129 clo_w           0000 00000000 00000 00100 ..... .....    @rr
 130 clz_w           0000 00000000 00000 00101 ..... .....    @rr
 131 cto_w           0000 00000000 00000 00110 ..... .....    @rr
 132 ctz_w           0000 00000000 00000 00111 ..... .....    @rr
 133 clo_d           0000 00000000 00000 01000 ..... .....    @rr
 134 clz_d           0000 00000000 00000 01001 ..... .....    @rr
 135 cto_d           0000 00000000 00000 01010 ..... .....    @rr
 136 ctz_d           0000 00000000 00000 01011 ..... .....    @rr
 137 revb_2h         0000 00000000 00000 01100 ..... .....    @rr
 138 revb_4h         0000 00000000 00000 01101 ..... .....    @rr
 139 revb_2w         0000 00000000 00000 01110 ..... .....    @rr
 140 revb_d          0000 00000000 00000 01111 ..... .....    @rr
 141 revh_2w         0000 00000000 00000 10000 ..... .....    @rr
 142 revh_d          0000 00000000 00000 10001 ..... .....    @rr
 143 bitrev_4b       0000 00000000 00000 10010 ..... .....    @rr
 144 bitrev_8b       0000 00000000 00000 10011 ..... .....    @rr
 145 bitrev_w        0000 00000000 00000 10100 ..... .....    @rr
 146 bitrev_d        0000 00000000 00000 10101 ..... .....    @rr
 147 bytepick_w      0000 00000000 100 .. ..... ..... .....   @rrr_sa2
 148 bytepick_d      0000 00000000 11 ... ..... ..... .....   @rrr_sa3
 149 maskeqz         0000 00000001 00110 ..... ..... .....    @rrr
 150 masknez         0000 00000001 00111 ..... ..... .....    @rrr
 151 bstrins_w       0000 0000011 ..... 0 ..... ..... .....   @rr_2bw
 152 bstrpick_w      0000 0000011 ..... 1 ..... ..... .....   @rr_2bw
 153 bstrins_d       0000 000010 ...... ...... ..... .....    @rr_2bd
 154 bstrpick_d      0000 000011 ...... ...... ..... .....    @rr_2bd
 155
 156 #
 157 # Fixed point load/store instruction
 158 #
 159 ld_b            0010 100000 ............ ..... .....     @rr_i12
 160 ld_h            0010 100001 ............ ..... .....     @rr_i12
 161 ld_w            0010 100010 ............ ..... .....     @rr_i12
 162 ld_d            0010 100011 ............ ..... .....     @rr_i12
 163 st_b            0010 100100 ............ ..... .....     @rr_i12
 164 st_h            0010 100101 ............ ..... .....     @rr_i12
 165 st_w            0010 100110 ............ ..... .....     @rr_i12
 166 st_d            0010 100111 ............ ..... .....     @rr_i12
 167 ld_bu           0010 101000 ............ ..... .....     @rr_i12
 168 ld_hu           0010 101001 ............ ..... .....     @rr_i12
 169 ld_wu           0010 101010 ............ ..... .....     @rr_i12
 170 ldx_b           0011 10000000 00000 ..... ..... .....    @rrr
 171 ldx_h           0011 10000000 01000 ..... ..... .....    @rrr
 172 ldx_w           0011 10000000 10000 ..... ..... .....    @rrr
 173 ldx_d           0011 10000000 11000 ..... ..... .....    @rrr
 174 stx_b           0011 10000001 00000 ..... ..... .....    @rrr
 175 stx_h           0011 10000001 01000 ..... ..... .....    @rrr
 176 stx_w           0011 10000001 10000 ..... ..... .....    @rrr
 177 stx_d           0011 10000001 11000 ..... ..... .....    @rrr
 178 ldx_bu          0011 10000010 00000 ..... ..... .....    @rrr
 179 ldx_hu          0011 10000010 01000 ..... ..... .....    @rrr
 180 ldx_wu          0011 10000010 10000 ..... ..... .....    @rrr
 181 preld           0010 101011 ............ ..... .....     @hint_r_i12
 182 dbar            0011 10000111 00100 ...............      @i15
 183 ibar            0011 10000111 00101 ...............      @i15
 184 ldptr_w         0010 0100 .............. ..... .....     @rr_i14s2
 185 stptr_w         0010 0101 .............. ..... .....     @rr_i14s2
 186 ldptr_d         0010 0110 .............. ..... .....     @rr_i14s2
 187 stptr_d         0010 0111 .............. ..... .....     @rr_i14s2
 188 ldgt_b          0011 10000111 10000 ..... ..... .....    @rrr
 189 ldgt_h          0011 10000111 10001 ..... ..... .....    @rrr
 190 ldgt_w          0011 10000111 10010 ..... ..... .....    @rrr
 191 ldgt_d          0011 10000111 10011 ..... ..... .....    @rrr
 192 ldle_b          0011 10000111 10100 ..... ..... .....    @rrr
 193 ldle_h          0011 10000111 10101 ..... ..... .....    @rrr
 194 ldle_w          0011 10000111 10110 ..... ..... .....    @rrr
 195 ldle_d          0011 10000111 10111 ..... ..... .....    @rrr
 196 stgt_b          0011 10000111 11000 ..... ..... .....    @rrr
 197 stgt_h          0011 10000111 11001 ..... ..... .....    @rrr
 198 stgt_w          0011 10000111 11010 ..... ..... .....    @rrr
 199 stgt_d          0011 10000111 11011 ..... ..... .....    @rrr
 200 stle_b          0011 10000111 11100 ..... ..... .....    @rrr
 201 stle_h          0011 10000111 11101 ..... ..... .....    @rrr
 202 stle_w          0011 10000111 11110 ..... ..... .....    @rrr
 203 stle_d          0011 10000111 11111 ..... ..... .....    @rrr
 204
 205 #
 206 # Fixed point atomic instruction
 207 #
 208 ll_w            0010 0000 .............. ..... .....     @rr_i14s2
 209 sc_w            0010 0001 .............. ..... .....     @rr_i14s2
 210 ll_d            0010 0010 .............. ..... .....     @rr_i14s2
 211 sc_d            0010 0011 .............. ..... .....     @rr_i14s2
 212 amswap_w        0011 10000110 00000 ..... ..... .....    @rrr
 213 amswap_d        0011 10000110 00001 ..... ..... .....    @rrr
 214 amadd_w         0011 10000110 00010 ..... ..... .....    @rrr
 215 amadd_d         0011 10000110 00011 ..... ..... .....    @rrr
 216 amand_w         0011 10000110 00100 ..... ..... .....    @rrr
 217 amand_d         0011 10000110 00101 ..... ..... .....    @rrr
 218 amor_w          0011 10000110 00110 ..... ..... .....    @rrr
 219 amor_d          0011 10000110 00111 ..... ..... .....    @rrr
 220 amxor_w         0011 10000110 01000 ..... ..... .....    @rrr
 221 amxor_d         0011 10000110 01001 ..... ..... .....    @rrr
 222 ammax_w         0011 10000110 01010 ..... ..... .....    @rrr
 223 ammax_d         0011 10000110 01011 ..... ..... .....    @rrr
 224 ammin_w         0011 10000110 01100 ..... ..... .....    @rrr
 225 ammin_d         0011 10000110 01101 ..... ..... .....    @rrr
 226 ammax_wu        0011 10000110 01110 ..... ..... .....    @rrr
 227 ammax_du        0011 10000110 01111 ..... ..... .....    @rrr
 228 ammin_wu        0011 10000110 10000 ..... ..... .....    @rrr
 229 ammin_du        0011 10000110 10001 ..... ..... .....    @rrr
 230 amswap_db_w     0011 10000110 10010 ..... ..... .....    @rrr
 231 amswap_db_d     0011 10000110 10011 ..... ..... .....    @rrr
 232 amadd_db_w      0011 10000110 10100 ..... ..... .....    @rrr
 233 amadd_db_d      0011 10000110 10101 ..... ..... .....    @rrr
 234 amand_db_w      0011 10000110 10110 ..... ..... .....    @rrr
 235 amand_db_d      0011 10000110 10111 ..... ..... .....    @rrr
 236 amor_db_w       0011 10000110 11000 ..... ..... .....    @rrr
 237 amor_db_d       0011 10000110 11001 ..... ..... .....    @rrr
 238 amxor_db_w      0011 10000110 11010 ..... ..... .....    @rrr
 239 amxor_db_d      0011 10000110 11011 ..... ..... .....    @rrr
 240 ammax_db_w      0011 10000110 11100 ..... ..... .....    @rrr
 241 ammax_db_d      0011 10000110 11101 ..... ..... .....    @rrr
 242 ammin_db_w      0011 10000110 11110 ..... ..... .....    @rrr
 243 ammin_db_d      0011 10000110 11111 ..... ..... .....    @rrr
 244 ammax_db_wu     0011 10000111 00000 ..... ..... .....    @rrr
 245 ammax_db_du     0011 10000111 00001 ..... ..... .....    @rrr
 246 ammin_db_wu     0011 10000111 00010 ..... ..... .....    @rrr
 247 ammin_db_du     0011 10000111 00011 ..... ..... .....    @rrr
 248
 249 #
 250 # Fixed point extra instruction
 251 #
 252 crc_w_b_w       0000 00000010 01000 ..... ..... .....    @rrr
 253 crc_w_h_w       0000 00000010 01001 ..... ..... .....    @rrr
 254 crc_w_w_w       0000 00000010 01010 ..... ..... .....    @rrr
 255 crc_w_d_w       0000 00000010 01011 ..... ..... .....    @rrr
 256 crcc_w_b_w      0000 00000010 01100 ..... ..... .....    @rrr
 257 crcc_w_h_w      0000 00000010 01101 ..... ..... .....    @rrr
 258 crcc_w_w_w      0000 00000010 01110 ..... ..... .....    @rrr
 259 crcc_w_d_w      0000 00000010 01111 ..... ..... .....    @rrr
 260 break           0000 00000010 10100 ...............      @i15
 261 syscall         0000 00000010 10110 ...............      @i15
 262 asrtle_d        0000 00000000 00010 ..... ..... 00000    @rr_jk
 263 asrtgt_d        0000 00000000 00011 ..... ..... 00000    @rr_jk
 264 cpucfg          0000 00000000 00000 11011 ..... .....    @rr
 265
 266 #
 267 # Floating point arithmetic operation instruction
 268 #
 269 fadd_s          0000 00010000 00001 ..... ..... .....    @fff
 270 fadd_d          0000 00010000 00010 ..... ..... .....    @fff
 271 fsub_s          0000 00010000 00101 ..... ..... .....    @fff
 272 fsub_d          0000 00010000 00110 ..... ..... .....    @fff
 273 fmul_s          0000 00010000 01001 ..... ..... .....    @fff
 274 fmul_d          0000 00010000 01010 ..... ..... .....    @fff
 275 fdiv_s          0000 00010000 01101 ..... ..... .....    @fff
 276 fdiv_d          0000 00010000 01110 ..... ..... .....    @fff
 277 fmadd_s         0000 10000001 ..... ..... ..... .....    @ffff
 278 fmadd_d         0000 10000010 ..... ..... ..... .....    @ffff
 279 fmsub_s         0000 10000101 ..... ..... ..... .....    @ffff
 280 fmsub_d         0000 10000110 ..... ..... ..... .....    @ffff
 281 fnmadd_s        0000 10001001 ..... ..... ..... .....    @ffff
 282 fnmadd_d        0000 10001010 ..... ..... ..... .....    @ffff
 283 fnmsub_s        0000 10001101 ..... ..... ..... .....    @ffff
 284 fnmsub_d        0000 10001110 ..... ..... ..... .....    @ffff
 285 fmax_s          0000 00010000 10001 ..... ..... .....    @fff
 286 fmax_d          0000 00010000 10010 ..... ..... .....    @fff
 287 fmin_s          0000 00010000 10101 ..... ..... .....    @fff
 288 fmin_d          0000 00010000 10110 ..... ..... .....    @fff
 289 fmaxa_s         0000 00010000 11001 ..... ..... .....    @fff
 290 fmaxa_d         0000 00010000 11010 ..... ..... .....    @fff
 291 fmina_s         0000 00010000 11101 ..... ..... .....    @fff
 292 fmina_d         0000 00010000 11110 ..... ..... .....    @fff
 293 fabs_s          0000 00010001 01000 00001 ..... .....    @ff
 294 fabs_d          0000 00010001 01000 00010 ..... .....    @ff
 295 fneg_s          0000 00010001 01000 00101 ..... .....    @ff
 296 fneg_d          0000 00010001 01000 00110 ..... .....    @ff
 297 fsqrt_s         0000 00010001 01000 10001 ..... .....    @ff
 298 fsqrt_d         0000 00010001 01000 10010 ..... .....    @ff
 299 frecip_s        0000 00010001 01000 10101 ..... .....    @ff
 300 frecip_d        0000 00010001 01000 10110 ..... .....    @ff
 301 frsqrt_s        0000 00010001 01000 11001 ..... .....    @ff
 302 frsqrt_d        0000 00010001 01000 11010 ..... .....    @ff
 303 fscaleb_s       0000 00010001 00001 ..... ..... .....    @fff
 304 fscaleb_d       0000 00010001 00010 ..... ..... .....    @fff
 305 flogb_s         0000 00010001 01000 01001 ..... .....    @ff
 306 flogb_d         0000 00010001 01000 01010 ..... .....    @ff
 307 fcopysign_s     0000 00010001 00101 ..... ..... .....    @fff
 308 fcopysign_d     0000 00010001 00110 ..... ..... .....    @fff
 309 fclass_s        0000 00010001 01000 01101 ..... .....    @ff
 310 fclass_d        0000 00010001 01000 01110 ..... .....    @ff