target-sparc/int32_helper.c

   1 /*
   2  * Sparc32 interrupt helpers
   3  *
   4  *  Copyright (c) 2003-2005 Fabrice Bellard
   5  *
   6  * This library is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU Lesser General Public
   8  * License as published by the Free Software Foundation; either
   9  * version 2 of the License, or (at your option) any later version.
  10  *
  11  * This library is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  14  * Lesser General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU Lesser General Public
  17  * License along with this library; if not, see <http://www.gnu.org/licenses/>.
  18  */
  19
  20 #include "cpu.h"
  21 #include "trace.h"
  22 #include "sysemu.h"
  23
  24 #define DEBUG_PCALL
  25
  26 #ifdef DEBUG_PCALL
  27 static const char * const excp_names[0x80] = {
  28     [TT_TFAULT] = "Instruction Access Fault",
  29     [TT_ILL_INSN] = "Illegal Instruction",
  30     [TT_PRIV_INSN] = "Privileged Instruction",
  31     [TT_NFPU_INSN] = "FPU Disabled",
  32     [TT_WIN_OVF] = "Window Overflow",
  33     [TT_WIN_UNF] = "Window Underflow",
  34     [TT_UNALIGNED] = "Unaligned Memory Access",
  35     [TT_FP_EXCP] = "FPU Exception",
  36     [TT_DFAULT] = "Data Access Fault",
  37     [TT_TOVF] = "Tag Overflow",
  38     [TT_EXTINT | 0x1] = "External Interrupt 1",
  39     [TT_EXTINT | 0x2] = "External Interrupt 2",
  40     [TT_EXTINT | 0x3] = "External Interrupt 3",
  41     [TT_EXTINT | 0x4] = "External Interrupt 4",
  42     [TT_EXTINT | 0x5] = "External Interrupt 5",
  43     [TT_EXTINT | 0x6] = "External Interrupt 6",
  44     [TT_EXTINT | 0x7] = "External Interrupt 7",
  45     [TT_EXTINT | 0x8] = "External Interrupt 8",
  46     [TT_EXTINT | 0x9] = "External Interrupt 9",
  47     [TT_EXTINT | 0xa] = "External Interrupt 10",
  48     [TT_EXTINT | 0xb] = "External Interrupt 11",
  49     [TT_EXTINT | 0xc] = "External Interrupt 12",
  50     [TT_EXTINT | 0xd] = "External Interrupt 13",
  51     [TT_EXTINT | 0xe] = "External Interrupt 14",
  52     [TT_EXTINT | 0xf] = "External Interrupt 15",
  53     [TT_TOVF] = "Tag Overflow",
  54     [TT_CODE_ACCESS] = "Instruction Access Error",
  55     [TT_DATA_ACCESS] = "Data Access Error",
  56     [TT_DIV_ZERO] = "Division By Zero",
  57     [TT_NCP_INSN] = "Coprocessor Disabled",
  58 };
  59 #endif
  60
  61 void do_interrupt(CPUSPARCState *env)
  62 {
  63     int cwp, intno = env->exception_index;
  64
  65 #ifdef DEBUG_PCALL
  66     if (qemu_loglevel_mask(CPU_LOG_INT)) {
  67         static int count;
  68         const char *name;
  69
  70         if (intno < 0 || intno >= 0x100) {
  71             name = "Unknown";
  72         } else if (intno >= 0x80) {
  73             name = "Trap Instruction";
  74         } else {
  75             name = excp_names[intno];
  76             if (!name) {
  77                 name = "Unknown";
  78             }
  79         }
  80
  81         qemu_log("%6d: %s (v=%02x)\n", count, name, intno);
  82         log_cpu_state(env, 0);
  83 #if 0
  84         {
  85             int i;
  86             uint8_t *ptr;
  87
  88             qemu_log("       code=");
  89             ptr = (uint8_t *)env->pc;
  90             for (i = 0; i < 16; i++) {
  91                 qemu_log(" %02x", ldub(ptr + i));
  92             }
  93             qemu_log("\n");
  94         }
  95 #endif
  96         count++;
  97     }
  98 #endif
  99 #if !defined(CONFIG_USER_ONLY)
 100     if (env->psret == 0) {
 101         if (env->exception_index == 0x80 &&
 102             env->def->features & CPU_FEATURE_TA0_SHUTDOWN) {
 103             qemu_system_shutdown_request();
 104         } else {
 105             cpu_abort(env, "Trap 0x%02x while interrupts disabled, Error state",
 106                       env->exception_index);
 107         }
 108         return;
 109     }
 110 #endif
 111     env->psret = 0;
 112     cwp = cpu_cwp_dec(env, env->cwp - 1);
 113     cpu_set_cwp(env, cwp);
 114     env->regwptr[9] = env->pc;
 115     env->regwptr[10] = env->npc;
 116     env->psrps = env->psrs;
 117     env->psrs = 1;
 118     env->tbr = (env->tbr & TBR_BASE_MASK) | (intno << 4);
 119     env->pc = env->tbr;
 120     env->npc = env->pc + 4;
 121     env->exception_index = -1;
 122
 123 #if !defined(CONFIG_USER_ONLY)
 124     /* IRQ acknowledgment */
 125     if ((intno & ~15) == TT_EXTINT && env->qemu_irq_ack != NULL) {
 126         env->qemu_irq_ack(env, env->irq_manager, intno);
 127     }
 128 #endif
 129 }
 130
 131 #if !defined(CONFIG_USER_ONLY)
 132 static void leon3_cache_control_int(CPUSPARCState *env)
 133 {
 134     uint32_t state = 0;
 135
 136     if (env->cache_control & CACHE_CTRL_IF) {
 137         /* Instruction cache state */
 138         state = env->cache_control & CACHE_STATE_MASK;
 139         if (state == CACHE_ENABLED) {
 140             state = CACHE_FROZEN;
 141             trace_int_helper_icache_freeze();
 142         }
 143
 144         env->cache_control &= ~CACHE_STATE_MASK;
 145         env->cache_control |= state;
 146     }
 147
 148     if (env->cache_control & CACHE_CTRL_DF) {
 149         /* Data cache state */
 150         state = (env->cache_control >> 2) & CACHE_STATE_MASK;
 151         if (state == CACHE_ENABLED) {
 152             state = CACHE_FROZEN;
 153             trace_int_helper_dcache_freeze();
 154         }
 155
 156         env->cache_control &= ~(CACHE_STATE_MASK << 2);
 157         env->cache_control |= (state << 2);
 158     }
 159 }
 160
 161 void leon3_irq_manager(CPUSPARCState *env, void *irq_manager, int intno)
 162 {
 163     leon3_irq_ack(irq_manager, intno);
 164     leon3_cache_control_int(env);
 165 }
 166 #endif