target/loongarch/insns.decode

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2 #
   3 # LoongArch instruction decode definitions.
   4 #
   5 # Copyright (c) 2021 Loongson Technology Corporation Limited
   6 #
   7
   8 #
   9 # Fields
  10 #
  11 %i14s2     10:s14       !function=shl_2
  12 %sa2p1     15:2         !function=plus_1
  13
  14 #
  15 # Argument sets
  16 #
  17 &i            imm
  18 &r_i          rd imm
  19 &rr           rd rj
  20 &rr_jk        rj rk
  21 &rrr          rd rj rk
  22 &rr_i         rd rj imm
  23 &hint_r_i     hint rj imm
  24 &rrr_sa       rd rj rk sa
  25 &rr_ms_ls     rd rj ms ls
  26 &ff           fd fj
  27 &fff          fd fj fk
  28 &ffff         fd fj fk fa
  29 &cff_fcond    cd fj fk fcond
  30 &fffc         fd fj fk ca
  31 &fr           fd rj
  32 &rf           rd fj
  33 &fcsrd_r      fcsrd rj
  34 &r_fcsrs      rd fcsrs
  35 &cf           cd fj
  36 &fc           fd cj
  37 &cr           cd rj
  38 &rc           rd cj
  39
  40 #
  41 # Formats
  42 #
  43 @i15                       .... ........ ..... imm:15    &i
  44 @rr               .... ........ ..... ..... rj:5 rd:5    &rr
  45 @rr_jk            .... ........ ..... rk:5 rj:5 .....    &rr_jk
  46 @rrr               .... ........ ..... rk:5 rj:5 rd:5    &rrr
  47 @r_i20                          .... ... imm:s20 rd:5    &r_i
  48 @rr_ui5           .... ........ ..... imm:5 rj:5 rd:5    &rr_i
  49 @rr_ui6            .... ........ .... imm:6 rj:5 rd:5    &rr_i
  50 @rr_i12                 .... ...... imm:s12 rj:5 rd:5    &rr_i
  51 @rr_ui12                 .... ...... imm:12 rj:5 rd:5    &rr_i
  52 @rr_i14s2         .... ....  .............. rj:5 rd:5    &rr_i imm=%i14s2
  53 @rr_i16                     .... .. imm:s16 rj:5 rd:5    &rr_i
  54 @hint_r_i12           .... ...... imm:s12 rj:5 hint:5    &hint_r_i
  55 @rrr_sa2p1        .... ........ ... .. rk:5 rj:5 rd:5    &rrr_sa  sa=%sa2p1
  56 @rrr_sa2        .... ........ ... sa:2 rk:5 rj:5 rd:5    &rrr_sa
  57 @rrr_sa3         .... ........ .. sa:3 rk:5 rj:5 rd:5    &rrr_sa
  58 @rr_2bw            .... ....... ms:5 . ls:5 rj:5 rd:5    &rr_ms_ls
  59 @rr_2bd               .... ...... ms:6 ls:6 rj:5 rd:5    &rr_ms_ls
  60 @ff               .... ........ ..... ..... fj:5 fd:5    &ff
  61 @fff               .... ........ ..... fk:5 fj:5 fd:5    &fff
  62 @ffff               .... ........ fa:5 fk:5 fj:5 fd:5    &ffff
  63 @cff_fcond    .... ........ fcond:5 fk:5 fj:5 .. cd:3    &cff_fcond
  64 @fffc            .... ........ .. ca:3 fk:5 fj:5 fd:5    &fffc
  65 @fr               .... ........ ..... ..... rj:5 fd:5    &fr
  66 @rf               .... ........ ..... ..... fj:5 rd:5    &rf
  67 @fcsrd_r       .... ........ ..... ..... rj:5 fcsrd:5    &fcsrd_r
  68 @r_fcsrs       .... ........ ..... ..... fcsrs:5 rd:5    &r_fcsrs
  69 @cf            .... ........ ..... ..... fj:5 .. cd:3    &cf
  70 @fc            .... ........ ..... ..... .. cj:3 fd:5    &fc
  71 @cr            .... ........ ..... ..... rj:5 .. cd:3    &cr
  72 @rc            .... ........ ..... ..... .. cj:3 rd:5    &rc
  73
  74 #
  75 # Fixed point arithmetic operation instruction
  76 #
  77 add_w           0000 00000001 00000 ..... ..... .....    @rrr
  78 add_d           0000 00000001 00001 ..... ..... .....    @rrr
  79 sub_w           0000 00000001 00010 ..... ..... .....    @rrr
  80 sub_d           0000 00000001 00011 ..... ..... .....    @rrr
  81 slt             0000 00000001 00100 ..... ..... .....    @rrr
  82 sltu            0000 00000001 00101 ..... ..... .....    @rrr
  83 slti            0000 001000 ............ ..... .....     @rr_i12
  84 sltui           0000 001001 ............ ..... .....     @rr_i12
  85 nor             0000 00000001 01000 ..... ..... .....    @rrr
  86 and             0000 00000001 01001 ..... ..... .....    @rrr
  87 or              0000 00000001 01010 ..... ..... .....    @rrr
  88 xor             0000 00000001 01011 ..... ..... .....    @rrr
  89 orn             0000 00000001 01100 ..... ..... .....    @rrr
  90 andn            0000 00000001 01101 ..... ..... .....    @rrr
  91 mul_w           0000 00000001 11000 ..... ..... .....    @rrr
  92 mulh_w          0000 00000001 11001 ..... ..... .....    @rrr
  93 mulh_wu         0000 00000001 11010 ..... ..... .....    @rrr
  94 mul_d           0000 00000001 11011 ..... ..... .....    @rrr
  95 mulh_d          0000 00000001 11100 ..... ..... .....    @rrr
  96 mulh_du         0000 00000001 11101 ..... ..... .....    @rrr
  97 mulw_d_w        0000 00000001 11110 ..... ..... .....    @rrr
  98 mulw_d_wu       0000 00000001 11111 ..... ..... .....    @rrr
  99 div_w           0000 00000010 00000 ..... ..... .....    @rrr
 100 mod_w           0000 00000010 00001 ..... ..... .....    @rrr
 101 div_wu          0000 00000010 00010 ..... ..... .....    @rrr
 102 mod_wu          0000 00000010 00011 ..... ..... .....    @rrr
 103 div_d           0000 00000010 00100 ..... ..... .....    @rrr
 104 mod_d           0000 00000010 00101 ..... ..... .....    @rrr
 105 div_du          0000 00000010 00110 ..... ..... .....    @rrr
 106 mod_du          0000 00000010 00111 ..... ..... .....    @rrr
 107 alsl_w          0000 00000000 010 .. ..... ..... .....   @rrr_sa2p1
 108 alsl_wu         0000 00000000 011 .. ..... ..... .....   @rrr_sa2p1
 109 alsl_d          0000 00000010 110 .. ..... ..... .....   @rrr_sa2p1
 110 lu12i_w         0001 010 .................... .....      @r_i20
 111 lu32i_d         0001 011 .................... .....      @r_i20
 112 lu52i_d         0000 001100 ............ ..... .....     @rr_i12
 113 pcaddi          0001 100 .................... .....      @r_i20
 114 pcalau12i       0001 101 .................... .....      @r_i20
 115 pcaddu12i       0001 110 .................... .....      @r_i20
 116 pcaddu18i       0001 111 .................... .....      @r_i20
 117 addi_w          0000 001010 ............ ..... .....     @rr_i12
 118 addi_d          0000 001011 ............ ..... .....     @rr_i12
 119 addu16i_d       0001 00 ................ ..... .....     @rr_i16
 120 andi            0000 001101 ............ ..... .....     @rr_ui12
 121 ori             0000 001110 ............ ..... .....     @rr_ui12
 122 xori            0000 001111 ............ ..... .....     @rr_ui12
 123
 124 #
 125 # Fixed point shift operation instruction
 126 #
 127 sll_w           0000 00000001 01110 ..... ..... .....    @rrr
 128 srl_w           0000 00000001 01111 ..... ..... .....    @rrr
 129 sra_w           0000 00000001 10000 ..... ..... .....    @rrr
 130 sll_d           0000 00000001 10001 ..... ..... .....    @rrr
 131 srl_d           0000 00000001 10010 ..... ..... .....    @rrr
 132 sra_d           0000 00000001 10011 ..... ..... .....    @rrr
 133 rotr_w          0000 00000001 10110 ..... ..... .....    @rrr
 134 rotr_d          0000 00000001 10111 ..... ..... .....    @rrr
 135 slli_w          0000 00000100 00001 ..... ..... .....    @rr_ui5
 136 slli_d          0000 00000100 0001 ...... ..... .....    @rr_ui6
 137 srli_w          0000 00000100 01001 ..... ..... .....    @rr_ui5
 138 srli_d          0000 00000100 0101 ...... ..... .....    @rr_ui6
 139 srai_w          0000 00000100 10001 ..... ..... .....    @rr_ui5
 140 srai_d          0000 00000100 1001 ...... ..... .....    @rr_ui6
 141 rotri_w         0000 00000100 11001 ..... ..... .....    @rr_ui5
 142 rotri_d         0000 00000100 1101 ...... ..... .....    @rr_ui6
 143
 144 #
 145 # Fixed point bit operation instruction
 146 #
 147 ext_w_h         0000 00000000 00000 10110 ..... .....    @rr
 148 ext_w_b         0000 00000000 00000 10111 ..... .....    @rr
 149 clo_w           0000 00000000 00000 00100 ..... .....    @rr
 150 clz_w           0000 00000000 00000 00101 ..... .....    @rr
 151 cto_w           0000 00000000 00000 00110 ..... .....    @rr
 152 ctz_w           0000 00000000 00000 00111 ..... .....    @rr
 153 clo_d           0000 00000000 00000 01000 ..... .....    @rr
 154 clz_d           0000 00000000 00000 01001 ..... .....    @rr
 155 cto_d           0000 00000000 00000 01010 ..... .....    @rr
 156 ctz_d           0000 00000000 00000 01011 ..... .....    @rr
 157 revb_2h         0000 00000000 00000 01100 ..... .....    @rr
 158 revb_4h         0000 00000000 00000 01101 ..... .....    @rr
 159 revb_2w         0000 00000000 00000 01110 ..... .....    @rr
 160 revb_d          0000 00000000 00000 01111 ..... .....    @rr
 161 revh_2w         0000 00000000 00000 10000 ..... .....    @rr
 162 revh_d          0000 00000000 00000 10001 ..... .....    @rr
 163 bitrev_4b       0000 00000000 00000 10010 ..... .....    @rr
 164 bitrev_8b       0000 00000000 00000 10011 ..... .....    @rr
 165 bitrev_w        0000 00000000 00000 10100 ..... .....    @rr
 166 bitrev_d        0000 00000000 00000 10101 ..... .....    @rr
 167 bytepick_w      0000 00000000 100 .. ..... ..... .....   @rrr_sa2
 168 bytepick_d      0000 00000000 11 ... ..... ..... .....   @rrr_sa3
 169 maskeqz         0000 00000001 00110 ..... ..... .....    @rrr
 170 masknez         0000 00000001 00111 ..... ..... .....    @rrr
 171 bstrins_w       0000 0000011 ..... 0 ..... ..... .....   @rr_2bw
 172 bstrpick_w      0000 0000011 ..... 1 ..... ..... .....   @rr_2bw
 173 bstrins_d       0000 000010 ...... ...... ..... .....    @rr_2bd
 174 bstrpick_d      0000 000011 ...... ...... ..... .....    @rr_2bd
 175
 176 #
 177 # Fixed point load/store instruction
 178 #
 179 ld_b            0010 100000 ............ ..... .....     @rr_i12
 180 ld_h            0010 100001 ............ ..... .....     @rr_i12
 181 ld_w            0010 100010 ............ ..... .....     @rr_i12
 182 ld_d            0010 100011 ............ ..... .....     @rr_i12
 183 st_b            0010 100100 ............ ..... .....     @rr_i12
 184 st_h            0010 100101 ............ ..... .....     @rr_i12
 185 st_w            0010 100110 ............ ..... .....     @rr_i12
 186 st_d            0010 100111 ............ ..... .....     @rr_i12
 187 ld_bu           0010 101000 ............ ..... .....     @rr_i12
 188 ld_hu           0010 101001 ............ ..... .....     @rr_i12
 189 ld_wu           0010 101010 ............ ..... .....     @rr_i12
 190 ldx_b           0011 10000000 00000 ..... ..... .....    @rrr
 191 ldx_h           0011 10000000 01000 ..... ..... .....    @rrr
 192 ldx_w           0011 10000000 10000 ..... ..... .....    @rrr
 193 ldx_d           0011 10000000 11000 ..... ..... .....    @rrr
 194 stx_b           0011 10000001 00000 ..... ..... .....    @rrr
 195 stx_h           0011 10000001 01000 ..... ..... .....    @rrr
 196 stx_w           0011 10000001 10000 ..... ..... .....    @rrr
 197 stx_d           0011 10000001 11000 ..... ..... .....    @rrr
 198 ldx_bu          0011 10000010 00000 ..... ..... .....    @rrr
 199 ldx_hu          0011 10000010 01000 ..... ..... .....    @rrr
 200 ldx_wu          0011 10000010 10000 ..... ..... .....    @rrr
 201 preld           0010 101011 ............ ..... .....     @hint_r_i12
 202 dbar            0011 10000111 00100 ...............      @i15
 203 ibar            0011 10000111 00101 ...............      @i15
 204 ldptr_w         0010 0100 .............. ..... .....     @rr_i14s2
 205 stptr_w         0010 0101 .............. ..... .....     @rr_i14s2
 206 ldptr_d         0010 0110 .............. ..... .....     @rr_i14s2
 207 stptr_d         0010 0111 .............. ..... .....     @rr_i14s2
 208 ldgt_b          0011 10000111 10000 ..... ..... .....    @rrr
 209 ldgt_h          0011 10000111 10001 ..... ..... .....    @rrr
 210 ldgt_w          0011 10000111 10010 ..... ..... .....    @rrr
 211 ldgt_d          0011 10000111 10011 ..... ..... .....    @rrr
 212 ldle_b          0011 10000111 10100 ..... ..... .....    @rrr
 213 ldle_h          0011 10000111 10101 ..... ..... .....    @rrr
 214 ldle_w          0011 10000111 10110 ..... ..... .....    @rrr
 215 ldle_d          0011 10000111 10111 ..... ..... .....    @rrr
 216 stgt_b          0011 10000111 11000 ..... ..... .....    @rrr
 217 stgt_h          0011 10000111 11001 ..... ..... .....    @rrr
 218 stgt_w          0011 10000111 11010 ..... ..... .....    @rrr
 219 stgt_d          0011 10000111 11011 ..... ..... .....    @rrr
 220 stle_b          0011 10000111 11100 ..... ..... .....    @rrr
 221 stle_h          0011 10000111 11101 ..... ..... .....    @rrr
 222 stle_w          0011 10000111 11110 ..... ..... .....    @rrr
 223 stle_d          0011 10000111 11111 ..... ..... .....    @rrr
 224
 225 #
 226 # Fixed point atomic instruction
 227 #
 228 ll_w            0010 0000 .............. ..... .....     @rr_i14s2
 229 sc_w            0010 0001 .............. ..... .....     @rr_i14s2
 230 ll_d            0010 0010 .............. ..... .....     @rr_i14s2
 231 sc_d            0010 0011 .............. ..... .....     @rr_i14s2
 232 amswap_w        0011 10000110 00000 ..... ..... .....    @rrr
 233 amswap_d        0011 10000110 00001 ..... ..... .....    @rrr
 234 amadd_w         0011 10000110 00010 ..... ..... .....    @rrr
 235 amadd_d         0011 10000110 00011 ..... ..... .....    @rrr
 236 amand_w         0011 10000110 00100 ..... ..... .....    @rrr
 237 amand_d         0011 10000110 00101 ..... ..... .....    @rrr
 238 amor_w          0011 10000110 00110 ..... ..... .....    @rrr
 239 amor_d          0011 10000110 00111 ..... ..... .....    @rrr
 240 amxor_w         0011 10000110 01000 ..... ..... .....    @rrr
 241 amxor_d         0011 10000110 01001 ..... ..... .....    @rrr
 242 ammax_w         0011 10000110 01010 ..... ..... .....    @rrr
 243 ammax_d         0011 10000110 01011 ..... ..... .....    @rrr
 244 ammin_w         0011 10000110 01100 ..... ..... .....    @rrr
 245 ammin_d         0011 10000110 01101 ..... ..... .....    @rrr
 246 ammax_wu        0011 10000110 01110 ..... ..... .....    @rrr
 247 ammax_du        0011 10000110 01111 ..... ..... .....    @rrr
 248 ammin_wu        0011 10000110 10000 ..... ..... .....    @rrr
 249 ammin_du        0011 10000110 10001 ..... ..... .....    @rrr
 250 amswap_db_w     0011 10000110 10010 ..... ..... .....    @rrr
 251 amswap_db_d     0011 10000110 10011 ..... ..... .....    @rrr
 252 amadd_db_w      0011 10000110 10100 ..... ..... .....    @rrr
 253 amadd_db_d      0011 10000110 10101 ..... ..... .....    @rrr
 254 amand_db_w      0011 10000110 10110 ..... ..... .....    @rrr
 255 amand_db_d      0011 10000110 10111 ..... ..... .....    @rrr
 256 amor_db_w       0011 10000110 11000 ..... ..... .....    @rrr
 257 amor_db_d       0011 10000110 11001 ..... ..... .....    @rrr
 258 amxor_db_w      0011 10000110 11010 ..... ..... .....    @rrr
 259 amxor_db_d      0011 10000110 11011 ..... ..... .....    @rrr
 260 ammax_db_w      0011 10000110 11100 ..... ..... .....    @rrr
 261 ammax_db_d      0011 10000110 11101 ..... ..... .....    @rrr
 262 ammin_db_w      0011 10000110 11110 ..... ..... .....    @rrr
 263 ammin_db_d      0011 10000110 11111 ..... ..... .....    @rrr
 264 ammax_db_wu     0011 10000111 00000 ..... ..... .....    @rrr
 265 ammax_db_du     0011 10000111 00001 ..... ..... .....    @rrr
 266 ammin_db_wu     0011 10000111 00010 ..... ..... .....    @rrr
 267 ammin_db_du     0011 10000111 00011 ..... ..... .....    @rrr
 268
 269 #
 270 # Fixed point extra instruction
 271 #
 272 crc_w_b_w       0000 00000010 01000 ..... ..... .....    @rrr
 273 crc_w_h_w       0000 00000010 01001 ..... ..... .....    @rrr
 274 crc_w_w_w       0000 00000010 01010 ..... ..... .....    @rrr
 275 crc_w_d_w       0000 00000010 01011 ..... ..... .....    @rrr
 276 crcc_w_b_w      0000 00000010 01100 ..... ..... .....    @rrr
 277 crcc_w_h_w      0000 00000010 01101 ..... ..... .....    @rrr
 278 crcc_w_w_w      0000 00000010 01110 ..... ..... .....    @rrr
 279 crcc_w_d_w      0000 00000010 01111 ..... ..... .....    @rrr
 280 break           0000 00000010 10100 ...............      @i15
 281 syscall         0000 00000010 10110 ...............      @i15
 282 asrtle_d        0000 00000000 00010 ..... ..... 00000    @rr_jk
 283 asrtgt_d        0000 00000000 00011 ..... ..... 00000    @rr_jk
 284 cpucfg          0000 00000000 00000 11011 ..... .....    @rr
 285
 286 #
 287 # Floating point arithmetic operation instruction
 288 #
 289 fadd_s          0000 00010000 00001 ..... ..... .....    @fff
 290 fadd_d          0000 00010000 00010 ..... ..... .....    @fff
 291 fsub_s          0000 00010000 00101 ..... ..... .....    @fff
 292 fsub_d          0000 00010000 00110 ..... ..... .....    @fff
 293 fmul_s          0000 00010000 01001 ..... ..... .....    @fff
 294 fmul_d          0000 00010000 01010 ..... ..... .....    @fff
 295 fdiv_s          0000 00010000 01101 ..... ..... .....    @fff
 296 fdiv_d          0000 00010000 01110 ..... ..... .....    @fff
 297 fmadd_s         0000 10000001 ..... ..... ..... .....    @ffff
 298 fmadd_d         0000 10000010 ..... ..... ..... .....    @ffff
 299 fmsub_s         0000 10000101 ..... ..... ..... .....    @ffff
 300 fmsub_d         0000 10000110 ..... ..... ..... .....    @ffff
 301 fnmadd_s        0000 10001001 ..... ..... ..... .....    @ffff
 302 fnmadd_d        0000 10001010 ..... ..... ..... .....    @ffff
 303 fnmsub_s        0000 10001101 ..... ..... ..... .....    @ffff
 304 fnmsub_d        0000 10001110 ..... ..... ..... .....    @ffff
 305 fmax_s          0000 00010000 10001 ..... ..... .....    @fff
 306 fmax_d          0000 00010000 10010 ..... ..... .....    @fff
 307 fmin_s          0000 00010000 10101 ..... ..... .....    @fff
 308 fmin_d          0000 00010000 10110 ..... ..... .....    @fff
 309 fmaxa_s         0000 00010000 11001 ..... ..... .....    @fff
 310 fmaxa_d         0000 00010000 11010 ..... ..... .....    @fff
 311 fmina_s         0000 00010000 11101 ..... ..... .....    @fff
 312 fmina_d         0000 00010000 11110 ..... ..... .....    @fff
 313 fabs_s          0000 00010001 01000 00001 ..... .....    @ff
 314 fabs_d          0000 00010001 01000 00010 ..... .....    @ff
 315 fneg_s          0000 00010001 01000 00101 ..... .....    @ff
 316 fneg_d          0000 00010001 01000 00110 ..... .....    @ff
 317 fsqrt_s         0000 00010001 01000 10001 ..... .....    @ff
 318 fsqrt_d         0000 00010001 01000 10010 ..... .....    @ff
 319 frecip_s        0000 00010001 01000 10101 ..... .....    @ff
 320 frecip_d        0000 00010001 01000 10110 ..... .....    @ff
 321 frsqrt_s        0000 00010001 01000 11001 ..... .....    @ff
 322 frsqrt_d        0000 00010001 01000 11010 ..... .....    @ff
 323 fscaleb_s       0000 00010001 00001 ..... ..... .....    @fff
 324 fscaleb_d       0000 00010001 00010 ..... ..... .....    @fff
 325 flogb_s         0000 00010001 01000 01001 ..... .....    @ff
 326 flogb_d         0000 00010001 01000 01010 ..... .....    @ff
 327 fcopysign_s     0000 00010001 00101 ..... ..... .....    @fff
 328 fcopysign_d     0000 00010001 00110 ..... ..... .....    @fff
 329 fclass_s        0000 00010001 01000 01101 ..... .....    @ff
 330 fclass_d        0000 00010001 01000 01110 ..... .....    @ff
 331
 332 #
 333 # Floating point compare instruction
 334 #
 335 fcmp_cond_s     0000 11000001 ..... ..... ..... 00 ...   @cff_fcond
 336 fcmp_cond_d     0000 11000010 ..... ..... ..... 00 ...   @cff_fcond
 337
 338 #
 339 # Floating point conversion instruction
 340 #
 341 fcvt_s_d        0000 00010001 10010 00110 ..... .....    @ff
 342 fcvt_d_s        0000 00010001 10010 01001 ..... .....    @ff
 343 ftintrm_w_s     0000 00010001 10100 00001 ..... .....    @ff
 344 ftintrm_w_d     0000 00010001 10100 00010 ..... .....    @ff
 345 ftintrm_l_s     0000 00010001 10100 01001 ..... .....    @ff
 346 ftintrm_l_d     0000 00010001 10100 01010 ..... .....    @ff
 347 ftintrp_w_s     0000 00010001 10100 10001 ..... .....    @ff
 348 ftintrp_w_d     0000 00010001 10100 10010 ..... .....    @ff
 349 ftintrp_l_s     0000 00010001 10100 11001 ..... .....    @ff
 350 ftintrp_l_d     0000 00010001 10100 11010 ..... .....    @ff
 351 ftintrz_w_s     0000 00010001 10101 00001 ..... .....    @ff
 352 ftintrz_w_d     0000 00010001 10101 00010 ..... .....    @ff
 353 ftintrz_l_s     0000 00010001 10101 01001 ..... .....    @ff
 354 ftintrz_l_d     0000 00010001 10101 01010 ..... .....    @ff
 355 ftintrne_w_s    0000 00010001 10101 10001 ..... .....    @ff
 356 ftintrne_w_d    0000 00010001 10101 10010 ..... .....    @ff
 357 ftintrne_l_s    0000 00010001 10101 11001 ..... .....    @ff
 358 ftintrne_l_d    0000 00010001 10101 11010 ..... .....    @ff
 359 ftint_w_s       0000 00010001 10110 00001 ..... .....    @ff
 360 ftint_w_d       0000 00010001 10110 00010 ..... .....    @ff
 361 ftint_l_s       0000 00010001 10110 01001 ..... .....    @ff
 362 ftint_l_d       0000 00010001 10110 01010 ..... .....    @ff
 363 ffint_s_w       0000 00010001 11010 00100 ..... .....    @ff
 364 ffint_s_l       0000 00010001 11010 00110 ..... .....    @ff
 365 ffint_d_w       0000 00010001 11010 01000 ..... .....    @ff
 366 ffint_d_l       0000 00010001 11010 01010 ..... .....    @ff
 367 frint_s         0000 00010001 11100 10001 ..... .....    @ff
 368 frint_d         0000 00010001 11100 10010 ..... .....    @ff
 369
 370 #
 371 # Floating point move instruction
 372 #
 373 fmov_s          0000 00010001 01001 00101 ..... .....    @ff
 374 fmov_d          0000 00010001 01001 00110 ..... .....    @ff
 375 fsel            0000 11010000 00 ... ..... ..... .....   @fffc
 376 movgr2fr_w      0000 00010001 01001 01001 ..... .....    @fr
 377 movgr2fr_d      0000 00010001 01001 01010 ..... .....    @fr
 378 movgr2frh_w     0000 00010001 01001 01011 ..... .....    @fr
 379 movfr2gr_s      0000 00010001 01001 01101 ..... .....    @rf
 380 movfr2gr_d      0000 00010001 01001 01110 ..... .....    @rf
 381 movfrh2gr_s     0000 00010001 01001 01111 ..... .....    @rf
 382 movgr2fcsr      0000 00010001 01001 10000 ..... .....    @fcsrd_r
 383 movfcsr2gr      0000 00010001 01001 10010 ..... .....    @r_fcsrs
 384 movfr2cf        0000 00010001 01001 10100 ..... 00 ...   @cf
 385 movcf2fr        0000 00010001 01001 10101 00 ... .....   @fc
 386 movgr2cf        0000 00010001 01001 10110 ..... 00 ...   @cr
 387 movcf2gr        0000 00010001 01001 10111 00 ... .....   @rc