]> Git Repo - qemu.git/blob - target/loongarch/insn_trans/trans_bit.c.inc
target/loongarch: Add fixed point bit instruction translation
[qemu.git] / target / loongarch / insn_trans / trans_bit.c.inc
1 /* SPDX-License-Identifier: GPL-2.0-or-later */
2 /*
3  * Copyright (c) 2021 Loongson Technology Corporation Limited
4  */
5
6 static bool gen_rr(DisasContext *ctx, arg_rr *a,
7                    DisasExtend src_ext, DisasExtend dst_ext,
8                    void (*func)(TCGv, TCGv))
9 {
10     TCGv dest = gpr_dst(ctx, a->rd, dst_ext);
11     TCGv src1 = gpr_src(ctx, a->rj, src_ext);
12
13     func(dest, src1);
14     gen_set_gpr(a->rd, dest, dst_ext);
15
16     return true;
17 }
18
19 static void gen_bytepick_w(TCGv dest, TCGv src1, TCGv src2, target_long sa)
20 {
21     tcg_gen_concat_tl_i64(dest, src1, src2);
22     tcg_gen_sextract_i64(dest, dest, (32 - sa * 8), 32);
23 }
24
25 static void gen_bytepick_d(TCGv dest, TCGv src1, TCGv src2, target_long sa)
26 {
27     tcg_gen_extract2_i64(dest, src1, src2, (64 - sa * 8));
28 }
29
30 static void gen_bstrins(TCGv dest, TCGv src1,
31                         unsigned int ls, unsigned int len)
32 {
33     tcg_gen_deposit_tl(dest, dest, src1, ls, len);
34 }
35
36 static bool gen_rr_ms_ls(DisasContext *ctx, arg_rr_ms_ls *a,
37                          DisasExtend src_ext, DisasExtend dst_ext,
38                          void (*func)(TCGv, TCGv, unsigned int, unsigned int))
39 {
40     TCGv dest = gpr_dst(ctx, a->rd, dst_ext);
41     TCGv src1 = gpr_src(ctx, a->rj, src_ext);
42
43     if (a->ls > a->ms) {
44         return false;
45     }
46
47     func(dest, src1, a->ls, a->ms - a->ls + 1);
48     gen_set_gpr(a->rd, dest, dst_ext);
49
50     return true;
51 }
52
53 static void gen_clz_w(TCGv dest, TCGv src1)
54 {
55     tcg_gen_clzi_tl(dest, src1, TARGET_LONG_BITS);
56     tcg_gen_subi_tl(dest, dest, TARGET_LONG_BITS - 32);
57 }
58
59 static void gen_clo_w(TCGv dest, TCGv src1)
60 {
61     tcg_gen_not_tl(dest, src1);
62     tcg_gen_ext32u_tl(dest, dest);
63     gen_clz_w(dest, dest);
64 }
65
66 static void gen_ctz_w(TCGv dest, TCGv src1)
67 {
68     tcg_gen_ori_tl(dest, src1, (target_ulong)MAKE_64BIT_MASK(32, 32));
69     tcg_gen_ctzi_tl(dest, dest, TARGET_LONG_BITS);
70 }
71
72 static void gen_cto_w(TCGv dest, TCGv src1)
73 {
74     tcg_gen_not_tl(dest, src1);
75     gen_ctz_w(dest, dest);
76 }
77
78 static void gen_clz_d(TCGv dest, TCGv src1)
79 {
80     tcg_gen_clzi_i64(dest, src1, TARGET_LONG_BITS);
81 }
82
83 static void gen_clo_d(TCGv dest, TCGv src1)
84 {
85     tcg_gen_not_tl(dest, src1);
86     gen_clz_d(dest, dest);
87 }
88
89 static void gen_ctz_d(TCGv dest, TCGv src1)
90 {
91     tcg_gen_ctzi_tl(dest, src1, TARGET_LONG_BITS);
92 }
93
94 static void gen_cto_d(TCGv dest, TCGv src1)
95 {
96     tcg_gen_not_tl(dest, src1);
97     gen_ctz_d(dest, dest);
98 }
99
100 static void gen_revb_2w(TCGv dest, TCGv src1)
101 {
102     tcg_gen_bswap64_i64(dest, src1);
103     tcg_gen_rotri_i64(dest, dest, 32);
104 }
105
106 static void gen_revb_2h(TCGv dest, TCGv src1)
107 {
108     TCGv mask = tcg_constant_tl(0x00FF00FF);
109     TCGv t0 = tcg_temp_new();
110     TCGv t1 = tcg_temp_new();
111
112     tcg_gen_shri_tl(t0, src1, 8);
113     tcg_gen_and_tl(t0, t0, mask);
114     tcg_gen_and_tl(t1, src1, mask);
115     tcg_gen_shli_tl(t1, t1, 8);
116     tcg_gen_or_tl(dest, t0, t1);
117
118     tcg_temp_free(t0);
119     tcg_temp_free(t1);
120 }
121
122 static void gen_revb_4h(TCGv dest, TCGv src1)
123 {
124     TCGv mask = tcg_constant_tl(0x00FF00FF00FF00FFULL);
125     TCGv t0 = tcg_temp_new();
126     TCGv t1 = tcg_temp_new();
127
128     tcg_gen_shri_tl(t0, src1, 8);
129     tcg_gen_and_tl(t0, t0, mask);
130     tcg_gen_and_tl(t1, src1, mask);
131     tcg_gen_shli_tl(t1, t1, 8);
132     tcg_gen_or_tl(dest, t0, t1);
133
134     tcg_temp_free(t0);
135     tcg_temp_free(t1);
136 }
137
138 static void gen_revh_2w(TCGv dest, TCGv src1)
139 {
140     TCGv_i64 t0 = tcg_temp_new_i64();
141     TCGv_i64 t1 = tcg_temp_new_i64();
142     TCGv_i64 mask = tcg_constant_i64(0x0000ffff0000ffffull);
143
144     tcg_gen_shri_i64(t0, src1, 16);
145     tcg_gen_and_i64(t1, src1, mask);
146     tcg_gen_and_i64(t0, t0, mask);
147     tcg_gen_shli_i64(t1, t1, 16);
148     tcg_gen_or_i64(dest, t1, t0);
149
150     tcg_temp_free_i64(t0);
151     tcg_temp_free_i64(t1);
152 }
153
154 static void gen_revh_d(TCGv dest, TCGv src1)
155 {
156     TCGv t0 = tcg_temp_new();
157     TCGv t1 = tcg_temp_new();
158     TCGv mask = tcg_constant_tl(0x0000FFFF0000FFFFULL);
159
160     tcg_gen_shri_tl(t1, src1, 16);
161     tcg_gen_and_tl(t1, t1, mask);
162     tcg_gen_and_tl(t0, src1, mask);
163     tcg_gen_shli_tl(t0, t0, 16);
164     tcg_gen_or_tl(t0, t0, t1);
165     tcg_gen_rotri_tl(dest, t0, 32);
166
167     tcg_temp_free(t0);
168     tcg_temp_free(t1);
169 }
170
171 static void gen_maskeqz(TCGv dest, TCGv src1, TCGv src2)
172 {
173     TCGv zero = tcg_constant_tl(0);
174
175     tcg_gen_movcond_tl(TCG_COND_EQ, dest, src2, zero, zero, src1);
176 }
177
178 static void gen_masknez(TCGv dest, TCGv src1, TCGv src2)
179 {
180     TCGv zero = tcg_constant_tl(0);
181
182     tcg_gen_movcond_tl(TCG_COND_NE, dest, src2, zero, zero, src1);
183 }
184
185 TRANS(ext_w_h, gen_rr, EXT_NONE, EXT_NONE, tcg_gen_ext16s_tl)
186 TRANS(ext_w_b, gen_rr, EXT_NONE, EXT_NONE, tcg_gen_ext8s_tl)
187 TRANS(clo_w, gen_rr, EXT_NONE, EXT_NONE, gen_clo_w)
188 TRANS(clz_w, gen_rr, EXT_ZERO, EXT_NONE, gen_clz_w)
189 TRANS(cto_w, gen_rr, EXT_NONE, EXT_NONE, gen_cto_w)
190 TRANS(ctz_w, gen_rr, EXT_NONE, EXT_NONE, gen_ctz_w)
191 TRANS(clo_d, gen_rr, EXT_NONE, EXT_NONE, gen_clo_d)
192 TRANS(clz_d, gen_rr, EXT_NONE, EXT_NONE, gen_clz_d)
193 TRANS(cto_d, gen_rr, EXT_NONE, EXT_NONE, gen_cto_d)
194 TRANS(ctz_d, gen_rr, EXT_NONE, EXT_NONE, gen_ctz_d)
195 TRANS(revb_2h, gen_rr, EXT_NONE, EXT_SIGN, gen_revb_2h)
196 TRANS(revb_4h, gen_rr, EXT_NONE, EXT_NONE, gen_revb_4h)
197 TRANS(revb_2w, gen_rr, EXT_NONE, EXT_NONE, gen_revb_2w)
198 TRANS(revb_d, gen_rr, EXT_NONE, EXT_NONE, tcg_gen_bswap64_i64)
199 TRANS(revh_2w, gen_rr, EXT_NONE, EXT_NONE, gen_revh_2w)
200 TRANS(revh_d, gen_rr, EXT_NONE, EXT_NONE, gen_revh_d)
201 TRANS(bitrev_4b, gen_rr, EXT_ZERO, EXT_SIGN, gen_helper_bitswap)
202 TRANS(bitrev_8b, gen_rr, EXT_NONE, EXT_NONE, gen_helper_bitswap)
203 TRANS(bitrev_w, gen_rr, EXT_NONE, EXT_SIGN, gen_helper_bitrev_w)
204 TRANS(bitrev_d, gen_rr, EXT_NONE, EXT_NONE, gen_helper_bitrev_d)
205 TRANS(maskeqz, gen_rrr, EXT_NONE, EXT_NONE, EXT_NONE, gen_maskeqz)
206 TRANS(masknez, gen_rrr, EXT_NONE, EXT_NONE, EXT_NONE, gen_masknez)
207 TRANS(bytepick_w, gen_rrr_sa, EXT_NONE, EXT_NONE, gen_bytepick_w)
208 TRANS(bytepick_d, gen_rrr_sa, EXT_NONE, EXT_NONE, gen_bytepick_d)
209 TRANS(bstrins_w, gen_rr_ms_ls, EXT_NONE, EXT_NONE, gen_bstrins)
210 TRANS(bstrins_d, gen_rr_ms_ls, EXT_NONE, EXT_NONE, gen_bstrins)
211 TRANS(bstrpick_w, gen_rr_ms_ls, EXT_NONE, EXT_SIGN, tcg_gen_extract_tl)
212 TRANS(bstrpick_d, gen_rr_ms_ls, EXT_NONE, EXT_NONE, tcg_gen_extract_tl)
This page took 0.040279 seconds and 4 git commands to generate.