hw/pci.c

   1 /*
   2  * QEMU PCI bus manager
   3  *
   4  * Copyright (c) 2004 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24 #include "hw.h"
  25 #include "pci.h"
  26 #include "pci_bridge.h"
  27 #include "pci_internals.h"
  28 #include "monitor.h"
  29 #include "net.h"
  30 #include "sysemu.h"
  31 #include "loader.h"
  32 #include "range.h"
  33 #include "qmp-commands.h"
  34
  35 //#define DEBUG_PCI
  36 #ifdef DEBUG_PCI
  37 # define PCI_DPRINTF(format, ...)       printf(format, ## __VA_ARGS__)
  38 #else
  39 # define PCI_DPRINTF(format, ...)       do { } while (0)
  40 #endif
  41
  42 static void pcibus_dev_print(Monitor *mon, DeviceState *dev, int indent);
  43 static char *pcibus_get_dev_path(DeviceState *dev);
  44 static char *pcibus_get_fw_dev_path(DeviceState *dev);
  45 static int pcibus_reset(BusState *qbus);
  46
  47 struct BusInfo pci_bus_info = {
  48     .name       = "PCI",
  49     .size       = sizeof(PCIBus),
  50     .print_dev  = pcibus_dev_print,
  51     .get_dev_path = pcibus_get_dev_path,
  52     .get_fw_dev_path = pcibus_get_fw_dev_path,
  53     .reset      = pcibus_reset,
  54     .props      = (Property[]) {
  55         DEFINE_PROP_PCI_DEVFN("addr", PCIDevice, devfn, -1),
  56         DEFINE_PROP_STRING("romfile", PCIDevice, romfile),
  57         DEFINE_PROP_UINT32("rombar",  PCIDevice, rom_bar, 1),
  58         DEFINE_PROP_BIT("multifunction", PCIDevice, cap_present,
  59                         QEMU_PCI_CAP_MULTIFUNCTION_BITNR, false),
  60         DEFINE_PROP_BIT("command_serr_enable", PCIDevice, cap_present,
  61                         QEMU_PCI_CAP_SERR_BITNR, true),
  62         DEFINE_PROP_END_OF_LIST()
  63     }
  64 };
  65
  66 static void pci_update_mappings(PCIDevice *d);
  67 static void pci_set_irq(void *opaque, int irq_num, int level);
  68 static int pci_add_option_rom(PCIDevice *pdev, bool is_default_rom);
  69 static void pci_del_option_rom(PCIDevice *pdev);
  70
  71 static uint16_t pci_default_sub_vendor_id = PCI_SUBVENDOR_ID_REDHAT_QUMRANET;
  72 static uint16_t pci_default_sub_device_id = PCI_SUBDEVICE_ID_QEMU;
  73
  74 struct PCIHostBus {
  75     int domain;
  76     struct PCIBus *bus;
  77     QLIST_ENTRY(PCIHostBus) next;
  78 };
  79 static QLIST_HEAD(, PCIHostBus) host_buses;
  80
  81 static const VMStateDescription vmstate_pcibus = {
  82     .name = "PCIBUS",
  83     .version_id = 1,
  84     .minimum_version_id = 1,
  85     .minimum_version_id_old = 1,
  86     .fields      = (VMStateField []) {
  87         VMSTATE_INT32_EQUAL(nirq, PCIBus),
  88         VMSTATE_VARRAY_INT32(irq_count, PCIBus, nirq, 0, vmstate_info_int32, int32_t),
  89         VMSTATE_END_OF_LIST()
  90     }
  91 };
  92 static int pci_bar(PCIDevice *d, int reg)
  93 {
  94     uint8_t type;
  95
  96     if (reg != PCI_ROM_SLOT)
  97         return PCI_BASE_ADDRESS_0 + reg * 4;
  98
  99     type = d->config[PCI_HEADER_TYPE] & ~PCI_HEADER_TYPE_MULTI_FUNCTION;
 100     return type == PCI_HEADER_TYPE_BRIDGE ? PCI_ROM_ADDRESS1 : PCI_ROM_ADDRESS;
 101 }
 102
 103 static inline int pci_irq_state(PCIDevice *d, int irq_num)
 104 {
 105         return (d->irq_state >> irq_num) & 0x1;
 106 }
 107
 108 static inline void pci_set_irq_state(PCIDevice *d, int irq_num, int level)
 109 {
 110         d->irq_state &= ~(0x1 << irq_num);
 111         d->irq_state |= level << irq_num;
 112 }
 113
 114 static void pci_change_irq_level(PCIDevice *pci_dev, int irq_num, int change)
 115 {
 116     PCIBus *bus;
 117     for (;;) {
 118         bus = pci_dev->bus;
 119         irq_num = bus->map_irq(pci_dev, irq_num);
 120         if (bus->set_irq)
 121             break;
 122         pci_dev = bus->parent_dev;
 123     }
 124     bus->irq_count[irq_num] += change;
 125     bus->set_irq(bus->irq_opaque, irq_num, bus->irq_count[irq_num] != 0);
 126 }
 127
 128 int pci_bus_get_irq_level(PCIBus *bus, int irq_num)
 129 {
 130     assert(irq_num >= 0);
 131     assert(irq_num < bus->nirq);
 132     return !!bus->irq_count[irq_num];
 133 }
 134
 135 /* Update interrupt status bit in config space on interrupt
 136  * state change. */
 137 static void pci_update_irq_status(PCIDevice *dev)
 138 {
 139     if (dev->irq_state) {
 140         dev->config[PCI_STATUS] |= PCI_STATUS_INTERRUPT;
 141     } else {
 142         dev->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
 143     }
 144 }
 145
 146 void pci_device_deassert_intx(PCIDevice *dev)
 147 {
 148     int i;
 149     for (i = 0; i < PCI_NUM_PINS; ++i) {
 150         qemu_set_irq(dev->irq[i], 0);
 151     }
 152 }
 153
 154 /*
 155  * This function is called on #RST and FLR.
 156  * FLR if PCI_EXP_DEVCTL_BCR_FLR is set
 157  */
 158 void pci_device_reset(PCIDevice *dev)
 159 {
 160     int r;
 161
 162     qdev_reset_all(&dev->qdev);
 163
 164     dev->irq_state = 0;
 165     pci_update_irq_status(dev);
 166     pci_device_deassert_intx(dev);
 167     /* Clear all writable bits */
 168     pci_word_test_and_clear_mask(dev->config + PCI_COMMAND,
 169                                  pci_get_word(dev->wmask + PCI_COMMAND) |
 170                                  pci_get_word(dev->w1cmask + PCI_COMMAND));
 171     pci_word_test_and_clear_mask(dev->config + PCI_STATUS,
 172                                  pci_get_word(dev->wmask + PCI_STATUS) |
 173                                  pci_get_word(dev->w1cmask + PCI_STATUS));
 174     dev->config[PCI_CACHE_LINE_SIZE] = 0x0;
 175     dev->config[PCI_INTERRUPT_LINE] = 0x0;
 176     for (r = 0; r < PCI_NUM_REGIONS; ++r) {
 177         PCIIORegion *region = &dev->io_regions[r];
 178         if (!region->size) {
 179             continue;
 180         }
 181
 182         if (!(region->type & PCI_BASE_ADDRESS_SPACE_IO) &&
 183             region->type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 184             pci_set_quad(dev->config + pci_bar(dev, r), region->type);
 185         } else {
 186             pci_set_long(dev->config + pci_bar(dev, r), region->type);
 187         }
 188     }
 189     pci_update_mappings(dev);
 190 }
 191
 192 /*
 193  * Trigger pci bus reset under a given bus.
 194  * To be called on RST# assert.
 195  */
 196 void pci_bus_reset(PCIBus *bus)
 197 {
 198     int i;
 199
 200     for (i = 0; i < bus->nirq; i++) {
 201         bus->irq_count[i] = 0;
 202     }
 203     for (i = 0; i < ARRAY_SIZE(bus->devices); ++i) {
 204         if (bus->devices[i]) {
 205             pci_device_reset(bus->devices[i]);
 206         }
 207     }
 208 }
 209
 210 static int pcibus_reset(BusState *qbus)
 211 {
 212     pci_bus_reset(DO_UPCAST(PCIBus, qbus, qbus));
 213
 214     /* topology traverse is done by pci_bus_reset().
 215        Tell qbus/qdev walker not to traverse the tree */
 216     return 1;
 217 }
 218
 219 static void pci_host_bus_register(int domain, PCIBus *bus)
 220 {
 221     struct PCIHostBus *host;
 222     host = g_malloc0(sizeof(*host));
 223     host->domain = domain;
 224     host->bus = bus;
 225     QLIST_INSERT_HEAD(&host_buses, host, next);
 226 }
 227
 228 PCIBus *pci_find_root_bus(int domain)
 229 {
 230     struct PCIHostBus *host;
 231
 232     QLIST_FOREACH(host, &host_buses, next) {
 233         if (host->domain == domain) {
 234             return host->bus;
 235         }
 236     }
 237
 238     return NULL;
 239 }
 240
 241 int pci_find_domain(const PCIBus *bus)
 242 {
 243     PCIDevice *d;
 244     struct PCIHostBus *host;
 245
 246     /* obtain root bus */
 247     while ((d = bus->parent_dev) != NULL) {
 248         bus = d->bus;
 249     }
 250
 251     QLIST_FOREACH(host, &host_buses, next) {
 252         if (host->bus == bus) {
 253             return host->domain;
 254         }
 255     }
 256
 257     abort();    /* should not be reached */
 258     return -1;
 259 }
 260
 261 void pci_bus_new_inplace(PCIBus *bus, DeviceState *parent,
 262                          const char *name,
 263                          MemoryRegion *address_space_mem,
 264                          MemoryRegion *address_space_io,
 265                          uint8_t devfn_min)
 266 {
 267     qbus_create_inplace(&bus->qbus, &pci_bus_info, parent, name);
 268     assert(PCI_FUNC(devfn_min) == 0);
 269     bus->devfn_min = devfn_min;
 270     bus->address_space_mem = address_space_mem;
 271     bus->address_space_io = address_space_io;
 272
 273     /* host bridge */
 274     QLIST_INIT(&bus->child);
 275     pci_host_bus_register(0, bus); /* for now only pci domain 0 is supported */
 276
 277     vmstate_register(NULL, -1, &vmstate_pcibus, bus);
 278 }
 279
 280 PCIBus *pci_bus_new(DeviceState *parent, const char *name,
 281                     MemoryRegion *address_space_mem,
 282                     MemoryRegion *address_space_io,
 283                     uint8_t devfn_min)
 284 {
 285     PCIBus *bus;
 286
 287     bus = g_malloc0(sizeof(*bus));
 288     bus->qbus.qdev_allocated = 1;
 289     pci_bus_new_inplace(bus, parent, name, address_space_mem,
 290                         address_space_io, devfn_min);
 291     return bus;
 292 }
 293
 294 void pci_bus_irqs(PCIBus *bus, pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
 295                   void *irq_opaque, int nirq)
 296 {
 297     bus->set_irq = set_irq;
 298     bus->map_irq = map_irq;
 299     bus->irq_opaque = irq_opaque;
 300     bus->nirq = nirq;
 301     bus->irq_count = g_malloc0(nirq * sizeof(bus->irq_count[0]));
 302 }
 303
 304 void pci_bus_hotplug(PCIBus *bus, pci_hotplug_fn hotplug, DeviceState *qdev)
 305 {
 306     bus->qbus.allow_hotplug = 1;
 307     bus->hotplug = hotplug;
 308     bus->hotplug_qdev = qdev;
 309 }
 310
 311 PCIBus *pci_register_bus(DeviceState *parent, const char *name,
 312                          pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
 313                          void *irq_opaque,
 314                          MemoryRegion *address_space_mem,
 315                          MemoryRegion *address_space_io,
 316                          uint8_t devfn_min, int nirq)
 317 {
 318     PCIBus *bus;
 319
 320     bus = pci_bus_new(parent, name, address_space_mem,
 321                       address_space_io, devfn_min);
 322     pci_bus_irqs(bus, set_irq, map_irq, irq_opaque, nirq);
 323     return bus;
 324 }
 325
 326 int pci_bus_num(PCIBus *s)
 327 {
 328     if (!s->parent_dev)
 329         return 0;       /* pci host bridge */
 330     return s->parent_dev->config[PCI_SECONDARY_BUS];
 331 }
 332
 333 static int get_pci_config_device(QEMUFile *f, void *pv, size_t size)
 334 {
 335     PCIDevice *s = container_of(pv, PCIDevice, config);
 336     uint8_t *config;
 337     int i;
 338
 339     assert(size == pci_config_size(s));
 340     config = g_malloc(size);
 341
 342     qemu_get_buffer(f, config, size);
 343     for (i = 0; i < size; ++i) {
 344         if ((config[i] ^ s->config[i]) &
 345             s->cmask[i] & ~s->wmask[i] & ~s->w1cmask[i]) {
 346             g_free(config);
 347             return -EINVAL;
 348         }
 349     }
 350     memcpy(s->config, config, size);
 351
 352     pci_update_mappings(s);
 353
 354     g_free(config);
 355     return 0;
 356 }
 357
 358 /* just put buffer */
 359 static void put_pci_config_device(QEMUFile *f, void *pv, size_t size)
 360 {
 361     const uint8_t **v = pv;
 362     assert(size == pci_config_size(container_of(pv, PCIDevice, config)));
 363     qemu_put_buffer(f, *v, size);
 364 }
 365
 366 static VMStateInfo vmstate_info_pci_config = {
 367     .name = "pci config",
 368     .get  = get_pci_config_device,
 369     .put  = put_pci_config_device,
 370 };
 371
 372 static int get_pci_irq_state(QEMUFile *f, void *pv, size_t size)
 373 {
 374     PCIDevice *s = container_of(pv, PCIDevice, irq_state);
 375     uint32_t irq_state[PCI_NUM_PINS];
 376     int i;
 377     for (i = 0; i < PCI_NUM_PINS; ++i) {
 378         irq_state[i] = qemu_get_be32(f);
 379         if (irq_state[i] != 0x1 && irq_state[i] != 0) {
 380             fprintf(stderr, "irq state %d: must be 0 or 1.\n",
 381                     irq_state[i]);
 382             return -EINVAL;
 383         }
 384     }
 385
 386     for (i = 0; i < PCI_NUM_PINS; ++i) {
 387         pci_set_irq_state(s, i, irq_state[i]);
 388     }
 389
 390     return 0;
 391 }
 392
 393 static void put_pci_irq_state(QEMUFile *f, void *pv, size_t size)
 394 {
 395     int i;
 396     PCIDevice *s = container_of(pv, PCIDevice, irq_state);
 397
 398     for (i = 0; i < PCI_NUM_PINS; ++i) {
 399         qemu_put_be32(f, pci_irq_state(s, i));
 400     }
 401 }
 402
 403 static VMStateInfo vmstate_info_pci_irq_state = {
 404     .name = "pci irq state",
 405     .get  = get_pci_irq_state,
 406     .put  = put_pci_irq_state,
 407 };
 408
 409 const VMStateDescription vmstate_pci_device = {
 410     .name = "PCIDevice",
 411     .version_id = 2,
 412     .minimum_version_id = 1,
 413     .minimum_version_id_old = 1,
 414     .fields      = (VMStateField []) {
 415         VMSTATE_INT32_LE(version_id, PCIDevice),
 416         VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
 417                                    vmstate_info_pci_config,
 418                                    PCI_CONFIG_SPACE_SIZE),
 419         VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
 420                                    vmstate_info_pci_irq_state,
 421                                    PCI_NUM_PINS * sizeof(int32_t)),
 422         VMSTATE_END_OF_LIST()
 423     }
 424 };
 425
 426 const VMStateDescription vmstate_pcie_device = {
 427     .name = "PCIDevice",
 428     .version_id = 2,
 429     .minimum_version_id = 1,
 430     .minimum_version_id_old = 1,
 431     .fields      = (VMStateField []) {
 432         VMSTATE_INT32_LE(version_id, PCIDevice),
 433         VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
 434                                    vmstate_info_pci_config,
 435                                    PCIE_CONFIG_SPACE_SIZE),
 436         VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
 437                                    vmstate_info_pci_irq_state,
 438                                    PCI_NUM_PINS * sizeof(int32_t)),
 439         VMSTATE_END_OF_LIST()
 440     }
 441 };
 442
 443 static inline const VMStateDescription *pci_get_vmstate(PCIDevice *s)
 444 {
 445     return pci_is_express(s) ? &vmstate_pcie_device : &vmstate_pci_device;
 446 }
 447
 448 void pci_device_save(PCIDevice *s, QEMUFile *f)
 449 {
 450     /* Clear interrupt status bit: it is implicit
 451      * in irq_state which we are saving.
 452      * This makes us compatible with old devices
 453      * which never set or clear this bit. */
 454     s->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
 455     vmstate_save_state(f, pci_get_vmstate(s), s);
 456     /* Restore the interrupt status bit. */
 457     pci_update_irq_status(s);
 458 }
 459
 460 int pci_device_load(PCIDevice *s, QEMUFile *f)
 461 {
 462     int ret;
 463     ret = vmstate_load_state(f, pci_get_vmstate(s), s, s->version_id);
 464     /* Restore the interrupt status bit. */
 465     pci_update_irq_status(s);
 466     return ret;
 467 }
 468
 469 static void pci_set_default_subsystem_id(PCIDevice *pci_dev)
 470 {
 471     pci_set_word(pci_dev->config + PCI_SUBSYSTEM_VENDOR_ID,
 472                  pci_default_sub_vendor_id);
 473     pci_set_word(pci_dev->config + PCI_SUBSYSTEM_ID,
 474                  pci_default_sub_device_id);
 475 }
 476
 477 /*
 478  * Parse [[<domain>:]<bus>:]<slot>, return -1 on error if funcp == NULL
 479  *       [[<domain>:]<bus>:]<slot>.<func>, return -1 on error
 480  */
 481 int pci_parse_devaddr(const char *addr, int *domp, int *busp,
 482                       unsigned int *slotp, unsigned int *funcp)
 483 {
 484     const char *p;
 485     char *e;
 486     unsigned long val;
 487     unsigned long dom = 0, bus = 0;
 488     unsigned int slot = 0;
 489     unsigned int func = 0;
 490
 491     p = addr;
 492     val = strtoul(p, &e, 16);
 493     if (e == p)
 494         return -1;
 495     if (*e == ':') {
 496         bus = val;
 497         p = e + 1;
 498         val = strtoul(p, &e, 16);
 499         if (e == p)
 500             return -1;
 501         if (*e == ':') {
 502             dom = bus;
 503             bus = val;
 504             p = e + 1;
 505             val = strtoul(p, &e, 16);
 506             if (e == p)
 507                 return -1;
 508         }
 509     }
 510
 511     slot = val;
 512
 513     if (funcp != NULL) {
 514         if (*e != '.')
 515             return -1;
 516
 517         p = e + 1;
 518         val = strtoul(p, &e, 16);
 519         if (e == p)
 520             return -1;
 521
 522         func = val;
 523     }
 524
 525     /* if funcp == NULL func is 0 */
 526     if (dom > 0xffff || bus > 0xff || slot > 0x1f || func > 7)
 527         return -1;
 528
 529     if (*e)
 530         return -1;
 531
 532     /* Note: QEMU doesn't implement domains other than 0 */
 533     if (!pci_find_bus(pci_find_root_bus(dom), bus))
 534         return -1;
 535
 536     *domp = dom;
 537     *busp = bus;
 538     *slotp = slot;
 539     if (funcp != NULL)
 540         *funcp = func;
 541     return 0;
 542 }
 543
 544 int pci_read_devaddr(Monitor *mon, const char *addr, int *domp, int *busp,
 545                      unsigned *slotp)
 546 {
 547     /* strip legacy tag */
 548     if (!strncmp(addr, "pci_addr=", 9)) {
 549         addr += 9;
 550     }
 551     if (pci_parse_devaddr(addr, domp, busp, slotp, NULL)) {
 552         monitor_printf(mon, "Invalid pci address\n");
 553         return -1;
 554     }
 555     return 0;
 556 }
 557
 558 PCIBus *pci_get_bus_devfn(int *devfnp, const char *devaddr)
 559 {
 560     int dom, bus;
 561     unsigned slot;
 562
 563     if (!devaddr) {
 564         *devfnp = -1;
 565         return pci_find_bus(pci_find_root_bus(0), 0);
 566     }
 567
 568     if (pci_parse_devaddr(devaddr, &dom, &bus, &slot, NULL) < 0) {
 569         return NULL;
 570     }
 571
 572     *devfnp = PCI_DEVFN(slot, 0);
 573     return pci_find_bus(pci_find_root_bus(dom), bus);
 574 }
 575
 576 static void pci_init_cmask(PCIDevice *dev)
 577 {
 578     pci_set_word(dev->cmask + PCI_VENDOR_ID, 0xffff);
 579     pci_set_word(dev->cmask + PCI_DEVICE_ID, 0xffff);
 580     dev->cmask[PCI_STATUS] = PCI_STATUS_CAP_LIST;
 581     dev->cmask[PCI_REVISION_ID] = 0xff;
 582     dev->cmask[PCI_CLASS_PROG] = 0xff;
 583     pci_set_word(dev->cmask + PCI_CLASS_DEVICE, 0xffff);
 584     dev->cmask[PCI_HEADER_TYPE] = 0xff;
 585     dev->cmask[PCI_CAPABILITY_LIST] = 0xff;
 586 }
 587
 588 static void pci_init_wmask(PCIDevice *dev)
 589 {
 590     int config_size = pci_config_size(dev);
 591
 592     dev->wmask[PCI_CACHE_LINE_SIZE] = 0xff;
 593     dev->wmask[PCI_INTERRUPT_LINE] = 0xff;
 594     pci_set_word(dev->wmask + PCI_COMMAND,
 595                  PCI_COMMAND_IO | PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER |
 596                  PCI_COMMAND_INTX_DISABLE);
 597     if (dev->cap_present & QEMU_PCI_CAP_SERR) {
 598         pci_word_test_and_set_mask(dev->wmask + PCI_COMMAND, PCI_COMMAND_SERR);
 599     }
 600
 601     memset(dev->wmask + PCI_CONFIG_HEADER_SIZE, 0xff,
 602            config_size - PCI_CONFIG_HEADER_SIZE);
 603 }
 604
 605 static void pci_init_w1cmask(PCIDevice *dev)
 606 {
 607     /*
 608      * Note: It's okay to set w1cmask even for readonly bits as
 609      * long as their value is hardwired to 0.
 610      */
 611     pci_set_word(dev->w1cmask + PCI_STATUS,
 612                  PCI_STATUS_PARITY | PCI_STATUS_SIG_TARGET_ABORT |
 613                  PCI_STATUS_REC_TARGET_ABORT | PCI_STATUS_REC_MASTER_ABORT |
 614                  PCI_STATUS_SIG_SYSTEM_ERROR | PCI_STATUS_DETECTED_PARITY);
 615 }
 616
 617 static void pci_init_mask_bridge(PCIDevice *d)
 618 {
 619     /* PCI_PRIMARY_BUS, PCI_SECONDARY_BUS, PCI_SUBORDINATE_BUS and
 620        PCI_SEC_LETENCY_TIMER */
 621     memset(d->wmask + PCI_PRIMARY_BUS, 0xff, 4);
 622
 623     /* base and limit */
 624     d->wmask[PCI_IO_BASE] = PCI_IO_RANGE_MASK & 0xff;
 625     d->wmask[PCI_IO_LIMIT] = PCI_IO_RANGE_MASK & 0xff;
 626     pci_set_word(d->wmask + PCI_MEMORY_BASE,
 627                  PCI_MEMORY_RANGE_MASK & 0xffff);
 628     pci_set_word(d->wmask + PCI_MEMORY_LIMIT,
 629                  PCI_MEMORY_RANGE_MASK & 0xffff);
 630     pci_set_word(d->wmask + PCI_PREF_MEMORY_BASE,
 631                  PCI_PREF_RANGE_MASK & 0xffff);
 632     pci_set_word(d->wmask + PCI_PREF_MEMORY_LIMIT,
 633                  PCI_PREF_RANGE_MASK & 0xffff);
 634
 635     /* PCI_PREF_BASE_UPPER32 and PCI_PREF_LIMIT_UPPER32 */
 636     memset(d->wmask + PCI_PREF_BASE_UPPER32, 0xff, 8);
 637
 638     /* Supported memory and i/o types */
 639     d->config[PCI_IO_BASE] |= PCI_IO_RANGE_TYPE_32;
 640     d->config[PCI_IO_LIMIT] |= PCI_IO_RANGE_TYPE_32;
 641     pci_word_test_and_set_mask(d->config + PCI_PREF_MEMORY_BASE,
 642                                PCI_PREF_RANGE_TYPE_64);
 643     pci_word_test_and_set_mask(d->config + PCI_PREF_MEMORY_LIMIT,
 644                                PCI_PREF_RANGE_TYPE_64);
 645
 646 /* TODO: add this define to pci_regs.h in linux and then in qemu. */
 647 #define  PCI_BRIDGE_CTL_VGA_16BIT       0x10    /* VGA 16-bit decode */
 648 #define  PCI_BRIDGE_CTL_DISCARD         0x100   /* Primary discard timer */
 649 #define  PCI_BRIDGE_CTL_SEC_DISCARD     0x200   /* Secondary discard timer */
 650 #define  PCI_BRIDGE_CTL_DISCARD_STATUS  0x400   /* Discard timer status */
 651 #define  PCI_BRIDGE_CTL_DISCARD_SERR    0x800   /* Discard timer SERR# enable */
 652     pci_set_word(d->wmask + PCI_BRIDGE_CONTROL,
 653                  PCI_BRIDGE_CTL_PARITY |
 654                  PCI_BRIDGE_CTL_SERR |
 655                  PCI_BRIDGE_CTL_ISA |
 656                  PCI_BRIDGE_CTL_VGA |
 657                  PCI_BRIDGE_CTL_VGA_16BIT |
 658                  PCI_BRIDGE_CTL_MASTER_ABORT |
 659                  PCI_BRIDGE_CTL_BUS_RESET |
 660                  PCI_BRIDGE_CTL_FAST_BACK |
 661                  PCI_BRIDGE_CTL_DISCARD |
 662                  PCI_BRIDGE_CTL_SEC_DISCARD |
 663                  PCI_BRIDGE_CTL_DISCARD_SERR);
 664     /* Below does not do anything as we never set this bit, put here for
 665      * completeness. */
 666     pci_set_word(d->w1cmask + PCI_BRIDGE_CONTROL,
 667                  PCI_BRIDGE_CTL_DISCARD_STATUS);
 668     d->cmask[PCI_IO_BASE] |= PCI_IO_RANGE_TYPE_MASK;
 669     pci_word_test_and_set_mask(d->cmask + PCI_PREF_MEMORY_BASE,
 670                                PCI_PREF_RANGE_TYPE_MASK);
 671 }
 672
 673 static int pci_init_multifunction(PCIBus *bus, PCIDevice *dev)
 674 {
 675     uint8_t slot = PCI_SLOT(dev->devfn);
 676     uint8_t func;
 677
 678     if (dev->cap_present & QEMU_PCI_CAP_MULTIFUNCTION) {
 679         dev->config[PCI_HEADER_TYPE] |= PCI_HEADER_TYPE_MULTI_FUNCTION;
 680     }
 681
 682     /*
 683      * multifunction bit is interpreted in two ways as follows.
 684      *   - all functions must set the bit to 1.
 685      *     Example: Intel X53
 686      *   - function 0 must set the bit, but the rest function (> 0)
 687      *     is allowed to leave the bit to 0.
 688      *     Example: PIIX3(also in qemu), PIIX4(also in qemu), ICH10,
 689      *
 690      * So OS (at least Linux) checks the bit of only function 0,
 691      * and doesn't see the bit of function > 0.
 692      *
 693      * The below check allows both interpretation.
 694      */
 695     if (PCI_FUNC(dev->devfn)) {
 696         PCIDevice *f0 = bus->devices[PCI_DEVFN(slot, 0)];
 697         if (f0 && !(f0->cap_present & QEMU_PCI_CAP_MULTIFUNCTION)) {
 698             /* function 0 should set multifunction bit */
 699             error_report("PCI: single function device can't be populated "
 700                          "in function %x.%x", slot, PCI_FUNC(dev->devfn));
 701             return -1;
 702         }
 703         return 0;
 704     }
 705
 706     if (dev->cap_present & QEMU_PCI_CAP_MULTIFUNCTION) {
 707         return 0;
 708     }
 709     /* function 0 indicates single function, so function > 0 must be NULL */
 710     for (func = 1; func < PCI_FUNC_MAX; ++func) {
 711         if (bus->devices[PCI_DEVFN(slot, func)]) {
 712             error_report("PCI: %x.0 indicates single function, "
 713                          "but %x.%x is already populated.",
 714                          slot, slot, func);
 715             return -1;
 716         }
 717     }
 718     return 0;
 719 }
 720
 721 static void pci_config_alloc(PCIDevice *pci_dev)
 722 {
 723     int config_size = pci_config_size(pci_dev);
 724
 725     pci_dev->config = g_malloc0(config_size);
 726     pci_dev->cmask = g_malloc0(config_size);
 727     pci_dev->wmask = g_malloc0(config_size);
 728     pci_dev->w1cmask = g_malloc0(config_size);
 729     pci_dev->used = g_malloc0(config_size);
 730 }
 731
 732 static void pci_config_free(PCIDevice *pci_dev)
 733 {
 734     g_free(pci_dev->config);
 735     g_free(pci_dev->cmask);
 736     g_free(pci_dev->wmask);
 737     g_free(pci_dev->w1cmask);
 738     g_free(pci_dev->used);
 739 }
 740
 741 /* -1 for devfn means auto assign */
 742 static PCIDevice *do_pci_register_device(PCIDevice *pci_dev, PCIBus *bus,
 743                                          const char *name, int devfn)
 744 {
 745     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
 746     PCIConfigReadFunc *config_read = pc->config_read;
 747     PCIConfigWriteFunc *config_write = pc->config_write;
 748
 749     if (devfn < 0) {
 750         for(devfn = bus->devfn_min ; devfn < ARRAY_SIZE(bus->devices);
 751             devfn += PCI_FUNC_MAX) {
 752             if (!bus->devices[devfn])
 753                 goto found;
 754         }
 755         error_report("PCI: no slot/function available for %s, all in use", name);
 756         return NULL;
 757     found: ;
 758     } else if (bus->devices[devfn]) {
 759         error_report("PCI: slot %d function %d not available for %s, in use by %s",
 760                      PCI_SLOT(devfn), PCI_FUNC(devfn), name, bus->devices[devfn]->name);
 761         return NULL;
 762     }
 763     pci_dev->bus = bus;
 764     pci_dev->devfn = devfn;
 765     pstrcpy(pci_dev->name, sizeof(pci_dev->name), name);
 766     pci_dev->irq_state = 0;
 767     pci_config_alloc(pci_dev);
 768
 769     pci_config_set_vendor_id(pci_dev->config, pc->vendor_id);
 770     pci_config_set_device_id(pci_dev->config, pc->device_id);
 771     pci_config_set_revision(pci_dev->config, pc->revision);
 772     pci_config_set_class(pci_dev->config, pc->class_id);
 773
 774     if (!pc->is_bridge) {
 775         if (pc->subsystem_vendor_id || pc->subsystem_id) {
 776             pci_set_word(pci_dev->config + PCI_SUBSYSTEM_VENDOR_ID,
 777                          pc->subsystem_vendor_id);
 778             pci_set_word(pci_dev->config + PCI_SUBSYSTEM_ID,
 779                          pc->subsystem_id);
 780         } else {
 781             pci_set_default_subsystem_id(pci_dev);
 782         }
 783     } else {
 784         /* subsystem_vendor_id/subsystem_id are only for header type 0 */
 785         assert(!pc->subsystem_vendor_id);
 786         assert(!pc->subsystem_id);
 787     }
 788     pci_init_cmask(pci_dev);
 789     pci_init_wmask(pci_dev);
 790     pci_init_w1cmask(pci_dev);
 791     if (pc->is_bridge) {
 792         pci_init_mask_bridge(pci_dev);
 793     }
 794     if (pci_init_multifunction(bus, pci_dev)) {
 795         pci_config_free(pci_dev);
 796         return NULL;
 797     }
 798
 799     if (!config_read)
 800         config_read = pci_default_read_config;
 801     if (!config_write)
 802         config_write = pci_default_write_config;
 803     pci_dev->config_read = config_read;
 804     pci_dev->config_write = config_write;
 805     bus->devices[devfn] = pci_dev;
 806     pci_dev->irq = qemu_allocate_irqs(pci_set_irq, pci_dev, PCI_NUM_PINS);
 807     pci_dev->version_id = 2; /* Current pci device vmstate version */
 808     return pci_dev;
 809 }
 810
 811 static void do_pci_unregister_device(PCIDevice *pci_dev)
 812 {
 813     qemu_free_irqs(pci_dev->irq);
 814     pci_dev->bus->devices[pci_dev->devfn] = NULL;
 815     pci_config_free(pci_dev);
 816 }
 817
 818 static void pci_unregister_io_regions(PCIDevice *pci_dev)
 819 {
 820     PCIIORegion *r;
 821     int i;
 822
 823     for(i = 0; i < PCI_NUM_REGIONS; i++) {
 824         r = &pci_dev->io_regions[i];
 825         if (!r->size || r->addr == PCI_BAR_UNMAPPED)
 826             continue;
 827         memory_region_del_subregion(r->address_space, r->memory);
 828     }
 829 }
 830
 831 static int pci_unregister_device(DeviceState *dev)
 832 {
 833     PCIDevice *pci_dev = PCI_DEVICE(dev);
 834     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
 835     int ret = 0;
 836
 837     if (pc->exit)
 838         ret = pc->exit(pci_dev);
 839     if (ret)
 840         return ret;
 841
 842     pci_unregister_io_regions(pci_dev);
 843     pci_del_option_rom(pci_dev);
 844     g_free(pci_dev->romfile);
 845     do_pci_unregister_device(pci_dev);
 846     return 0;
 847 }
 848
 849 void pci_register_bar(PCIDevice *pci_dev, int region_num,
 850                       uint8_t type, MemoryRegion *memory)
 851 {
 852     PCIIORegion *r;
 853     uint32_t addr;
 854     uint64_t wmask;
 855     pcibus_t size = memory_region_size(memory);
 856
 857     assert(region_num >= 0);
 858     assert(region_num < PCI_NUM_REGIONS);
 859     if (size & (size-1)) {
 860         fprintf(stderr, "ERROR: PCI region size must be pow2 "
 861                     "type=0x%x, size=0x%"FMT_PCIBUS"\n", type, size);
 862         exit(1);
 863     }
 864
 865     r = &pci_dev->io_regions[region_num];
 866     r->addr = PCI_BAR_UNMAPPED;
 867     r->size = size;
 868     r->type = type;
 869     r->memory = NULL;
 870
 871     wmask = ~(size - 1);
 872     addr = pci_bar(pci_dev, region_num);
 873     if (region_num == PCI_ROM_SLOT) {
 874         /* ROM enable bit is writable */
 875         wmask |= PCI_ROM_ADDRESS_ENABLE;
 876     }
 877     pci_set_long(pci_dev->config + addr, type);
 878     if (!(r->type & PCI_BASE_ADDRESS_SPACE_IO) &&
 879         r->type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 880         pci_set_quad(pci_dev->wmask + addr, wmask);
 881         pci_set_quad(pci_dev->cmask + addr, ~0ULL);
 882     } else {
 883         pci_set_long(pci_dev->wmask + addr, wmask & 0xffffffff);
 884         pci_set_long(pci_dev->cmask + addr, 0xffffffff);
 885     }
 886     pci_dev->io_regions[region_num].memory = memory;
 887     pci_dev->io_regions[region_num].address_space
 888         = type & PCI_BASE_ADDRESS_SPACE_IO
 889         ? pci_dev->bus->address_space_io
 890         : pci_dev->bus->address_space_mem;
 891 }
 892
 893 pcibus_t pci_get_bar_addr(PCIDevice *pci_dev, int region_num)
 894 {
 895     return pci_dev->io_regions[region_num].addr;
 896 }
 897
 898 static pcibus_t pci_bar_address(PCIDevice *d,
 899                                 int reg, uint8_t type, pcibus_t size)
 900 {
 901     pcibus_t new_addr, last_addr;
 902     int bar = pci_bar(d, reg);
 903     uint16_t cmd = pci_get_word(d->config + PCI_COMMAND);
 904
 905     if (type & PCI_BASE_ADDRESS_SPACE_IO) {
 906         if (!(cmd & PCI_COMMAND_IO)) {
 907             return PCI_BAR_UNMAPPED;
 908         }
 909         new_addr = pci_get_long(d->config + bar) & ~(size - 1);
 910         last_addr = new_addr + size - 1;
 911         /* NOTE: we have only 64K ioports on PC */
 912         if (last_addr <= new_addr || new_addr == 0 || last_addr > UINT16_MAX) {
 913             return PCI_BAR_UNMAPPED;
 914         }
 915         return new_addr;
 916     }
 917
 918     if (!(cmd & PCI_COMMAND_MEMORY)) {
 919         return PCI_BAR_UNMAPPED;
 920     }
 921     if (type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 922         new_addr = pci_get_quad(d->config + bar);
 923     } else {
 924         new_addr = pci_get_long(d->config + bar);
 925     }
 926     /* the ROM slot has a specific enable bit */
 927     if (reg == PCI_ROM_SLOT && !(new_addr & PCI_ROM_ADDRESS_ENABLE)) {
 928         return PCI_BAR_UNMAPPED;
 929     }
 930     new_addr &= ~(size - 1);
 931     last_addr = new_addr + size - 1;
 932     /* NOTE: we do not support wrapping */
 933     /* XXX: as we cannot support really dynamic
 934        mappings, we handle specific values as invalid
 935        mappings. */
 936     if (last_addr <= new_addr || new_addr == 0 ||
 937         last_addr == PCI_BAR_UNMAPPED) {
 938         return PCI_BAR_UNMAPPED;
 939     }
 940
 941     /* Now pcibus_t is 64bit.
 942      * Check if 32 bit BAR wraps around explicitly.
 943      * Without this, PC ide doesn't work well.
 944      * TODO: remove this work around.
 945      */
 946     if  (!(type & PCI_BASE_ADDRESS_MEM_TYPE_64) && last_addr >= UINT32_MAX) {
 947         return PCI_BAR_UNMAPPED;
 948     }
 949
 950     /*
 951      * OS is allowed to set BAR beyond its addressable
 952      * bits. For example, 32 bit OS can set 64bit bar
 953      * to >4G. Check it. TODO: we might need to support
 954      * it in the future for e.g. PAE.
 955      */
 956     if (last_addr >= TARGET_PHYS_ADDR_MAX) {
 957         return PCI_BAR_UNMAPPED;
 958     }
 959
 960     return new_addr;
 961 }
 962
 963 static void pci_update_mappings(PCIDevice *d)
 964 {
 965     PCIIORegion *r;
 966     int i;
 967     pcibus_t new_addr;
 968
 969     for(i = 0; i < PCI_NUM_REGIONS; i++) {
 970         r = &d->io_regions[i];
 971
 972         /* this region isn't registered */
 973         if (!r->size)
 974             continue;
 975
 976         new_addr = pci_bar_address(d, i, r->type, r->size);
 977
 978         /* This bar isn't changed */
 979         if (new_addr == r->addr)
 980             continue;
 981
 982         /* now do the real mapping */
 983         if (r->addr != PCI_BAR_UNMAPPED) {
 984             memory_region_del_subregion(r->address_space, r->memory);
 985         }
 986         r->addr = new_addr;
 987         if (r->addr != PCI_BAR_UNMAPPED) {
 988             memory_region_add_subregion_overlap(r->address_space,
 989                                                 r->addr, r->memory, 1);
 990         }
 991     }
 992 }
 993
 994 static inline int pci_irq_disabled(PCIDevice *d)
 995 {
 996     return pci_get_word(d->config + PCI_COMMAND) & PCI_COMMAND_INTX_DISABLE;
 997 }
 998
 999 /* Called after interrupt disabled field update in config space,
1000  * assert/deassert interrupts if necessary.
1001  * Gets original interrupt disable bit value (before update). */
1002 static void pci_update_irq_disabled(PCIDevice *d, int was_irq_disabled)
1003 {
1004     int i, disabled = pci_irq_disabled(d);
1005     if (disabled == was_irq_disabled)
1006         return;
1007     for (i = 0; i < PCI_NUM_PINS; ++i) {
1008         int state = pci_irq_state(d, i);
1009         pci_change_irq_level(d, i, disabled ? -state : state);
1010     }
1011 }
1012
1013 uint32_t pci_default_read_config(PCIDevice *d,
1014                                  uint32_t address, int len)
1015 {
1016     uint32_t val = 0;
1017
1018     memcpy(&val, d->config + address, len);
1019     return le32_to_cpu(val);
1020 }
1021
1022 void pci_default_write_config(PCIDevice *d, uint32_t addr, uint32_t val, int l)
1023 {
1024     int i, was_irq_disabled = pci_irq_disabled(d);
1025
1026     for (i = 0; i < l; val >>= 8, ++i) {
1027         uint8_t wmask = d->wmask[addr + i];
1028         uint8_t w1cmask = d->w1cmask[addr + i];
1029         assert(!(wmask & w1cmask));
1030         d->config[addr + i] = (d->config[addr + i] & ~wmask) | (val & wmask);
1031         d->config[addr + i] &= ~(val & w1cmask); /* W1C: Write 1 to Clear */
1032     }
1033     if (ranges_overlap(addr, l, PCI_BASE_ADDRESS_0, 24) ||
1034         ranges_overlap(addr, l, PCI_ROM_ADDRESS, 4) ||
1035         ranges_overlap(addr, l, PCI_ROM_ADDRESS1, 4) ||
1036         range_covers_byte(addr, l, PCI_COMMAND))
1037         pci_update_mappings(d);
1038
1039     if (range_covers_byte(addr, l, PCI_COMMAND))
1040         pci_update_irq_disabled(d, was_irq_disabled);
1041 }
1042
1043 /***********************************************************/
1044 /* generic PCI irq support */
1045
1046 /* 0 <= irq_num <= 3. level must be 0 or 1 */
1047 static void pci_set_irq(void *opaque, int irq_num, int level)
1048 {
1049     PCIDevice *pci_dev = opaque;
1050     int change;
1051
1052     change = level - pci_irq_state(pci_dev, irq_num);
1053     if (!change)
1054         return;
1055
1056     pci_set_irq_state(pci_dev, irq_num, level);
1057     pci_update_irq_status(pci_dev);
1058     if (pci_irq_disabled(pci_dev))
1059         return;
1060     pci_change_irq_level(pci_dev, irq_num, change);
1061 }
1062
1063 /***********************************************************/
1064 /* monitor info on PCI */
1065
1066 typedef struct {
1067     uint16_t class;
1068     const char *desc;
1069     const char *fw_name;
1070     uint16_t fw_ign_bits;
1071 } pci_class_desc;
1072
1073 static const pci_class_desc pci_class_descriptions[] =
1074 {
1075     { 0x0001, "VGA controller", "display"},
1076     { 0x0100, "SCSI controller", "scsi"},
1077     { 0x0101, "IDE controller", "ide"},
1078     { 0x0102, "Floppy controller", "fdc"},
1079     { 0x0103, "IPI controller", "ipi"},
1080     { 0x0104, "RAID controller", "raid"},
1081     { 0x0106, "SATA controller"},
1082     { 0x0107, "SAS controller"},
1083     { 0x0180, "Storage controller"},
1084     { 0x0200, "Ethernet controller", "ethernet"},
1085     { 0x0201, "Token Ring controller", "token-ring"},
1086     { 0x0202, "FDDI controller", "fddi"},
1087     { 0x0203, "ATM controller", "atm"},
1088     { 0x0280, "Network controller"},
1089     { 0x0300, "VGA controller", "display", 0x00ff},
1090     { 0x0301, "XGA controller"},
1091     { 0x0302, "3D controller"},
1092     { 0x0380, "Display controller"},
1093     { 0x0400, "Video controller", "video"},
1094     { 0x0401, "Audio controller", "sound"},
1095     { 0x0402, "Phone"},
1096     { 0x0403, "Audio controller", "sound"},
1097     { 0x0480, "Multimedia controller"},
1098     { 0x0500, "RAM controller", "memory"},
1099     { 0x0501, "Flash controller", "flash"},
1100     { 0x0580, "Memory controller"},
1101     { 0x0600, "Host bridge", "host"},
1102     { 0x0601, "ISA bridge", "isa"},
1103     { 0x0602, "EISA bridge", "eisa"},
1104     { 0x0603, "MC bridge", "mca"},
1105     { 0x0604, "PCI bridge", "pci"},
1106     { 0x0605, "PCMCIA bridge", "pcmcia"},
1107     { 0x0606, "NUBUS bridge", "nubus"},
1108     { 0x0607, "CARDBUS bridge", "cardbus"},
1109     { 0x0608, "RACEWAY bridge"},
1110     { 0x0680, "Bridge"},
1111     { 0x0700, "Serial port", "serial"},
1112     { 0x0701, "Parallel port", "parallel"},
1113     { 0x0800, "Interrupt controller", "interrupt-controller"},
1114     { 0x0801, "DMA controller", "dma-controller"},
1115     { 0x0802, "Timer", "timer"},
1116     { 0x0803, "RTC", "rtc"},
1117     { 0x0900, "Keyboard", "keyboard"},
1118     { 0x0901, "Pen", "pen"},
1119     { 0x0902, "Mouse", "mouse"},
1120     { 0x0A00, "Dock station", "dock", 0x00ff},
1121     { 0x0B00, "i386 cpu", "cpu", 0x00ff},
1122     { 0x0c00, "Fireware contorller", "fireware"},
1123     { 0x0c01, "Access bus controller", "access-bus"},
1124     { 0x0c02, "SSA controller", "ssa"},
1125     { 0x0c03, "USB controller", "usb"},
1126     { 0x0c04, "Fibre channel controller", "fibre-channel"},
1127     { 0, NULL}
1128 };
1129
1130 static void pci_for_each_device_under_bus(PCIBus *bus,
1131                                           void (*fn)(PCIBus *b, PCIDevice *d))
1132 {
1133     PCIDevice *d;
1134     int devfn;
1135
1136     for(devfn = 0; devfn < ARRAY_SIZE(bus->devices); devfn++) {
1137         d = bus->devices[devfn];
1138         if (d) {
1139             fn(bus, d);
1140         }
1141     }
1142 }
1143
1144 void pci_for_each_device(PCIBus *bus, int bus_num,
1145                          void (*fn)(PCIBus *b, PCIDevice *d))
1146 {
1147     bus = pci_find_bus(bus, bus_num);
1148
1149     if (bus) {
1150         pci_for_each_device_under_bus(bus, fn);
1151     }
1152 }
1153
1154 static const pci_class_desc *get_class_desc(int class)
1155 {
1156     const pci_class_desc *desc;
1157
1158     desc = pci_class_descriptions;
1159     while (desc->desc && class != desc->class) {
1160         desc++;
1161     }
1162
1163     return desc;
1164 }
1165
1166 static PciDeviceInfoList *qmp_query_pci_devices(PCIBus *bus, int bus_num);
1167
1168 static PciMemoryRegionList *qmp_query_pci_regions(const PCIDevice *dev)
1169 {
1170     PciMemoryRegionList *head = NULL, *cur_item = NULL;
1171     int i;
1172
1173     for (i = 0; i < PCI_NUM_REGIONS; i++) {
1174         const PCIIORegion *r = &dev->io_regions[i];
1175         PciMemoryRegionList *region;
1176
1177         if (!r->size) {
1178             continue;
1179         }
1180
1181         region = g_malloc0(sizeof(*region));
1182         region->value = g_malloc0(sizeof(*region->value));
1183
1184         if (r->type & PCI_BASE_ADDRESS_SPACE_IO) {
1185             region->value->type = g_strdup("io");
1186         } else {
1187             region->value->type = g_strdup("memory");
1188             region->value->has_prefetch = true;
1189             region->value->prefetch = !!(r->type & PCI_BASE_ADDRESS_MEM_PREFETCH);
1190             region->value->has_mem_type_64 = true;
1191             region->value->mem_type_64 = !!(r->type & PCI_BASE_ADDRESS_MEM_TYPE_64);
1192         }
1193
1194         region->value->bar = i;
1195         region->value->address = r->addr;
1196         region->value->size = r->size;
1197
1198         /* XXX: waiting for the qapi to support GSList */
1199         if (!cur_item) {
1200             head = cur_item = region;
1201         } else {
1202             cur_item->next = region;
1203             cur_item = region;
1204         }
1205     }
1206
1207     return head;
1208 }
1209
1210 static PciBridgeInfo *qmp_query_pci_bridge(PCIDevice *dev, PCIBus *bus,
1211                                            int bus_num)
1212 {
1213     PciBridgeInfo *info;
1214
1215     info = g_malloc0(sizeof(*info));
1216
1217     info->bus.number = dev->config[PCI_PRIMARY_BUS];
1218     info->bus.secondary = dev->config[PCI_SECONDARY_BUS];
1219     info->bus.subordinate = dev->config[PCI_SUBORDINATE_BUS];
1220
1221     info->bus.io_range = g_malloc0(sizeof(*info->bus.io_range));
1222     info->bus.io_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_SPACE_IO);
1223     info->bus.io_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_SPACE_IO);
1224
1225     info->bus.memory_range = g_malloc0(sizeof(*info->bus.memory_range));
1226     info->bus.memory_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_SPACE_MEMORY);
1227     info->bus.memory_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_SPACE_MEMORY);
1228
1229     info->bus.prefetchable_range = g_malloc0(sizeof(*info->bus.prefetchable_range));
1230     info->bus.prefetchable_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
1231     info->bus.prefetchable_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
1232
1233     if (dev->config[PCI_SECONDARY_BUS] != 0) {
1234         PCIBus *child_bus = pci_find_bus(bus, dev->config[PCI_SECONDARY_BUS]);
1235         if (child_bus) {
1236             info->has_devices = true;
1237             info->devices = qmp_query_pci_devices(child_bus, dev->config[PCI_SECONDARY_BUS]);
1238         }
1239     }
1240
1241     return info;
1242 }
1243
1244 static PciDeviceInfo *qmp_query_pci_device(PCIDevice *dev, PCIBus *bus,
1245                                            int bus_num)
1246 {
1247     const pci_class_desc *desc;
1248     PciDeviceInfo *info;
1249     uint8_t type;
1250     int class;
1251
1252     info = g_malloc0(sizeof(*info));
1253     info->bus = bus_num;
1254     info->slot = PCI_SLOT(dev->devfn);
1255     info->function = PCI_FUNC(dev->devfn);
1256
1257     class = pci_get_word(dev->config + PCI_CLASS_DEVICE);
1258     info->class_info.class = class;
1259     desc = get_class_desc(class);
1260     if (desc->desc) {
1261         info->class_info.has_desc = true;
1262         info->class_info.desc = g_strdup(desc->desc);
1263     }
1264
1265     info->id.vendor = pci_get_word(dev->config + PCI_VENDOR_ID);
1266     info->id.device = pci_get_word(dev->config + PCI_DEVICE_ID);
1267     info->regions = qmp_query_pci_regions(dev);
1268     info->qdev_id = g_strdup(dev->qdev.id ? dev->qdev.id : "");
1269
1270     if (dev->config[PCI_INTERRUPT_PIN] != 0) {
1271         info->has_irq = true;
1272         info->irq = dev->config[PCI_INTERRUPT_LINE];
1273     }
1274
1275     type = dev->config[PCI_HEADER_TYPE] & ~PCI_HEADER_TYPE_MULTI_FUNCTION;
1276     if (type == PCI_HEADER_TYPE_BRIDGE) {
1277         info->has_pci_bridge = true;
1278         info->pci_bridge = qmp_query_pci_bridge(dev, bus, bus_num);
1279     }
1280
1281     return info;
1282 }
1283
1284 static PciDeviceInfoList *qmp_query_pci_devices(PCIBus *bus, int bus_num)
1285 {
1286     PciDeviceInfoList *info, *head = NULL, *cur_item = NULL;
1287     PCIDevice *dev;
1288     int devfn;
1289
1290     for (devfn = 0; devfn < ARRAY_SIZE(bus->devices); devfn++) {
1291         dev = bus->devices[devfn];
1292         if (dev) {
1293             info = g_malloc0(sizeof(*info));
1294             info->value = qmp_query_pci_device(dev, bus, bus_num);
1295
1296             /* XXX: waiting for the qapi to support GSList */
1297             if (!cur_item) {
1298                 head = cur_item = info;
1299             } else {
1300                 cur_item->next = info;
1301                 cur_item = info;
1302             }
1303         }
1304     }
1305
1306     return head;
1307 }
1308
1309 static PciInfo *qmp_query_pci_bus(PCIBus *bus, int bus_num)
1310 {
1311     PciInfo *info = NULL;
1312
1313     bus = pci_find_bus(bus, bus_num);
1314     if (bus) {
1315         info = g_malloc0(sizeof(*info));
1316         info->bus = bus_num;
1317         info->devices = qmp_query_pci_devices(bus, bus_num);
1318     }
1319
1320     return info;
1321 }
1322
1323 PciInfoList *qmp_query_pci(Error **errp)
1324 {
1325     PciInfoList *info, *head = NULL, *cur_item = NULL;
1326     struct PCIHostBus *host;
1327
1328     QLIST_FOREACH(host, &host_buses, next) {
1329         info = g_malloc0(sizeof(*info));
1330         info->value = qmp_query_pci_bus(host->bus, 0);
1331
1332         /* XXX: waiting for the qapi to support GSList */
1333         if (!cur_item) {
1334             head = cur_item = info;
1335         } else {
1336             cur_item->next = info;
1337             cur_item = info;
1338         }
1339     }
1340
1341     return head;
1342 }
1343
1344 static const char * const pci_nic_models[] = {
1345     "ne2k_pci",
1346     "i82551",
1347     "i82557b",
1348     "i82559er",
1349     "rtl8139",
1350     "e1000",
1351     "pcnet",
1352     "virtio",
1353     NULL
1354 };
1355
1356 static const char * const pci_nic_names[] = {
1357     "ne2k_pci",
1358     "i82551",
1359     "i82557b",
1360     "i82559er",
1361     "rtl8139",
1362     "e1000",
1363     "pcnet",
1364     "virtio-net-pci",
1365     NULL
1366 };
1367
1368 /* Initialize a PCI NIC.  */
1369 /* FIXME callers should check for failure, but don't */
1370 PCIDevice *pci_nic_init(NICInfo *nd, const char *default_model,
1371                         const char *default_devaddr)
1372 {
1373     const char *devaddr = nd->devaddr ? nd->devaddr : default_devaddr;
1374     PCIBus *bus;
1375     int devfn;
1376     PCIDevice *pci_dev;
1377     DeviceState *dev;
1378     int i;
1379
1380     i = qemu_find_nic_model(nd, pci_nic_models, default_model);
1381     if (i < 0)
1382         return NULL;
1383
1384     bus = pci_get_bus_devfn(&devfn, devaddr);
1385     if (!bus) {
1386         error_report("Invalid PCI device address %s for device %s",
1387                      devaddr, pci_nic_names[i]);
1388         return NULL;
1389     }
1390
1391     pci_dev = pci_create(bus, devfn, pci_nic_names[i]);
1392     dev = &pci_dev->qdev;
1393     qdev_set_nic_properties(dev, nd);
1394     if (qdev_init(dev) < 0)
1395         return NULL;
1396     return pci_dev;
1397 }
1398
1399 PCIDevice *pci_nic_init_nofail(NICInfo *nd, const char *default_model,
1400                                const char *default_devaddr)
1401 {
1402     PCIDevice *res;
1403
1404     if (qemu_show_nic_models(nd->model, pci_nic_models))
1405         exit(0);
1406
1407     res = pci_nic_init(nd, default_model, default_devaddr);
1408     if (!res)
1409         exit(1);
1410     return res;
1411 }
1412
1413 /* Whether a given bus number is in range of the secondary
1414  * bus of the given bridge device. */
1415 static bool pci_secondary_bus_in_range(PCIDevice *dev, int bus_num)
1416 {
1417     return !(pci_get_word(dev->config + PCI_BRIDGE_CONTROL) &
1418              PCI_BRIDGE_CTL_BUS_RESET) /* Don't walk the bus if it's reset. */ &&
1419         dev->config[PCI_SECONDARY_BUS] < bus_num &&
1420         bus_num <= dev->config[PCI_SUBORDINATE_BUS];
1421 }
1422
1423 PCIBus *pci_find_bus(PCIBus *bus, int bus_num)
1424 {
1425     PCIBus *sec;
1426
1427     if (!bus) {
1428         return NULL;
1429     }
1430
1431     if (pci_bus_num(bus) == bus_num) {
1432         return bus;
1433     }
1434
1435     /* Consider all bus numbers in range for the host pci bridge. */
1436     if (bus->parent_dev &&
1437         !pci_secondary_bus_in_range(bus->parent_dev, bus_num)) {
1438         return NULL;
1439     }
1440
1441     /* try child bus */
1442     for (; bus; bus = sec) {
1443         QLIST_FOREACH(sec, &bus->child, sibling) {
1444             assert(sec->parent_dev);
1445             if (sec->parent_dev->config[PCI_SECONDARY_BUS] == bus_num) {
1446                 return sec;
1447             }
1448             if (pci_secondary_bus_in_range(sec->parent_dev, bus_num)) {
1449                 break;
1450             }
1451         }
1452     }
1453
1454     return NULL;
1455 }
1456
1457 PCIDevice *pci_find_device(PCIBus *bus, int bus_num, uint8_t devfn)
1458 {
1459     bus = pci_find_bus(bus, bus_num);
1460
1461     if (!bus)
1462         return NULL;
1463
1464     return bus->devices[devfn];
1465 }
1466
1467 static int pci_qdev_init(DeviceState *qdev)
1468 {
1469     PCIDevice *pci_dev = (PCIDevice *)qdev;
1470     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
1471     PCIBus *bus;
1472     int rc;
1473     bool is_default_rom;
1474
1475     /* initialize cap_present for pci_is_express() and pci_config_size() */
1476     if (pc->is_express) {
1477         pci_dev->cap_present |= QEMU_PCI_CAP_EXPRESS;
1478     }
1479
1480     bus = FROM_QBUS(PCIBus, qdev_get_parent_bus(qdev));
1481     pci_dev = do_pci_register_device(pci_dev, bus,
1482                                      object_get_typename(OBJECT(qdev)),
1483                                      pci_dev->devfn);
1484     if (pci_dev == NULL)
1485         return -1;
1486     if (qdev->hotplugged && pc->no_hotplug) {
1487         qerror_report(QERR_DEVICE_NO_HOTPLUG, object_get_typename(OBJECT(pci_dev)));
1488         do_pci_unregister_device(pci_dev);
1489         return -1;
1490     }
1491     if (pc->init) {
1492         rc = pc->init(pci_dev);
1493         if (rc != 0) {
1494             do_pci_unregister_device(pci_dev);
1495             return rc;
1496         }
1497     }
1498
1499     /* rom loading */
1500     is_default_rom = false;
1501     if (pci_dev->romfile == NULL && pc->romfile != NULL) {
1502         pci_dev->romfile = g_strdup(pc->romfile);
1503         is_default_rom = true;
1504     }
1505     pci_add_option_rom(pci_dev, is_default_rom);
1506
1507     if (bus->hotplug) {
1508         /* Let buses differentiate between hotplug and when device is
1509          * enabled during qemu machine creation. */
1510         rc = bus->hotplug(bus->hotplug_qdev, pci_dev,
1511                           qdev->hotplugged ? PCI_HOTPLUG_ENABLED:
1512                           PCI_COLDPLUG_ENABLED);
1513         if (rc != 0) {
1514             int r = pci_unregister_device(&pci_dev->qdev);
1515             assert(!r);
1516             return rc;
1517         }
1518     }
1519     return 0;
1520 }
1521
1522 static int pci_unplug_device(DeviceState *qdev)
1523 {
1524     PCIDevice *dev = PCI_DEVICE(qdev);
1525     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(dev);
1526
1527     if (pc->no_hotplug) {
1528         qerror_report(QERR_DEVICE_NO_HOTPLUG, object_get_typename(OBJECT(dev)));
1529         return -1;
1530     }
1531     object_unparent(OBJECT(dev));
1532     return dev->bus->hotplug(dev->bus->hotplug_qdev, dev,
1533                              PCI_HOTPLUG_DISABLED);
1534 }
1535
1536 PCIDevice *pci_create_multifunction(PCIBus *bus, int devfn, bool multifunction,
1537                                     const char *name)
1538 {
1539     DeviceState *dev;
1540
1541     dev = qdev_create(&bus->qbus, name);
1542     qdev_prop_set_uint32(dev, "addr", devfn);
1543     qdev_prop_set_bit(dev, "multifunction", multifunction);
1544     return PCI_DEVICE(dev);
1545 }
1546
1547 PCIDevice *pci_create_simple_multifunction(PCIBus *bus, int devfn,
1548                                            bool multifunction,
1549                                            const char *name)
1550 {
1551     PCIDevice *dev = pci_create_multifunction(bus, devfn, multifunction, name);
1552     qdev_init_nofail(&dev->qdev);
1553     return dev;
1554 }
1555
1556 PCIDevice *pci_create(PCIBus *bus, int devfn, const char *name)
1557 {
1558     return pci_create_multifunction(bus, devfn, false, name);
1559 }
1560
1561 PCIDevice *pci_create_simple(PCIBus *bus, int devfn, const char *name)
1562 {
1563     return pci_create_simple_multifunction(bus, devfn, false, name);
1564 }
1565
1566 static int pci_find_space(PCIDevice *pdev, uint8_t size)
1567 {
1568     int config_size = pci_config_size(pdev);
1569     int offset = PCI_CONFIG_HEADER_SIZE;
1570     int i;
1571     for (i = PCI_CONFIG_HEADER_SIZE; i < config_size; ++i)
1572         if (pdev->used[i])
1573             offset = i + 1;
1574         else if (i - offset + 1 == size)
1575             return offset;
1576     return 0;
1577 }
1578
1579 static uint8_t pci_find_capability_list(PCIDevice *pdev, uint8_t cap_id,
1580                                         uint8_t *prev_p)
1581 {
1582     uint8_t next, prev;
1583
1584     if (!(pdev->config[PCI_STATUS] & PCI_STATUS_CAP_LIST))
1585         return 0;
1586
1587     for (prev = PCI_CAPABILITY_LIST; (next = pdev->config[prev]);
1588          prev = next + PCI_CAP_LIST_NEXT)
1589         if (pdev->config[next + PCI_CAP_LIST_ID] == cap_id)
1590             break;
1591
1592     if (prev_p)
1593         *prev_p = prev;
1594     return next;
1595 }
1596
1597 static uint8_t pci_find_capability_at_offset(PCIDevice *pdev, uint8_t offset)
1598 {
1599     uint8_t next, prev, found = 0;
1600
1601     if (!(pdev->used[offset])) {
1602         return 0;
1603     }
1604
1605     assert(pdev->config[PCI_STATUS] & PCI_STATUS_CAP_LIST);
1606
1607     for (prev = PCI_CAPABILITY_LIST; (next = pdev->config[prev]);
1608          prev = next + PCI_CAP_LIST_NEXT) {
1609         if (next <= offset && next > found) {
1610             found = next;
1611         }
1612     }
1613     return found;
1614 }
1615
1616 /* Patch the PCI vendor and device ids in a PCI rom image if necessary.
1617    This is needed for an option rom which is used for more than one device. */
1618 static void pci_patch_ids(PCIDevice *pdev, uint8_t *ptr, int size)
1619 {
1620     uint16_t vendor_id;
1621     uint16_t device_id;
1622     uint16_t rom_vendor_id;
1623     uint16_t rom_device_id;
1624     uint16_t rom_magic;
1625     uint16_t pcir_offset;
1626     uint8_t checksum;
1627
1628     /* Words in rom data are little endian (like in PCI configuration),
1629        so they can be read / written with pci_get_word / pci_set_word. */
1630
1631     /* Only a valid rom will be patched. */
1632     rom_magic = pci_get_word(ptr);
1633     if (rom_magic != 0xaa55) {
1634         PCI_DPRINTF("Bad ROM magic %04x\n", rom_magic);
1635         return;
1636     }
1637     pcir_offset = pci_get_word(ptr + 0x18);
1638     if (pcir_offset + 8 >= size || memcmp(ptr + pcir_offset, "PCIR", 4)) {
1639         PCI_DPRINTF("Bad PCIR offset 0x%x or signature\n", pcir_offset);
1640         return;
1641     }
1642
1643     vendor_id = pci_get_word(pdev->config + PCI_VENDOR_ID);
1644     device_id = pci_get_word(pdev->config + PCI_DEVICE_ID);
1645     rom_vendor_id = pci_get_word(ptr + pcir_offset + 4);
1646     rom_device_id = pci_get_word(ptr + pcir_offset + 6);
1647
1648     PCI_DPRINTF("%s: ROM id %04x%04x / PCI id %04x%04x\n", pdev->romfile,
1649                 vendor_id, device_id, rom_vendor_id, rom_device_id);
1650
1651     checksum = ptr[6];
1652
1653     if (vendor_id != rom_vendor_id) {
1654         /* Patch vendor id and checksum (at offset 6 for etherboot roms). */
1655         checksum += (uint8_t)rom_vendor_id + (uint8_t)(rom_vendor_id >> 8);
1656         checksum -= (uint8_t)vendor_id + (uint8_t)(vendor_id >> 8);
1657         PCI_DPRINTF("ROM checksum %02x / %02x\n", ptr[6], checksum);
1658         ptr[6] = checksum;
1659         pci_set_word(ptr + pcir_offset + 4, vendor_id);
1660     }
1661
1662     if (device_id != rom_device_id) {
1663         /* Patch device id and checksum (at offset 6 for etherboot roms). */
1664         checksum += (uint8_t)rom_device_id + (uint8_t)(rom_device_id >> 8);
1665         checksum -= (uint8_t)device_id + (uint8_t)(device_id >> 8);
1666         PCI_DPRINTF("ROM checksum %02x / %02x\n", ptr[6], checksum);
1667         ptr[6] = checksum;
1668         pci_set_word(ptr + pcir_offset + 6, device_id);
1669     }
1670 }
1671
1672 /* Add an option rom for the device */
1673 static int pci_add_option_rom(PCIDevice *pdev, bool is_default_rom)
1674 {
1675     int size;
1676     char *path;
1677     void *ptr;
1678     char name[32];
1679     const VMStateDescription *vmsd;
1680
1681     if (!pdev->romfile)
1682         return 0;
1683     if (strlen(pdev->romfile) == 0)
1684         return 0;
1685
1686     if (!pdev->rom_bar) {
1687         /*
1688          * Load rom via fw_cfg instead of creating a rom bar,
1689          * for 0.11 compatibility.
1690          */
1691         int class = pci_get_word(pdev->config + PCI_CLASS_DEVICE);
1692         if (class == 0x0300) {
1693             rom_add_vga(pdev->romfile);
1694         } else {
1695             rom_add_option(pdev->romfile, -1);
1696         }
1697         return 0;
1698     }
1699
1700     path = qemu_find_file(QEMU_FILE_TYPE_BIOS, pdev->romfile);
1701     if (path == NULL) {
1702         path = g_strdup(pdev->romfile);
1703     }
1704
1705     size = get_image_size(path);
1706     if (size < 0) {
1707         error_report("%s: failed to find romfile \"%s\"",
1708                      __FUNCTION__, pdev->romfile);
1709         g_free(path);
1710         return -1;
1711     }
1712     if (size & (size - 1)) {
1713         size = 1 << qemu_fls(size);
1714     }
1715
1716     vmsd = qdev_get_vmsd(DEVICE(pdev));
1717
1718     if (vmsd) {
1719         snprintf(name, sizeof(name), "%s.rom", vmsd->name);
1720     } else {
1721         snprintf(name, sizeof(name), "%s.rom", object_get_typename(OBJECT(pdev)));
1722     }
1723     pdev->has_rom = true;
1724     memory_region_init_ram(&pdev->rom, name, size);
1725     vmstate_register_ram(&pdev->rom, &pdev->qdev);
1726     ptr = memory_region_get_ram_ptr(&pdev->rom);
1727     load_image(path, ptr);
1728     g_free(path);
1729
1730     if (is_default_rom) {
1731         /* Only the default rom images will be patched (if needed). */
1732         pci_patch_ids(pdev, ptr, size);
1733     }
1734
1735     qemu_put_ram_ptr(ptr);
1736
1737     pci_register_bar(pdev, PCI_ROM_SLOT, 0, &pdev->rom);
1738
1739     return 0;
1740 }
1741
1742 static void pci_del_option_rom(PCIDevice *pdev)
1743 {
1744     if (!pdev->has_rom)
1745         return;
1746
1747     vmstate_unregister_ram(&pdev->rom, &pdev->qdev);
1748     memory_region_destroy(&pdev->rom);
1749     pdev->has_rom = false;
1750 }
1751
1752 /*
1753  * if !offset
1754  * Reserve space and add capability to the linked list in pci config space
1755  *
1756  * if offset = 0,
1757  * Find and reserve space and add capability to the linked list
1758  * in pci config space */
1759 int pci_add_capability(PCIDevice *pdev, uint8_t cap_id,
1760                        uint8_t offset, uint8_t size)
1761 {
1762     uint8_t *config;
1763     int i, overlapping_cap;
1764
1765     if (!offset) {
1766         offset = pci_find_space(pdev, size);
1767         if (!offset) {
1768             return -ENOSPC;
1769         }
1770     } else {
1771         /* Verify that capabilities don't overlap.  Note: device assignment
1772          * depends on this check to verify that the device is not broken.
1773          * Should never trigger for emulated devices, but it's helpful
1774          * for debugging these. */
1775         for (i = offset; i < offset + size; i++) {
1776             overlapping_cap = pci_find_capability_at_offset(pdev, i);
1777             if (overlapping_cap) {
1778                 fprintf(stderr, "ERROR: %04x:%02x:%02x.%x "
1779                         "Attempt to add PCI capability %x at offset "
1780                         "%x overlaps existing capability %x at offset %x\n",
1781                         pci_find_domain(pdev->bus), pci_bus_num(pdev->bus),
1782                         PCI_SLOT(pdev->devfn), PCI_FUNC(pdev->devfn),
1783                         cap_id, offset, overlapping_cap, i);
1784                 return -EINVAL;
1785             }
1786         }
1787     }
1788
1789     config = pdev->config + offset;
1790     config[PCI_CAP_LIST_ID] = cap_id;
1791     config[PCI_CAP_LIST_NEXT] = pdev->config[PCI_CAPABILITY_LIST];
1792     pdev->config[PCI_CAPABILITY_LIST] = offset;
1793     pdev->config[PCI_STATUS] |= PCI_STATUS_CAP_LIST;
1794     memset(pdev->used + offset, 0xFF, size);
1795     /* Make capability read-only by default */
1796     memset(pdev->wmask + offset, 0, size);
1797     /* Check capability by default */
1798     memset(pdev->cmask + offset, 0xFF, size);
1799     return offset;
1800 }
1801
1802 /* Unlink capability from the pci config space. */
1803 void pci_del_capability(PCIDevice *pdev, uint8_t cap_id, uint8_t size)
1804 {
1805     uint8_t prev, offset = pci_find_capability_list(pdev, cap_id, &prev);
1806     if (!offset)
1807         return;
1808     pdev->config[prev] = pdev->config[offset + PCI_CAP_LIST_NEXT];
1809     /* Make capability writable again */
1810     memset(pdev->wmask + offset, 0xff, size);
1811     memset(pdev->w1cmask + offset, 0, size);
1812     /* Clear cmask as device-specific registers can't be checked */
1813     memset(pdev->cmask + offset, 0, size);
1814     memset(pdev->used + offset, 0, size);
1815
1816     if (!pdev->config[PCI_CAPABILITY_LIST])
1817         pdev->config[PCI_STATUS] &= ~PCI_STATUS_CAP_LIST;
1818 }
1819
1820 uint8_t pci_find_capability(PCIDevice *pdev, uint8_t cap_id)
1821 {
1822     return pci_find_capability_list(pdev, cap_id, NULL);
1823 }
1824
1825 static void pcibus_dev_print(Monitor *mon, DeviceState *dev, int indent)
1826 {
1827     PCIDevice *d = (PCIDevice *)dev;
1828     const pci_class_desc *desc;
1829     char ctxt[64];
1830     PCIIORegion *r;
1831     int i, class;
1832
1833     class = pci_get_word(d->config + PCI_CLASS_DEVICE);
1834     desc = pci_class_descriptions;
1835     while (desc->desc && class != desc->class)
1836         desc++;
1837     if (desc->desc) {
1838         snprintf(ctxt, sizeof(ctxt), "%s", desc->desc);
1839     } else {
1840         snprintf(ctxt, sizeof(ctxt), "Class %04x", class);
1841     }
1842
1843     monitor_printf(mon, "%*sclass %s, addr %02x:%02x.%x, "
1844                    "pci id %04x:%04x (sub %04x:%04x)\n",
1845                    indent, "", ctxt, pci_bus_num(d->bus),
1846                    PCI_SLOT(d->devfn), PCI_FUNC(d->devfn),
1847                    pci_get_word(d->config + PCI_VENDOR_ID),
1848                    pci_get_word(d->config + PCI_DEVICE_ID),
1849                    pci_get_word(d->config + PCI_SUBSYSTEM_VENDOR_ID),
1850                    pci_get_word(d->config + PCI_SUBSYSTEM_ID));
1851     for (i = 0; i < PCI_NUM_REGIONS; i++) {
1852         r = &d->io_regions[i];
1853         if (!r->size)
1854             continue;
1855         monitor_printf(mon, "%*sbar %d: %s at 0x%"FMT_PCIBUS
1856                        " [0x%"FMT_PCIBUS"]\n",
1857                        indent, "",
1858                        i, r->type & PCI_BASE_ADDRESS_SPACE_IO ? "i/o" : "mem",
1859                        r->addr, r->addr + r->size - 1);
1860     }
1861 }
1862
1863 static char *pci_dev_fw_name(DeviceState *dev, char *buf, int len)
1864 {
1865     PCIDevice *d = (PCIDevice *)dev;
1866     const char *name = NULL;
1867     const pci_class_desc *desc =  pci_class_descriptions;
1868     int class = pci_get_word(d->config + PCI_CLASS_DEVICE);
1869
1870     while (desc->desc &&
1871           (class & ~desc->fw_ign_bits) !=
1872           (desc->class & ~desc->fw_ign_bits)) {
1873         desc++;
1874     }
1875
1876     if (desc->desc) {
1877         name = desc->fw_name;
1878     }
1879
1880     if (name) {
1881         pstrcpy(buf, len, name);
1882     } else {
1883         snprintf(buf, len, "pci%04x,%04x",
1884                  pci_get_word(d->config + PCI_VENDOR_ID),
1885                  pci_get_word(d->config + PCI_DEVICE_ID));
1886     }
1887
1888     return buf;
1889 }
1890
1891 static char *pcibus_get_fw_dev_path(DeviceState *dev)
1892 {
1893     PCIDevice *d = (PCIDevice *)dev;
1894     char path[50], name[33];
1895     int off;
1896
1897     off = snprintf(path, sizeof(path), "%s@%x",
1898                    pci_dev_fw_name(dev, name, sizeof name),
1899                    PCI_SLOT(d->devfn));
1900     if (PCI_FUNC(d->devfn))
1901         snprintf(path + off, sizeof(path) + off, ",%x", PCI_FUNC(d->devfn));
1902     return strdup(path);
1903 }
1904
1905 static char *pcibus_get_dev_path(DeviceState *dev)
1906 {
1907     PCIDevice *d = container_of(dev, PCIDevice, qdev);
1908     PCIDevice *t;
1909     int slot_depth;
1910     /* Path format: Domain:00:Slot.Function:Slot.Function....:Slot.Function.
1911      * 00 is added here to make this format compatible with
1912      * domain:Bus:Slot.Func for systems without nested PCI bridges.
1913      * Slot.Function list specifies the slot and function numbers for all
1914      * devices on the path from root to the specific device. */
1915     char domain[] = "DDDD:00";
1916     char slot[] = ":SS.F";
1917     int domain_len = sizeof domain - 1 /* For '\0' */;
1918     int slot_len = sizeof slot - 1 /* For '\0' */;
1919     int path_len;
1920     char *path, *p;
1921     int s;
1922
1923     /* Calculate # of slots on path between device and root. */;
1924     slot_depth = 0;
1925     for (t = d; t; t = t->bus->parent_dev) {
1926         ++slot_depth;
1927     }
1928
1929     path_len = domain_len + slot_len * slot_depth;
1930
1931     /* Allocate memory, fill in the terminating null byte. */
1932     path = g_malloc(path_len + 1 /* For '\0' */);
1933     path[path_len] = '\0';
1934
1935     /* First field is the domain. */
1936     s = snprintf(domain, sizeof domain, "%04x:00", pci_find_domain(d->bus));
1937     assert(s == domain_len);
1938     memcpy(path, domain, domain_len);
1939
1940     /* Fill in slot numbers. We walk up from device to root, so need to print
1941      * them in the reverse order, last to first. */
1942     p = path + path_len;
1943     for (t = d; t; t = t->bus->parent_dev) {
1944         p -= slot_len;
1945         s = snprintf(slot, sizeof slot, ":%02x.%x",
1946                      PCI_SLOT(t->devfn), PCI_FUNC(t->devfn));
1947         assert(s == slot_len);
1948         memcpy(p, slot, slot_len);
1949     }
1950
1951     return path;
1952 }
1953
1954 static int pci_qdev_find_recursive(PCIBus *bus,
1955                                    const char *id, PCIDevice **pdev)
1956 {
1957     DeviceState *qdev = qdev_find_recursive(&bus->qbus, id);
1958     if (!qdev) {
1959         return -ENODEV;
1960     }
1961
1962     /* roughly check if given qdev is pci device */
1963     if (object_dynamic_cast(OBJECT(qdev), TYPE_PCI_DEVICE)) {
1964         *pdev = PCI_DEVICE(qdev);
1965         return 0;
1966     }
1967     return -EINVAL;
1968 }
1969
1970 int pci_qdev_find_device(const char *id, PCIDevice **pdev)
1971 {
1972     struct PCIHostBus *host;
1973     int rc = -ENODEV;
1974
1975     QLIST_FOREACH(host, &host_buses, next) {
1976         int tmp = pci_qdev_find_recursive(host->bus, id, pdev);
1977         if (!tmp) {
1978             rc = 0;
1979             break;
1980         }
1981         if (tmp != -ENODEV) {
1982             rc = tmp;
1983         }
1984     }
1985
1986     return rc;
1987 }
1988
1989 MemoryRegion *pci_address_space(PCIDevice *dev)
1990 {
1991     return dev->bus->address_space_mem;
1992 }
1993
1994 MemoryRegion *pci_address_space_io(PCIDevice *dev)
1995 {
1996     return dev->bus->address_space_io;
1997 }
1998
1999 static void pci_device_class_init(ObjectClass *klass, void *data)
2000 {
2001     DeviceClass *k = DEVICE_CLASS(klass);
2002     k->init = pci_qdev_init;
2003     k->unplug = pci_unplug_device;
2004     k->exit = pci_unregister_device;
2005     k->bus_info = &pci_bus_info;
2006 }
2007
2008 static TypeInfo pci_device_type_info = {
2009     .name = TYPE_PCI_DEVICE,
2010     .parent = TYPE_DEVICE,
2011     .instance_size = sizeof(PCIDevice),
2012     .abstract = true,
2013     .class_size = sizeof(PCIDeviceClass),
2014     .class_init = pci_device_class_init,
2015 };
2016
2017 static void pci_register_types(void)
2018 {
2019     type_register_static(&pci_device_type_info);
2020 }
2021
2022 type_init(pci_register_types)