hw/usb/hcd-ehci.c

   1 /*
   2  * QEMU USB EHCI Emulation
   3  *
   4  * Copyright(c) 2008  Emutex Ltd. (address@hidden)
   5  * Copyright(c) 2011-2012 Red Hat, Inc.
   6  *
   7  * Red Hat Authors:
   8  * Gerd Hoffmann <[email protected]>
   9  * Hans de Goede <[email protected]>
  10  *
  11  * EHCI project was started by Mark Burkley, with contributions by
  12  * Niels de Vos.  David S. Ahern continued working on it.  Kevin Wolf,
  13  * Jan Kiszka and Vincent Palatin contributed bugfixes.
  14  *
  15  *
  16  * This library is free software; you can redistribute it and/or
  17  * modify it under the terms of the GNU Lesser General Public
  18  * License as published by the Free Software Foundation; either
  19  * version 2 of the License, or(at your option) any later version.
  20  *
  21  * This library is distributed in the hope that it will be useful,
  22  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  23  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  24  * Lesser General Public License for more details.
  25  *
  26  * You should have received a copy of the GNU General Public License
  27  * along with this program; if not, see <http://www.gnu.org/licenses/>.
  28  */
  29
  30 #include "hw/usb/ehci-regs.h"
  31 #include "hw/usb/hcd-ehci.h"
  32 #include "trace.h"
  33
  34 #define FRAME_TIMER_FREQ 1000
  35 #define FRAME_TIMER_NS   (NANOSECONDS_PER_SECOND / FRAME_TIMER_FREQ)
  36 #define UFRAME_TIMER_NS  (FRAME_TIMER_NS / 8)
  37
  38 #define NB_MAXINTRATE    8        // Max rate at which controller issues ints
  39 #define BUFF_SIZE        5*4096   // Max bytes to transfer per transaction
  40 #define MAX_QH           100      // Max allowable queue heads in a chain
  41 #define MIN_UFR_PER_TICK 24       /* Min frames to process when catching up */
  42 #define PERIODIC_ACTIVE  512      /* Micro-frames */
  43
  44 /*  Internal periodic / asynchronous schedule state machine states
  45  */
  46 typedef enum {
  47     EST_INACTIVE = 1000,
  48     EST_ACTIVE,
  49     EST_EXECUTING,
  50     EST_SLEEPING,
  51     /*  The following states are internal to the state machine function
  52     */
  53     EST_WAITLISTHEAD,
  54     EST_FETCHENTRY,
  55     EST_FETCHQH,
  56     EST_FETCHITD,
  57     EST_FETCHSITD,
  58     EST_ADVANCEQUEUE,
  59     EST_FETCHQTD,
  60     EST_EXECUTE,
  61     EST_WRITEBACK,
  62     EST_HORIZONTALQH
  63 } EHCI_STATES;
  64
  65 /* macros for accessing fields within next link pointer entry */
  66 #define NLPTR_GET(x)             ((x) & 0xffffffe0)
  67 #define NLPTR_TYPE_GET(x)        (((x) >> 1) & 3)
  68 #define NLPTR_TBIT(x)            ((x) & 1)  // 1=invalid, 0=valid
  69
  70 /* link pointer types */
  71 #define NLPTR_TYPE_ITD           0     // isoc xfer descriptor
  72 #define NLPTR_TYPE_QH            1     // queue head
  73 #define NLPTR_TYPE_STITD         2     // split xaction, isoc xfer descriptor
  74 #define NLPTR_TYPE_FSTN          3     // frame span traversal node
  75
  76 #define SET_LAST_RUN_CLOCK(s) \
  77     (s)->last_run_ns = qemu_clock_get_ns(QEMU_CLOCK_VIRTUAL);
  78
  79 /* nifty macros from Arnon's EHCI version  */
  80 #define get_field(data, field) \
  81     (((data) & field##_MASK) >> field##_SH)
  82
  83 #define set_field(data, newval, field) do { \
  84     uint32_t val = *data; \
  85     val &= ~ field##_MASK; \
  86     val |= ((newval) << field##_SH) & field##_MASK; \
  87     *data = val; \
  88     } while(0)
  89
  90 static const char *ehci_state_names[] = {
  91     [EST_INACTIVE]     = "INACTIVE",
  92     [EST_ACTIVE]       = "ACTIVE",
  93     [EST_EXECUTING]    = "EXECUTING",
  94     [EST_SLEEPING]     = "SLEEPING",
  95     [EST_WAITLISTHEAD] = "WAITLISTHEAD",
  96     [EST_FETCHENTRY]   = "FETCH ENTRY",
  97     [EST_FETCHQH]      = "FETCH QH",
  98     [EST_FETCHITD]     = "FETCH ITD",
  99     [EST_ADVANCEQUEUE] = "ADVANCEQUEUE",
 100     [EST_FETCHQTD]     = "FETCH QTD",
 101     [EST_EXECUTE]      = "EXECUTE",
 102     [EST_WRITEBACK]    = "WRITEBACK",
 103     [EST_HORIZONTALQH] = "HORIZONTALQH",
 104 };
 105
 106 static const char *ehci_mmio_names[] = {
 107     [USBCMD]            = "USBCMD",
 108     [USBSTS]            = "USBSTS",
 109     [USBINTR]           = "USBINTR",
 110     [FRINDEX]           = "FRINDEX",
 111     [PERIODICLISTBASE]  = "P-LIST BASE",
 112     [ASYNCLISTADDR]     = "A-LIST ADDR",
 113     [CONFIGFLAG]        = "CONFIGFLAG",
 114 };
 115
 116 static int ehci_state_executing(EHCIQueue *q);
 117 static int ehci_state_writeback(EHCIQueue *q);
 118 static int ehci_state_advqueue(EHCIQueue *q);
 119 static int ehci_fill_queue(EHCIPacket *p);
 120 static void ehci_free_packet(EHCIPacket *p);
 121
 122 static const char *nr2str(const char **n, size_t len, uint32_t nr)
 123 {
 124     if (nr < len && n[nr] != NULL) {
 125         return n[nr];
 126     } else {
 127         return "unknown";
 128     }
 129 }
 130
 131 static const char *state2str(uint32_t state)
 132 {
 133     return nr2str(ehci_state_names, ARRAY_SIZE(ehci_state_names), state);
 134 }
 135
 136 static const char *addr2str(hwaddr addr)
 137 {
 138     return nr2str(ehci_mmio_names, ARRAY_SIZE(ehci_mmio_names), addr);
 139 }
 140
 141 static void ehci_trace_usbsts(uint32_t mask, int state)
 142 {
 143     /* interrupts */
 144     if (mask & USBSTS_INT) {
 145         trace_usb_ehci_usbsts("INT", state);
 146     }
 147     if (mask & USBSTS_ERRINT) {
 148         trace_usb_ehci_usbsts("ERRINT", state);
 149     }
 150     if (mask & USBSTS_PCD) {
 151         trace_usb_ehci_usbsts("PCD", state);
 152     }
 153     if (mask & USBSTS_FLR) {
 154         trace_usb_ehci_usbsts("FLR", state);
 155     }
 156     if (mask & USBSTS_HSE) {
 157         trace_usb_ehci_usbsts("HSE", state);
 158     }
 159     if (mask & USBSTS_IAA) {
 160         trace_usb_ehci_usbsts("IAA", state);
 161     }
 162
 163     /* status */
 164     if (mask & USBSTS_HALT) {
 165         trace_usb_ehci_usbsts("HALT", state);
 166     }
 167     if (mask & USBSTS_REC) {
 168         trace_usb_ehci_usbsts("REC", state);
 169     }
 170     if (mask & USBSTS_PSS) {
 171         trace_usb_ehci_usbsts("PSS", state);
 172     }
 173     if (mask & USBSTS_ASS) {
 174         trace_usb_ehci_usbsts("ASS", state);
 175     }
 176 }
 177
 178 static inline void ehci_set_usbsts(EHCIState *s, int mask)
 179 {
 180     if ((s->usbsts & mask) == mask) {
 181         return;
 182     }
 183     ehci_trace_usbsts(mask, 1);
 184     s->usbsts |= mask;
 185 }
 186
 187 static inline void ehci_clear_usbsts(EHCIState *s, int mask)
 188 {
 189     if ((s->usbsts & mask) == 0) {
 190         return;
 191     }
 192     ehci_trace_usbsts(mask, 0);
 193     s->usbsts &= ~mask;
 194 }
 195
 196 /* update irq line */
 197 static inline void ehci_update_irq(EHCIState *s)
 198 {
 199     int level = 0;
 200
 201     if ((s->usbsts & USBINTR_MASK) & s->usbintr) {
 202         level = 1;
 203     }
 204
 205     trace_usb_ehci_irq(level, s->frindex, s->usbsts, s->usbintr);
 206     qemu_set_irq(s->irq, level);
 207 }
 208
 209 /* flag interrupt condition */
 210 static inline void ehci_raise_irq(EHCIState *s, int intr)
 211 {
 212     if (intr & (USBSTS_PCD | USBSTS_FLR | USBSTS_HSE)) {
 213         s->usbsts |= intr;
 214         ehci_update_irq(s);
 215     } else {
 216         s->usbsts_pending |= intr;
 217     }
 218 }
 219
 220 /*
 221  * Commit pending interrupts (added via ehci_raise_irq),
 222  * at the rate allowed by "Interrupt Threshold Control".
 223  */
 224 static inline void ehci_commit_irq(EHCIState *s)
 225 {
 226     uint32_t itc;
 227
 228     if (!s->usbsts_pending) {
 229         return;
 230     }
 231     if (s->usbsts_frindex > s->frindex) {
 232         return;
 233     }
 234
 235     itc = (s->usbcmd >> 16) & 0xff;
 236     s->usbsts |= s->usbsts_pending;
 237     s->usbsts_pending = 0;
 238     s->usbsts_frindex = s->frindex + itc;
 239     ehci_update_irq(s);
 240 }
 241
 242 static void ehci_update_halt(EHCIState *s)
 243 {
 244     if (s->usbcmd & USBCMD_RUNSTOP) {
 245         ehci_clear_usbsts(s, USBSTS_HALT);
 246     } else {
 247         if (s->astate == EST_INACTIVE && s->pstate == EST_INACTIVE) {
 248             ehci_set_usbsts(s, USBSTS_HALT);
 249         }
 250     }
 251 }
 252
 253 static void ehci_set_state(EHCIState *s, int async, int state)
 254 {
 255     if (async) {
 256         trace_usb_ehci_state("async", state2str(state));
 257         s->astate = state;
 258         if (s->astate == EST_INACTIVE) {
 259             ehci_clear_usbsts(s, USBSTS_ASS);
 260             ehci_update_halt(s);
 261         } else {
 262             ehci_set_usbsts(s, USBSTS_ASS);
 263         }
 264     } else {
 265         trace_usb_ehci_state("periodic", state2str(state));
 266         s->pstate = state;
 267         if (s->pstate == EST_INACTIVE) {
 268             ehci_clear_usbsts(s, USBSTS_PSS);
 269             ehci_update_halt(s);
 270         } else {
 271             ehci_set_usbsts(s, USBSTS_PSS);
 272         }
 273     }
 274 }
 275
 276 static int ehci_get_state(EHCIState *s, int async)
 277 {
 278     return async ? s->astate : s->pstate;
 279 }
 280
 281 static void ehci_set_fetch_addr(EHCIState *s, int async, uint32_t addr)
 282 {
 283     if (async) {
 284         s->a_fetch_addr = addr;
 285     } else {
 286         s->p_fetch_addr = addr;
 287     }
 288 }
 289
 290 static int ehci_get_fetch_addr(EHCIState *s, int async)
 291 {
 292     return async ? s->a_fetch_addr : s->p_fetch_addr;
 293 }
 294
 295 static void ehci_trace_qh(EHCIQueue *q, hwaddr addr, EHCIqh *qh)
 296 {
 297     /* need three here due to argument count limits */
 298     trace_usb_ehci_qh_ptrs(q, addr, qh->next,
 299                            qh->current_qtd, qh->next_qtd, qh->altnext_qtd);
 300     trace_usb_ehci_qh_fields(addr,
 301                              get_field(qh->epchar, QH_EPCHAR_RL),
 302                              get_field(qh->epchar, QH_EPCHAR_MPLEN),
 303                              get_field(qh->epchar, QH_EPCHAR_EPS),
 304                              get_field(qh->epchar, QH_EPCHAR_EP),
 305                              get_field(qh->epchar, QH_EPCHAR_DEVADDR));
 306     trace_usb_ehci_qh_bits(addr,
 307                            (bool)(qh->epchar & QH_EPCHAR_C),
 308                            (bool)(qh->epchar & QH_EPCHAR_H),
 309                            (bool)(qh->epchar & QH_EPCHAR_DTC),
 310                            (bool)(qh->epchar & QH_EPCHAR_I));
 311 }
 312
 313 static void ehci_trace_qtd(EHCIQueue *q, hwaddr addr, EHCIqtd *qtd)
 314 {
 315     /* need three here due to argument count limits */
 316     trace_usb_ehci_qtd_ptrs(q, addr, qtd->next, qtd->altnext);
 317     trace_usb_ehci_qtd_fields(addr,
 318                               get_field(qtd->token, QTD_TOKEN_TBYTES),
 319                               get_field(qtd->token, QTD_TOKEN_CPAGE),
 320                               get_field(qtd->token, QTD_TOKEN_CERR),
 321                               get_field(qtd->token, QTD_TOKEN_PID));
 322     trace_usb_ehci_qtd_bits(addr,
 323                             (bool)(qtd->token & QTD_TOKEN_IOC),
 324                             (bool)(qtd->token & QTD_TOKEN_ACTIVE),
 325                             (bool)(qtd->token & QTD_TOKEN_HALT),
 326                             (bool)(qtd->token & QTD_TOKEN_BABBLE),
 327                             (bool)(qtd->token & QTD_TOKEN_XACTERR));
 328 }
 329
 330 static void ehci_trace_itd(EHCIState *s, hwaddr addr, EHCIitd *itd)
 331 {
 332     trace_usb_ehci_itd(addr, itd->next,
 333                        get_field(itd->bufptr[1], ITD_BUFPTR_MAXPKT),
 334                        get_field(itd->bufptr[2], ITD_BUFPTR_MULT),
 335                        get_field(itd->bufptr[0], ITD_BUFPTR_EP),
 336                        get_field(itd->bufptr[0], ITD_BUFPTR_DEVADDR));
 337 }
 338
 339 static void ehci_trace_sitd(EHCIState *s, hwaddr addr,
 340                             EHCIsitd *sitd)
 341 {
 342     trace_usb_ehci_sitd(addr, sitd->next,
 343                         (bool)(sitd->results & SITD_RESULTS_ACTIVE));
 344 }
 345
 346 static void ehci_trace_guest_bug(EHCIState *s, const char *message)
 347 {
 348     trace_usb_ehci_guest_bug(message);
 349     fprintf(stderr, "ehci warning: %s\n", message);
 350 }
 351
 352 static inline bool ehci_enabled(EHCIState *s)
 353 {
 354     return s->usbcmd & USBCMD_RUNSTOP;
 355 }
 356
 357 static inline bool ehci_async_enabled(EHCIState *s)
 358 {
 359     return ehci_enabled(s) && (s->usbcmd & USBCMD_ASE);
 360 }
 361
 362 static inline bool ehci_periodic_enabled(EHCIState *s)
 363 {
 364     return ehci_enabled(s) && (s->usbcmd & USBCMD_PSE);
 365 }
 366
 367 /* Get an array of dwords from main memory */
 368 static inline int get_dwords(EHCIState *ehci, uint32_t addr,
 369                              uint32_t *buf, int num)
 370 {
 371     int i;
 372
 373     if (!ehci->as) {
 374         ehci_raise_irq(ehci, USBSTS_HSE);
 375         ehci->usbcmd &= ~USBCMD_RUNSTOP;
 376         trace_usb_ehci_dma_error();
 377         return -1;
 378     }
 379
 380     for (i = 0; i < num; i++, buf++, addr += sizeof(*buf)) {
 381         dma_memory_read(ehci->as, addr, buf, sizeof(*buf));
 382         *buf = le32_to_cpu(*buf);
 383     }
 384
 385     return num;
 386 }
 387
 388 /* Put an array of dwords in to main memory */
 389 static inline int put_dwords(EHCIState *ehci, uint32_t addr,
 390                              uint32_t *buf, int num)
 391 {
 392     int i;
 393
 394     if (!ehci->as) {
 395         ehci_raise_irq(ehci, USBSTS_HSE);
 396         ehci->usbcmd &= ~USBCMD_RUNSTOP;
 397         trace_usb_ehci_dma_error();
 398         return -1;
 399     }
 400
 401     for (i = 0; i < num; i++, buf++, addr += sizeof(*buf)) {
 402         uint32_t tmp = cpu_to_le32(*buf);
 403         dma_memory_write(ehci->as, addr, &tmp, sizeof(tmp));
 404     }
 405
 406     return num;
 407 }
 408
 409 static int ehci_get_pid(EHCIqtd *qtd)
 410 {
 411     switch (get_field(qtd->token, QTD_TOKEN_PID)) {
 412     case 0:
 413         return USB_TOKEN_OUT;
 414     case 1:
 415         return USB_TOKEN_IN;
 416     case 2:
 417         return USB_TOKEN_SETUP;
 418     default:
 419         fprintf(stderr, "bad token\n");
 420         return 0;
 421     }
 422 }
 423
 424 static bool ehci_verify_qh(EHCIQueue *q, EHCIqh *qh)
 425 {
 426     uint32_t devaddr = get_field(qh->epchar, QH_EPCHAR_DEVADDR);
 427     uint32_t endp    = get_field(qh->epchar, QH_EPCHAR_EP);
 428     if ((devaddr != get_field(q->qh.epchar, QH_EPCHAR_DEVADDR)) ||
 429         (endp    != get_field(q->qh.epchar, QH_EPCHAR_EP)) ||
 430         (qh->current_qtd != q->qh.current_qtd) ||
 431         (q->async && qh->next_qtd != q->qh.next_qtd) ||
 432         (memcmp(&qh->altnext_qtd, &q->qh.altnext_qtd,
 433                                  7 * sizeof(uint32_t)) != 0) ||
 434         (q->dev != NULL && q->dev->addr != devaddr)) {
 435         return false;
 436     } else {
 437         return true;
 438     }
 439 }
 440
 441 static bool ehci_verify_qtd(EHCIPacket *p, EHCIqtd *qtd)
 442 {
 443     if (p->qtdaddr != p->queue->qtdaddr ||
 444         (p->queue->async && !NLPTR_TBIT(p->qtd.next) &&
 445             (p->qtd.next != qtd->next)) ||
 446         (!NLPTR_TBIT(p->qtd.altnext) && (p->qtd.altnext != qtd->altnext)) ||
 447         p->qtd.token != qtd->token ||
 448         p->qtd.bufptr[0] != qtd->bufptr[0]) {
 449         return false;
 450     } else {
 451         return true;
 452     }
 453 }
 454
 455 static bool ehci_verify_pid(EHCIQueue *q, EHCIqtd *qtd)
 456 {
 457     int ep  = get_field(q->qh.epchar, QH_EPCHAR_EP);
 458     int pid = ehci_get_pid(qtd);
 459
 460     /* Note the pid changing is normal for ep 0 (the control ep) */
 461     if (q->last_pid && ep != 0 && pid != q->last_pid) {
 462         return false;
 463     } else {
 464         return true;
 465     }
 466 }
 467
 468 /* Finish executing and writeback a packet outside of the regular
 469    fetchqh -> fetchqtd -> execute -> writeback cycle */
 470 static void ehci_writeback_async_complete_packet(EHCIPacket *p)
 471 {
 472     EHCIQueue *q = p->queue;
 473     EHCIqtd qtd;
 474     EHCIqh qh;
 475     int state;
 476
 477     /* Verify the qh + qtd, like we do when going through fetchqh & fetchqtd */
 478     get_dwords(q->ehci, NLPTR_GET(q->qhaddr),
 479                (uint32_t *) &qh, sizeof(EHCIqh) >> 2);
 480     get_dwords(q->ehci, NLPTR_GET(q->qtdaddr),
 481                (uint32_t *) &qtd, sizeof(EHCIqtd) >> 2);
 482     if (!ehci_verify_qh(q, &qh) || !ehci_verify_qtd(p, &qtd)) {
 483         p->async = EHCI_ASYNC_INITIALIZED;
 484         ehci_free_packet(p);
 485         return;
 486     }
 487
 488     state = ehci_get_state(q->ehci, q->async);
 489     ehci_state_executing(q);
 490     ehci_state_writeback(q); /* Frees the packet! */
 491     if (!(q->qh.token & QTD_TOKEN_HALT)) {
 492         ehci_state_advqueue(q);
 493     }
 494     ehci_set_state(q->ehci, q->async, state);
 495 }
 496
 497 /* packet management */
 498
 499 static EHCIPacket *ehci_alloc_packet(EHCIQueue *q)
 500 {
 501     EHCIPacket *p;
 502
 503     p = g_new0(EHCIPacket, 1);
 504     p->queue = q;
 505     usb_packet_init(&p->packet);
 506     QTAILQ_INSERT_TAIL(&q->packets, p, next);
 507     trace_usb_ehci_packet_action(p->queue, p, "alloc");
 508     return p;
 509 }
 510
 511 static void ehci_free_packet(EHCIPacket *p)
 512 {
 513     if (p->async == EHCI_ASYNC_FINISHED &&
 514             !(p->queue->qh.token & QTD_TOKEN_HALT)) {
 515         ehci_writeback_async_complete_packet(p);
 516         return;
 517     }
 518     trace_usb_ehci_packet_action(p->queue, p, "free");
 519     if (p->async == EHCI_ASYNC_INFLIGHT) {
 520         usb_cancel_packet(&p->packet);
 521     }
 522     if (p->async == EHCI_ASYNC_FINISHED &&
 523             p->packet.status == USB_RET_SUCCESS) {
 524         fprintf(stderr,
 525                 "EHCI: Dropping completed packet from halted %s ep %02X\n",
 526                 (p->pid == USB_TOKEN_IN) ? "in" : "out",
 527                 get_field(p->queue->qh.epchar, QH_EPCHAR_EP));
 528     }
 529     if (p->async != EHCI_ASYNC_NONE) {
 530         usb_packet_unmap(&p->packet, &p->sgl);
 531         qemu_sglist_destroy(&p->sgl);
 532     }
 533     QTAILQ_REMOVE(&p->queue->packets, p, next);
 534     usb_packet_cleanup(&p->packet);
 535     g_free(p);
 536 }
 537
 538 /* queue management */
 539
 540 static EHCIQueue *ehci_alloc_queue(EHCIState *ehci, uint32_t addr, int async)
 541 {
 542     EHCIQueueHead *head = async ? &ehci->aqueues : &ehci->pqueues;
 543     EHCIQueue *q;
 544
 545     q = g_malloc0(sizeof(*q));
 546     q->ehci = ehci;
 547     q->qhaddr = addr;
 548     q->async = async;
 549     QTAILQ_INIT(&q->packets);
 550     QTAILQ_INSERT_HEAD(head, q, next);
 551     trace_usb_ehci_queue_action(q, "alloc");
 552     return q;
 553 }
 554
 555 static void ehci_queue_stopped(EHCIQueue *q)
 556 {
 557     int endp  = get_field(q->qh.epchar, QH_EPCHAR_EP);
 558
 559     if (!q->last_pid || !q->dev) {
 560         return;
 561     }
 562
 563     usb_device_ep_stopped(q->dev, usb_ep_get(q->dev, q->last_pid, endp));
 564 }
 565
 566 static int ehci_cancel_queue(EHCIQueue *q)
 567 {
 568     EHCIPacket *p;
 569     int packets = 0;
 570
 571     p = QTAILQ_FIRST(&q->packets);
 572     if (p == NULL) {
 573         goto leave;
 574     }
 575
 576     trace_usb_ehci_queue_action(q, "cancel");
 577     do {
 578         ehci_free_packet(p);
 579         packets++;
 580     } while ((p = QTAILQ_FIRST(&q->packets)) != NULL);
 581
 582 leave:
 583     ehci_queue_stopped(q);
 584     return packets;
 585 }
 586
 587 static int ehci_reset_queue(EHCIQueue *q)
 588 {
 589     int packets;
 590
 591     trace_usb_ehci_queue_action(q, "reset");
 592     packets = ehci_cancel_queue(q);
 593     q->dev = NULL;
 594     q->qtdaddr = 0;
 595     q->last_pid = 0;
 596     return packets;
 597 }
 598
 599 static void ehci_free_queue(EHCIQueue *q, const char *warn)
 600 {
 601     EHCIQueueHead *head = q->async ? &q->ehci->aqueues : &q->ehci->pqueues;
 602     int cancelled;
 603
 604     trace_usb_ehci_queue_action(q, "free");
 605     cancelled = ehci_cancel_queue(q);
 606     if (warn && cancelled > 0) {
 607         ehci_trace_guest_bug(q->ehci, warn);
 608     }
 609     QTAILQ_REMOVE(head, q, next);
 610     g_free(q);
 611 }
 612
 613 static EHCIQueue *ehci_find_queue_by_qh(EHCIState *ehci, uint32_t addr,
 614                                         int async)
 615 {
 616     EHCIQueueHead *head = async ? &ehci->aqueues : &ehci->pqueues;
 617     EHCIQueue *q;
 618
 619     QTAILQ_FOREACH(q, head, next) {
 620         if (addr == q->qhaddr) {
 621             return q;
 622         }
 623     }
 624     return NULL;
 625 }
 626
 627 static void ehci_queues_rip_unused(EHCIState *ehci, int async)
 628 {
 629     EHCIQueueHead *head = async ? &ehci->aqueues : &ehci->pqueues;
 630     const char *warn = async ? "guest unlinked busy QH" : NULL;
 631     uint64_t maxage = FRAME_TIMER_NS * ehci->maxframes * 4;
 632     EHCIQueue *q, *tmp;
 633
 634     QTAILQ_FOREACH_SAFE(q, head, next, tmp) {
 635         if (q->seen) {
 636             q->seen = 0;
 637             q->ts = ehci->last_run_ns;
 638             continue;
 639         }
 640         if (ehci->last_run_ns < q->ts + maxage) {
 641             continue;
 642         }
 643         ehci_free_queue(q, warn);
 644     }
 645 }
 646
 647 static void ehci_queues_rip_unseen(EHCIState *ehci, int async)
 648 {
 649     EHCIQueueHead *head = async ? &ehci->aqueues : &ehci->pqueues;
 650     EHCIQueue *q, *tmp;
 651
 652     QTAILQ_FOREACH_SAFE(q, head, next, tmp) {
 653         if (!q->seen) {
 654             ehci_free_queue(q, NULL);
 655         }
 656     }
 657 }
 658
 659 static void ehci_queues_rip_device(EHCIState *ehci, USBDevice *dev, int async)
 660 {
 661     EHCIQueueHead *head = async ? &ehci->aqueues : &ehci->pqueues;
 662     EHCIQueue *q, *tmp;
 663
 664     QTAILQ_FOREACH_SAFE(q, head, next, tmp) {
 665         if (q->dev != dev) {
 666             continue;
 667         }
 668         ehci_free_queue(q, NULL);
 669     }
 670 }
 671
 672 static void ehci_queues_rip_all(EHCIState *ehci, int async)
 673 {
 674     EHCIQueueHead *head = async ? &ehci->aqueues : &ehci->pqueues;
 675     const char *warn = async ? "guest stopped busy async schedule" : NULL;
 676     EHCIQueue *q, *tmp;
 677
 678     QTAILQ_FOREACH_SAFE(q, head, next, tmp) {
 679         ehci_free_queue(q, warn);
 680     }
 681 }
 682
 683 /* Attach or detach a device on root hub */
 684
 685 static void ehci_attach(USBPort *port)
 686 {
 687     EHCIState *s = port->opaque;
 688     uint32_t *portsc = &s->portsc[port->index];
 689     const char *owner = (*portsc & PORTSC_POWNER) ? "comp" : "ehci";
 690
 691     trace_usb_ehci_port_attach(port->index, owner, port->dev->product_desc);
 692
 693     if (*portsc & PORTSC_POWNER) {
 694         USBPort *companion = s->companion_ports[port->index];
 695         companion->dev = port->dev;
 696         companion->ops->attach(companion);
 697         return;
 698     }
 699
 700     *portsc |= PORTSC_CONNECT;
 701     *portsc |= PORTSC_CSC;
 702
 703     ehci_raise_irq(s, USBSTS_PCD);
 704 }
 705
 706 static void ehci_detach(USBPort *port)
 707 {
 708     EHCIState *s = port->opaque;
 709     uint32_t *portsc = &s->portsc[port->index];
 710     const char *owner = (*portsc & PORTSC_POWNER) ? "comp" : "ehci";
 711
 712     trace_usb_ehci_port_detach(port->index, owner);
 713
 714     if (*portsc & PORTSC_POWNER) {
 715         USBPort *companion = s->companion_ports[port->index];
 716         companion->ops->detach(companion);
 717         companion->dev = NULL;
 718         /*
 719          * EHCI spec 4.2.2: "When a disconnect occurs... On the event,
 720          * the port ownership is returned immediately to the EHCI controller."
 721          */
 722         *portsc &= ~PORTSC_POWNER;
 723         return;
 724     }
 725
 726     ehci_queues_rip_device(s, port->dev, 0);
 727     ehci_queues_rip_device(s, port->dev, 1);
 728
 729     *portsc &= ~(PORTSC_CONNECT|PORTSC_PED|PORTSC_SUSPEND);
 730     *portsc |= PORTSC_CSC;
 731
 732     ehci_raise_irq(s, USBSTS_PCD);
 733 }
 734
 735 static void ehci_child_detach(USBPort *port, USBDevice *child)
 736 {
 737     EHCIState *s = port->opaque;
 738     uint32_t portsc = s->portsc[port->index];
 739
 740     if (portsc & PORTSC_POWNER) {
 741         USBPort *companion = s->companion_ports[port->index];
 742         companion->ops->child_detach(companion, child);
 743         return;
 744     }
 745
 746     ehci_queues_rip_device(s, child, 0);
 747     ehci_queues_rip_device(s, child, 1);
 748 }
 749
 750 static void ehci_wakeup(USBPort *port)
 751 {
 752     EHCIState *s = port->opaque;
 753     uint32_t *portsc = &s->portsc[port->index];
 754
 755     if (*portsc & PORTSC_POWNER) {
 756         USBPort *companion = s->companion_ports[port->index];
 757         if (companion->ops->wakeup) {
 758             companion->ops->wakeup(companion);
 759         }
 760         return;
 761     }
 762
 763     if (*portsc & PORTSC_SUSPEND) {
 764         trace_usb_ehci_port_wakeup(port->index);
 765         *portsc |= PORTSC_FPRES;
 766         ehci_raise_irq(s, USBSTS_PCD);
 767     }
 768
 769     qemu_bh_schedule(s->async_bh);
 770 }
 771
 772 static void ehci_register_companion(USBBus *bus, USBPort *ports[],
 773                                     uint32_t portcount, uint32_t firstport,
 774                                     Error **errp)
 775 {
 776     EHCIState *s = container_of(bus, EHCIState, bus);
 777     uint32_t i;
 778
 779     if (firstport + portcount > NB_PORTS) {
 780         error_setg(errp, "firstport must be between 0 and %u",
 781                    NB_PORTS - portcount);
 782         return;
 783     }
 784
 785     for (i = 0; i < portcount; i++) {
 786         if (s->companion_ports[firstport + i]) {
 787             error_setg(errp, "firstport %u asks for ports %u-%u,"
 788                        " but port %u has a companion assigned already",
 789                        firstport, firstport, firstport + portcount - 1,
 790                        firstport + i);
 791             return;
 792         }
 793     }
 794
 795     for (i = 0; i < portcount; i++) {
 796         s->companion_ports[firstport + i] = ports[i];
 797         s->ports[firstport + i].speedmask |=
 798             USB_SPEED_MASK_LOW | USB_SPEED_MASK_FULL;
 799         /* Ensure devs attached before the initial reset go to the companion */
 800         s->portsc[firstport + i] = PORTSC_POWNER;
 801     }
 802
 803     s->companion_count++;
 804     s->caps[0x05] = (s->companion_count << 4) | portcount;
 805 }
 806
 807 static void ehci_wakeup_endpoint(USBBus *bus, USBEndpoint *ep,
 808                                  unsigned int stream)
 809 {
 810     EHCIState *s = container_of(bus, EHCIState, bus);
 811     uint32_t portsc = s->portsc[ep->dev->port->index];
 812
 813     if (portsc & PORTSC_POWNER) {
 814         return;
 815     }
 816
 817     s->periodic_sched_active = PERIODIC_ACTIVE;
 818     qemu_bh_schedule(s->async_bh);
 819 }
 820
 821 static USBDevice *ehci_find_device(EHCIState *ehci, uint8_t addr)
 822 {
 823     USBDevice *dev;
 824     USBPort *port;
 825     int i;
 826
 827     for (i = 0; i < NB_PORTS; i++) {
 828         port = &ehci->ports[i];
 829         if (!(ehci->portsc[i] & PORTSC_PED)) {
 830             DPRINTF("Port %d not enabled\n", i);
 831             continue;
 832         }
 833         dev = usb_find_device(port, addr);
 834         if (dev != NULL) {
 835             return dev;
 836         }
 837     }
 838     return NULL;
 839 }
 840
 841 /* 4.1 host controller initialization */
 842 void ehci_reset(void *opaque)
 843 {
 844     EHCIState *s = opaque;
 845     int i;
 846     USBDevice *devs[NB_PORTS];
 847
 848     trace_usb_ehci_reset();
 849
 850     /*
 851      * Do the detach before touching portsc, so that it correctly gets send to
 852      * us or to our companion based on PORTSC_POWNER before the reset.
 853      */
 854     for(i = 0; i < NB_PORTS; i++) {
 855         devs[i] = s->ports[i].dev;
 856         if (devs[i] && devs[i]->attached) {
 857             usb_detach(&s->ports[i]);
 858         }
 859     }
 860
 861     memset(&s->opreg, 0x00, sizeof(s->opreg));
 862     memset(&s->portsc, 0x00, sizeof(s->portsc));
 863
 864     s->usbcmd = NB_MAXINTRATE << USBCMD_ITC_SH;
 865     s->usbsts = USBSTS_HALT;
 866     s->usbsts_pending = 0;
 867     s->usbsts_frindex = 0;
 868
 869     s->astate = EST_INACTIVE;
 870     s->pstate = EST_INACTIVE;
 871
 872     for(i = 0; i < NB_PORTS; i++) {
 873         if (s->companion_ports[i]) {
 874             s->portsc[i] = PORTSC_POWNER | PORTSC_PPOWER;
 875         } else {
 876             s->portsc[i] = PORTSC_PPOWER;
 877         }
 878         if (devs[i] && devs[i]->attached) {
 879             usb_attach(&s->ports[i]);
 880             usb_device_reset(devs[i]);
 881         }
 882     }
 883     ehci_queues_rip_all(s, 0);
 884     ehci_queues_rip_all(s, 1);
 885     timer_del(s->frame_timer);
 886     qemu_bh_cancel(s->async_bh);
 887 }
 888
 889 static uint64_t ehci_caps_read(void *ptr, hwaddr addr,
 890                                unsigned size)
 891 {
 892     EHCIState *s = ptr;
 893     return s->caps[addr];
 894 }
 895
 896 static uint64_t ehci_opreg_read(void *ptr, hwaddr addr,
 897                                 unsigned size)
 898 {
 899     EHCIState *s = ptr;
 900     uint32_t val;
 901
 902     switch (addr) {
 903     case FRINDEX:
 904         /* Round down to mult of 8, else it can go backwards on migration */
 905         val = s->frindex & ~7;
 906         break;
 907     default:
 908         val = s->opreg[addr >> 2];
 909     }
 910
 911     trace_usb_ehci_opreg_read(addr + s->opregbase, addr2str(addr), val);
 912     return val;
 913 }
 914
 915 static uint64_t ehci_port_read(void *ptr, hwaddr addr,
 916                                unsigned size)
 917 {
 918     EHCIState *s = ptr;
 919     uint32_t val;
 920
 921     val = s->portsc[addr >> 2];
 922     trace_usb_ehci_portsc_read(addr + s->portscbase, addr >> 2, val);
 923     return val;
 924 }
 925
 926 static void handle_port_owner_write(EHCIState *s, int port, uint32_t owner)
 927 {
 928     USBDevice *dev = s->ports[port].dev;
 929     uint32_t *portsc = &s->portsc[port];
 930     uint32_t orig;
 931
 932     if (s->companion_ports[port] == NULL)
 933         return;
 934
 935     owner = owner & PORTSC_POWNER;
 936     orig  = *portsc & PORTSC_POWNER;
 937
 938     if (!(owner ^ orig)) {
 939         return;
 940     }
 941
 942     if (dev && dev->attached) {
 943         usb_detach(&s->ports[port]);
 944     }
 945
 946     *portsc &= ~PORTSC_POWNER;
 947     *portsc |= owner;
 948
 949     if (dev && dev->attached) {
 950         usb_attach(&s->ports[port]);
 951     }
 952 }
 953
 954 static void ehci_port_write(void *ptr, hwaddr addr,
 955                             uint64_t val, unsigned size)
 956 {
 957     EHCIState *s = ptr;
 958     int port = addr >> 2;
 959     uint32_t *portsc = &s->portsc[port];
 960     uint32_t old = *portsc;
 961     USBDevice *dev = s->ports[port].dev;
 962
 963     trace_usb_ehci_portsc_write(addr + s->portscbase, addr >> 2, val);
 964
 965     /* Clear rwc bits */
 966     *portsc &= ~(val & PORTSC_RWC_MASK);
 967     /* The guest may clear, but not set the PED bit */
 968     *portsc &= val | ~PORTSC_PED;
 969     /* POWNER is masked out by RO_MASK as it is RO when we've no companion */
 970     handle_port_owner_write(s, port, val);
 971     /* And finally apply RO_MASK */
 972     val &= PORTSC_RO_MASK;
 973
 974     if ((val & PORTSC_PRESET) && !(*portsc & PORTSC_PRESET)) {
 975         trace_usb_ehci_port_reset(port, 1);
 976     }
 977
 978     if (!(val & PORTSC_PRESET) &&(*portsc & PORTSC_PRESET)) {
 979         trace_usb_ehci_port_reset(port, 0);
 980         if (dev && dev->attached) {
 981             usb_port_reset(&s->ports[port]);
 982             *portsc &= ~PORTSC_CSC;
 983         }
 984
 985         /*
 986          *  Table 2.16 Set the enable bit(and enable bit change) to indicate
 987          *  to SW that this port has a high speed device attached
 988          */
 989         if (dev && dev->attached && (dev->speedmask & USB_SPEED_MASK_HIGH)) {
 990             val |= PORTSC_PED;
 991         }
 992     }
 993
 994     if ((val & PORTSC_SUSPEND) && !(*portsc & PORTSC_SUSPEND)) {
 995         trace_usb_ehci_port_suspend(port);
 996     }
 997     if (!(val & PORTSC_FPRES) && (*portsc & PORTSC_FPRES)) {
 998         trace_usb_ehci_port_resume(port);
 999         val &= ~PORTSC_SUSPEND;
1000     }
1001
1002     *portsc &= ~PORTSC_RO_MASK;
1003     *portsc |= val;
1004     trace_usb_ehci_portsc_change(addr + s->portscbase, addr >> 2, *portsc, old);
1005 }
1006
1007 static void ehci_opreg_write(void *ptr, hwaddr addr,
1008                              uint64_t val, unsigned size)
1009 {
1010     EHCIState *s = ptr;
1011     uint32_t *mmio = s->opreg + (addr >> 2);
1012     uint32_t old = *mmio;
1013     int i;
1014
1015     trace_usb_ehci_opreg_write(addr + s->opregbase, addr2str(addr), val);
1016
1017     switch (addr) {
1018     case USBCMD:
1019         if (val & USBCMD_HCRESET) {
1020             ehci_reset(s);
1021             val = s->usbcmd;
1022             break;
1023         }
1024
1025         /* not supporting dynamic frame list size at the moment */
1026         if ((val & USBCMD_FLS) && !(s->usbcmd & USBCMD_FLS)) {
1027             fprintf(stderr, "attempt to set frame list size -- value %d\n",
1028                     (int)val & USBCMD_FLS);
1029             val &= ~USBCMD_FLS;
1030         }
1031
1032         if (val & USBCMD_IAAD) {
1033             /*
1034              * Process IAAD immediately, otherwise the Linux IAAD watchdog may
1035              * trigger and re-use a qh without us seeing the unlink.
1036              */
1037             s->async_stepdown = 0;
1038             qemu_bh_schedule(s->async_bh);
1039             trace_usb_ehci_doorbell_ring();
1040         }
1041
1042         if (((USBCMD_RUNSTOP | USBCMD_PSE | USBCMD_ASE) & val) !=
1043             ((USBCMD_RUNSTOP | USBCMD_PSE | USBCMD_ASE) & s->usbcmd)) {
1044             if (s->pstate == EST_INACTIVE) {
1045                 SET_LAST_RUN_CLOCK(s);
1046             }
1047             s->usbcmd = val; /* Set usbcmd for ehci_update_halt() */
1048             ehci_update_halt(s);
1049             s->async_stepdown = 0;
1050             qemu_bh_schedule(s->async_bh);
1051         }
1052         break;
1053
1054     case USBSTS:
1055         val &= USBSTS_RO_MASK;              // bits 6 through 31 are RO
1056         ehci_clear_usbsts(s, val);          // bits 0 through 5 are R/WC
1057         val = s->usbsts;
1058         ehci_update_irq(s);
1059         break;
1060
1061     case USBINTR:
1062         val &= USBINTR_MASK;
1063         if (ehci_enabled(s) && (USBSTS_FLR & val)) {
1064             qemu_bh_schedule(s->async_bh);
1065         }
1066         break;
1067
1068     case FRINDEX:
1069         val &= 0x00003fff; /* frindex is 14bits */
1070         s->usbsts_frindex = val;
1071         break;
1072
1073     case CONFIGFLAG:
1074         val &= 0x1;
1075         if (val) {
1076             for(i = 0; i < NB_PORTS; i++)
1077                 handle_port_owner_write(s, i, 0);
1078         }
1079         break;
1080
1081     case PERIODICLISTBASE:
1082         if (ehci_periodic_enabled(s)) {
1083             fprintf(stderr,
1084               "ehci: PERIODIC list base register set while periodic schedule\n"
1085               "      is enabled and HC is enabled\n");
1086         }
1087         break;
1088
1089     case ASYNCLISTADDR:
1090         if (ehci_async_enabled(s)) {
1091             fprintf(stderr,
1092               "ehci: ASYNC list address register set while async schedule\n"
1093               "      is enabled and HC is enabled\n");
1094         }
1095         break;
1096     }
1097
1098     *mmio = val;
1099     trace_usb_ehci_opreg_change(addr + s->opregbase, addr2str(addr),
1100                                 *mmio, old);
1101 }
1102
1103 /*
1104  *  Write the qh back to guest physical memory.  This step isn't
1105  *  in the EHCI spec but we need to do it since we don't share
1106  *  physical memory with our guest VM.
1107  *
1108  *  The first three dwords are read-only for the EHCI, so skip them
1109  *  when writing back the qh.
1110  */
1111 static void ehci_flush_qh(EHCIQueue *q)
1112 {
1113     uint32_t *qh = (uint32_t *) &q->qh;
1114     uint32_t dwords = sizeof(EHCIqh) >> 2;
1115     uint32_t addr = NLPTR_GET(q->qhaddr);
1116
1117     put_dwords(q->ehci, addr + 3 * sizeof(uint32_t), qh + 3, dwords - 3);
1118 }
1119
1120 // 4.10.2
1121
1122 static int ehci_qh_do_overlay(EHCIQueue *q)
1123 {
1124     EHCIPacket *p = QTAILQ_FIRST(&q->packets);
1125     int i;
1126     int dtoggle;
1127     int ping;
1128     int eps;
1129     int reload;
1130
1131     assert(p != NULL);
1132     assert(p->qtdaddr == q->qtdaddr);
1133
1134     // remember values in fields to preserve in qh after overlay
1135
1136     dtoggle = q->qh.token & QTD_TOKEN_DTOGGLE;
1137     ping    = q->qh.token & QTD_TOKEN_PING;
1138
1139     q->qh.current_qtd = p->qtdaddr;
1140     q->qh.next_qtd    = p->qtd.next;
1141     q->qh.altnext_qtd = p->qtd.altnext;
1142     q->qh.token       = p->qtd.token;
1143
1144
1145     eps = get_field(q->qh.epchar, QH_EPCHAR_EPS);
1146     if (eps == EHCI_QH_EPS_HIGH) {
1147         q->qh.token &= ~QTD_TOKEN_PING;
1148         q->qh.token |= ping;
1149     }
1150
1151     reload = get_field(q->qh.epchar, QH_EPCHAR_RL);
1152     set_field(&q->qh.altnext_qtd, reload, QH_ALTNEXT_NAKCNT);
1153
1154     for (i = 0; i < 5; i++) {
1155         q->qh.bufptr[i] = p->qtd.bufptr[i];
1156     }
1157
1158     if (!(q->qh.epchar & QH_EPCHAR_DTC)) {
1159         // preserve QH DT bit
1160         q->qh.token &= ~QTD_TOKEN_DTOGGLE;
1161         q->qh.token |= dtoggle;
1162     }
1163
1164     q->qh.bufptr[1] &= ~BUFPTR_CPROGMASK_MASK;
1165     q->qh.bufptr[2] &= ~BUFPTR_FRAMETAG_MASK;
1166
1167     ehci_flush_qh(q);
1168
1169     return 0;
1170 }
1171
1172 static int ehci_init_transfer(EHCIPacket *p)
1173 {
1174     uint32_t cpage, offset, bytes, plen;
1175     dma_addr_t page;
1176
1177     cpage  = get_field(p->qtd.token, QTD_TOKEN_CPAGE);
1178     bytes  = get_field(p->qtd.token, QTD_TOKEN_TBYTES);
1179     offset = p->qtd.bufptr[0] & ~QTD_BUFPTR_MASK;
1180     qemu_sglist_init(&p->sgl, p->queue->ehci->device, 5, p->queue->ehci->as);
1181
1182     while (bytes > 0) {
1183         if (cpage > 4) {
1184             fprintf(stderr, "cpage out of range (%d)\n", cpage);
1185             return -1;
1186         }
1187
1188         page  = p->qtd.bufptr[cpage] & QTD_BUFPTR_MASK;
1189         page += offset;
1190         plen  = bytes;
1191         if (plen > 4096 - offset) {
1192             plen = 4096 - offset;
1193             offset = 0;
1194             cpage++;
1195         }
1196
1197         qemu_sglist_add(&p->sgl, page, plen);
1198         bytes -= plen;
1199     }
1200     return 0;
1201 }
1202
1203 static void ehci_finish_transfer(EHCIQueue *q, int len)
1204 {
1205     uint32_t cpage, offset;
1206
1207     if (len > 0) {
1208         /* update cpage & offset */
1209         cpage  = get_field(q->qh.token, QTD_TOKEN_CPAGE);
1210         offset = q->qh.bufptr[0] & ~QTD_BUFPTR_MASK;
1211
1212         offset += len;
1213         cpage  += offset >> QTD_BUFPTR_SH;
1214         offset &= ~QTD_BUFPTR_MASK;
1215
1216         set_field(&q->qh.token, cpage, QTD_TOKEN_CPAGE);
1217         q->qh.bufptr[0] &= QTD_BUFPTR_MASK;
1218         q->qh.bufptr[0] |= offset;
1219     }
1220 }
1221
1222 static void ehci_async_complete_packet(USBPort *port, USBPacket *packet)
1223 {
1224     EHCIPacket *p;
1225     EHCIState *s = port->opaque;
1226     uint32_t portsc = s->portsc[port->index];
1227
1228     if (portsc & PORTSC_POWNER) {
1229         USBPort *companion = s->companion_ports[port->index];
1230         companion->ops->complete(companion, packet);
1231         return;
1232     }
1233
1234     p = container_of(packet, EHCIPacket, packet);
1235     assert(p->async == EHCI_ASYNC_INFLIGHT);
1236
1237     if (packet->status == USB_RET_REMOVE_FROM_QUEUE) {
1238         trace_usb_ehci_packet_action(p->queue, p, "remove");
1239         ehci_free_packet(p);
1240         return;
1241     }
1242
1243     trace_usb_ehci_packet_action(p->queue, p, "wakeup");
1244     p->async = EHCI_ASYNC_FINISHED;
1245
1246     if (!p->queue->async) {
1247         s->periodic_sched_active = PERIODIC_ACTIVE;
1248     }
1249     qemu_bh_schedule(s->async_bh);
1250 }
1251
1252 static void ehci_execute_complete(EHCIQueue *q)
1253 {
1254     EHCIPacket *p = QTAILQ_FIRST(&q->packets);
1255     uint32_t tbytes;
1256
1257     assert(p != NULL);
1258     assert(p->qtdaddr == q->qtdaddr);
1259     assert(p->async == EHCI_ASYNC_INITIALIZED ||
1260            p->async == EHCI_ASYNC_FINISHED);
1261
1262     DPRINTF("execute_complete: qhaddr 0x%x, next 0x%x, qtdaddr 0x%x, "
1263             "status %d, actual_length %d\n",
1264             q->qhaddr, q->qh.next, q->qtdaddr,
1265             p->packet.status, p->packet.actual_length);
1266
1267     switch (p->packet.status) {
1268     case USB_RET_SUCCESS:
1269         break;
1270     case USB_RET_IOERROR:
1271     case USB_RET_NODEV:
1272         q->qh.token |= (QTD_TOKEN_HALT | QTD_TOKEN_XACTERR);
1273         set_field(&q->qh.token, 0, QTD_TOKEN_CERR);
1274         ehci_raise_irq(q->ehci, USBSTS_ERRINT);
1275         break;
1276     case USB_RET_STALL:
1277         q->qh.token |= QTD_TOKEN_HALT;
1278         ehci_raise_irq(q->ehci, USBSTS_ERRINT);
1279         break;
1280     case USB_RET_NAK:
1281         set_field(&q->qh.altnext_qtd, 0, QH_ALTNEXT_NAKCNT);
1282         return; /* We're not done yet with this transaction */
1283     case USB_RET_BABBLE:
1284         q->qh.token |= (QTD_TOKEN_HALT | QTD_TOKEN_BABBLE);
1285         ehci_raise_irq(q->ehci, USBSTS_ERRINT);
1286         break;
1287     default:
1288         /* should not be triggerable */
1289         fprintf(stderr, "USB invalid response %d\n", p->packet.status);
1290         g_assert_not_reached();
1291         break;
1292     }
1293
1294     /* TODO check 4.12 for splits */
1295     tbytes = get_field(q->qh.token, QTD_TOKEN_TBYTES);
1296     if (tbytes && p->pid == USB_TOKEN_IN) {
1297         tbytes -= p->packet.actual_length;
1298         if (tbytes) {
1299             /* 4.15.1.2 must raise int on a short input packet */
1300             ehci_raise_irq(q->ehci, USBSTS_INT);
1301             if (q->async) {
1302                 q->ehci->int_req_by_async = true;
1303             }
1304         }
1305     } else {
1306         tbytes = 0;
1307     }
1308     DPRINTF("updating tbytes to %d\n", tbytes);
1309     set_field(&q->qh.token, tbytes, QTD_TOKEN_TBYTES);
1310
1311     ehci_finish_transfer(q, p->packet.actual_length);
1312     usb_packet_unmap(&p->packet, &p->sgl);
1313     qemu_sglist_destroy(&p->sgl);
1314     p->async = EHCI_ASYNC_NONE;
1315
1316     q->qh.token ^= QTD_TOKEN_DTOGGLE;
1317     q->qh.token &= ~QTD_TOKEN_ACTIVE;
1318
1319     if (q->qh.token & QTD_TOKEN_IOC) {
1320         ehci_raise_irq(q->ehci, USBSTS_INT);
1321         if (q->async) {
1322             q->ehci->int_req_by_async = true;
1323         }
1324     }
1325 }
1326
1327 /* 4.10.3 returns "again" */
1328 static int ehci_execute(EHCIPacket *p, const char *action)
1329 {
1330     USBEndpoint *ep;
1331     int endp;
1332     bool spd;
1333
1334     assert(p->async == EHCI_ASYNC_NONE ||
1335            p->async == EHCI_ASYNC_INITIALIZED);
1336
1337     if (!(p->qtd.token & QTD_TOKEN_ACTIVE)) {
1338         fprintf(stderr, "Attempting to execute inactive qtd\n");
1339         return -1;
1340     }
1341
1342     if (get_field(p->qtd.token, QTD_TOKEN_TBYTES) > BUFF_SIZE) {
1343         ehci_trace_guest_bug(p->queue->ehci,
1344                              "guest requested more bytes than allowed");
1345         return -1;
1346     }
1347
1348     if (!ehci_verify_pid(p->queue, &p->qtd)) {
1349         ehci_queue_stopped(p->queue); /* Mark the ep in the prev dir stopped */
1350     }
1351     p->pid = ehci_get_pid(&p->qtd);
1352     p->queue->last_pid = p->pid;
1353     endp = get_field(p->queue->qh.epchar, QH_EPCHAR_EP);
1354     ep = usb_ep_get(p->queue->dev, p->pid, endp);
1355
1356     if (p->async == EHCI_ASYNC_NONE) {
1357         if (ehci_init_transfer(p) != 0) {
1358             return -1;
1359         }
1360
1361         spd = (p->pid == USB_TOKEN_IN && NLPTR_TBIT(p->qtd.altnext) == 0);
1362         usb_packet_setup(&p->packet, p->pid, ep, 0, p->qtdaddr, spd,
1363                          (p->qtd.token & QTD_TOKEN_IOC) != 0);
1364         usb_packet_map(&p->packet, &p->sgl);
1365         p->async = EHCI_ASYNC_INITIALIZED;
1366     }
1367
1368     trace_usb_ehci_packet_action(p->queue, p, action);
1369     usb_handle_packet(p->queue->dev, &p->packet);
1370     DPRINTF("submit: qh 0x%x next 0x%x qtd 0x%x pid 0x%x len %zd endp 0x%x "
1371             "status %d actual_length %d\n", p->queue->qhaddr, p->qtd.next,
1372             p->qtdaddr, p->pid, p->packet.iov.size, endp, p->packet.status,
1373             p->packet.actual_length);
1374
1375     if (p->packet.actual_length > BUFF_SIZE) {
1376         fprintf(stderr, "ret from usb_handle_packet > BUFF_SIZE\n");
1377         return -1;
1378     }
1379
1380     return 1;
1381 }
1382
1383 /*  4.7.2
1384  */
1385
1386 static int ehci_process_itd(EHCIState *ehci,
1387                             EHCIitd *itd,
1388                             uint32_t addr)
1389 {
1390     USBDevice *dev;
1391     USBEndpoint *ep;
1392     uint32_t i, len, pid, dir, devaddr, endp, xfers = 0;
1393     uint32_t pg, off, ptr1, ptr2, max, mult;
1394
1395     ehci->periodic_sched_active = PERIODIC_ACTIVE;
1396
1397     dir =(itd->bufptr[1] & ITD_BUFPTR_DIRECTION);
1398     devaddr = get_field(itd->bufptr[0], ITD_BUFPTR_DEVADDR);
1399     endp = get_field(itd->bufptr[0], ITD_BUFPTR_EP);
1400     max = get_field(itd->bufptr[1], ITD_BUFPTR_MAXPKT);
1401     mult = get_field(itd->bufptr[2], ITD_BUFPTR_MULT);
1402
1403     for(i = 0; i < 8; i++) {
1404         if (itd->transact[i] & ITD_XACT_ACTIVE) {
1405             pg   = get_field(itd->transact[i], ITD_XACT_PGSEL);
1406             off  = itd->transact[i] & ITD_XACT_OFFSET_MASK;
1407             ptr1 = (itd->bufptr[pg] & ITD_BUFPTR_MASK);
1408             ptr2 = (itd->bufptr[pg+1] & ITD_BUFPTR_MASK);
1409             len  = get_field(itd->transact[i], ITD_XACT_LENGTH);
1410
1411             if (len > max * mult) {
1412                 len = max * mult;
1413             }
1414
1415             if (len > BUFF_SIZE) {
1416                 return -1;
1417             }
1418
1419             qemu_sglist_init(&ehci->isgl, ehci->device, 2, ehci->as);
1420             if (off + len > 4096) {
1421                 /* transfer crosses page border */
1422                 uint32_t len2 = off + len - 4096;
1423                 uint32_t len1 = len - len2;
1424                 qemu_sglist_add(&ehci->isgl, ptr1 + off, len1);
1425                 qemu_sglist_add(&ehci->isgl, ptr2, len2);
1426             } else {
1427                 qemu_sglist_add(&ehci->isgl, ptr1 + off, len);
1428             }
1429
1430             pid = dir ? USB_TOKEN_IN : USB_TOKEN_OUT;
1431
1432             dev = ehci_find_device(ehci, devaddr);
1433             ep = usb_ep_get(dev, pid, endp);
1434             if (ep && ep->type == USB_ENDPOINT_XFER_ISOC) {
1435                 usb_packet_setup(&ehci->ipacket, pid, ep, 0, addr, false,
1436                                  (itd->transact[i] & ITD_XACT_IOC) != 0);
1437                 usb_packet_map(&ehci->ipacket, &ehci->isgl);
1438                 usb_handle_packet(dev, &ehci->ipacket);
1439                 usb_packet_unmap(&ehci->ipacket, &ehci->isgl);
1440             } else {
1441                 DPRINTF("ISOCH: attempt to addess non-iso endpoint\n");
1442                 ehci->ipacket.status = USB_RET_NAK;
1443                 ehci->ipacket.actual_length = 0;
1444             }
1445             qemu_sglist_destroy(&ehci->isgl);
1446
1447             switch (ehci->ipacket.status) {
1448             case USB_RET_SUCCESS:
1449                 break;
1450             default:
1451                 fprintf(stderr, "Unexpected iso usb result: %d\n",
1452                         ehci->ipacket.status);
1453                 /* Fall through */
1454             case USB_RET_IOERROR:
1455             case USB_RET_NODEV:
1456                 /* 3.3.2: XACTERR is only allowed on IN transactions */
1457                 if (dir) {
1458                     itd->transact[i] |= ITD_XACT_XACTERR;
1459                     ehci_raise_irq(ehci, USBSTS_ERRINT);
1460                 }
1461                 break;
1462             case USB_RET_BABBLE:
1463                 itd->transact[i] |= ITD_XACT_BABBLE;
1464                 ehci_raise_irq(ehci, USBSTS_ERRINT);
1465                 break;
1466             case USB_RET_NAK:
1467                 /* no data for us, so do a zero-length transfer */
1468                 ehci->ipacket.actual_length = 0;
1469                 break;
1470             }
1471             if (!dir) {
1472                 set_field(&itd->transact[i], len - ehci->ipacket.actual_length,
1473                           ITD_XACT_LENGTH); /* OUT */
1474             } else {
1475                 set_field(&itd->transact[i], ehci->ipacket.actual_length,
1476                           ITD_XACT_LENGTH); /* IN */
1477             }
1478             if (itd->transact[i] & ITD_XACT_IOC) {
1479                 ehci_raise_irq(ehci, USBSTS_INT);
1480             }
1481             itd->transact[i] &= ~ITD_XACT_ACTIVE;
1482             xfers++;
1483         }
1484     }
1485     return xfers ? 0 : -1;
1486 }
1487
1488
1489 /*  This state is the entry point for asynchronous schedule
1490  *  processing.  Entry here consitutes a EHCI start event state (4.8.5)
1491  */
1492 static int ehci_state_waitlisthead(EHCIState *ehci,  int async)
1493 {
1494     EHCIqh qh;
1495     int i = 0;
1496     int again = 0;
1497     uint32_t entry = ehci->asynclistaddr;
1498
1499     /* set reclamation flag at start event (4.8.6) */
1500     if (async) {
1501         ehci_set_usbsts(ehci, USBSTS_REC);
1502     }
1503
1504     ehci_queues_rip_unused(ehci, async);
1505
1506     /*  Find the head of the list (4.9.1.1) */
1507     for(i = 0; i < MAX_QH; i++) {
1508         if (get_dwords(ehci, NLPTR_GET(entry), (uint32_t *) &qh,
1509                        sizeof(EHCIqh) >> 2) < 0) {
1510             return 0;
1511         }
1512         ehci_trace_qh(NULL, NLPTR_GET(entry), &qh);
1513
1514         if (qh.epchar & QH_EPCHAR_H) {
1515             if (async) {
1516                 entry |= (NLPTR_TYPE_QH << 1);
1517             }
1518
1519             ehci_set_fetch_addr(ehci, async, entry);
1520             ehci_set_state(ehci, async, EST_FETCHENTRY);
1521             again = 1;
1522             goto out;
1523         }
1524
1525         entry = qh.next;
1526         if (entry == ehci->asynclistaddr) {
1527             break;
1528         }
1529     }
1530
1531     /* no head found for list. */
1532
1533     ehci_set_state(ehci, async, EST_ACTIVE);
1534
1535 out:
1536     return again;
1537 }
1538
1539
1540 /*  This state is the entry point for periodic schedule processing as
1541  *  well as being a continuation state for async processing.
1542  */
1543 static int ehci_state_fetchentry(EHCIState *ehci, int async)
1544 {
1545     int again = 0;
1546     uint32_t entry = ehci_get_fetch_addr(ehci, async);
1547
1548     if (NLPTR_TBIT(entry)) {
1549         ehci_set_state(ehci, async, EST_ACTIVE);
1550         goto out;
1551     }
1552
1553     /* section 4.8, only QH in async schedule */
1554     if (async && (NLPTR_TYPE_GET(entry) != NLPTR_TYPE_QH)) {
1555         fprintf(stderr, "non queue head request in async schedule\n");
1556         return -1;
1557     }
1558
1559     switch (NLPTR_TYPE_GET(entry)) {
1560     case NLPTR_TYPE_QH:
1561         ehci_set_state(ehci, async, EST_FETCHQH);
1562         again = 1;
1563         break;
1564
1565     case NLPTR_TYPE_ITD:
1566         ehci_set_state(ehci, async, EST_FETCHITD);
1567         again = 1;
1568         break;
1569
1570     case NLPTR_TYPE_STITD:
1571         ehci_set_state(ehci, async, EST_FETCHSITD);
1572         again = 1;
1573         break;
1574
1575     default:
1576         /* TODO: handle FSTN type */
1577         fprintf(stderr, "FETCHENTRY: entry at %X is of type %d "
1578                 "which is not supported yet\n", entry, NLPTR_TYPE_GET(entry));
1579         return -1;
1580     }
1581
1582 out:
1583     return again;
1584 }
1585
1586 static EHCIQueue *ehci_state_fetchqh(EHCIState *ehci, int async)
1587 {
1588     uint32_t entry;
1589     EHCIQueue *q;
1590     EHCIqh qh;
1591
1592     entry = ehci_get_fetch_addr(ehci, async);
1593     q = ehci_find_queue_by_qh(ehci, entry, async);
1594     if (q == NULL) {
1595         q = ehci_alloc_queue(ehci, entry, async);
1596     }
1597
1598     q->seen++;
1599     if (q->seen > 1) {
1600         /* we are going in circles -- stop processing */
1601         ehci_set_state(ehci, async, EST_ACTIVE);
1602         q = NULL;
1603         goto out;
1604     }
1605
1606     if (get_dwords(ehci, NLPTR_GET(q->qhaddr),
1607                    (uint32_t *) &qh, sizeof(EHCIqh) >> 2) < 0) {
1608         q = NULL;
1609         goto out;
1610     }
1611     ehci_trace_qh(q, NLPTR_GET(q->qhaddr), &qh);
1612
1613     /*
1614      * The overlay area of the qh should never be changed by the guest,
1615      * except when idle, in which case the reset is a nop.
1616      */
1617     if (!ehci_verify_qh(q, &qh)) {
1618         if (ehci_reset_queue(q) > 0) {
1619             ehci_trace_guest_bug(ehci, "guest updated active QH");
1620         }
1621     }
1622     q->qh = qh;
1623
1624     q->transact_ctr = get_field(q->qh.epcap, QH_EPCAP_MULT);
1625     if (q->transact_ctr == 0) { /* Guest bug in some versions of windows */
1626         q->transact_ctr = 4;
1627     }
1628
1629     if (q->dev == NULL) {
1630         q->dev = ehci_find_device(q->ehci,
1631                                   get_field(q->qh.epchar, QH_EPCHAR_DEVADDR));
1632     }
1633
1634     if (async && (q->qh.epchar & QH_EPCHAR_H)) {
1635
1636         /*  EHCI spec version 1.0 Section 4.8.3 & 4.10.1 */
1637         if (ehci->usbsts & USBSTS_REC) {
1638             ehci_clear_usbsts(ehci, USBSTS_REC);
1639         } else {
1640             DPRINTF("FETCHQH:  QH 0x%08x. H-bit set, reclamation status reset"
1641                        " - done processing\n", q->qhaddr);
1642             ehci_set_state(ehci, async, EST_ACTIVE);
1643             q = NULL;
1644             goto out;
1645         }
1646     }
1647
1648 #if EHCI_DEBUG
1649     if (q->qhaddr != q->qh.next) {
1650     DPRINTF("FETCHQH:  QH 0x%08x (h %x halt %x active %x) next 0x%08x\n",
1651                q->qhaddr,
1652                q->qh.epchar & QH_EPCHAR_H,
1653                q->qh.token & QTD_TOKEN_HALT,
1654                q->qh.token & QTD_TOKEN_ACTIVE,
1655                q->qh.next);
1656     }
1657 #endif
1658
1659     if (q->qh.token & QTD_TOKEN_HALT) {
1660         ehci_set_state(ehci, async, EST_HORIZONTALQH);
1661
1662     } else if ((q->qh.token & QTD_TOKEN_ACTIVE) &&
1663                (NLPTR_TBIT(q->qh.current_qtd) == 0)) {
1664         q->qtdaddr = q->qh.current_qtd;
1665         ehci_set_state(ehci, async, EST_FETCHQTD);
1666
1667     } else {
1668         /*  EHCI spec version 1.0 Section 4.10.2 */
1669         ehci_set_state(ehci, async, EST_ADVANCEQUEUE);
1670     }
1671
1672 out:
1673     return q;
1674 }
1675
1676 static int ehci_state_fetchitd(EHCIState *ehci, int async)
1677 {
1678     uint32_t entry;
1679     EHCIitd itd;
1680
1681     assert(!async);
1682     entry = ehci_get_fetch_addr(ehci, async);
1683
1684     if (get_dwords(ehci, NLPTR_GET(entry), (uint32_t *) &itd,
1685                    sizeof(EHCIitd) >> 2) < 0) {
1686         return -1;
1687     }
1688     ehci_trace_itd(ehci, entry, &itd);
1689
1690     if (ehci_process_itd(ehci, &itd, entry) != 0) {
1691         return -1;
1692     }
1693
1694     put_dwords(ehci, NLPTR_GET(entry), (uint32_t *) &itd,
1695                sizeof(EHCIitd) >> 2);
1696     ehci_set_fetch_addr(ehci, async, itd.next);
1697     ehci_set_state(ehci, async, EST_FETCHENTRY);
1698
1699     return 1;
1700 }
1701
1702 static int ehci_state_fetchsitd(EHCIState *ehci, int async)
1703 {
1704     uint32_t entry;
1705     EHCIsitd sitd;
1706
1707     assert(!async);
1708     entry = ehci_get_fetch_addr(ehci, async);
1709
1710     if (get_dwords(ehci, NLPTR_GET(entry), (uint32_t *)&sitd,
1711                    sizeof(EHCIsitd) >> 2) < 0) {
1712         return 0;
1713     }
1714     ehci_trace_sitd(ehci, entry, &sitd);
1715
1716     if (!(sitd.results & SITD_RESULTS_ACTIVE)) {
1717         /* siTD is not active, nothing to do */;
1718     } else {
1719         /* TODO: split transfers are not implemented */
1720         fprintf(stderr, "WARNING: Skipping active siTD\n");
1721     }
1722
1723     ehci_set_fetch_addr(ehci, async, sitd.next);
1724     ehci_set_state(ehci, async, EST_FETCHENTRY);
1725     return 1;
1726 }
1727
1728 /* Section 4.10.2 - paragraph 3 */
1729 static int ehci_state_advqueue(EHCIQueue *q)
1730 {
1731 #if 0
1732     /* TO-DO: 4.10.2 - paragraph 2
1733      * if I-bit is set to 1 and QH is not active
1734      * go to horizontal QH
1735      */
1736     if (I-bit set) {
1737         ehci_set_state(ehci, async, EST_HORIZONTALQH);
1738         goto out;
1739     }
1740 #endif
1741
1742     /*
1743      * want data and alt-next qTD is valid
1744      */
1745     if (((q->qh.token & QTD_TOKEN_TBYTES_MASK) != 0) &&
1746         (NLPTR_TBIT(q->qh.altnext_qtd) == 0)) {
1747         q->qtdaddr = q->qh.altnext_qtd;
1748         ehci_set_state(q->ehci, q->async, EST_FETCHQTD);
1749
1750     /*
1751      *  next qTD is valid
1752      */
1753     } else if (NLPTR_TBIT(q->qh.next_qtd) == 0) {
1754         q->qtdaddr = q->qh.next_qtd;
1755         ehci_set_state(q->ehci, q->async, EST_FETCHQTD);
1756
1757     /*
1758      *  no valid qTD, try next QH
1759      */
1760     } else {
1761         ehci_set_state(q->ehci, q->async, EST_HORIZONTALQH);
1762     }
1763
1764     return 1;
1765 }
1766
1767 /* Section 4.10.2 - paragraph 4 */
1768 static int ehci_state_fetchqtd(EHCIQueue *q)
1769 {
1770     EHCIqtd qtd;
1771     EHCIPacket *p;
1772     int again = 1;
1773
1774     if (get_dwords(q->ehci, NLPTR_GET(q->qtdaddr), (uint32_t *) &qtd,
1775                    sizeof(EHCIqtd) >> 2) < 0) {
1776         return 0;
1777     }
1778     ehci_trace_qtd(q, NLPTR_GET(q->qtdaddr), &qtd);
1779
1780     p = QTAILQ_FIRST(&q->packets);
1781     if (p != NULL) {
1782         if (!ehci_verify_qtd(p, &qtd)) {
1783             ehci_cancel_queue(q);
1784             if (qtd.token & QTD_TOKEN_ACTIVE) {
1785                 ehci_trace_guest_bug(q->ehci, "guest updated active qTD");
1786             }
1787             p = NULL;
1788         } else {
1789             p->qtd = qtd;
1790             ehci_qh_do_overlay(q);
1791         }
1792     }
1793
1794     if (!(qtd.token & QTD_TOKEN_ACTIVE)) {
1795         ehci_set_state(q->ehci, q->async, EST_HORIZONTALQH);
1796     } else if (p != NULL) {
1797         switch (p->async) {
1798         case EHCI_ASYNC_NONE:
1799         case EHCI_ASYNC_INITIALIZED:
1800             /* Not yet executed (MULT), or previously nacked (int) packet */
1801             ehci_set_state(q->ehci, q->async, EST_EXECUTE);
1802             break;
1803         case EHCI_ASYNC_INFLIGHT:
1804             /* Check if the guest has added new tds to the queue */
1805             again = ehci_fill_queue(QTAILQ_LAST(&q->packets, pkts_head));
1806             /* Unfinished async handled packet, go horizontal */
1807             ehci_set_state(q->ehci, q->async, EST_HORIZONTALQH);
1808             break;
1809         case EHCI_ASYNC_FINISHED:
1810             /* Complete executing of the packet */
1811             ehci_set_state(q->ehci, q->async, EST_EXECUTING);
1812             break;
1813         }
1814     } else {
1815         p = ehci_alloc_packet(q);
1816         p->qtdaddr = q->qtdaddr;
1817         p->qtd = qtd;
1818         ehci_set_state(q->ehci, q->async, EST_EXECUTE);
1819     }
1820
1821     return again;
1822 }
1823
1824 static int ehci_state_horizqh(EHCIQueue *q)
1825 {
1826     int again = 0;
1827
1828     if (ehci_get_fetch_addr(q->ehci, q->async) != q->qh.next) {
1829         ehci_set_fetch_addr(q->ehci, q->async, q->qh.next);
1830         ehci_set_state(q->ehci, q->async, EST_FETCHENTRY);
1831         again = 1;
1832     } else {
1833         ehci_set_state(q->ehci, q->async, EST_ACTIVE);
1834     }
1835
1836     return again;
1837 }
1838
1839 /* Returns "again" */
1840 static int ehci_fill_queue(EHCIPacket *p)
1841 {
1842     USBEndpoint *ep = p->packet.ep;
1843     EHCIQueue *q = p->queue;
1844     EHCIqtd qtd = p->qtd;
1845     uint32_t qtdaddr;
1846
1847     for (;;) {
1848         if (NLPTR_TBIT(qtd.next) != 0) {
1849             break;
1850         }
1851         qtdaddr = qtd.next;
1852         /*
1853          * Detect circular td lists, Windows creates these, counting on the
1854          * active bit going low after execution to make the queue stop.
1855          */
1856         QTAILQ_FOREACH(p, &q->packets, next) {
1857             if (p->qtdaddr == qtdaddr) {
1858                 goto leave;
1859             }
1860         }
1861         if (get_dwords(q->ehci, NLPTR_GET(qtdaddr),
1862                        (uint32_t *) &qtd, sizeof(EHCIqtd) >> 2) < 0) {
1863             return -1;
1864         }
1865         ehci_trace_qtd(q, NLPTR_GET(qtdaddr), &qtd);
1866         if (!(qtd.token & QTD_TOKEN_ACTIVE)) {
1867             break;
1868         }
1869         if (!ehci_verify_pid(q, &qtd)) {
1870             ehci_trace_guest_bug(q->ehci, "guest queued token with wrong pid");
1871             break;
1872         }
1873         p = ehci_alloc_packet(q);
1874         p->qtdaddr = qtdaddr;
1875         p->qtd = qtd;
1876         if (ehci_execute(p, "queue") == -1) {
1877             return -1;
1878         }
1879         assert(p->packet.status == USB_RET_ASYNC);
1880         p->async = EHCI_ASYNC_INFLIGHT;
1881     }
1882 leave:
1883     usb_device_flush_ep_queue(ep->dev, ep);
1884     return 1;
1885 }
1886
1887 static int ehci_state_execute(EHCIQueue *q)
1888 {
1889     EHCIPacket *p = QTAILQ_FIRST(&q->packets);
1890     int again = 0;
1891
1892     assert(p != NULL);
1893     assert(p->qtdaddr == q->qtdaddr);
1894
1895     if (ehci_qh_do_overlay(q) != 0) {
1896         return -1;
1897     }
1898
1899     // TODO verify enough time remains in the uframe as in 4.4.1.1
1900     // TODO write back ptr to async list when done or out of time
1901
1902     /* 4.10.3, bottom of page 82, go horizontal on transaction counter == 0 */
1903     if (!q->async && q->transact_ctr == 0) {
1904         ehci_set_state(q->ehci, q->async, EST_HORIZONTALQH);
1905         again = 1;
1906         goto out;
1907     }
1908
1909     if (q->async) {
1910         ehci_set_usbsts(q->ehci, USBSTS_REC);
1911     }
1912
1913     again = ehci_execute(p, "process");
1914     if (again == -1) {
1915         goto out;
1916     }
1917     if (p->packet.status == USB_RET_ASYNC) {
1918         ehci_flush_qh(q);
1919         trace_usb_ehci_packet_action(p->queue, p, "async");
1920         p->async = EHCI_ASYNC_INFLIGHT;
1921         ehci_set_state(q->ehci, q->async, EST_HORIZONTALQH);
1922         if (q->async) {
1923             again = ehci_fill_queue(p);
1924         } else {
1925             again = 1;
1926         }
1927         goto out;
1928     }
1929
1930     ehci_set_state(q->ehci, q->async, EST_EXECUTING);
1931     again = 1;
1932
1933 out:
1934     return again;
1935 }
1936
1937 static int ehci_state_executing(EHCIQueue *q)
1938 {
1939     EHCIPacket *p = QTAILQ_FIRST(&q->packets);
1940
1941     assert(p != NULL);
1942     assert(p->qtdaddr == q->qtdaddr);
1943
1944     ehci_execute_complete(q);
1945
1946     /* 4.10.3 */
1947     if (!q->async && q->transact_ctr > 0) {
1948         q->transact_ctr--;
1949     }
1950
1951     /* 4.10.5 */
1952     if (p->packet.status == USB_RET_NAK) {
1953         ehci_set_state(q->ehci, q->async, EST_HORIZONTALQH);
1954     } else {
1955         ehci_set_state(q->ehci, q->async, EST_WRITEBACK);
1956     }
1957
1958     ehci_flush_qh(q);
1959     return 1;
1960 }
1961
1962
1963 static int ehci_state_writeback(EHCIQueue *q)
1964 {
1965     EHCIPacket *p = QTAILQ_FIRST(&q->packets);
1966     uint32_t *qtd, addr;
1967     int again = 0;
1968
1969     /*  Write back the QTD from the QH area */
1970     assert(p != NULL);
1971     assert(p->qtdaddr == q->qtdaddr);
1972
1973     ehci_trace_qtd(q, NLPTR_GET(p->qtdaddr), (EHCIqtd *) &q->qh.next_qtd);
1974     qtd = (uint32_t *) &q->qh.next_qtd;
1975     addr = NLPTR_GET(p->qtdaddr);
1976     put_dwords(q->ehci, addr + 2 * sizeof(uint32_t), qtd + 2, 2);
1977     ehci_free_packet(p);
1978
1979     /*
1980      * EHCI specs say go horizontal here.
1981      *
1982      * We can also advance the queue here for performance reasons.  We
1983      * need to take care to only take that shortcut in case we've
1984      * processed the qtd just written back without errors, i.e. halt
1985      * bit is clear.
1986      */
1987     if (q->qh.token & QTD_TOKEN_HALT) {
1988         ehci_set_state(q->ehci, q->async, EST_HORIZONTALQH);
1989         again = 1;
1990     } else {
1991         ehci_set_state(q->ehci, q->async, EST_ADVANCEQUEUE);
1992         again = 1;
1993     }
1994     return again;
1995 }
1996
1997 /*
1998  * This is the state machine that is common to both async and periodic
1999  */
2000
2001 static void ehci_advance_state(EHCIState *ehci, int async)
2002 {
2003     EHCIQueue *q = NULL;
2004     int again;
2005
2006     do {
2007         switch(ehci_get_state(ehci, async)) {
2008         case EST_WAITLISTHEAD:
2009             again = ehci_state_waitlisthead(ehci, async);
2010             break;
2011
2012         case EST_FETCHENTRY:
2013             again = ehci_state_fetchentry(ehci, async);
2014             break;
2015
2016         case EST_FETCHQH:
2017             q = ehci_state_fetchqh(ehci, async);
2018             if (q != NULL) {
2019                 assert(q->async == async);
2020                 again = 1;
2021             } else {
2022                 again = 0;
2023             }
2024             break;
2025
2026         case EST_FETCHITD:
2027             again = ehci_state_fetchitd(ehci, async);
2028             break;
2029
2030         case EST_FETCHSITD:
2031             again = ehci_state_fetchsitd(ehci, async);
2032             break;
2033
2034         case EST_ADVANCEQUEUE:
2035             assert(q != NULL);
2036             again = ehci_state_advqueue(q);
2037             break;
2038
2039         case EST_FETCHQTD:
2040             assert(q != NULL);
2041             again = ehci_state_fetchqtd(q);
2042             break;
2043
2044         case EST_HORIZONTALQH:
2045             assert(q != NULL);
2046             again = ehci_state_horizqh(q);
2047             break;
2048
2049         case EST_EXECUTE:
2050             assert(q != NULL);
2051             again = ehci_state_execute(q);
2052             if (async) {
2053                 ehci->async_stepdown = 0;
2054             }
2055             break;
2056
2057         case EST_EXECUTING:
2058             assert(q != NULL);
2059             if (async) {
2060                 ehci->async_stepdown = 0;
2061             }
2062             again = ehci_state_executing(q);
2063             break;
2064
2065         case EST_WRITEBACK:
2066             assert(q != NULL);
2067             again = ehci_state_writeback(q);
2068             if (!async) {
2069                 ehci->periodic_sched_active = PERIODIC_ACTIVE;
2070             }
2071             break;
2072
2073         default:
2074             fprintf(stderr, "Bad state!\n");
2075             again = -1;
2076             g_assert_not_reached();
2077             break;
2078         }
2079
2080         if (again < 0) {
2081             fprintf(stderr, "processing error - resetting ehci HC\n");
2082             ehci_reset(ehci);
2083             again = 0;
2084         }
2085     }
2086     while (again);
2087 }
2088
2089 static void ehci_advance_async_state(EHCIState *ehci)
2090 {
2091     const int async = 1;
2092
2093     switch(ehci_get_state(ehci, async)) {
2094     case EST_INACTIVE:
2095         if (!ehci_async_enabled(ehci)) {
2096             break;
2097         }
2098         ehci_set_state(ehci, async, EST_ACTIVE);
2099         // No break, fall through to ACTIVE
2100
2101     case EST_ACTIVE:
2102         if (!ehci_async_enabled(ehci)) {
2103             ehci_queues_rip_all(ehci, async);
2104             ehci_set_state(ehci, async, EST_INACTIVE);
2105             break;
2106         }
2107
2108         /* make sure guest has acknowledged the doorbell interrupt */
2109         /* TO-DO: is this really needed? */
2110         if (ehci->usbsts & USBSTS_IAA) {
2111             DPRINTF("IAA status bit still set.\n");
2112             break;
2113         }
2114
2115         /* check that address register has been set */
2116         if (ehci->asynclistaddr == 0) {
2117             break;
2118         }
2119
2120         ehci_set_state(ehci, async, EST_WAITLISTHEAD);
2121         ehci_advance_state(ehci, async);
2122
2123         /* If the doorbell is set, the guest wants to make a change to the
2124          * schedule. The host controller needs to release cached data.
2125          * (section 4.8.2)
2126          */
2127         if (ehci->usbcmd & USBCMD_IAAD) {
2128             /* Remove all unseen qhs from the async qhs queue */
2129             ehci_queues_rip_unseen(ehci, async);
2130             trace_usb_ehci_doorbell_ack();
2131             ehci->usbcmd &= ~USBCMD_IAAD;
2132             ehci_raise_irq(ehci, USBSTS_IAA);
2133         }
2134         break;
2135
2136     default:
2137         /* this should only be due to a developer mistake */
2138         fprintf(stderr, "ehci: Bad asynchronous state %d. "
2139                 "Resetting to active\n", ehci->astate);
2140         g_assert_not_reached();
2141     }
2142 }
2143
2144 static void ehci_advance_periodic_state(EHCIState *ehci)
2145 {
2146     uint32_t entry;
2147     uint32_t list;
2148     const int async = 0;
2149
2150     // 4.6
2151
2152     switch(ehci_get_state(ehci, async)) {
2153     case EST_INACTIVE:
2154         if (!(ehci->frindex & 7) && ehci_periodic_enabled(ehci)) {
2155             ehci_set_state(ehci, async, EST_ACTIVE);
2156             // No break, fall through to ACTIVE
2157         } else
2158             break;
2159
2160     case EST_ACTIVE:
2161         if (!(ehci->frindex & 7) && !ehci_periodic_enabled(ehci)) {
2162             ehci_queues_rip_all(ehci, async);
2163             ehci_set_state(ehci, async, EST_INACTIVE);
2164             break;
2165         }
2166
2167         list = ehci->periodiclistbase & 0xfffff000;
2168         /* check that register has been set */
2169         if (list == 0) {
2170             break;
2171         }
2172         list |= ((ehci->frindex & 0x1ff8) >> 1);
2173
2174         if (get_dwords(ehci, list, &entry, 1) < 0) {
2175             break;
2176         }
2177
2178         DPRINTF("PERIODIC state adv fr=%d.  [%08X] -> %08X\n",
2179                 ehci->frindex / 8, list, entry);
2180         ehci_set_fetch_addr(ehci, async,entry);
2181         ehci_set_state(ehci, async, EST_FETCHENTRY);
2182         ehci_advance_state(ehci, async);
2183         ehci_queues_rip_unused(ehci, async);
2184         break;
2185
2186     default:
2187         /* this should only be due to a developer mistake */
2188         fprintf(stderr, "ehci: Bad periodic state %d. "
2189                 "Resetting to active\n", ehci->pstate);
2190         g_assert_not_reached();
2191     }
2192 }
2193
2194 static void ehci_update_frindex(EHCIState *ehci, int uframes)
2195 {
2196     int i;
2197
2198     if (!ehci_enabled(ehci) && ehci->pstate == EST_INACTIVE) {
2199         return;
2200     }
2201
2202     for (i = 0; i < uframes; i++) {
2203         ehci->frindex++;
2204
2205         if (ehci->frindex == 0x00002000) {
2206             ehci_raise_irq(ehci, USBSTS_FLR);
2207         }
2208
2209         if (ehci->frindex == 0x00004000) {
2210             ehci_raise_irq(ehci, USBSTS_FLR);
2211             ehci->frindex = 0;
2212             if (ehci->usbsts_frindex >= 0x00004000) {
2213                 ehci->usbsts_frindex -= 0x00004000;
2214             } else {
2215                 ehci->usbsts_frindex = 0;
2216             }
2217         }
2218     }
2219 }
2220
2221 static void ehci_frame_timer(void *opaque)
2222 {
2223     EHCIState *ehci = opaque;
2224     int need_timer = 0;
2225     int64_t expire_time, t_now;
2226     uint64_t ns_elapsed;
2227     int uframes, skipped_uframes;
2228     int i;
2229
2230     t_now = qemu_clock_get_ns(QEMU_CLOCK_VIRTUAL);
2231     ns_elapsed = t_now - ehci->last_run_ns;
2232     uframes = ns_elapsed / UFRAME_TIMER_NS;
2233
2234     if (ehci_periodic_enabled(ehci) || ehci->pstate != EST_INACTIVE) {
2235         need_timer++;
2236
2237         if (uframes > (ehci->maxframes * 8)) {
2238             skipped_uframes = uframes - (ehci->maxframes * 8);
2239             ehci_update_frindex(ehci, skipped_uframes);
2240             ehci->last_run_ns += UFRAME_TIMER_NS * skipped_uframes;
2241             uframes -= skipped_uframes;
2242             DPRINTF("WARNING - EHCI skipped %d uframes\n", skipped_uframes);
2243         }
2244
2245         for (i = 0; i < uframes; i++) {
2246             /*
2247              * If we're running behind schedule, we should not catch up
2248              * too fast, as that will make some guests unhappy:
2249              * 1) We must process a minimum of MIN_UFR_PER_TICK frames,
2250              *    otherwise we will never catch up
2251              * 2) Process frames until the guest has requested an irq (IOC)
2252              */
2253             if (i >= MIN_UFR_PER_TICK) {
2254                 ehci_commit_irq(ehci);
2255                 if ((ehci->usbsts & USBINTR_MASK) & ehci->usbintr) {
2256                     break;
2257                 }
2258             }
2259             if (ehci->periodic_sched_active) {
2260                 ehci->periodic_sched_active--;
2261             }
2262             ehci_update_frindex(ehci, 1);
2263             if ((ehci->frindex & 7) == 0) {
2264                 ehci_advance_periodic_state(ehci);
2265             }
2266             ehci->last_run_ns += UFRAME_TIMER_NS;
2267         }
2268     } else {
2269         ehci->periodic_sched_active = 0;
2270         ehci_update_frindex(ehci, uframes);
2271         ehci->last_run_ns += UFRAME_TIMER_NS * uframes;
2272     }
2273
2274     if (ehci->periodic_sched_active) {
2275         ehci->async_stepdown = 0;
2276     } else if (ehci->async_stepdown < ehci->maxframes / 2) {
2277         ehci->async_stepdown++;
2278     }
2279
2280     /*  Async is not inside loop since it executes everything it can once
2281      *  called
2282      */
2283     if (ehci_async_enabled(ehci) || ehci->astate != EST_INACTIVE) {
2284         need_timer++;
2285         ehci_advance_async_state(ehci);
2286     }
2287
2288     ehci_commit_irq(ehci);
2289     if (ehci->usbsts_pending) {
2290         need_timer++;
2291         ehci->async_stepdown = 0;
2292     }
2293
2294     if (ehci_enabled(ehci) && (ehci->usbintr & USBSTS_FLR)) {
2295         need_timer++;
2296     }
2297
2298     if (need_timer) {
2299         /* If we've raised int, we speed up the timer, so that we quickly
2300          * notice any new packets queued up in response */
2301         if (ehci->int_req_by_async && (ehci->usbsts & USBSTS_INT)) {
2302             expire_time = t_now + get_ticks_per_sec() / (FRAME_TIMER_FREQ * 4);
2303             ehci->int_req_by_async = false;
2304         } else {
2305             expire_time = t_now + (get_ticks_per_sec()
2306                                * (ehci->async_stepdown+1) / FRAME_TIMER_FREQ);
2307         }
2308         timer_mod(ehci->frame_timer, expire_time);
2309     }
2310 }
2311
2312 static const MemoryRegionOps ehci_mmio_caps_ops = {
2313     .read = ehci_caps_read,
2314     .valid.min_access_size = 1,
2315     .valid.max_access_size = 4,
2316     .impl.min_access_size = 1,
2317     .impl.max_access_size = 1,
2318     .endianness = DEVICE_LITTLE_ENDIAN,
2319 };
2320
2321 static const MemoryRegionOps ehci_mmio_opreg_ops = {
2322     .read = ehci_opreg_read,
2323     .write = ehci_opreg_write,
2324     .valid.min_access_size = 4,
2325     .valid.max_access_size = 4,
2326     .endianness = DEVICE_LITTLE_ENDIAN,
2327 };
2328
2329 static const MemoryRegionOps ehci_mmio_port_ops = {
2330     .read = ehci_port_read,
2331     .write = ehci_port_write,
2332     .valid.min_access_size = 4,
2333     .valid.max_access_size = 4,
2334     .endianness = DEVICE_LITTLE_ENDIAN,
2335 };
2336
2337 static USBPortOps ehci_port_ops = {
2338     .attach = ehci_attach,
2339     .detach = ehci_detach,
2340     .child_detach = ehci_child_detach,
2341     .wakeup = ehci_wakeup,
2342     .complete = ehci_async_complete_packet,
2343 };
2344
2345 static USBBusOps ehci_bus_ops_companion = {
2346     .register_companion = ehci_register_companion,
2347     .wakeup_endpoint = ehci_wakeup_endpoint,
2348 };
2349 static USBBusOps ehci_bus_ops_standalone = {
2350     .wakeup_endpoint = ehci_wakeup_endpoint,
2351 };
2352
2353 static void usb_ehci_pre_save(void *opaque)
2354 {
2355     EHCIState *ehci = opaque;
2356     uint32_t new_frindex;
2357
2358     /* Round down frindex to a multiple of 8 for migration compatibility */
2359     new_frindex = ehci->frindex & ~7;
2360     ehci->last_run_ns -= (ehci->frindex - new_frindex) * UFRAME_TIMER_NS;
2361     ehci->frindex = new_frindex;
2362 }
2363
2364 static int usb_ehci_post_load(void *opaque, int version_id)
2365 {
2366     EHCIState *s = opaque;
2367     int i;
2368
2369     for (i = 0; i < NB_PORTS; i++) {
2370         USBPort *companion = s->companion_ports[i];
2371         if (companion == NULL) {
2372             continue;
2373         }
2374         if (s->portsc[i] & PORTSC_POWNER) {
2375             companion->dev = s->ports[i].dev;
2376         } else {
2377             companion->dev = NULL;
2378         }
2379     }
2380
2381     return 0;
2382 }
2383
2384 static void usb_ehci_vm_state_change(void *opaque, int running, RunState state)
2385 {
2386     EHCIState *ehci = opaque;
2387
2388     /*
2389      * We don't migrate the EHCIQueue-s, instead we rebuild them for the
2390      * schedule in guest memory. We must do the rebuilt ASAP, so that
2391      * USB-devices which have async handled packages have a packet in the
2392      * ep queue to match the completion with.
2393      */
2394     if (state == RUN_STATE_RUNNING) {
2395         ehci_advance_async_state(ehci);
2396     }
2397
2398     /*
2399      * The schedule rebuilt from guest memory could cause the migration dest
2400      * to miss a QH unlink, and fail to cancel packets, since the unlinked QH
2401      * will never have existed on the destination. Therefor we must flush the
2402      * async schedule on savevm to catch any not yet noticed unlinks.
2403      */
2404     if (state == RUN_STATE_SAVE_VM) {
2405         ehci_advance_async_state(ehci);
2406         ehci_queues_rip_unseen(ehci, 1);
2407     }
2408 }
2409
2410 const VMStateDescription vmstate_ehci = {
2411     .name        = "ehci-core",
2412     .version_id  = 2,
2413     .minimum_version_id  = 1,
2414     .pre_save    = usb_ehci_pre_save,
2415     .post_load   = usb_ehci_post_load,
2416     .fields = (VMStateField[]) {
2417         /* mmio registers */
2418         VMSTATE_UINT32(usbcmd, EHCIState),
2419         VMSTATE_UINT32(usbsts, EHCIState),
2420         VMSTATE_UINT32_V(usbsts_pending, EHCIState, 2),
2421         VMSTATE_UINT32_V(usbsts_frindex, EHCIState, 2),
2422         VMSTATE_UINT32(usbintr, EHCIState),
2423         VMSTATE_UINT32(frindex, EHCIState),
2424         VMSTATE_UINT32(ctrldssegment, EHCIState),
2425         VMSTATE_UINT32(periodiclistbase, EHCIState),
2426         VMSTATE_UINT32(asynclistaddr, EHCIState),
2427         VMSTATE_UINT32(configflag, EHCIState),
2428         VMSTATE_UINT32(portsc[0], EHCIState),
2429         VMSTATE_UINT32(portsc[1], EHCIState),
2430         VMSTATE_UINT32(portsc[2], EHCIState),
2431         VMSTATE_UINT32(portsc[3], EHCIState),
2432         VMSTATE_UINT32(portsc[4], EHCIState),
2433         VMSTATE_UINT32(portsc[5], EHCIState),
2434         /* frame timer */
2435         VMSTATE_TIMER_PTR(frame_timer, EHCIState),
2436         VMSTATE_UINT64(last_run_ns, EHCIState),
2437         VMSTATE_UINT32(async_stepdown, EHCIState),
2438         /* schedule state */
2439         VMSTATE_UINT32(astate, EHCIState),
2440         VMSTATE_UINT32(pstate, EHCIState),
2441         VMSTATE_UINT32(a_fetch_addr, EHCIState),
2442         VMSTATE_UINT32(p_fetch_addr, EHCIState),
2443         VMSTATE_END_OF_LIST()
2444     }
2445 };
2446
2447 void usb_ehci_realize(EHCIState *s, DeviceState *dev, Error **errp)
2448 {
2449     int i;
2450
2451     if (s->portnr > NB_PORTS) {
2452         error_setg(errp, "Too many ports! Max. port number is %d.",
2453                    NB_PORTS);
2454         return;
2455     }
2456
2457     usb_bus_new(&s->bus, sizeof(s->bus), s->companion_enable ?
2458                 &ehci_bus_ops_companion : &ehci_bus_ops_standalone, dev);
2459     for (i = 0; i < s->portnr; i++) {
2460         usb_register_port(&s->bus, &s->ports[i], s, i, &ehci_port_ops,
2461                           USB_SPEED_MASK_HIGH);
2462         s->ports[i].dev = 0;
2463     }
2464
2465     s->frame_timer = timer_new_ns(QEMU_CLOCK_VIRTUAL, ehci_frame_timer, s);
2466     s->async_bh = qemu_bh_new(ehci_frame_timer, s);
2467     s->device = dev;
2468
2469     s->vmstate = qemu_add_vm_change_state_handler(usb_ehci_vm_state_change, s);
2470 }
2471
2472 void usb_ehci_unrealize(EHCIState *s, DeviceState *dev, Error **errp)
2473 {
2474     trace_usb_ehci_unrealize();
2475
2476     if (s->frame_timer) {
2477         timer_del(s->frame_timer);
2478         timer_free(s->frame_timer);
2479         s->frame_timer = NULL;
2480     }
2481     if (s->async_bh) {
2482         qemu_bh_delete(s->async_bh);
2483     }
2484
2485     ehci_queues_rip_all(s, 0);
2486     ehci_queues_rip_all(s, 1);
2487
2488     memory_region_del_subregion(&s->mem, &s->mem_caps);
2489     memory_region_del_subregion(&s->mem, &s->mem_opreg);
2490     memory_region_del_subregion(&s->mem, &s->mem_ports);
2491
2492     usb_bus_release(&s->bus);
2493
2494     if (s->vmstate) {
2495         qemu_del_vm_change_state_handler(s->vmstate);
2496     }
2497 }
2498
2499 void usb_ehci_init(EHCIState *s, DeviceState *dev)
2500 {
2501     /* 2.2 host controller interface version */
2502     s->caps[0x00] = (uint8_t)(s->opregbase - s->capsbase);
2503     s->caps[0x01] = 0x00;
2504     s->caps[0x02] = 0x00;
2505     s->caps[0x03] = 0x01;        /* HC version */
2506     s->caps[0x04] = s->portnr;   /* Number of downstream ports */
2507     s->caps[0x05] = 0x00;        /* No companion ports at present */
2508     s->caps[0x06] = 0x00;
2509     s->caps[0x07] = 0x00;
2510     s->caps[0x08] = 0x80;        /* We can cache whole frame, no 64-bit */
2511     s->caps[0x0a] = 0x00;
2512     s->caps[0x0b] = 0x00;
2513
2514     QTAILQ_INIT(&s->aqueues);
2515     QTAILQ_INIT(&s->pqueues);
2516     usb_packet_init(&s->ipacket);
2517
2518     memory_region_init(&s->mem, OBJECT(dev), "ehci", MMIO_SIZE);
2519     memory_region_init_io(&s->mem_caps, OBJECT(dev), &ehci_mmio_caps_ops, s,
2520                           "capabilities", CAPA_SIZE);
2521     memory_region_init_io(&s->mem_opreg, OBJECT(dev), &ehci_mmio_opreg_ops, s,
2522                           "operational", s->portscbase);
2523     memory_region_init_io(&s->mem_ports, OBJECT(dev), &ehci_mmio_port_ops, s,
2524                           "ports", 4 * s->portnr);
2525
2526     memory_region_add_subregion(&s->mem, s->capsbase, &s->mem_caps);
2527     memory_region_add_subregion(&s->mem, s->opregbase, &s->mem_opreg);
2528     memory_region_add_subregion(&s->mem, s->opregbase + s->portscbase,
2529                                 &s->mem_ports);
2530 }
2531
2532 /*
2533  * vim: expandtab ts=4
2534  */