hw/piix_pci.c

   1 /*
   2  * QEMU i440FX/PIIX3 PCI Bridge Emulation
   3  *
   4  * Copyright (c) 2006 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24
  25 #include "hw.h"
  26 #include "pc.h"
  27 #include "pci.h"
  28 #include "isa.h"
  29 #include "sysbus.h"
  30
  31 typedef uint32_t pci_addr_t;
  32 #include "pci_host.h"
  33
  34 typedef PCIHostState I440FXState;
  35
  36 typedef struct PIIX3State {
  37     PCIDevice dev;
  38 } PIIX3State;
  39
  40 typedef struct PIIX3IrqState {
  41     qemu_irq *pic;
  42 } PIIX3IrqState;
  43
  44 struct PCII440FXState {
  45     PCIDevice dev;
  46     target_phys_addr_t isa_page_descs[384 / 4];
  47     uint8_t smm_enabled;
  48 };
  49
  50 static void i440fx_addr_writel(void* opaque, uint32_t addr, uint32_t val)
  51 {
  52     I440FXState *s = opaque;
  53     s->config_reg = val;
  54 }
  55
  56 static uint32_t i440fx_addr_readl(void* opaque, uint32_t addr)
  57 {
  58     I440FXState *s = opaque;
  59     return s->config_reg;
  60 }
  61
  62 static void piix3_set_irq(void *opaque, int irq_num, int level);
  63
  64 /* return the global irq number corresponding to a given device irq
  65    pin. We could also use the bus number to have a more precise
  66    mapping. */
  67 static int pci_slot_get_pirq(PCIDevice *pci_dev, int irq_num)
  68 {
  69     int slot_addend;
  70     slot_addend = (pci_dev->devfn >> 3) - 1;
  71     return (irq_num + slot_addend) & 3;
  72 }
  73
  74 static int pci_irq_levels[4];
  75
  76 static void update_pam(PCII440FXState *d, uint32_t start, uint32_t end, int r)
  77 {
  78     uint32_t addr;
  79
  80     //    printf("ISA mapping %08x-0x%08x: %d\n", start, end, r);
  81     switch(r) {
  82     case 3:
  83         /* RAM */
  84         cpu_register_physical_memory(start, end - start,
  85                                      start);
  86         break;
  87     case 1:
  88         /* ROM (XXX: not quite correct) */
  89         cpu_register_physical_memory(start, end - start,
  90                                      start | IO_MEM_ROM);
  91         break;
  92     case 2:
  93     case 0:
  94         /* XXX: should distinguish read/write cases */
  95         for(addr = start; addr < end; addr += 4096) {
  96             cpu_register_physical_memory(addr, 4096,
  97                                          d->isa_page_descs[(addr - 0xa0000) >> 12]);
  98         }
  99         break;
 100     }
 101 }
 102
 103 static void i440fx_update_memory_mappings(PCII440FXState *d)
 104 {
 105     int i, r;
 106     uint32_t smram, addr;
 107
 108     update_pam(d, 0xf0000, 0x100000, (d->dev.config[0x59] >> 4) & 3);
 109     for(i = 0; i < 12; i++) {
 110         r = (d->dev.config[(i >> 1) + 0x5a] >> ((i & 1) * 4)) & 3;
 111         update_pam(d, 0xc0000 + 0x4000 * i, 0xc0000 + 0x4000 * (i + 1), r);
 112     }
 113     smram = d->dev.config[0x72];
 114     if ((d->smm_enabled && (smram & 0x08)) || (smram & 0x40)) {
 115         cpu_register_physical_memory(0xa0000, 0x20000, 0xa0000);
 116     } else {
 117         for(addr = 0xa0000; addr < 0xc0000; addr += 4096) {
 118             cpu_register_physical_memory(addr, 4096,
 119                                          d->isa_page_descs[(addr - 0xa0000) >> 12]);
 120         }
 121     }
 122 }
 123
 124 void i440fx_set_smm(PCII440FXState *d, int val)
 125 {
 126     val = (val != 0);
 127     if (d->smm_enabled != val) {
 128         d->smm_enabled = val;
 129         i440fx_update_memory_mappings(d);
 130     }
 131 }
 132
 133
 134 /* XXX: suppress when better memory API. We make the assumption that
 135    no device (in particular the VGA) changes the memory mappings in
 136    the 0xa0000-0x100000 range */
 137 void i440fx_init_memory_mappings(PCII440FXState *d)
 138 {
 139     int i;
 140     for(i = 0; i < 96; i++) {
 141         d->isa_page_descs[i] = cpu_get_physical_page_desc(0xa0000 + i * 0x1000);
 142     }
 143 }
 144
 145 static void i440fx_write_config(PCIDevice *dev,
 146                                 uint32_t address, uint32_t val, int len)
 147 {
 148     PCII440FXState *d = DO_UPCAST(PCII440FXState, dev, dev);
 149
 150     /* XXX: implement SMRAM.D_LOCK */
 151     pci_default_write_config(dev, address, val, len);
 152     if ((address >= 0x59 && address <= 0x5f) || address == 0x72)
 153         i440fx_update_memory_mappings(d);
 154 }
 155
 156 static void i440fx_save(QEMUFile* f, void *opaque)
 157 {
 158     PCII440FXState *d = opaque;
 159     int i;
 160
 161     pci_device_save(&d->dev, f);
 162     qemu_put_8s(f, &d->smm_enabled);
 163
 164     for (i = 0; i < 4; i++)
 165         qemu_put_be32(f, pci_irq_levels[i]);
 166 }
 167
 168 static int i440fx_load(QEMUFile* f, void *opaque, int version_id)
 169 {
 170     PCII440FXState *d = opaque;
 171     int ret, i;
 172
 173     if (version_id > 2)
 174         return -EINVAL;
 175     ret = pci_device_load(&d->dev, f);
 176     if (ret < 0)
 177         return ret;
 178     i440fx_update_memory_mappings(d);
 179     qemu_get_8s(f, &d->smm_enabled);
 180
 181     if (version_id >= 2)
 182         for (i = 0; i < 4; i++)
 183             pci_irq_levels[i] = qemu_get_be32(f);
 184
 185     return 0;
 186 }
 187
 188 static int i440fx_pcihost_initfn(SysBusDevice *dev)
 189 {
 190     I440FXState *s = FROM_SYSBUS(I440FXState, dev);
 191
 192     register_ioport_write(0xcf8, 4, 4, i440fx_addr_writel, s);
 193     register_ioport_read(0xcf8, 4, 4, i440fx_addr_readl, s);
 194
 195     register_ioport_write(0xcfc, 4, 1, pci_host_data_writeb, s);
 196     register_ioport_write(0xcfc, 4, 2, pci_host_data_writew, s);
 197     register_ioport_write(0xcfc, 4, 4, pci_host_data_writel, s);
 198     register_ioport_read(0xcfc, 4, 1, pci_host_data_readb, s);
 199     register_ioport_read(0xcfc, 4, 2, pci_host_data_readw, s);
 200     register_ioport_read(0xcfc, 4, 4, pci_host_data_readl, s);
 201     return 0;
 202 }
 203
 204 static int i440fx_initfn(PCIDevice *dev)
 205 {
 206     PCII440FXState *d = DO_UPCAST(PCII440FXState, dev, dev);
 207
 208     pci_config_set_vendor_id(d->dev.config, PCI_VENDOR_ID_INTEL);
 209     pci_config_set_device_id(d->dev.config, PCI_DEVICE_ID_INTEL_82441);
 210     d->dev.config[0x08] = 0x02; // revision
 211     pci_config_set_class(d->dev.config, PCI_CLASS_BRIDGE_HOST);
 212     d->dev.config[PCI_HEADER_TYPE] = PCI_HEADER_TYPE_NORMAL; // header_type
 213
 214     d->dev.config[0x72] = 0x02; /* SMRAM */
 215
 216     register_savevm("I440FX", 0, 2, i440fx_save, i440fx_load, d);
 217     return 0;
 218 }
 219
 220 static PIIX3State *piix3_dev;
 221
 222 PCIBus *i440fx_init(PCII440FXState **pi440fx_state, int *piix3_devfn, qemu_irq *pic)
 223 {
 224     DeviceState *dev;
 225     PCIBus *b;
 226     PCIDevice *d;
 227     I440FXState *s;
 228     PIIX3IrqState *irq_state = qemu_malloc(sizeof(*irq_state));
 229
 230     irq_state->pic = pic;
 231     dev = qdev_create(NULL, "i440FX-pcihost");
 232     s = FROM_SYSBUS(I440FXState, sysbus_from_qdev(dev));
 233     b = pci_register_bus(&s->busdev.qdev, "pci.0",
 234                          piix3_set_irq, pci_slot_get_pirq, irq_state, 0, 4);
 235     s->bus = b;
 236     qdev_init(dev);
 237
 238     d = pci_create_simple(b, 0, "i440FX");
 239     *pi440fx_state = DO_UPCAST(PCII440FXState, dev, d);
 240
 241     piix3_dev = DO_UPCAST(PIIX3State, dev, pci_create_simple(b, -1, "PIIX3"));
 242     *piix3_devfn = piix3_dev->dev.devfn;
 243
 244     return b;
 245 }
 246
 247 /* PIIX3 PCI to ISA bridge */
 248
 249 static void piix3_set_irq(void *opaque, int irq_num, int level)
 250 {
 251     int i, pic_irq, pic_level;
 252     PIIX3IrqState *irq_state = opaque;
 253
 254     pci_irq_levels[irq_num] = level;
 255
 256     /* now we change the pic irq level according to the piix irq mappings */
 257     /* XXX: optimize */
 258     pic_irq = piix3_dev->dev.config[0x60 + irq_num];
 259     if (pic_irq < 16) {
 260         /* The pic level is the logical OR of all the PCI irqs mapped
 261            to it */
 262         pic_level = 0;
 263         for (i = 0; i < 4; i++) {
 264             if (pic_irq == piix3_dev->dev.config[0x60 + i])
 265                 pic_level |= pci_irq_levels[i];
 266         }
 267         qemu_set_irq(irq_state->pic[pic_irq], pic_level);
 268     }
 269 }
 270
 271 static void piix3_reset(void *opaque)
 272 {
 273     PIIX3State *d = opaque;
 274     uint8_t *pci_conf = d->dev.config;
 275
 276     pci_conf[0x04] = 0x07; // master, memory and I/O
 277     pci_conf[0x05] = 0x00;
 278     pci_conf[0x06] = 0x00;
 279     pci_conf[0x07] = 0x02; // PCI_status_devsel_medium
 280     pci_conf[0x4c] = 0x4d;
 281     pci_conf[0x4e] = 0x03;
 282     pci_conf[0x4f] = 0x00;
 283     pci_conf[0x60] = 0x80;
 284     pci_conf[0x61] = 0x80;
 285     pci_conf[0x62] = 0x80;
 286     pci_conf[0x63] = 0x80;
 287     pci_conf[0x69] = 0x02;
 288     pci_conf[0x70] = 0x80;
 289     pci_conf[0x76] = 0x0c;
 290     pci_conf[0x77] = 0x0c;
 291     pci_conf[0x78] = 0x02;
 292     pci_conf[0x79] = 0x00;
 293     pci_conf[0x80] = 0x00;
 294     pci_conf[0x82] = 0x00;
 295     pci_conf[0xa0] = 0x08;
 296     pci_conf[0xa2] = 0x00;
 297     pci_conf[0xa3] = 0x00;
 298     pci_conf[0xa4] = 0x00;
 299     pci_conf[0xa5] = 0x00;
 300     pci_conf[0xa6] = 0x00;
 301     pci_conf[0xa7] = 0x00;
 302     pci_conf[0xa8] = 0x0f;
 303     pci_conf[0xaa] = 0x00;
 304     pci_conf[0xab] = 0x00;
 305     pci_conf[0xac] = 0x00;
 306     pci_conf[0xae] = 0x00;
 307
 308     memset(pci_irq_levels, 0, sizeof(pci_irq_levels));
 309 }
 310
 311 static void piix_save(QEMUFile* f, void *opaque)
 312 {
 313     PCIDevice *d = opaque;
 314     pci_device_save(d, f);
 315 }
 316
 317 static int piix_load(QEMUFile* f, void *opaque, int version_id)
 318 {
 319     PCIDevice *d = opaque;
 320     if (version_id != 2)
 321         return -EINVAL;
 322     return pci_device_load(d, f);
 323 }
 324
 325 static int piix3_initfn(PCIDevice *dev)
 326 {
 327     PIIX3State *d = DO_UPCAST(PIIX3State, dev, dev);
 328     uint8_t *pci_conf;
 329
 330     isa_bus_new(&d->dev.qdev);
 331     register_savevm("PIIX3", 0, 2, piix_save, piix_load, d);
 332
 333     pci_conf = d->dev.config;
 334     pci_config_set_vendor_id(pci_conf, PCI_VENDOR_ID_INTEL);
 335     pci_config_set_device_id(pci_conf, PCI_DEVICE_ID_INTEL_82371SB_0); // 82371SB PIIX3 PCI-to-ISA bridge (Step A1)
 336     pci_config_set_class(pci_conf, PCI_CLASS_BRIDGE_ISA);
 337     pci_conf[PCI_HEADER_TYPE] =
 338         PCI_HEADER_TYPE_NORMAL | PCI_HEADER_TYPE_MULTI_FUNCTION; // header_type = PCI_multifunction, generic
 339
 340     piix3_reset(d);
 341     qemu_register_reset(piix3_reset, d);
 342     return 0;
 343 }
 344
 345 static PCIDeviceInfo i440fx_info[] = {
 346     {
 347         .qdev.name    = "i440FX",
 348         .qdev.desc    = "Host bridge",
 349         .qdev.size    = sizeof(PCII440FXState),
 350         .qdev.no_user = 1,
 351         .init         = i440fx_initfn,
 352         .config_write = i440fx_write_config,
 353     },{
 354         .qdev.name    = "PIIX3",
 355         .qdev.desc    = "ISA bridge",
 356         .qdev.size    = sizeof(PIIX3State),
 357         .qdev.no_user = 1,
 358         .init         = piix3_initfn,
 359     },{
 360         /* end of list */
 361     }
 362 };
 363
 364 static SysBusDeviceInfo i440fx_pcihost_info = {
 365     .init         = i440fx_pcihost_initfn,
 366     .qdev.name    = "i440FX-pcihost",
 367     .qdev.size    = sizeof(I440FXState),
 368     .qdev.no_user = 1,
 369 };
 370
 371 static void i440fx_register(void)
 372 {
 373     sysbus_register_withprop(&i440fx_pcihost_info);
 374     pci_qdev_register_many(i440fx_info);
 375 }
 376 device_init(i440fx_register);