hw/intc/xics.c

   1 /*
   2  * QEMU PowerPC pSeries Logical Partition (aka sPAPR) hardware System Emulator
   3  *
   4  * PAPR Virtualized Interrupt System, aka ICS/ICP aka xics
   5  *
   6  * Copyright (c) 2010,2011 David Gibson, IBM Corporation.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a copy
   9  * of this software and associated documentation files (the "Software"), to deal
  10  * in the Software without restriction, including without limitation the rights
  11  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  12  * copies of the Software, and to permit persons to whom the Software is
  13  * furnished to do so, subject to the following conditions:
  14  *
  15  * The above copyright notice and this permission notice shall be included in
  16  * all copies or substantial portions of the Software.
  17  *
  18  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  19  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  20  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  21  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  22  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  23  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  24  * THE SOFTWARE.
  25  *
  26  */
  27
  28 #include "qemu/osdep.h"
  29 #include "qapi/error.h"
  30 #include "cpu.h"
  31 #include "hw/hw.h"
  32 #include "trace.h"
  33 #include "qemu/timer.h"
  34 #include "hw/ppc/xics.h"
  35 #include "qemu/error-report.h"
  36 #include "qemu/module.h"
  37 #include "qapi/visitor.h"
  38 #include "monitor/monitor.h"
  39 #include "hw/intc/intc.h"
  40 #include "sysemu/kvm.h"
  41 #include "sysemu/reset.h"
  42
  43 void icp_pic_print_info(ICPState *icp, Monitor *mon)
  44 {
  45     int cpu_index = icp->cs ? icp->cs->cpu_index : -1;
  46
  47     if (!icp->output) {
  48         return;
  49     }
  50
  51     if (kvm_irqchip_in_kernel()) {
  52         icp_synchronize_state(icp);
  53     }
  54
  55     monitor_printf(mon, "CPU %d XIRR=%08x (%p) PP=%02x MFRR=%02x\n",
  56                    cpu_index, icp->xirr, icp->xirr_owner,
  57                    icp->pending_priority, icp->mfrr);
  58 }
  59
  60 void ics_pic_print_info(ICSState *ics, Monitor *mon)
  61 {
  62     uint32_t i;
  63
  64     monitor_printf(mon, "ICS %4x..%4x %p\n",
  65                    ics->offset, ics->offset + ics->nr_irqs - 1, ics);
  66
  67     if (!ics->irqs) {
  68         return;
  69     }
  70
  71     if (kvm_irqchip_in_kernel()) {
  72         ics_synchronize_state(ics);
  73     }
  74
  75     for (i = 0; i < ics->nr_irqs; i++) {
  76         ICSIRQState *irq = ics->irqs + i;
  77
  78         if (!(irq->flags & XICS_FLAGS_IRQ_MASK)) {
  79             continue;
  80         }
  81         monitor_printf(mon, "  %4x %s %02x %02x\n",
  82                        ics->offset + i,
  83                        (irq->flags & XICS_FLAGS_IRQ_LSI) ?
  84                        "LSI" : "MSI",
  85                        irq->priority, irq->status);
  86     }
  87 }
  88
  89 /*
  90  * ICP: Presentation layer
  91  */
  92
  93 #define XISR_MASK  0x00ffffff
  94 #define CPPR_MASK  0xff000000
  95
  96 #define XISR(icp)   (((icp)->xirr) & XISR_MASK)
  97 #define CPPR(icp)   (((icp)->xirr) >> 24)
  98
  99 static void ics_reject(ICSState *ics, uint32_t nr)
 100 {
 101     ICSStateClass *k = ICS_BASE_GET_CLASS(ics);
 102
 103     if (k->reject) {
 104         k->reject(ics, nr);
 105     }
 106 }
 107
 108 void ics_resend(ICSState *ics)
 109 {
 110     ICSStateClass *k = ICS_BASE_GET_CLASS(ics);
 111
 112     if (k->resend) {
 113         k->resend(ics);
 114     }
 115 }
 116
 117 static void ics_eoi(ICSState *ics, int nr)
 118 {
 119     ICSStateClass *k = ICS_BASE_GET_CLASS(ics);
 120
 121     if (k->eoi) {
 122         k->eoi(ics, nr);
 123     }
 124 }
 125
 126 static void icp_check_ipi(ICPState *icp)
 127 {
 128     if (XISR(icp) && (icp->pending_priority <= icp->mfrr)) {
 129         return;
 130     }
 131
 132     trace_xics_icp_check_ipi(icp->cs->cpu_index, icp->mfrr);
 133
 134     if (XISR(icp) && icp->xirr_owner) {
 135         ics_reject(icp->xirr_owner, XISR(icp));
 136     }
 137
 138     icp->xirr = (icp->xirr & ~XISR_MASK) | XICS_IPI;
 139     icp->pending_priority = icp->mfrr;
 140     icp->xirr_owner = NULL;
 141     qemu_irq_raise(icp->output);
 142 }
 143
 144 void icp_resend(ICPState *icp)
 145 {
 146     XICSFabric *xi = icp->xics;
 147     XICSFabricClass *xic = XICS_FABRIC_GET_CLASS(xi);
 148
 149     if (icp->mfrr < CPPR(icp)) {
 150         icp_check_ipi(icp);
 151     }
 152
 153     xic->ics_resend(xi);
 154 }
 155
 156 void icp_set_cppr(ICPState *icp, uint8_t cppr)
 157 {
 158     uint8_t old_cppr;
 159     uint32_t old_xisr;
 160
 161     old_cppr = CPPR(icp);
 162     icp->xirr = (icp->xirr & ~CPPR_MASK) | (cppr << 24);
 163
 164     if (cppr < old_cppr) {
 165         if (XISR(icp) && (cppr <= icp->pending_priority)) {
 166             old_xisr = XISR(icp);
 167             icp->xirr &= ~XISR_MASK; /* Clear XISR */
 168             icp->pending_priority = 0xff;
 169             qemu_irq_lower(icp->output);
 170             if (icp->xirr_owner) {
 171                 ics_reject(icp->xirr_owner, old_xisr);
 172                 icp->xirr_owner = NULL;
 173             }
 174         }
 175     } else {
 176         if (!XISR(icp)) {
 177             icp_resend(icp);
 178         }
 179     }
 180 }
 181
 182 void icp_set_mfrr(ICPState *icp, uint8_t mfrr)
 183 {
 184     icp->mfrr = mfrr;
 185     if (mfrr < CPPR(icp)) {
 186         icp_check_ipi(icp);
 187     }
 188 }
 189
 190 uint32_t icp_accept(ICPState *icp)
 191 {
 192     uint32_t xirr = icp->xirr;
 193
 194     qemu_irq_lower(icp->output);
 195     icp->xirr = icp->pending_priority << 24;
 196     icp->pending_priority = 0xff;
 197     icp->xirr_owner = NULL;
 198
 199     trace_xics_icp_accept(xirr, icp->xirr);
 200
 201     return xirr;
 202 }
 203
 204 uint32_t icp_ipoll(ICPState *icp, uint32_t *mfrr)
 205 {
 206     if (mfrr) {
 207         *mfrr = icp->mfrr;
 208     }
 209     return icp->xirr;
 210 }
 211
 212 void icp_eoi(ICPState *icp, uint32_t xirr)
 213 {
 214     XICSFabric *xi = icp->xics;
 215     XICSFabricClass *xic = XICS_FABRIC_GET_CLASS(xi);
 216     ICSState *ics;
 217     uint32_t irq;
 218
 219     /* Send EOI -> ICS */
 220     icp->xirr = (icp->xirr & ~CPPR_MASK) | (xirr & CPPR_MASK);
 221     trace_xics_icp_eoi(icp->cs->cpu_index, xirr, icp->xirr);
 222     irq = xirr & XISR_MASK;
 223
 224     ics = xic->ics_get(xi, irq);
 225     if (ics) {
 226         ics_eoi(ics, irq);
 227     }
 228     if (!XISR(icp)) {
 229         icp_resend(icp);
 230     }
 231 }
 232
 233 static void icp_irq(ICSState *ics, int server, int nr, uint8_t priority)
 234 {
 235     ICPState *icp = xics_icp_get(ics->xics, server);
 236
 237     trace_xics_icp_irq(server, nr, priority);
 238
 239     if ((priority >= CPPR(icp))
 240         || (XISR(icp) && (icp->pending_priority <= priority))) {
 241         ics_reject(ics, nr);
 242     } else {
 243         if (XISR(icp) && icp->xirr_owner) {
 244             ics_reject(icp->xirr_owner, XISR(icp));
 245             icp->xirr_owner = NULL;
 246         }
 247         icp->xirr = (icp->xirr & ~XISR_MASK) | (nr & XISR_MASK);
 248         icp->xirr_owner = ics;
 249         icp->pending_priority = priority;
 250         trace_xics_icp_raise(icp->xirr, icp->pending_priority);
 251         qemu_irq_raise(icp->output);
 252     }
 253 }
 254
 255 static int icp_pre_save(void *opaque)
 256 {
 257     ICPState *icp = opaque;
 258
 259     if (kvm_irqchip_in_kernel()) {
 260         icp_get_kvm_state(icp);
 261     }
 262
 263     return 0;
 264 }
 265
 266 static int icp_post_load(void *opaque, int version_id)
 267 {
 268     ICPState *icp = opaque;
 269
 270     if (kvm_irqchip_in_kernel()) {
 271         Error *local_err = NULL;
 272         int ret;
 273
 274         ret = icp_set_kvm_state(icp, &local_err);
 275         if (ret < 0) {
 276             error_report_err(local_err);
 277             return ret;
 278         }
 279     }
 280
 281     return 0;
 282 }
 283
 284 static const VMStateDescription vmstate_icp_server = {
 285     .name = "icp/server",
 286     .version_id = 1,
 287     .minimum_version_id = 1,
 288     .pre_save = icp_pre_save,
 289     .post_load = icp_post_load,
 290     .fields = (VMStateField[]) {
 291         /* Sanity check */
 292         VMSTATE_UINT32(xirr, ICPState),
 293         VMSTATE_UINT8(pending_priority, ICPState),
 294         VMSTATE_UINT8(mfrr, ICPState),
 295         VMSTATE_END_OF_LIST()
 296     },
 297 };
 298
 299 static void icp_reset_handler(void *dev)
 300 {
 301     ICPState *icp = ICP(dev);
 302
 303     icp->xirr = 0;
 304     icp->pending_priority = 0xff;
 305     icp->mfrr = 0xff;
 306
 307     /* Make all outputs are deasserted */
 308     qemu_set_irq(icp->output, 0);
 309
 310     if (kvm_irqchip_in_kernel()) {
 311         Error *local_err = NULL;
 312
 313         icp_set_kvm_state(ICP(dev), &local_err);
 314         if (local_err) {
 315             error_report_err(local_err);
 316         }
 317     }
 318 }
 319
 320 static void icp_realize(DeviceState *dev, Error **errp)
 321 {
 322     ICPState *icp = ICP(dev);
 323     PowerPCCPU *cpu;
 324     CPUPPCState *env;
 325     Object *obj;
 326     Error *err = NULL;
 327
 328     obj = object_property_get_link(OBJECT(dev), ICP_PROP_XICS, &err);
 329     if (!obj) {
 330         error_propagate_prepend(errp, err,
 331                                 "required link '" ICP_PROP_XICS
 332                                 "' not found: ");
 333         return;
 334     }
 335
 336     icp->xics = XICS_FABRIC(obj);
 337
 338     obj = object_property_get_link(OBJECT(dev), ICP_PROP_CPU, &err);
 339     if (!obj) {
 340         error_propagate_prepend(errp, err,
 341                                 "required link '" ICP_PROP_CPU
 342                                 "' not found: ");
 343         return;
 344     }
 345
 346     cpu = POWERPC_CPU(obj);
 347     icp->cs = CPU(obj);
 348
 349     env = &cpu->env;
 350     switch (PPC_INPUT(env)) {
 351     case PPC_FLAGS_INPUT_POWER7:
 352         icp->output = env->irq_inputs[POWER7_INPUT_INT];
 353         break;
 354     case PPC_FLAGS_INPUT_POWER9: /* For SPAPR xics emulation */
 355         icp->output = env->irq_inputs[POWER9_INPUT_INT];
 356         break;
 357
 358     case PPC_FLAGS_INPUT_970:
 359         icp->output = env->irq_inputs[PPC970_INPUT_INT];
 360         break;
 361
 362     default:
 363         error_setg(errp, "XICS interrupt controller does not support this CPU bus model");
 364         return;
 365     }
 366
 367     /* Connect the presenter to the VCPU (required for CPU hotplug) */
 368     if (kvm_irqchip_in_kernel()) {
 369         icp_kvm_realize(dev, &err);
 370         if (err) {
 371             error_propagate(errp, err);
 372             return;
 373         }
 374     }
 375
 376     qemu_register_reset(icp_reset_handler, dev);
 377     vmstate_register(NULL, icp->cs->cpu_index, &vmstate_icp_server, icp);
 378 }
 379
 380 static void icp_unrealize(DeviceState *dev, Error **errp)
 381 {
 382     ICPState *icp = ICP(dev);
 383
 384     vmstate_unregister(NULL, &vmstate_icp_server, icp);
 385     qemu_unregister_reset(icp_reset_handler, dev);
 386 }
 387
 388 static void icp_class_init(ObjectClass *klass, void *data)
 389 {
 390     DeviceClass *dc = DEVICE_CLASS(klass);
 391
 392     dc->realize = icp_realize;
 393     dc->unrealize = icp_unrealize;
 394 }
 395
 396 static const TypeInfo icp_info = {
 397     .name = TYPE_ICP,
 398     .parent = TYPE_DEVICE,
 399     .instance_size = sizeof(ICPState),
 400     .class_init = icp_class_init,
 401     .class_size = sizeof(ICPStateClass),
 402 };
 403
 404 Object *icp_create(Object *cpu, const char *type, XICSFabric *xi, Error **errp)
 405 {
 406     Error *local_err = NULL;
 407     Object *obj;
 408
 409     obj = object_new(type);
 410     object_property_add_child(cpu, type, obj, &error_abort);
 411     object_unref(obj);
 412     object_property_add_const_link(obj, ICP_PROP_XICS, OBJECT(xi),
 413                                    &error_abort);
 414     object_property_add_const_link(obj, ICP_PROP_CPU, cpu, &error_abort);
 415     object_property_set_bool(obj, true, "realized", &local_err);
 416     if (local_err) {
 417         object_unparent(obj);
 418         error_propagate(errp, local_err);
 419         obj = NULL;
 420     }
 421
 422     return obj;
 423 }
 424
 425 /*
 426  * ICS: Source layer
 427  */
 428 static void ics_simple_resend_msi(ICSState *ics, int srcno)
 429 {
 430     ICSIRQState *irq = ics->irqs + srcno;
 431
 432     /* FIXME: filter by server#? */
 433     if (irq->status & XICS_STATUS_REJECTED) {
 434         irq->status &= ~XICS_STATUS_REJECTED;
 435         if (irq->priority != 0xff) {
 436             icp_irq(ics, irq->server, srcno + ics->offset, irq->priority);
 437         }
 438     }
 439 }
 440
 441 static void ics_simple_resend_lsi(ICSState *ics, int srcno)
 442 {
 443     ICSIRQState *irq = ics->irqs + srcno;
 444
 445     if ((irq->priority != 0xff)
 446         && (irq->status & XICS_STATUS_ASSERTED)
 447         && !(irq->status & XICS_STATUS_SENT)) {
 448         irq->status |= XICS_STATUS_SENT;
 449         icp_irq(ics, irq->server, srcno + ics->offset, irq->priority);
 450     }
 451 }
 452
 453 static void ics_simple_set_irq_msi(ICSState *ics, int srcno, int val)
 454 {
 455     ICSIRQState *irq = ics->irqs + srcno;
 456
 457     trace_xics_ics_simple_set_irq_msi(srcno, srcno + ics->offset);
 458
 459     if (val) {
 460         if (irq->priority == 0xff) {
 461             irq->status |= XICS_STATUS_MASKED_PENDING;
 462             trace_xics_masked_pending();
 463         } else  {
 464             icp_irq(ics, irq->server, srcno + ics->offset, irq->priority);
 465         }
 466     }
 467 }
 468
 469 static void ics_simple_set_irq_lsi(ICSState *ics, int srcno, int val)
 470 {
 471     ICSIRQState *irq = ics->irqs + srcno;
 472
 473     trace_xics_ics_simple_set_irq_lsi(srcno, srcno + ics->offset);
 474     if (val) {
 475         irq->status |= XICS_STATUS_ASSERTED;
 476     } else {
 477         irq->status &= ~XICS_STATUS_ASSERTED;
 478     }
 479     ics_simple_resend_lsi(ics, srcno);
 480 }
 481
 482 void ics_simple_set_irq(void *opaque, int srcno, int val)
 483 {
 484     ICSState *ics = (ICSState *)opaque;
 485
 486     if (kvm_irqchip_in_kernel()) {
 487         ics_kvm_set_irq(ics, srcno, val);
 488         return;
 489     }
 490
 491     if (ics->irqs[srcno].flags & XICS_FLAGS_IRQ_LSI) {
 492         ics_simple_set_irq_lsi(ics, srcno, val);
 493     } else {
 494         ics_simple_set_irq_msi(ics, srcno, val);
 495     }
 496 }
 497
 498 static void ics_simple_write_xive_msi(ICSState *ics, int srcno)
 499 {
 500     ICSIRQState *irq = ics->irqs + srcno;
 501
 502     if (!(irq->status & XICS_STATUS_MASKED_PENDING)
 503         || (irq->priority == 0xff)) {
 504         return;
 505     }
 506
 507     irq->status &= ~XICS_STATUS_MASKED_PENDING;
 508     icp_irq(ics, irq->server, srcno + ics->offset, irq->priority);
 509 }
 510
 511 static void ics_simple_write_xive_lsi(ICSState *ics, int srcno)
 512 {
 513     ics_simple_resend_lsi(ics, srcno);
 514 }
 515
 516 void ics_simple_write_xive(ICSState *ics, int srcno, int server,
 517                            uint8_t priority, uint8_t saved_priority)
 518 {
 519     ICSIRQState *irq = ics->irqs + srcno;
 520
 521     irq->server = server;
 522     irq->priority = priority;
 523     irq->saved_priority = saved_priority;
 524
 525     trace_xics_ics_simple_write_xive(ics->offset + srcno, srcno, server,
 526                                      priority);
 527
 528     if (ics->irqs[srcno].flags & XICS_FLAGS_IRQ_LSI) {
 529         ics_simple_write_xive_lsi(ics, srcno);
 530     } else {
 531         ics_simple_write_xive_msi(ics, srcno);
 532     }
 533 }
 534
 535 static void ics_simple_reject(ICSState *ics, uint32_t nr)
 536 {
 537     ICSIRQState *irq = ics->irqs + nr - ics->offset;
 538
 539     trace_xics_ics_simple_reject(nr, nr - ics->offset);
 540     if (irq->flags & XICS_FLAGS_IRQ_MSI) {
 541         irq->status |= XICS_STATUS_REJECTED;
 542     } else if (irq->flags & XICS_FLAGS_IRQ_LSI) {
 543         irq->status &= ~XICS_STATUS_SENT;
 544     }
 545 }
 546
 547 static void ics_simple_resend(ICSState *ics)
 548 {
 549     int i;
 550
 551     for (i = 0; i < ics->nr_irqs; i++) {
 552         /* FIXME: filter by server#? */
 553         if (ics->irqs[i].flags & XICS_FLAGS_IRQ_LSI) {
 554             ics_simple_resend_lsi(ics, i);
 555         } else {
 556             ics_simple_resend_msi(ics, i);
 557         }
 558     }
 559 }
 560
 561 static void ics_simple_eoi(ICSState *ics, uint32_t nr)
 562 {
 563     int srcno = nr - ics->offset;
 564     ICSIRQState *irq = ics->irqs + srcno;
 565
 566     trace_xics_ics_simple_eoi(nr);
 567
 568     if (ics->irqs[srcno].flags & XICS_FLAGS_IRQ_LSI) {
 569         irq->status &= ~XICS_STATUS_SENT;
 570     }
 571 }
 572
 573 static void ics_simple_reset(DeviceState *dev)
 574 {
 575     ICSStateClass *icsc = ICS_BASE_GET_CLASS(dev);
 576
 577     icsc->parent_reset(dev);
 578
 579     if (kvm_irqchip_in_kernel()) {
 580         Error *local_err = NULL;
 581
 582         ics_set_kvm_state(ICS_BASE(dev), &local_err);
 583         if (local_err) {
 584             error_report_err(local_err);
 585         }
 586     }
 587 }
 588
 589 static void ics_simple_reset_handler(void *dev)
 590 {
 591     ics_simple_reset(dev);
 592 }
 593
 594 static void ics_simple_realize(DeviceState *dev, Error **errp)
 595 {
 596     ICSState *ics = ICS_SIMPLE(dev);
 597     ICSStateClass *icsc = ICS_BASE_GET_CLASS(ics);
 598     Error *local_err = NULL;
 599
 600     icsc->parent_realize(dev, &local_err);
 601     if (local_err) {
 602         error_propagate(errp, local_err);
 603         return;
 604     }
 605
 606     qemu_register_reset(ics_simple_reset_handler, ics);
 607 }
 608
 609 static void ics_simple_class_init(ObjectClass *klass, void *data)
 610 {
 611     DeviceClass *dc = DEVICE_CLASS(klass);
 612     ICSStateClass *isc = ICS_BASE_CLASS(klass);
 613
 614     device_class_set_parent_realize(dc, ics_simple_realize,
 615                                     &isc->parent_realize);
 616     device_class_set_parent_reset(dc, ics_simple_reset,
 617                                   &isc->parent_reset);
 618
 619     isc->reject = ics_simple_reject;
 620     isc->resend = ics_simple_resend;
 621     isc->eoi = ics_simple_eoi;
 622 }
 623
 624 static const TypeInfo ics_simple_info = {
 625     .name = TYPE_ICS_SIMPLE,
 626     .parent = TYPE_ICS_BASE,
 627     .instance_size = sizeof(ICSState),
 628     .class_init = ics_simple_class_init,
 629     .class_size = sizeof(ICSStateClass),
 630 };
 631
 632 static void ics_reset_irq(ICSIRQState *irq)
 633 {
 634     irq->priority = 0xff;
 635     irq->saved_priority = 0xff;
 636 }
 637
 638 static void ics_base_reset(DeviceState *dev)
 639 {
 640     ICSState *ics = ICS_BASE(dev);
 641     int i;
 642     uint8_t flags[ics->nr_irqs];
 643
 644     for (i = 0; i < ics->nr_irqs; i++) {
 645         flags[i] = ics->irqs[i].flags;
 646     }
 647
 648     memset(ics->irqs, 0, sizeof(ICSIRQState) * ics->nr_irqs);
 649
 650     for (i = 0; i < ics->nr_irqs; i++) {
 651         ics_reset_irq(ics->irqs + i);
 652         ics->irqs[i].flags = flags[i];
 653     }
 654 }
 655
 656 static void ics_base_realize(DeviceState *dev, Error **errp)
 657 {
 658     ICSState *ics = ICS_BASE(dev);
 659     Object *obj;
 660     Error *err = NULL;
 661
 662     obj = object_property_get_link(OBJECT(dev), ICS_PROP_XICS, &err);
 663     if (!obj) {
 664         error_propagate_prepend(errp, err,
 665                                 "required link '" ICS_PROP_XICS
 666                                 "' not found: ");
 667         return;
 668     }
 669     ics->xics = XICS_FABRIC(obj);
 670
 671     if (!ics->nr_irqs) {
 672         error_setg(errp, "Number of interrupts needs to be greater 0");
 673         return;
 674     }
 675     ics->irqs = g_malloc0(ics->nr_irqs * sizeof(ICSIRQState));
 676 }
 677
 678 static void ics_base_instance_init(Object *obj)
 679 {
 680     ICSState *ics = ICS_BASE(obj);
 681
 682     ics->offset = XICS_IRQ_BASE;
 683 }
 684
 685 static int ics_base_pre_save(void *opaque)
 686 {
 687     ICSState *ics = opaque;
 688
 689     if (kvm_irqchip_in_kernel()) {
 690         ics_get_kvm_state(ics);
 691     }
 692
 693     return 0;
 694 }
 695
 696 static int ics_base_post_load(void *opaque, int version_id)
 697 {
 698     ICSState *ics = opaque;
 699
 700     if (kvm_irqchip_in_kernel()) {
 701         Error *local_err = NULL;
 702         int ret;
 703
 704         ret = ics_set_kvm_state(ics, &local_err);
 705         if (ret < 0) {
 706             error_report_err(local_err);
 707             return ret;
 708         }
 709     }
 710
 711     return 0;
 712 }
 713
 714 static const VMStateDescription vmstate_ics_base_irq = {
 715     .name = "ics/irq",
 716     .version_id = 2,
 717     .minimum_version_id = 1,
 718     .fields = (VMStateField[]) {
 719         VMSTATE_UINT32(server, ICSIRQState),
 720         VMSTATE_UINT8(priority, ICSIRQState),
 721         VMSTATE_UINT8(saved_priority, ICSIRQState),
 722         VMSTATE_UINT8(status, ICSIRQState),
 723         VMSTATE_UINT8(flags, ICSIRQState),
 724         VMSTATE_END_OF_LIST()
 725     },
 726 };
 727
 728 static const VMStateDescription vmstate_ics_base = {
 729     .name = "ics",
 730     .version_id = 1,
 731     .minimum_version_id = 1,
 732     .pre_save = ics_base_pre_save,
 733     .post_load = ics_base_post_load,
 734     .fields = (VMStateField[]) {
 735         /* Sanity check */
 736         VMSTATE_UINT32_EQUAL(nr_irqs, ICSState, NULL),
 737
 738         VMSTATE_STRUCT_VARRAY_POINTER_UINT32(irqs, ICSState, nr_irqs,
 739                                              vmstate_ics_base_irq,
 740                                              ICSIRQState),
 741         VMSTATE_END_OF_LIST()
 742     },
 743 };
 744
 745 static Property ics_base_properties[] = {
 746     DEFINE_PROP_UINT32("nr-irqs", ICSState, nr_irqs, 0),
 747     DEFINE_PROP_END_OF_LIST(),
 748 };
 749
 750 static void ics_base_class_init(ObjectClass *klass, void *data)
 751 {
 752     DeviceClass *dc = DEVICE_CLASS(klass);
 753
 754     dc->realize = ics_base_realize;
 755     dc->props = ics_base_properties;
 756     dc->reset = ics_base_reset;
 757     dc->vmsd = &vmstate_ics_base;
 758 }
 759
 760 static const TypeInfo ics_base_info = {
 761     .name = TYPE_ICS_BASE,
 762     .parent = TYPE_DEVICE,
 763     .abstract = true,
 764     .instance_size = sizeof(ICSState),
 765     .instance_init = ics_base_instance_init,
 766     .class_init = ics_base_class_init,
 767     .class_size = sizeof(ICSStateClass),
 768 };
 769
 770 static const TypeInfo xics_fabric_info = {
 771     .name = TYPE_XICS_FABRIC,
 772     .parent = TYPE_INTERFACE,
 773     .class_size = sizeof(XICSFabricClass),
 774 };
 775
 776 /*
 777  * Exported functions
 778  */
 779 ICPState *xics_icp_get(XICSFabric *xi, int server)
 780 {
 781     XICSFabricClass *xic = XICS_FABRIC_GET_CLASS(xi);
 782
 783     return xic->icp_get(xi, server);
 784 }
 785
 786 void ics_set_irq_type(ICSState *ics, int srcno, bool lsi)
 787 {
 788     assert(!(ics->irqs[srcno].flags & XICS_FLAGS_IRQ_MASK));
 789
 790     ics->irqs[srcno].flags |=
 791         lsi ? XICS_FLAGS_IRQ_LSI : XICS_FLAGS_IRQ_MSI;
 792
 793     if (kvm_irqchip_in_kernel()) {
 794         Error *local_err = NULL;
 795
 796         ics_reset_irq(ics->irqs + srcno);
 797         ics_set_kvm_state_one(ics, srcno, &local_err);
 798         if (local_err) {
 799             error_report_err(local_err);
 800         }
 801     }
 802 }
 803
 804 static void xics_register_types(void)
 805 {
 806     type_register_static(&ics_simple_info);
 807     type_register_static(&ics_base_info);
 808     type_register_static(&icp_info);
 809     type_register_static(&xics_fabric_info);
 810 }
 811
 812 type_init(xics_register_types)