hw/piix_pci.c

   1 /*
   2  * QEMU i440FX/PIIX3 PCI Bridge Emulation
   3  *
   4  * Copyright (c) 2006 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24
  25 #include "hw.h"
  26 #include "pc.h"
  27 #include "pci.h"
  28 #include "pci_host.h"
  29 #include "isa.h"
  30 #include "sysbus.h"
  31
  32 typedef PCIHostState I440FXState;
  33
  34 typedef struct PIIX3State {
  35     PCIDevice dev;
  36     int pci_irq_levels[4];
  37     qemu_irq *pic;
  38 } PIIX3State;
  39
  40 struct PCII440FXState {
  41     PCIDevice dev;
  42     target_phys_addr_t isa_page_descs[384 / 4];
  43     uint8_t smm_enabled;
  44     PIIX3State *piix3;
  45 };
  46
  47 static void i440fx_addr_writel(void* opaque, uint32_t addr, uint32_t val)
  48 {
  49     I440FXState *s = opaque;
  50     s->config_reg = val;
  51 }
  52
  53 static uint32_t i440fx_addr_readl(void* opaque, uint32_t addr)
  54 {
  55     I440FXState *s = opaque;
  56     return s->config_reg;
  57 }
  58
  59 static void piix3_set_irq(void *opaque, int irq_num, int level);
  60
  61 /* return the global irq number corresponding to a given device irq
  62    pin. We could also use the bus number to have a more precise
  63    mapping. */
  64 static int pci_slot_get_pirq(PCIDevice *pci_dev, int irq_num)
  65 {
  66     int slot_addend;
  67     slot_addend = (pci_dev->devfn >> 3) - 1;
  68     return (irq_num + slot_addend) & 3;
  69 }
  70
  71 static void update_pam(PCII440FXState *d, uint32_t start, uint32_t end, int r)
  72 {
  73     uint32_t addr;
  74
  75     //    printf("ISA mapping %08x-0x%08x: %d\n", start, end, r);
  76     switch(r) {
  77     case 3:
  78         /* RAM */
  79         cpu_register_physical_memory(start, end - start,
  80                                      start);
  81         break;
  82     case 1:
  83         /* ROM (XXX: not quite correct) */
  84         cpu_register_physical_memory(start, end - start,
  85                                      start | IO_MEM_ROM);
  86         break;
  87     case 2:
  88     case 0:
  89         /* XXX: should distinguish read/write cases */
  90         for(addr = start; addr < end; addr += 4096) {
  91             cpu_register_physical_memory(addr, 4096,
  92                                          d->isa_page_descs[(addr - 0xa0000) >> 12]);
  93         }
  94         break;
  95     }
  96 }
  97
  98 static void i440fx_update_memory_mappings(PCII440FXState *d)
  99 {
 100     int i, r;
 101     uint32_t smram, addr;
 102
 103     update_pam(d, 0xf0000, 0x100000, (d->dev.config[0x59] >> 4) & 3);
 104     for(i = 0; i < 12; i++) {
 105         r = (d->dev.config[(i >> 1) + 0x5a] >> ((i & 1) * 4)) & 3;
 106         update_pam(d, 0xc0000 + 0x4000 * i, 0xc0000 + 0x4000 * (i + 1), r);
 107     }
 108     smram = d->dev.config[0x72];
 109     if ((d->smm_enabled && (smram & 0x08)) || (smram & 0x40)) {
 110         cpu_register_physical_memory(0xa0000, 0x20000, 0xa0000);
 111     } else {
 112         for(addr = 0xa0000; addr < 0xc0000; addr += 4096) {
 113             cpu_register_physical_memory(addr, 4096,
 114                                          d->isa_page_descs[(addr - 0xa0000) >> 12]);
 115         }
 116     }
 117 }
 118
 119 void i440fx_set_smm(PCII440FXState *d, int val)
 120 {
 121     val = (val != 0);
 122     if (d->smm_enabled != val) {
 123         d->smm_enabled = val;
 124         i440fx_update_memory_mappings(d);
 125     }
 126 }
 127
 128
 129 /* XXX: suppress when better memory API. We make the assumption that
 130    no device (in particular the VGA) changes the memory mappings in
 131    the 0xa0000-0x100000 range */
 132 void i440fx_init_memory_mappings(PCII440FXState *d)
 133 {
 134     int i;
 135     for(i = 0; i < 96; i++) {
 136         d->isa_page_descs[i] = cpu_get_physical_page_desc(0xa0000 + i * 0x1000);
 137     }
 138 }
 139
 140 static void i440fx_write_config(PCIDevice *dev,
 141                                 uint32_t address, uint32_t val, int len)
 142 {
 143     PCII440FXState *d = DO_UPCAST(PCII440FXState, dev, dev);
 144
 145     /* XXX: implement SMRAM.D_LOCK */
 146     pci_default_write_config(dev, address, val, len);
 147     if ((address >= 0x59 && address <= 0x5f) || address == 0x72)
 148         i440fx_update_memory_mappings(d);
 149 }
 150
 151 static int i440fx_load_old(QEMUFile* f, void *opaque, int version_id)
 152 {
 153     PCII440FXState *d = opaque;
 154     int ret, i;
 155
 156     ret = pci_device_load(&d->dev, f);
 157     if (ret < 0)
 158         return ret;
 159     i440fx_update_memory_mappings(d);
 160     qemu_get_8s(f, &d->smm_enabled);
 161
 162     if (version_id == 2)
 163         for (i = 0; i < 4; i++)
 164             d->piix3->pci_irq_levels[i] = qemu_get_be32(f);
 165
 166     return 0;
 167 }
 168
 169 static int i440fx_post_load(void *opaque, int version_id)
 170 {
 171     PCII440FXState *d = opaque;
 172
 173     i440fx_update_memory_mappings(d);
 174     return 0;
 175 }
 176
 177 static const VMStateDescription vmstate_i440fx = {
 178     .name = "I440FX",
 179     .version_id = 3,
 180     .minimum_version_id = 3,
 181     .minimum_version_id_old = 1,
 182     .load_state_old = i440fx_load_old,
 183     .post_load = i440fx_post_load,
 184     .fields      = (VMStateField []) {
 185         VMSTATE_PCI_DEVICE(dev, PCII440FXState),
 186         VMSTATE_UINT8(smm_enabled, PCII440FXState),
 187         VMSTATE_END_OF_LIST()
 188     }
 189 };
 190
 191 static int i440fx_pcihost_initfn(SysBusDevice *dev)
 192 {
 193     I440FXState *s = FROM_SYSBUS(I440FXState, dev);
 194
 195     register_ioport_write(0xcf8, 4, 4, i440fx_addr_writel, s);
 196     register_ioport_read(0xcf8, 4, 4, i440fx_addr_readl, s);
 197
 198     pci_host_data_register_ioport(0xcfc, s);
 199     return 0;
 200 }
 201
 202 static int i440fx_initfn(PCIDevice *dev)
 203 {
 204     PCII440FXState *d = DO_UPCAST(PCII440FXState, dev, dev);
 205
 206     pci_config_set_vendor_id(d->dev.config, PCI_VENDOR_ID_INTEL);
 207     pci_config_set_device_id(d->dev.config, PCI_DEVICE_ID_INTEL_82441);
 208     d->dev.config[0x08] = 0x02; // revision
 209     pci_config_set_class(d->dev.config, PCI_CLASS_BRIDGE_HOST);
 210     d->dev.config[PCI_HEADER_TYPE] = PCI_HEADER_TYPE_NORMAL; // header_type
 211
 212     d->dev.config[0x72] = 0x02; /* SMRAM */
 213
 214     vmstate_register(0, &vmstate_i440fx, d);
 215     return 0;
 216 }
 217
 218 PCIBus *i440fx_init(PCII440FXState **pi440fx_state, int *piix3_devfn, qemu_irq *pic)
 219 {
 220     DeviceState *dev;
 221     PCIBus *b;
 222     PCIDevice *d;
 223     I440FXState *s;
 224     PIIX3State *piix3;
 225
 226     dev = qdev_create(NULL, "i440FX-pcihost");
 227     s = FROM_SYSBUS(I440FXState, sysbus_from_qdev(dev));
 228     b = pci_bus_new(&s->busdev.qdev, NULL, 0);
 229     s->bus = b;
 230     qdev_init_nofail(dev);
 231
 232     d = pci_create_simple(b, 0, "i440FX");
 233     *pi440fx_state = DO_UPCAST(PCII440FXState, dev, d);
 234
 235     piix3 = DO_UPCAST(PIIX3State, dev,
 236                                  pci_create_simple(b, -1, "PIIX3"));
 237     piix3->pic = pic;
 238     pci_bus_irqs(b, piix3_set_irq, pci_slot_get_pirq, piix3, 4);
 239     (*pi440fx_state)->piix3 = piix3;
 240
 241     *piix3_devfn = piix3->dev.devfn;
 242
 243     return b;
 244 }
 245
 246 /* PIIX3 PCI to ISA bridge */
 247
 248 static void piix3_set_irq(void *opaque, int irq_num, int level)
 249 {
 250     int i, pic_irq, pic_level;
 251     PIIX3State *piix3 = opaque;
 252
 253     piix3->pci_irq_levels[irq_num] = level;
 254
 255     /* now we change the pic irq level according to the piix irq mappings */
 256     /* XXX: optimize */
 257     pic_irq = piix3->dev.config[0x60 + irq_num];
 258     if (pic_irq < 16) {
 259         /* The pic level is the logical OR of all the PCI irqs mapped
 260            to it */
 261         pic_level = 0;
 262         for (i = 0; i < 4; i++) {
 263             if (pic_irq == piix3->dev.config[0x60 + i])
 264                 pic_level |= piix3->pci_irq_levels[i];
 265         }
 266         qemu_set_irq(piix3->pic[pic_irq], pic_level);
 267     }
 268 }
 269
 270 static void piix3_reset(void *opaque)
 271 {
 272     PIIX3State *d = opaque;
 273     uint8_t *pci_conf = d->dev.config;
 274
 275     pci_conf[0x04] = 0x07; // master, memory and I/O
 276     pci_conf[0x05] = 0x00;
 277     pci_conf[0x06] = 0x00;
 278     pci_conf[0x07] = 0x02; // PCI_status_devsel_medium
 279     pci_conf[0x4c] = 0x4d;
 280     pci_conf[0x4e] = 0x03;
 281     pci_conf[0x4f] = 0x00;
 282     pci_conf[0x60] = 0x80;
 283     pci_conf[0x61] = 0x80;
 284     pci_conf[0x62] = 0x80;
 285     pci_conf[0x63] = 0x80;
 286     pci_conf[0x69] = 0x02;
 287     pci_conf[0x70] = 0x80;
 288     pci_conf[0x76] = 0x0c;
 289     pci_conf[0x77] = 0x0c;
 290     pci_conf[0x78] = 0x02;
 291     pci_conf[0x79] = 0x00;
 292     pci_conf[0x80] = 0x00;
 293     pci_conf[0x82] = 0x00;
 294     pci_conf[0xa0] = 0x08;
 295     pci_conf[0xa2] = 0x00;
 296     pci_conf[0xa3] = 0x00;
 297     pci_conf[0xa4] = 0x00;
 298     pci_conf[0xa5] = 0x00;
 299     pci_conf[0xa6] = 0x00;
 300     pci_conf[0xa7] = 0x00;
 301     pci_conf[0xa8] = 0x0f;
 302     pci_conf[0xaa] = 0x00;
 303     pci_conf[0xab] = 0x00;
 304     pci_conf[0xac] = 0x00;
 305     pci_conf[0xae] = 0x00;
 306
 307     memset(d->pci_irq_levels, 0, sizeof(d->pci_irq_levels));
 308 }
 309
 310 static const VMStateDescription vmstate_piix3 = {
 311     .name = "PIIX3",
 312     .version_id = 3,
 313     .minimum_version_id = 2,
 314     .minimum_version_id_old = 2,
 315     .fields      = (VMStateField []) {
 316         VMSTATE_PCI_DEVICE(dev, PIIX3State),
 317         VMSTATE_INT32_ARRAY_V(pci_irq_levels, PIIX3State, 4, 3),
 318         VMSTATE_END_OF_LIST()
 319     }
 320 };
 321
 322 static int piix3_initfn(PCIDevice *dev)
 323 {
 324     PIIX3State *d = DO_UPCAST(PIIX3State, dev, dev);
 325     uint8_t *pci_conf;
 326
 327     isa_bus_new(&d->dev.qdev);
 328     vmstate_register(0, &vmstate_piix3, d);
 329
 330     pci_conf = d->dev.config;
 331     pci_config_set_vendor_id(pci_conf, PCI_VENDOR_ID_INTEL);
 332     pci_config_set_device_id(pci_conf, PCI_DEVICE_ID_INTEL_82371SB_0); // 82371SB PIIX3 PCI-to-ISA bridge (Step A1)
 333     pci_config_set_class(pci_conf, PCI_CLASS_BRIDGE_ISA);
 334     pci_conf[PCI_HEADER_TYPE] =
 335         PCI_HEADER_TYPE_NORMAL | PCI_HEADER_TYPE_MULTI_FUNCTION; // header_type = PCI_multifunction, generic
 336
 337     qemu_register_reset(piix3_reset, d);
 338     return 0;
 339 }
 340
 341 static PCIDeviceInfo i440fx_info[] = {
 342     {
 343         .qdev.name    = "i440FX",
 344         .qdev.desc    = "Host bridge",
 345         .qdev.size    = sizeof(PCII440FXState),
 346         .qdev.no_user = 1,
 347         .init         = i440fx_initfn,
 348         .config_write = i440fx_write_config,
 349     },{
 350         .qdev.name    = "PIIX3",
 351         .qdev.desc    = "ISA bridge",
 352         .qdev.size    = sizeof(PIIX3State),
 353         .qdev.no_user = 1,
 354         .init         = piix3_initfn,
 355     },{
 356         /* end of list */
 357     }
 358 };
 359
 360 static SysBusDeviceInfo i440fx_pcihost_info = {
 361     .init         = i440fx_pcihost_initfn,
 362     .qdev.name    = "i440FX-pcihost",
 363     .qdev.size    = sizeof(I440FXState),
 364     .qdev.no_user = 1,
 365 };
 366
 367 static void i440fx_register(void)
 368 {
 369     sysbus_register_withprop(&i440fx_pcihost_info);
 370     pci_qdev_register_many(i440fx_info);
 371 }
 372 device_init(i440fx_register);