hw/ppc/spapr_hcall.c

   1 #include "qemu/osdep.h"
   2 #include "qapi/error.h"
   3 #include "sysemu/sysemu.h"
   4 #include "qemu/log.h"
   5 #include "cpu.h"
   6 #include "helper_regs.h"
   7 #include "hw/ppc/spapr.h"
   8 #include "mmu-hash64.h"
   9 #include "cpu-models.h"
  10 #include "trace.h"
  11 #include "sysemu/kvm.h"
  12 #include "kvm_ppc.h"
  13
  14 struct SPRSyncState {
  15     CPUState *cs;
  16     int spr;
  17     target_ulong value;
  18     target_ulong mask;
  19 };
  20
  21 static void do_spr_sync(void *arg)
  22 {
  23     struct SPRSyncState *s = arg;
  24     PowerPCCPU *cpu = POWERPC_CPU(s->cs);
  25     CPUPPCState *env = &cpu->env;
  26
  27     cpu_synchronize_state(s->cs);
  28     env->spr[s->spr] &= ~s->mask;
  29     env->spr[s->spr] |= s->value;
  30 }
  31
  32 static void set_spr(CPUState *cs, int spr, target_ulong value,
  33                     target_ulong mask)
  34 {
  35     struct SPRSyncState s = {
  36         .cs = cs,
  37         .spr = spr,
  38         .value = value,
  39         .mask = mask
  40     };
  41     run_on_cpu(cs, do_spr_sync, &s);
  42 }
  43
  44 static bool has_spr(PowerPCCPU *cpu, int spr)
  45 {
  46     /* We can test whether the SPR is defined by checking for a valid name */
  47     return cpu->env.spr_cb[spr].name != NULL;
  48 }
  49
  50 static inline bool valid_pte_index(CPUPPCState *env, target_ulong pte_index)
  51 {
  52     /*
  53      * hash value/pteg group index is normalized by htab_mask
  54      */
  55     if (((pte_index & ~7ULL) / HPTES_PER_GROUP) & ~env->htab_mask) {
  56         return false;
  57     }
  58     return true;
  59 }
  60
  61 static bool is_ram_address(sPAPRMachineState *spapr, hwaddr addr)
  62 {
  63     MachineState *machine = MACHINE(spapr);
  64     MemoryHotplugState *hpms = &spapr->hotplug_memory;
  65
  66     if (addr < machine->ram_size) {
  67         return true;
  68     }
  69     if ((addr >= hpms->base)
  70         && ((addr - hpms->base) < memory_region_size(&hpms->mr))) {
  71         return true;
  72     }
  73
  74     return false;
  75 }
  76
  77 static target_ulong h_enter(PowerPCCPU *cpu, sPAPRMachineState *spapr,
  78                             target_ulong opcode, target_ulong *args)
  79 {
  80     CPUPPCState *env = &cpu->env;
  81     target_ulong flags = args[0];
  82     target_ulong pte_index = args[1];
  83     target_ulong pteh = args[2];
  84     target_ulong ptel = args[3];
  85     unsigned apshift, spshift;
  86     target_ulong raddr;
  87     target_ulong index;
  88     uint64_t token;
  89
  90     apshift = ppc_hash64_hpte_page_shift_noslb(cpu, pteh, ptel, &spshift);
  91     if (!apshift) {
  92         /* Bad page size encoding */
  93         return H_PARAMETER;
  94     }
  95
  96     raddr = (ptel & HPTE64_R_RPN) & ~((1ULL << apshift) - 1);
  97
  98     if (is_ram_address(spapr, raddr)) {
  99         /* Regular RAM - should have WIMG=0010 */
 100         if ((ptel & HPTE64_R_WIMG) != HPTE64_R_M) {
 101             return H_PARAMETER;
 102         }
 103     } else {
 104         /* Looks like an IO address */
 105         /* FIXME: What WIMG combinations could be sensible for IO?
 106          * For now we allow WIMG=010x, but are there others? */
 107         /* FIXME: Should we check against registered IO addresses? */
 108         if ((ptel & (HPTE64_R_W | HPTE64_R_I | HPTE64_R_M)) != HPTE64_R_I) {
 109             return H_PARAMETER;
 110         }
 111     }
 112
 113     pteh &= ~0x60ULL;
 114
 115     if (!valid_pte_index(env, pte_index)) {
 116         return H_PARAMETER;
 117     }
 118
 119     index = 0;
 120     if (likely((flags & H_EXACT) == 0)) {
 121         pte_index &= ~7ULL;
 122         token = ppc_hash64_start_access(cpu, pte_index);
 123         for (; index < 8; index++) {
 124             if (!(ppc_hash64_load_hpte0(cpu, token, index) & HPTE64_V_VALID)) {
 125                 break;
 126             }
 127         }
 128         ppc_hash64_stop_access(cpu, token);
 129         if (index == 8) {
 130             return H_PTEG_FULL;
 131         }
 132     } else {
 133         token = ppc_hash64_start_access(cpu, pte_index);
 134         if (ppc_hash64_load_hpte0(cpu, token, 0) & HPTE64_V_VALID) {
 135             ppc_hash64_stop_access(cpu, token);
 136             return H_PTEG_FULL;
 137         }
 138         ppc_hash64_stop_access(cpu, token);
 139     }
 140
 141     ppc_hash64_store_hpte(cpu, pte_index + index,
 142                           pteh | HPTE64_V_HPTE_DIRTY, ptel);
 143
 144     args[0] = pte_index + index;
 145     return H_SUCCESS;
 146 }
 147
 148 typedef enum {
 149     REMOVE_SUCCESS = 0,
 150     REMOVE_NOT_FOUND = 1,
 151     REMOVE_PARM = 2,
 152     REMOVE_HW = 3,
 153 } RemoveResult;
 154
 155 static RemoveResult remove_hpte(PowerPCCPU *cpu, target_ulong ptex,
 156                                 target_ulong avpn,
 157                                 target_ulong flags,
 158                                 target_ulong *vp, target_ulong *rp)
 159 {
 160     CPUPPCState *env = &cpu->env;
 161     uint64_t token;
 162     target_ulong v, r;
 163
 164     if (!valid_pte_index(env, ptex)) {
 165         return REMOVE_PARM;
 166     }
 167
 168     token = ppc_hash64_start_access(cpu, ptex);
 169     v = ppc_hash64_load_hpte0(cpu, token, 0);
 170     r = ppc_hash64_load_hpte1(cpu, token, 0);
 171     ppc_hash64_stop_access(cpu, token);
 172
 173     if ((v & HPTE64_V_VALID) == 0 ||
 174         ((flags & H_AVPN) && (v & ~0x7fULL) != avpn) ||
 175         ((flags & H_ANDCOND) && (v & avpn) != 0)) {
 176         return REMOVE_NOT_FOUND;
 177     }
 178     *vp = v;
 179     *rp = r;
 180     ppc_hash64_store_hpte(cpu, ptex, HPTE64_V_HPTE_DIRTY, 0);
 181     ppc_hash64_tlb_flush_hpte(cpu, ptex, v, r);
 182     return REMOVE_SUCCESS;
 183 }
 184
 185 static target_ulong h_remove(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 186                              target_ulong opcode, target_ulong *args)
 187 {
 188     target_ulong flags = args[0];
 189     target_ulong pte_index = args[1];
 190     target_ulong avpn = args[2];
 191     RemoveResult ret;
 192
 193     ret = remove_hpte(cpu, pte_index, avpn, flags,
 194                       &args[0], &args[1]);
 195
 196     switch (ret) {
 197     case REMOVE_SUCCESS:
 198         return H_SUCCESS;
 199
 200     case REMOVE_NOT_FOUND:
 201         return H_NOT_FOUND;
 202
 203     case REMOVE_PARM:
 204         return H_PARAMETER;
 205
 206     case REMOVE_HW:
 207         return H_HARDWARE;
 208     }
 209
 210     g_assert_not_reached();
 211 }
 212
 213 #define H_BULK_REMOVE_TYPE             0xc000000000000000ULL
 214 #define   H_BULK_REMOVE_REQUEST        0x4000000000000000ULL
 215 #define   H_BULK_REMOVE_RESPONSE       0x8000000000000000ULL
 216 #define   H_BULK_REMOVE_END            0xc000000000000000ULL
 217 #define H_BULK_REMOVE_CODE             0x3000000000000000ULL
 218 #define   H_BULK_REMOVE_SUCCESS        0x0000000000000000ULL
 219 #define   H_BULK_REMOVE_NOT_FOUND      0x1000000000000000ULL
 220 #define   H_BULK_REMOVE_PARM           0x2000000000000000ULL
 221 #define   H_BULK_REMOVE_HW             0x3000000000000000ULL
 222 #define H_BULK_REMOVE_RC               0x0c00000000000000ULL
 223 #define H_BULK_REMOVE_FLAGS            0x0300000000000000ULL
 224 #define   H_BULK_REMOVE_ABSOLUTE       0x0000000000000000ULL
 225 #define   H_BULK_REMOVE_ANDCOND        0x0100000000000000ULL
 226 #define   H_BULK_REMOVE_AVPN           0x0200000000000000ULL
 227 #define H_BULK_REMOVE_PTEX             0x00ffffffffffffffULL
 228
 229 #define H_BULK_REMOVE_MAX_BATCH        4
 230
 231 static target_ulong h_bulk_remove(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 232                                   target_ulong opcode, target_ulong *args)
 233 {
 234     int i;
 235
 236     for (i = 0; i < H_BULK_REMOVE_MAX_BATCH; i++) {
 237         target_ulong *tsh = &args[i*2];
 238         target_ulong tsl = args[i*2 + 1];
 239         target_ulong v, r, ret;
 240
 241         if ((*tsh & H_BULK_REMOVE_TYPE) == H_BULK_REMOVE_END) {
 242             break;
 243         } else if ((*tsh & H_BULK_REMOVE_TYPE) != H_BULK_REMOVE_REQUEST) {
 244             return H_PARAMETER;
 245         }
 246
 247         *tsh &= H_BULK_REMOVE_PTEX | H_BULK_REMOVE_FLAGS;
 248         *tsh |= H_BULK_REMOVE_RESPONSE;
 249
 250         if ((*tsh & H_BULK_REMOVE_ANDCOND) && (*tsh & H_BULK_REMOVE_AVPN)) {
 251             *tsh |= H_BULK_REMOVE_PARM;
 252             return H_PARAMETER;
 253         }
 254
 255         ret = remove_hpte(cpu, *tsh & H_BULK_REMOVE_PTEX, tsl,
 256                           (*tsh & H_BULK_REMOVE_FLAGS) >> 26,
 257                           &v, &r);
 258
 259         *tsh |= ret << 60;
 260
 261         switch (ret) {
 262         case REMOVE_SUCCESS:
 263             *tsh |= (r & (HPTE64_R_C | HPTE64_R_R)) << 43;
 264             break;
 265
 266         case REMOVE_PARM:
 267             return H_PARAMETER;
 268
 269         case REMOVE_HW:
 270             return H_HARDWARE;
 271         }
 272     }
 273
 274     return H_SUCCESS;
 275 }
 276
 277 static target_ulong h_protect(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 278                               target_ulong opcode, target_ulong *args)
 279 {
 280     CPUPPCState *env = &cpu->env;
 281     target_ulong flags = args[0];
 282     target_ulong pte_index = args[1];
 283     target_ulong avpn = args[2];
 284     uint64_t token;
 285     target_ulong v, r;
 286
 287     if (!valid_pte_index(env, pte_index)) {
 288         return H_PARAMETER;
 289     }
 290
 291     token = ppc_hash64_start_access(cpu, pte_index);
 292     v = ppc_hash64_load_hpte0(cpu, token, 0);
 293     r = ppc_hash64_load_hpte1(cpu, token, 0);
 294     ppc_hash64_stop_access(cpu, token);
 295
 296     if ((v & HPTE64_V_VALID) == 0 ||
 297         ((flags & H_AVPN) && (v & ~0x7fULL) != avpn)) {
 298         return H_NOT_FOUND;
 299     }
 300
 301     r &= ~(HPTE64_R_PP0 | HPTE64_R_PP | HPTE64_R_N |
 302            HPTE64_R_KEY_HI | HPTE64_R_KEY_LO);
 303     r |= (flags << 55) & HPTE64_R_PP0;
 304     r |= (flags << 48) & HPTE64_R_KEY_HI;
 305     r |= flags & (HPTE64_R_PP | HPTE64_R_N | HPTE64_R_KEY_LO);
 306     ppc_hash64_store_hpte(cpu, pte_index,
 307                           (v & ~HPTE64_V_VALID) | HPTE64_V_HPTE_DIRTY, 0);
 308     ppc_hash64_tlb_flush_hpte(cpu, pte_index, v, r);
 309     /* Don't need a memory barrier, due to qemu's global lock */
 310     ppc_hash64_store_hpte(cpu, pte_index, v | HPTE64_V_HPTE_DIRTY, r);
 311     return H_SUCCESS;
 312 }
 313
 314 static target_ulong h_read(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 315                            target_ulong opcode, target_ulong *args)
 316 {
 317     CPUPPCState *env = &cpu->env;
 318     target_ulong flags = args[0];
 319     target_ulong pte_index = args[1];
 320     uint8_t *hpte;
 321     int i, ridx, n_entries = 1;
 322
 323     if (!valid_pte_index(env, pte_index)) {
 324         return H_PARAMETER;
 325     }
 326
 327     if (flags & H_READ_4) {
 328         /* Clear the two low order bits */
 329         pte_index &= ~(3ULL);
 330         n_entries = 4;
 331     }
 332
 333     hpte = env->external_htab + (pte_index * HASH_PTE_SIZE_64);
 334
 335     for (i = 0, ridx = 0; i < n_entries; i++) {
 336         args[ridx++] = ldq_p(hpte);
 337         args[ridx++] = ldq_p(hpte + (HASH_PTE_SIZE_64/2));
 338         hpte += HASH_PTE_SIZE_64;
 339     }
 340
 341     return H_SUCCESS;
 342 }
 343
 344 static target_ulong h_set_sprg0(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 345                                 target_ulong opcode, target_ulong *args)
 346 {
 347     cpu_synchronize_state(CPU(cpu));
 348     cpu->env.spr[SPR_SPRG0] = args[0];
 349
 350     return H_SUCCESS;
 351 }
 352
 353 static target_ulong h_set_dabr(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 354                                target_ulong opcode, target_ulong *args)
 355 {
 356     if (!has_spr(cpu, SPR_DABR)) {
 357         return H_HARDWARE;              /* DABR register not available */
 358     }
 359     cpu_synchronize_state(CPU(cpu));
 360
 361     if (has_spr(cpu, SPR_DABRX)) {
 362         cpu->env.spr[SPR_DABRX] = 0x3;  /* Use Problem and Privileged state */
 363     } else if (!(args[0] & 0x4)) {      /* Breakpoint Translation set? */
 364         return H_RESERVED_DABR;
 365     }
 366
 367     cpu->env.spr[SPR_DABR] = args[0];
 368     return H_SUCCESS;
 369 }
 370
 371 static target_ulong h_set_xdabr(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 372                                 target_ulong opcode, target_ulong *args)
 373 {
 374     target_ulong dabrx = args[1];
 375
 376     if (!has_spr(cpu, SPR_DABR) || !has_spr(cpu, SPR_DABRX)) {
 377         return H_HARDWARE;
 378     }
 379
 380     if ((dabrx & ~0xfULL) != 0 || (dabrx & H_DABRX_HYPERVISOR) != 0
 381         || (dabrx & (H_DABRX_KERNEL | H_DABRX_USER)) == 0) {
 382         return H_PARAMETER;
 383     }
 384
 385     cpu_synchronize_state(CPU(cpu));
 386     cpu->env.spr[SPR_DABRX] = dabrx;
 387     cpu->env.spr[SPR_DABR] = args[0];
 388
 389     return H_SUCCESS;
 390 }
 391
 392 static target_ulong h_page_init(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 393                                 target_ulong opcode, target_ulong *args)
 394 {
 395     target_ulong flags = args[0];
 396     hwaddr dst = args[1];
 397     hwaddr src = args[2];
 398     hwaddr len = TARGET_PAGE_SIZE;
 399     uint8_t *pdst, *psrc;
 400     target_long ret = H_SUCCESS;
 401
 402     if (flags & ~(H_ICACHE_SYNCHRONIZE | H_ICACHE_INVALIDATE
 403                   | H_COPY_PAGE | H_ZERO_PAGE)) {
 404         qemu_log_mask(LOG_UNIMP, "h_page_init: Bad flags (" TARGET_FMT_lx "\n",
 405                       flags);
 406         return H_PARAMETER;
 407     }
 408
 409     /* Map-in destination */
 410     if (!is_ram_address(spapr, dst) || (dst & ~TARGET_PAGE_MASK) != 0) {
 411         return H_PARAMETER;
 412     }
 413     pdst = cpu_physical_memory_map(dst, &len, 1);
 414     if (!pdst || len != TARGET_PAGE_SIZE) {
 415         return H_PARAMETER;
 416     }
 417
 418     if (flags & H_COPY_PAGE) {
 419         /* Map-in source, copy to destination, and unmap source again */
 420         if (!is_ram_address(spapr, src) || (src & ~TARGET_PAGE_MASK) != 0) {
 421             ret = H_PARAMETER;
 422             goto unmap_out;
 423         }
 424         psrc = cpu_physical_memory_map(src, &len, 0);
 425         if (!psrc || len != TARGET_PAGE_SIZE) {
 426             ret = H_PARAMETER;
 427             goto unmap_out;
 428         }
 429         memcpy(pdst, psrc, len);
 430         cpu_physical_memory_unmap(psrc, len, 0, len);
 431     } else if (flags & H_ZERO_PAGE) {
 432         memset(pdst, 0, len);          /* Just clear the destination page */
 433     }
 434
 435     if (kvm_enabled() && (flags & H_ICACHE_SYNCHRONIZE) != 0) {
 436         kvmppc_dcbst_range(cpu, pdst, len);
 437     }
 438     if (flags & (H_ICACHE_SYNCHRONIZE | H_ICACHE_INVALIDATE)) {
 439         if (kvm_enabled()) {
 440             kvmppc_icbi_range(cpu, pdst, len);
 441         } else {
 442             tb_flush(CPU(cpu));
 443         }
 444     }
 445
 446 unmap_out:
 447     cpu_physical_memory_unmap(pdst, TARGET_PAGE_SIZE, 1, len);
 448     return ret;
 449 }
 450
 451 #define FLAGS_REGISTER_VPA         0x0000200000000000ULL
 452 #define FLAGS_REGISTER_DTL         0x0000400000000000ULL
 453 #define FLAGS_REGISTER_SLBSHADOW   0x0000600000000000ULL
 454 #define FLAGS_DEREGISTER_VPA       0x0000a00000000000ULL
 455 #define FLAGS_DEREGISTER_DTL       0x0000c00000000000ULL
 456 #define FLAGS_DEREGISTER_SLBSHADOW 0x0000e00000000000ULL
 457
 458 #define VPA_MIN_SIZE           640
 459 #define VPA_SIZE_OFFSET        0x4
 460 #define VPA_SHARED_PROC_OFFSET 0x9
 461 #define VPA_SHARED_PROC_VAL    0x2
 462
 463 static target_ulong register_vpa(CPUPPCState *env, target_ulong vpa)
 464 {
 465     CPUState *cs = CPU(ppc_env_get_cpu(env));
 466     uint16_t size;
 467     uint8_t tmp;
 468
 469     if (vpa == 0) {
 470         hcall_dprintf("Can't cope with registering a VPA at logical 0\n");
 471         return H_HARDWARE;
 472     }
 473
 474     if (vpa % env->dcache_line_size) {
 475         return H_PARAMETER;
 476     }
 477     /* FIXME: bounds check the address */
 478
 479     size = lduw_be_phys(cs->as, vpa + 0x4);
 480
 481     if (size < VPA_MIN_SIZE) {
 482         return H_PARAMETER;
 483     }
 484
 485     /* VPA is not allowed to cross a page boundary */
 486     if ((vpa / 4096) != ((vpa + size - 1) / 4096)) {
 487         return H_PARAMETER;
 488     }
 489
 490     env->vpa_addr = vpa;
 491
 492     tmp = ldub_phys(cs->as, env->vpa_addr + VPA_SHARED_PROC_OFFSET);
 493     tmp |= VPA_SHARED_PROC_VAL;
 494     stb_phys(cs->as, env->vpa_addr + VPA_SHARED_PROC_OFFSET, tmp);
 495
 496     return H_SUCCESS;
 497 }
 498
 499 static target_ulong deregister_vpa(CPUPPCState *env, target_ulong vpa)
 500 {
 501     if (env->slb_shadow_addr) {
 502         return H_RESOURCE;
 503     }
 504
 505     if (env->dtl_addr) {
 506         return H_RESOURCE;
 507     }
 508
 509     env->vpa_addr = 0;
 510     return H_SUCCESS;
 511 }
 512
 513 static target_ulong register_slb_shadow(CPUPPCState *env, target_ulong addr)
 514 {
 515     CPUState *cs = CPU(ppc_env_get_cpu(env));
 516     uint32_t size;
 517
 518     if (addr == 0) {
 519         hcall_dprintf("Can't cope with SLB shadow at logical 0\n");
 520         return H_HARDWARE;
 521     }
 522
 523     size = ldl_be_phys(cs->as, addr + 0x4);
 524     if (size < 0x8) {
 525         return H_PARAMETER;
 526     }
 527
 528     if ((addr / 4096) != ((addr + size - 1) / 4096)) {
 529         return H_PARAMETER;
 530     }
 531
 532     if (!env->vpa_addr) {
 533         return H_RESOURCE;
 534     }
 535
 536     env->slb_shadow_addr = addr;
 537     env->slb_shadow_size = size;
 538
 539     return H_SUCCESS;
 540 }
 541
 542 static target_ulong deregister_slb_shadow(CPUPPCState *env, target_ulong addr)
 543 {
 544     env->slb_shadow_addr = 0;
 545     env->slb_shadow_size = 0;
 546     return H_SUCCESS;
 547 }
 548
 549 static target_ulong register_dtl(CPUPPCState *env, target_ulong addr)
 550 {
 551     CPUState *cs = CPU(ppc_env_get_cpu(env));
 552     uint32_t size;
 553
 554     if (addr == 0) {
 555         hcall_dprintf("Can't cope with DTL at logical 0\n");
 556         return H_HARDWARE;
 557     }
 558
 559     size = ldl_be_phys(cs->as, addr + 0x4);
 560
 561     if (size < 48) {
 562         return H_PARAMETER;
 563     }
 564
 565     if (!env->vpa_addr) {
 566         return H_RESOURCE;
 567     }
 568
 569     env->dtl_addr = addr;
 570     env->dtl_size = size;
 571
 572     return H_SUCCESS;
 573 }
 574
 575 static target_ulong deregister_dtl(CPUPPCState *env, target_ulong addr)
 576 {
 577     env->dtl_addr = 0;
 578     env->dtl_size = 0;
 579
 580     return H_SUCCESS;
 581 }
 582
 583 static target_ulong h_register_vpa(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 584                                    target_ulong opcode, target_ulong *args)
 585 {
 586     target_ulong flags = args[0];
 587     target_ulong procno = args[1];
 588     target_ulong vpa = args[2];
 589     target_ulong ret = H_PARAMETER;
 590     CPUPPCState *tenv;
 591     PowerPCCPU *tcpu;
 592
 593     tcpu = ppc_get_vcpu_by_dt_id(procno);
 594     if (!tcpu) {
 595         return H_PARAMETER;
 596     }
 597     tenv = &tcpu->env;
 598
 599     switch (flags) {
 600     case FLAGS_REGISTER_VPA:
 601         ret = register_vpa(tenv, vpa);
 602         break;
 603
 604     case FLAGS_DEREGISTER_VPA:
 605         ret = deregister_vpa(tenv, vpa);
 606         break;
 607
 608     case FLAGS_REGISTER_SLBSHADOW:
 609         ret = register_slb_shadow(tenv, vpa);
 610         break;
 611
 612     case FLAGS_DEREGISTER_SLBSHADOW:
 613         ret = deregister_slb_shadow(tenv, vpa);
 614         break;
 615
 616     case FLAGS_REGISTER_DTL:
 617         ret = register_dtl(tenv, vpa);
 618         break;
 619
 620     case FLAGS_DEREGISTER_DTL:
 621         ret = deregister_dtl(tenv, vpa);
 622         break;
 623     }
 624
 625     return ret;
 626 }
 627
 628 static target_ulong h_cede(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 629                            target_ulong opcode, target_ulong *args)
 630 {
 631     CPUPPCState *env = &cpu->env;
 632     CPUState *cs = CPU(cpu);
 633
 634     env->msr |= (1ULL << MSR_EE);
 635     hreg_compute_hflags(env);
 636     if (!cpu_has_work(cs)) {
 637         cs->halted = 1;
 638         cs->exception_index = EXCP_HLT;
 639         cs->exit_request = 1;
 640     }
 641     return H_SUCCESS;
 642 }
 643
 644 static target_ulong h_rtas(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 645                            target_ulong opcode, target_ulong *args)
 646 {
 647     target_ulong rtas_r3 = args[0];
 648     uint32_t token = rtas_ld(rtas_r3, 0);
 649     uint32_t nargs = rtas_ld(rtas_r3, 1);
 650     uint32_t nret = rtas_ld(rtas_r3, 2);
 651
 652     return spapr_rtas_call(cpu, spapr, token, nargs, rtas_r3 + 12,
 653                            nret, rtas_r3 + 12 + 4*nargs);
 654 }
 655
 656 static target_ulong h_logical_load(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 657                                    target_ulong opcode, target_ulong *args)
 658 {
 659     CPUState *cs = CPU(cpu);
 660     target_ulong size = args[0];
 661     target_ulong addr = args[1];
 662
 663     switch (size) {
 664     case 1:
 665         args[0] = ldub_phys(cs->as, addr);
 666         return H_SUCCESS;
 667     case 2:
 668         args[0] = lduw_phys(cs->as, addr);
 669         return H_SUCCESS;
 670     case 4:
 671         args[0] = ldl_phys(cs->as, addr);
 672         return H_SUCCESS;
 673     case 8:
 674         args[0] = ldq_phys(cs->as, addr);
 675         return H_SUCCESS;
 676     }
 677     return H_PARAMETER;
 678 }
 679
 680 static target_ulong h_logical_store(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 681                                     target_ulong opcode, target_ulong *args)
 682 {
 683     CPUState *cs = CPU(cpu);
 684
 685     target_ulong size = args[0];
 686     target_ulong addr = args[1];
 687     target_ulong val  = args[2];
 688
 689     switch (size) {
 690     case 1:
 691         stb_phys(cs->as, addr, val);
 692         return H_SUCCESS;
 693     case 2:
 694         stw_phys(cs->as, addr, val);
 695         return H_SUCCESS;
 696     case 4:
 697         stl_phys(cs->as, addr, val);
 698         return H_SUCCESS;
 699     case 8:
 700         stq_phys(cs->as, addr, val);
 701         return H_SUCCESS;
 702     }
 703     return H_PARAMETER;
 704 }
 705
 706 static target_ulong h_logical_memop(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 707                                     target_ulong opcode, target_ulong *args)
 708 {
 709     CPUState *cs = CPU(cpu);
 710
 711     target_ulong dst   = args[0]; /* Destination address */
 712     target_ulong src   = args[1]; /* Source address */
 713     target_ulong esize = args[2]; /* Element size (0=1,1=2,2=4,3=8) */
 714     target_ulong count = args[3]; /* Element count */
 715     target_ulong op    = args[4]; /* 0 = copy, 1 = invert */
 716     uint64_t tmp;
 717     unsigned int mask = (1 << esize) - 1;
 718     int step = 1 << esize;
 719
 720     if (count > 0x80000000) {
 721         return H_PARAMETER;
 722     }
 723
 724     if ((dst & mask) || (src & mask) || (op > 1)) {
 725         return H_PARAMETER;
 726     }
 727
 728     if (dst >= src && dst < (src + (count << esize))) {
 729             dst = dst + ((count - 1) << esize);
 730             src = src + ((count - 1) << esize);
 731             step = -step;
 732     }
 733
 734     while (count--) {
 735         switch (esize) {
 736         case 0:
 737             tmp = ldub_phys(cs->as, src);
 738             break;
 739         case 1:
 740             tmp = lduw_phys(cs->as, src);
 741             break;
 742         case 2:
 743             tmp = ldl_phys(cs->as, src);
 744             break;
 745         case 3:
 746             tmp = ldq_phys(cs->as, src);
 747             break;
 748         default:
 749             return H_PARAMETER;
 750         }
 751         if (op == 1) {
 752             tmp = ~tmp;
 753         }
 754         switch (esize) {
 755         case 0:
 756             stb_phys(cs->as, dst, tmp);
 757             break;
 758         case 1:
 759             stw_phys(cs->as, dst, tmp);
 760             break;
 761         case 2:
 762             stl_phys(cs->as, dst, tmp);
 763             break;
 764         case 3:
 765             stq_phys(cs->as, dst, tmp);
 766             break;
 767         }
 768         dst = dst + step;
 769         src = src + step;
 770     }
 771
 772     return H_SUCCESS;
 773 }
 774
 775 static target_ulong h_logical_icbi(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 776                                    target_ulong opcode, target_ulong *args)
 777 {
 778     /* Nothing to do on emulation, KVM will trap this in the kernel */
 779     return H_SUCCESS;
 780 }
 781
 782 static target_ulong h_logical_dcbf(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 783                                    target_ulong opcode, target_ulong *args)
 784 {
 785     /* Nothing to do on emulation, KVM will trap this in the kernel */
 786     return H_SUCCESS;
 787 }
 788
 789 static target_ulong h_set_mode_resource_le(PowerPCCPU *cpu,
 790                                            target_ulong mflags,
 791                                            target_ulong value1,
 792                                            target_ulong value2)
 793 {
 794     CPUState *cs;
 795
 796     if (value1) {
 797         return H_P3;
 798     }
 799     if (value2) {
 800         return H_P4;
 801     }
 802
 803     switch (mflags) {
 804     case H_SET_MODE_ENDIAN_BIG:
 805         CPU_FOREACH(cs) {
 806             set_spr(cs, SPR_LPCR, 0, LPCR_ILE);
 807         }
 808         spapr_pci_switch_vga(true);
 809         return H_SUCCESS;
 810
 811     case H_SET_MODE_ENDIAN_LITTLE:
 812         CPU_FOREACH(cs) {
 813             set_spr(cs, SPR_LPCR, LPCR_ILE, LPCR_ILE);
 814         }
 815         spapr_pci_switch_vga(false);
 816         return H_SUCCESS;
 817     }
 818
 819     return H_UNSUPPORTED_FLAG;
 820 }
 821
 822 static target_ulong h_set_mode_resource_addr_trans_mode(PowerPCCPU *cpu,
 823                                                         target_ulong mflags,
 824                                                         target_ulong value1,
 825                                                         target_ulong value2)
 826 {
 827     CPUState *cs;
 828     PowerPCCPUClass *pcc = POWERPC_CPU_GET_CLASS(cpu);
 829
 830     if (!(pcc->insns_flags2 & PPC2_ISA207S)) {
 831         return H_P2;
 832     }
 833     if (value1) {
 834         return H_P3;
 835     }
 836     if (value2) {
 837         return H_P4;
 838     }
 839
 840     if (mflags == AIL_RESERVED) {
 841         return H_UNSUPPORTED_FLAG;
 842     }
 843
 844     CPU_FOREACH(cs) {
 845         set_spr(cs, SPR_LPCR, mflags << LPCR_AIL_SHIFT, LPCR_AIL);
 846     }
 847
 848     return H_SUCCESS;
 849 }
 850
 851 static target_ulong h_set_mode(PowerPCCPU *cpu, sPAPRMachineState *spapr,
 852                                target_ulong opcode, target_ulong *args)
 853 {
 854     target_ulong resource = args[1];
 855     target_ulong ret = H_P2;
 856
 857     switch (resource) {
 858     case H_SET_MODE_RESOURCE_LE:
 859         ret = h_set_mode_resource_le(cpu, args[0], args[2], args[3]);
 860         break;
 861     case H_SET_MODE_RESOURCE_ADDR_TRANS_MODE:
 862         ret = h_set_mode_resource_addr_trans_mode(cpu, args[0],
 863                                                   args[2], args[3]);
 864         break;
 865     }
 866
 867     return ret;
 868 }
 869
 870 /*
 871  * Return the offset to the requested option vector @vector in the
 872  * option vector table @table.
 873  */
 874 static target_ulong cas_get_option_vector(int vector, target_ulong table)
 875 {
 876     int i;
 877     char nr_vectors, nr_entries;
 878
 879     if (!table) {
 880         return 0;
 881     }
 882
 883     nr_vectors = (ldl_phys(&address_space_memory, table) >> 24) + 1;
 884     if (!vector || vector > nr_vectors) {
 885         return 0;
 886     }
 887     table++; /* skip nr option vectors */
 888
 889     for (i = 0; i < vector - 1; i++) {
 890         nr_entries = ldl_phys(&address_space_memory, table) >> 24;
 891         table += nr_entries + 2;
 892     }
 893     return table;
 894 }
 895
 896 typedef struct {
 897     PowerPCCPU *cpu;
 898     uint32_t cpu_version;
 899     Error *err;
 900 } SetCompatState;
 901
 902 static void do_set_compat(void *arg)
 903 {
 904     SetCompatState *s = arg;
 905
 906     cpu_synchronize_state(CPU(s->cpu));
 907     ppc_set_compat(s->cpu, s->cpu_version, &s->err);
 908 }
 909
 910 #define get_compat_level(cpuver) ( \
 911     ((cpuver) == CPU_POWERPC_LOGICAL_2_05) ? 2050 : \
 912     ((cpuver) == CPU_POWERPC_LOGICAL_2_06) ? 2060 : \
 913     ((cpuver) == CPU_POWERPC_LOGICAL_2_06_PLUS) ? 2061 : \
 914     ((cpuver) == CPU_POWERPC_LOGICAL_2_07) ? 2070 : 0)
 915
 916 #define OV5_DRCONF_MEMORY 0x20
 917
 918 static target_ulong h_client_architecture_support(PowerPCCPU *cpu_,
 919                                                   sPAPRMachineState *spapr,
 920                                                   target_ulong opcode,
 921                                                   target_ulong *args)
 922 {
 923     target_ulong list = ppc64_phys_to_real(args[0]);
 924     target_ulong ov_table, ov5;
 925     PowerPCCPUClass *pcc_ = POWERPC_CPU_GET_CLASS(cpu_);
 926     CPUState *cs;
 927     bool cpu_match = false, cpu_update = true, memory_update = false;
 928     unsigned old_cpu_version = cpu_->cpu_version;
 929     unsigned compat_lvl = 0, cpu_version = 0;
 930     unsigned max_lvl = get_compat_level(cpu_->max_compat);
 931     int counter;
 932     char ov5_byte2;
 933
 934     /* Parse PVR list */
 935     for (counter = 0; counter < 512; ++counter) {
 936         uint32_t pvr, pvr_mask;
 937
 938         pvr_mask = ldl_be_phys(&address_space_memory, list);
 939         list += 4;
 940         pvr = ldl_be_phys(&address_space_memory, list);
 941         list += 4;
 942
 943         trace_spapr_cas_pvr_try(pvr);
 944         if (!max_lvl &&
 945             ((cpu_->env.spr[SPR_PVR] & pvr_mask) == (pvr & pvr_mask))) {
 946             cpu_match = true;
 947             cpu_version = 0;
 948         } else if (pvr == cpu_->cpu_version) {
 949             cpu_match = true;
 950             cpu_version = cpu_->cpu_version;
 951         } else if (!cpu_match) {
 952             /* If it is a logical PVR, try to determine the highest level */
 953             unsigned lvl = get_compat_level(pvr);
 954             if (lvl) {
 955                 bool is205 = (pcc_->pcr_mask & PCR_COMPAT_2_05) &&
 956                      (lvl == get_compat_level(CPU_POWERPC_LOGICAL_2_05));
 957                 bool is206 = (pcc_->pcr_mask & PCR_COMPAT_2_06) &&
 958                     ((lvl == get_compat_level(CPU_POWERPC_LOGICAL_2_06)) ||
 959                     (lvl == get_compat_level(CPU_POWERPC_LOGICAL_2_06_PLUS)));
 960
 961                 if (is205 || is206) {
 962                     if (!max_lvl) {
 963                         /* User did not set the level, choose the highest */
 964                         if (compat_lvl <= lvl) {
 965                             compat_lvl = lvl;
 966                             cpu_version = pvr;
 967                         }
 968                     } else if (max_lvl >= lvl) {
 969                         /* User chose the level, don't set higher than this */
 970                         compat_lvl = lvl;
 971                         cpu_version = pvr;
 972                     }
 973                 }
 974             }
 975         }
 976         /* Terminator record */
 977         if (~pvr_mask & pvr) {
 978             break;
 979         }
 980     }
 981
 982     /* Parsing finished */
 983     trace_spapr_cas_pvr(cpu_->cpu_version, cpu_match,
 984                         cpu_version, pcc_->pcr_mask);
 985
 986     /* Update CPUs */
 987     if (old_cpu_version != cpu_version) {
 988         CPU_FOREACH(cs) {
 989             SetCompatState s = {
 990                 .cpu = POWERPC_CPU(cs),
 991                 .cpu_version = cpu_version,
 992                 .err = NULL,
 993             };
 994
 995             run_on_cpu(cs, do_set_compat, &s);
 996
 997             if (s.err) {
 998                 error_report_err(s.err);
 999                 return H_HARDWARE;
1000             }
1001         }
1002     }
1003
1004     if (!cpu_version) {
1005         cpu_update = false;
1006     }
1007
1008     /* For the future use: here @ov_table points to the first option vector */
1009     ov_table = list;
1010
1011     ov5 = cas_get_option_vector(5, ov_table);
1012     if (!ov5) {
1013         return H_SUCCESS;
1014     }
1015
1016     /* @list now points to OV 5 */
1017     ov5_byte2 = ldub_phys(&address_space_memory, ov5 + 2);
1018     if (ov5_byte2 & OV5_DRCONF_MEMORY) {
1019         memory_update = true;
1020     }
1021
1022     if (spapr_h_cas_compose_response(spapr, args[1], args[2],
1023                                      cpu_update, memory_update)) {
1024         qemu_system_reset_request();
1025     }
1026
1027     return H_SUCCESS;
1028 }
1029
1030 static spapr_hcall_fn papr_hypercall_table[(MAX_HCALL_OPCODE / 4) + 1];
1031 static spapr_hcall_fn kvmppc_hypercall_table[KVMPPC_HCALL_MAX - KVMPPC_HCALL_BASE + 1];
1032
1033 void spapr_register_hypercall(target_ulong opcode, spapr_hcall_fn fn)
1034 {
1035     spapr_hcall_fn *slot;
1036
1037     if (opcode <= MAX_HCALL_OPCODE) {
1038         assert((opcode & 0x3) == 0);
1039
1040         slot = &papr_hypercall_table[opcode / 4];
1041     } else {
1042         assert((opcode >= KVMPPC_HCALL_BASE) && (opcode <= KVMPPC_HCALL_MAX));
1043
1044         slot = &kvmppc_hypercall_table[opcode - KVMPPC_HCALL_BASE];
1045     }
1046
1047     assert(!(*slot));
1048     *slot = fn;
1049 }
1050
1051 target_ulong spapr_hypercall(PowerPCCPU *cpu, target_ulong opcode,
1052                              target_ulong *args)
1053 {
1054     sPAPRMachineState *spapr = SPAPR_MACHINE(qdev_get_machine());
1055
1056     if ((opcode <= MAX_HCALL_OPCODE)
1057         && ((opcode & 0x3) == 0)) {
1058         spapr_hcall_fn fn = papr_hypercall_table[opcode / 4];
1059
1060         if (fn) {
1061             return fn(cpu, spapr, opcode, args);
1062         }
1063     } else if ((opcode >= KVMPPC_HCALL_BASE) &&
1064                (opcode <= KVMPPC_HCALL_MAX)) {
1065         spapr_hcall_fn fn = kvmppc_hypercall_table[opcode - KVMPPC_HCALL_BASE];
1066
1067         if (fn) {
1068             return fn(cpu, spapr, opcode, args);
1069         }
1070     }
1071
1072     qemu_log_mask(LOG_UNIMP, "Unimplemented SPAPR hcall 0x" TARGET_FMT_lx "\n",
1073                   opcode);
1074     return H_FUNCTION;
1075 }
1076
1077 static void hypercall_register_types(void)
1078 {
1079     /* hcall-pft */
1080     spapr_register_hypercall(H_ENTER, h_enter);
1081     spapr_register_hypercall(H_REMOVE, h_remove);
1082     spapr_register_hypercall(H_PROTECT, h_protect);
1083     spapr_register_hypercall(H_READ, h_read);
1084
1085     /* hcall-bulk */
1086     spapr_register_hypercall(H_BULK_REMOVE, h_bulk_remove);
1087
1088     /* hcall-splpar */
1089     spapr_register_hypercall(H_REGISTER_VPA, h_register_vpa);
1090     spapr_register_hypercall(H_CEDE, h_cede);
1091
1092     /* processor register resource access h-calls */
1093     spapr_register_hypercall(H_SET_SPRG0, h_set_sprg0);
1094     spapr_register_hypercall(H_SET_DABR, h_set_dabr);
1095     spapr_register_hypercall(H_SET_XDABR, h_set_xdabr);
1096     spapr_register_hypercall(H_PAGE_INIT, h_page_init);
1097     spapr_register_hypercall(H_SET_MODE, h_set_mode);
1098
1099     /* "debugger" hcalls (also used by SLOF). Note: We do -not- differenciate
1100      * here between the "CI" and the "CACHE" variants, they will use whatever
1101      * mapping attributes qemu is using. When using KVM, the kernel will
1102      * enforce the attributes more strongly
1103      */
1104     spapr_register_hypercall(H_LOGICAL_CI_LOAD, h_logical_load);
1105     spapr_register_hypercall(H_LOGICAL_CI_STORE, h_logical_store);
1106     spapr_register_hypercall(H_LOGICAL_CACHE_LOAD, h_logical_load);
1107     spapr_register_hypercall(H_LOGICAL_CACHE_STORE, h_logical_store);
1108     spapr_register_hypercall(H_LOGICAL_ICBI, h_logical_icbi);
1109     spapr_register_hypercall(H_LOGICAL_DCBF, h_logical_dcbf);
1110     spapr_register_hypercall(KVMPPC_H_LOGICAL_MEMOP, h_logical_memop);
1111
1112     /* qemu/KVM-PPC specific hcalls */
1113     spapr_register_hypercall(KVMPPC_H_RTAS, h_rtas);
1114
1115     /* ibm,client-architecture-support support */
1116     spapr_register_hypercall(KVMPPC_H_CAS, h_client_architecture_support);
1117 }
1118
1119 type_init(hypercall_register_types)