hw/pci/pci.c

   1 /*
   2  * QEMU PCI bus manager
   3  *
   4  * Copyright (c) 2004 Fabrice Bellard
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a copy
   7  * of this software and associated documentation files (the "Software"), to deal
   8  * in the Software without restriction, including without limitation the rights
   9  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
  10  * copies of the Software, and to permit persons to whom the Software is
  11  * furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  19  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  20  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
  21  * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
  22  * THE SOFTWARE.
  23  */
  24 #include "hw/hw.h"
  25 #include "hw/pci/pci.h"
  26 #include "hw/pci/pci_bridge.h"
  27 #include "hw/pci/pci_bus.h"
  28 #include "hw/pci/pci_host.h"
  29 #include "monitor/monitor.h"
  30 #include "net/net.h"
  31 #include "sysemu/sysemu.h"
  32 #include "hw/loader.h"
  33 #include "qemu/range.h"
  34 #include "qmp-commands.h"
  35 #include "hw/pci/msi.h"
  36 #include "hw/pci/msix.h"
  37 #include "exec/address-spaces.h"
  38 #include "hw/hotplug.h"
  39
  40 //#define DEBUG_PCI
  41 #ifdef DEBUG_PCI
  42 # define PCI_DPRINTF(format, ...)       printf(format, ## __VA_ARGS__)
  43 #else
  44 # define PCI_DPRINTF(format, ...)       do { } while (0)
  45 #endif
  46
  47 static void pcibus_dev_print(Monitor *mon, DeviceState *dev, int indent);
  48 static char *pcibus_get_dev_path(DeviceState *dev);
  49 static char *pcibus_get_fw_dev_path(DeviceState *dev);
  50 static void pcibus_reset(BusState *qbus);
  51
  52 static Property pci_props[] = {
  53     DEFINE_PROP_PCI_DEVFN("addr", PCIDevice, devfn, -1),
  54     DEFINE_PROP_STRING("romfile", PCIDevice, romfile),
  55     DEFINE_PROP_UINT32("rombar",  PCIDevice, rom_bar, 1),
  56     DEFINE_PROP_BIT("multifunction", PCIDevice, cap_present,
  57                     QEMU_PCI_CAP_MULTIFUNCTION_BITNR, false),
  58     DEFINE_PROP_BIT("command_serr_enable", PCIDevice, cap_present,
  59                     QEMU_PCI_CAP_SERR_BITNR, true),
  60     DEFINE_PROP_END_OF_LIST()
  61 };
  62
  63 static const VMStateDescription vmstate_pcibus = {
  64     .name = "PCIBUS",
  65     .version_id = 1,
  66     .minimum_version_id = 1,
  67     .fields = (VMStateField[]) {
  68         VMSTATE_INT32_EQUAL(nirq, PCIBus),
  69         VMSTATE_VARRAY_INT32(irq_count, PCIBus,
  70                              nirq, 0, vmstate_info_int32,
  71                              int32_t),
  72         VMSTATE_END_OF_LIST()
  73     }
  74 };
  75
  76 static void pci_bus_realize(BusState *qbus, Error **errp)
  77 {
  78     PCIBus *bus = PCI_BUS(qbus);
  79
  80     vmstate_register(NULL, -1, &vmstate_pcibus, bus);
  81 }
  82
  83 static void pci_bus_unrealize(BusState *qbus, Error **errp)
  84 {
  85     PCIBus *bus = PCI_BUS(qbus);
  86
  87     vmstate_unregister(NULL, &vmstate_pcibus, bus);
  88 }
  89
  90 static void pci_bus_class_init(ObjectClass *klass, void *data)
  91 {
  92     BusClass *k = BUS_CLASS(klass);
  93
  94     k->print_dev = pcibus_dev_print;
  95     k->get_dev_path = pcibus_get_dev_path;
  96     k->get_fw_dev_path = pcibus_get_fw_dev_path;
  97     k->realize = pci_bus_realize;
  98     k->unrealize = pci_bus_unrealize;
  99     k->reset = pcibus_reset;
 100 }
 101
 102 static const TypeInfo pci_bus_info = {
 103     .name = TYPE_PCI_BUS,
 104     .parent = TYPE_BUS,
 105     .instance_size = sizeof(PCIBus),
 106     .class_init = pci_bus_class_init,
 107 };
 108
 109 static const TypeInfo pcie_bus_info = {
 110     .name = TYPE_PCIE_BUS,
 111     .parent = TYPE_PCI_BUS,
 112 };
 113
 114 static PCIBus *pci_find_bus_nr(PCIBus *bus, int bus_num);
 115 static void pci_update_mappings(PCIDevice *d);
 116 static void pci_irq_handler(void *opaque, int irq_num, int level);
 117 static int pci_add_option_rom(PCIDevice *pdev, bool is_default_rom);
 118 static void pci_del_option_rom(PCIDevice *pdev);
 119
 120 static uint16_t pci_default_sub_vendor_id = PCI_SUBVENDOR_ID_REDHAT_QUMRANET;
 121 static uint16_t pci_default_sub_device_id = PCI_SUBDEVICE_ID_QEMU;
 122
 123 static QLIST_HEAD(, PCIHostState) pci_host_bridges;
 124
 125 static int pci_bar(PCIDevice *d, int reg)
 126 {
 127     uint8_t type;
 128
 129     if (reg != PCI_ROM_SLOT)
 130         return PCI_BASE_ADDRESS_0 + reg * 4;
 131
 132     type = d->config[PCI_HEADER_TYPE] & ~PCI_HEADER_TYPE_MULTI_FUNCTION;
 133     return type == PCI_HEADER_TYPE_BRIDGE ? PCI_ROM_ADDRESS1 : PCI_ROM_ADDRESS;
 134 }
 135
 136 static inline int pci_irq_state(PCIDevice *d, int irq_num)
 137 {
 138         return (d->irq_state >> irq_num) & 0x1;
 139 }
 140
 141 static inline void pci_set_irq_state(PCIDevice *d, int irq_num, int level)
 142 {
 143         d->irq_state &= ~(0x1 << irq_num);
 144         d->irq_state |= level << irq_num;
 145 }
 146
 147 static void pci_change_irq_level(PCIDevice *pci_dev, int irq_num, int change)
 148 {
 149     PCIBus *bus;
 150     for (;;) {
 151         bus = pci_dev->bus;
 152         irq_num = bus->map_irq(pci_dev, irq_num);
 153         if (bus->set_irq)
 154             break;
 155         pci_dev = bus->parent_dev;
 156     }
 157     bus->irq_count[irq_num] += change;
 158     bus->set_irq(bus->irq_opaque, irq_num, bus->irq_count[irq_num] != 0);
 159 }
 160
 161 int pci_bus_get_irq_level(PCIBus *bus, int irq_num)
 162 {
 163     assert(irq_num >= 0);
 164     assert(irq_num < bus->nirq);
 165     return !!bus->irq_count[irq_num];
 166 }
 167
 168 /* Update interrupt status bit in config space on interrupt
 169  * state change. */
 170 static void pci_update_irq_status(PCIDevice *dev)
 171 {
 172     if (dev->irq_state) {
 173         dev->config[PCI_STATUS] |= PCI_STATUS_INTERRUPT;
 174     } else {
 175         dev->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
 176     }
 177 }
 178
 179 void pci_device_deassert_intx(PCIDevice *dev)
 180 {
 181     int i;
 182     for (i = 0; i < PCI_NUM_PINS; ++i) {
 183         pci_irq_handler(dev, i, 0);
 184     }
 185 }
 186
 187 static void pci_do_device_reset(PCIDevice *dev)
 188 {
 189     int r;
 190
 191     pci_device_deassert_intx(dev);
 192     assert(dev->irq_state == 0);
 193
 194     /* Clear all writable bits */
 195     pci_word_test_and_clear_mask(dev->config + PCI_COMMAND,
 196                                  pci_get_word(dev->wmask + PCI_COMMAND) |
 197                                  pci_get_word(dev->w1cmask + PCI_COMMAND));
 198     pci_word_test_and_clear_mask(dev->config + PCI_STATUS,
 199                                  pci_get_word(dev->wmask + PCI_STATUS) |
 200                                  pci_get_word(dev->w1cmask + PCI_STATUS));
 201     dev->config[PCI_CACHE_LINE_SIZE] = 0x0;
 202     dev->config[PCI_INTERRUPT_LINE] = 0x0;
 203     for (r = 0; r < PCI_NUM_REGIONS; ++r) {
 204         PCIIORegion *region = &dev->io_regions[r];
 205         if (!region->size) {
 206             continue;
 207         }
 208
 209         if (!(region->type & PCI_BASE_ADDRESS_SPACE_IO) &&
 210             region->type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 211             pci_set_quad(dev->config + pci_bar(dev, r), region->type);
 212         } else {
 213             pci_set_long(dev->config + pci_bar(dev, r), region->type);
 214         }
 215     }
 216     pci_update_mappings(dev);
 217
 218     msi_reset(dev);
 219     msix_reset(dev);
 220 }
 221
 222 /*
 223  * This function is called on #RST and FLR.
 224  * FLR if PCI_EXP_DEVCTL_BCR_FLR is set
 225  */
 226 void pci_device_reset(PCIDevice *dev)
 227 {
 228     qdev_reset_all(&dev->qdev);
 229     pci_do_device_reset(dev);
 230 }
 231
 232 /*
 233  * Trigger pci bus reset under a given bus.
 234  * Called via qbus_reset_all on RST# assert, after the devices
 235  * have been reset qdev_reset_all-ed already.
 236  */
 237 static void pcibus_reset(BusState *qbus)
 238 {
 239     PCIBus *bus = DO_UPCAST(PCIBus, qbus, qbus);
 240     int i;
 241
 242     for (i = 0; i < ARRAY_SIZE(bus->devices); ++i) {
 243         if (bus->devices[i]) {
 244             pci_do_device_reset(bus->devices[i]);
 245         }
 246     }
 247
 248     for (i = 0; i < bus->nirq; i++) {
 249         assert(bus->irq_count[i] == 0);
 250     }
 251 }
 252
 253 static void pci_host_bus_register(PCIBus *bus, DeviceState *parent)
 254 {
 255     PCIHostState *host_bridge = PCI_HOST_BRIDGE(parent);
 256
 257     QLIST_INSERT_HEAD(&pci_host_bridges, host_bridge, next);
 258 }
 259
 260 PCIBus *pci_find_primary_bus(void)
 261 {
 262     PCIBus *primary_bus = NULL;
 263     PCIHostState *host;
 264
 265     QLIST_FOREACH(host, &pci_host_bridges, next) {
 266         if (primary_bus) {
 267             /* We have multiple root buses, refuse to select a primary */
 268             return NULL;
 269         }
 270         primary_bus = host->bus;
 271     }
 272
 273     return primary_bus;
 274 }
 275
 276 PCIBus *pci_device_root_bus(const PCIDevice *d)
 277 {
 278     PCIBus *bus = d->bus;
 279
 280     while ((d = bus->parent_dev) != NULL) {
 281         bus = d->bus;
 282     }
 283
 284     return bus;
 285 }
 286
 287 const char *pci_root_bus_path(PCIDevice *dev)
 288 {
 289     PCIBus *rootbus = pci_device_root_bus(dev);
 290     PCIHostState *host_bridge = PCI_HOST_BRIDGE(rootbus->qbus.parent);
 291     PCIHostBridgeClass *hc = PCI_HOST_BRIDGE_GET_CLASS(host_bridge);
 292
 293     assert(!rootbus->parent_dev);
 294     assert(host_bridge->bus == rootbus);
 295
 296     if (hc->root_bus_path) {
 297         return (*hc->root_bus_path)(host_bridge, rootbus);
 298     }
 299
 300     return rootbus->qbus.name;
 301 }
 302
 303 static void pci_bus_init(PCIBus *bus, DeviceState *parent,
 304                          const char *name,
 305                          MemoryRegion *address_space_mem,
 306                          MemoryRegion *address_space_io,
 307                          uint8_t devfn_min)
 308 {
 309     assert(PCI_FUNC(devfn_min) == 0);
 310     bus->devfn_min = devfn_min;
 311     bus->address_space_mem = address_space_mem;
 312     bus->address_space_io = address_space_io;
 313
 314     /* host bridge */
 315     QLIST_INIT(&bus->child);
 316
 317     pci_host_bus_register(bus, parent);
 318 }
 319
 320 bool pci_bus_is_express(PCIBus *bus)
 321 {
 322     return object_dynamic_cast(OBJECT(bus), TYPE_PCIE_BUS);
 323 }
 324
 325 bool pci_bus_is_root(PCIBus *bus)
 326 {
 327     return !bus->parent_dev;
 328 }
 329
 330 void pci_bus_new_inplace(PCIBus *bus, size_t bus_size, DeviceState *parent,
 331                          const char *name,
 332                          MemoryRegion *address_space_mem,
 333                          MemoryRegion *address_space_io,
 334                          uint8_t devfn_min, const char *typename)
 335 {
 336     qbus_create_inplace(bus, bus_size, typename, parent, name);
 337     pci_bus_init(bus, parent, name, address_space_mem,
 338                  address_space_io, devfn_min);
 339 }
 340
 341 PCIBus *pci_bus_new(DeviceState *parent, const char *name,
 342                     MemoryRegion *address_space_mem,
 343                     MemoryRegion *address_space_io,
 344                     uint8_t devfn_min, const char *typename)
 345 {
 346     PCIBus *bus;
 347
 348     bus = PCI_BUS(qbus_create(typename, parent, name));
 349     pci_bus_init(bus, parent, name, address_space_mem,
 350                  address_space_io, devfn_min);
 351     return bus;
 352 }
 353
 354 void pci_bus_irqs(PCIBus *bus, pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
 355                   void *irq_opaque, int nirq)
 356 {
 357     bus->set_irq = set_irq;
 358     bus->map_irq = map_irq;
 359     bus->irq_opaque = irq_opaque;
 360     bus->nirq = nirq;
 361     bus->irq_count = g_malloc0(nirq * sizeof(bus->irq_count[0]));
 362 }
 363
 364 PCIBus *pci_register_bus(DeviceState *parent, const char *name,
 365                          pci_set_irq_fn set_irq, pci_map_irq_fn map_irq,
 366                          void *irq_opaque,
 367                          MemoryRegion *address_space_mem,
 368                          MemoryRegion *address_space_io,
 369                          uint8_t devfn_min, int nirq, const char *typename)
 370 {
 371     PCIBus *bus;
 372
 373     bus = pci_bus_new(parent, name, address_space_mem,
 374                       address_space_io, devfn_min, typename);
 375     pci_bus_irqs(bus, set_irq, map_irq, irq_opaque, nirq);
 376     return bus;
 377 }
 378
 379 int pci_bus_num(PCIBus *s)
 380 {
 381     if (pci_bus_is_root(s))
 382         return 0;       /* pci host bridge */
 383     return s->parent_dev->config[PCI_SECONDARY_BUS];
 384 }
 385
 386 static int get_pci_config_device(QEMUFile *f, void *pv, size_t size)
 387 {
 388     PCIDevice *s = container_of(pv, PCIDevice, config);
 389     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(s);
 390     uint8_t *config;
 391     int i;
 392
 393     assert(size == pci_config_size(s));
 394     config = g_malloc(size);
 395
 396     qemu_get_buffer(f, config, size);
 397     for (i = 0; i < size; ++i) {
 398         if ((config[i] ^ s->config[i]) &
 399             s->cmask[i] & ~s->wmask[i] & ~s->w1cmask[i]) {
 400             g_free(config);
 401             return -EINVAL;
 402         }
 403     }
 404     memcpy(s->config, config, size);
 405
 406     pci_update_mappings(s);
 407     if (pc->is_bridge) {
 408         PCIBridge *b = PCI_BRIDGE(s);
 409         pci_bridge_update_mappings(b);
 410     }
 411
 412     memory_region_set_enabled(&s->bus_master_enable_region,
 413                               pci_get_word(s->config + PCI_COMMAND)
 414                               & PCI_COMMAND_MASTER);
 415
 416     g_free(config);
 417     return 0;
 418 }
 419
 420 /* just put buffer */
 421 static void put_pci_config_device(QEMUFile *f, void *pv, size_t size)
 422 {
 423     const uint8_t **v = pv;
 424     assert(size == pci_config_size(container_of(pv, PCIDevice, config)));
 425     qemu_put_buffer(f, *v, size);
 426 }
 427
 428 static VMStateInfo vmstate_info_pci_config = {
 429     .name = "pci config",
 430     .get  = get_pci_config_device,
 431     .put  = put_pci_config_device,
 432 };
 433
 434 static int get_pci_irq_state(QEMUFile *f, void *pv, size_t size)
 435 {
 436     PCIDevice *s = container_of(pv, PCIDevice, irq_state);
 437     uint32_t irq_state[PCI_NUM_PINS];
 438     int i;
 439     for (i = 0; i < PCI_NUM_PINS; ++i) {
 440         irq_state[i] = qemu_get_be32(f);
 441         if (irq_state[i] != 0x1 && irq_state[i] != 0) {
 442             fprintf(stderr, "irq state %d: must be 0 or 1.\n",
 443                     irq_state[i]);
 444             return -EINVAL;
 445         }
 446     }
 447
 448     for (i = 0; i < PCI_NUM_PINS; ++i) {
 449         pci_set_irq_state(s, i, irq_state[i]);
 450     }
 451
 452     return 0;
 453 }
 454
 455 static void put_pci_irq_state(QEMUFile *f, void *pv, size_t size)
 456 {
 457     int i;
 458     PCIDevice *s = container_of(pv, PCIDevice, irq_state);
 459
 460     for (i = 0; i < PCI_NUM_PINS; ++i) {
 461         qemu_put_be32(f, pci_irq_state(s, i));
 462     }
 463 }
 464
 465 static VMStateInfo vmstate_info_pci_irq_state = {
 466     .name = "pci irq state",
 467     .get  = get_pci_irq_state,
 468     .put  = put_pci_irq_state,
 469 };
 470
 471 const VMStateDescription vmstate_pci_device = {
 472     .name = "PCIDevice",
 473     .version_id = 2,
 474     .minimum_version_id = 1,
 475     .fields = (VMStateField[]) {
 476         VMSTATE_INT32_POSITIVE_LE(version_id, PCIDevice),
 477         VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
 478                                    vmstate_info_pci_config,
 479                                    PCI_CONFIG_SPACE_SIZE),
 480         VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
 481                                    vmstate_info_pci_irq_state,
 482                                    PCI_NUM_PINS * sizeof(int32_t)),
 483         VMSTATE_END_OF_LIST()
 484     }
 485 };
 486
 487 const VMStateDescription vmstate_pcie_device = {
 488     .name = "PCIEDevice",
 489     .version_id = 2,
 490     .minimum_version_id = 1,
 491     .fields = (VMStateField[]) {
 492         VMSTATE_INT32_POSITIVE_LE(version_id, PCIDevice),
 493         VMSTATE_BUFFER_UNSAFE_INFO(config, PCIDevice, 0,
 494                                    vmstate_info_pci_config,
 495                                    PCIE_CONFIG_SPACE_SIZE),
 496         VMSTATE_BUFFER_UNSAFE_INFO(irq_state, PCIDevice, 2,
 497                                    vmstate_info_pci_irq_state,
 498                                    PCI_NUM_PINS * sizeof(int32_t)),
 499         VMSTATE_END_OF_LIST()
 500     }
 501 };
 502
 503 static inline const VMStateDescription *pci_get_vmstate(PCIDevice *s)
 504 {
 505     return pci_is_express(s) ? &vmstate_pcie_device : &vmstate_pci_device;
 506 }
 507
 508 void pci_device_save(PCIDevice *s, QEMUFile *f)
 509 {
 510     /* Clear interrupt status bit: it is implicit
 511      * in irq_state which we are saving.
 512      * This makes us compatible with old devices
 513      * which never set or clear this bit. */
 514     s->config[PCI_STATUS] &= ~PCI_STATUS_INTERRUPT;
 515     vmstate_save_state(f, pci_get_vmstate(s), s);
 516     /* Restore the interrupt status bit. */
 517     pci_update_irq_status(s);
 518 }
 519
 520 int pci_device_load(PCIDevice *s, QEMUFile *f)
 521 {
 522     int ret;
 523     ret = vmstate_load_state(f, pci_get_vmstate(s), s, s->version_id);
 524     /* Restore the interrupt status bit. */
 525     pci_update_irq_status(s);
 526     return ret;
 527 }
 528
 529 static void pci_set_default_subsystem_id(PCIDevice *pci_dev)
 530 {
 531     pci_set_word(pci_dev->config + PCI_SUBSYSTEM_VENDOR_ID,
 532                  pci_default_sub_vendor_id);
 533     pci_set_word(pci_dev->config + PCI_SUBSYSTEM_ID,
 534                  pci_default_sub_device_id);
 535 }
 536
 537 /*
 538  * Parse [[<domain>:]<bus>:]<slot>, return -1 on error if funcp == NULL
 539  *       [[<domain>:]<bus>:]<slot>.<func>, return -1 on error
 540  */
 541 int pci_parse_devaddr(const char *addr, int *domp, int *busp,
 542                       unsigned int *slotp, unsigned int *funcp)
 543 {
 544     const char *p;
 545     char *e;
 546     unsigned long val;
 547     unsigned long dom = 0, bus = 0;
 548     unsigned int slot = 0;
 549     unsigned int func = 0;
 550
 551     p = addr;
 552     val = strtoul(p, &e, 16);
 553     if (e == p)
 554         return -1;
 555     if (*e == ':') {
 556         bus = val;
 557         p = e + 1;
 558         val = strtoul(p, &e, 16);
 559         if (e == p)
 560             return -1;
 561         if (*e == ':') {
 562             dom = bus;
 563             bus = val;
 564             p = e + 1;
 565             val = strtoul(p, &e, 16);
 566             if (e == p)
 567                 return -1;
 568         }
 569     }
 570
 571     slot = val;
 572
 573     if (funcp != NULL) {
 574         if (*e != '.')
 575             return -1;
 576
 577         p = e + 1;
 578         val = strtoul(p, &e, 16);
 579         if (e == p)
 580             return -1;
 581
 582         func = val;
 583     }
 584
 585     /* if funcp == NULL func is 0 */
 586     if (dom > 0xffff || bus > 0xff || slot > 0x1f || func > 7)
 587         return -1;
 588
 589     if (*e)
 590         return -1;
 591
 592     *domp = dom;
 593     *busp = bus;
 594     *slotp = slot;
 595     if (funcp != NULL)
 596         *funcp = func;
 597     return 0;
 598 }
 599
 600 PCIBus *pci_get_bus_devfn(int *devfnp, PCIBus *root, const char *devaddr)
 601 {
 602     int dom, bus;
 603     unsigned slot;
 604
 605     if (!root) {
 606         fprintf(stderr, "No primary PCI bus\n");
 607         return NULL;
 608     }
 609
 610     assert(!root->parent_dev);
 611
 612     if (!devaddr) {
 613         *devfnp = -1;
 614         return pci_find_bus_nr(root, 0);
 615     }
 616
 617     if (pci_parse_devaddr(devaddr, &dom, &bus, &slot, NULL) < 0) {
 618         return NULL;
 619     }
 620
 621     if (dom != 0) {
 622         fprintf(stderr, "No support for non-zero PCI domains\n");
 623         return NULL;
 624     }
 625
 626     *devfnp = PCI_DEVFN(slot, 0);
 627     return pci_find_bus_nr(root, bus);
 628 }
 629
 630 static void pci_init_cmask(PCIDevice *dev)
 631 {
 632     pci_set_word(dev->cmask + PCI_VENDOR_ID, 0xffff);
 633     pci_set_word(dev->cmask + PCI_DEVICE_ID, 0xffff);
 634     dev->cmask[PCI_STATUS] = PCI_STATUS_CAP_LIST;
 635     dev->cmask[PCI_REVISION_ID] = 0xff;
 636     dev->cmask[PCI_CLASS_PROG] = 0xff;
 637     pci_set_word(dev->cmask + PCI_CLASS_DEVICE, 0xffff);
 638     dev->cmask[PCI_HEADER_TYPE] = 0xff;
 639     dev->cmask[PCI_CAPABILITY_LIST] = 0xff;
 640 }
 641
 642 static void pci_init_wmask(PCIDevice *dev)
 643 {
 644     int config_size = pci_config_size(dev);
 645
 646     dev->wmask[PCI_CACHE_LINE_SIZE] = 0xff;
 647     dev->wmask[PCI_INTERRUPT_LINE] = 0xff;
 648     pci_set_word(dev->wmask + PCI_COMMAND,
 649                  PCI_COMMAND_IO | PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER |
 650                  PCI_COMMAND_INTX_DISABLE);
 651     if (dev->cap_present & QEMU_PCI_CAP_SERR) {
 652         pci_word_test_and_set_mask(dev->wmask + PCI_COMMAND, PCI_COMMAND_SERR);
 653     }
 654
 655     memset(dev->wmask + PCI_CONFIG_HEADER_SIZE, 0xff,
 656            config_size - PCI_CONFIG_HEADER_SIZE);
 657 }
 658
 659 static void pci_init_w1cmask(PCIDevice *dev)
 660 {
 661     /*
 662      * Note: It's okay to set w1cmask even for readonly bits as
 663      * long as their value is hardwired to 0.
 664      */
 665     pci_set_word(dev->w1cmask + PCI_STATUS,
 666                  PCI_STATUS_PARITY | PCI_STATUS_SIG_TARGET_ABORT |
 667                  PCI_STATUS_REC_TARGET_ABORT | PCI_STATUS_REC_MASTER_ABORT |
 668                  PCI_STATUS_SIG_SYSTEM_ERROR | PCI_STATUS_DETECTED_PARITY);
 669 }
 670
 671 static void pci_init_mask_bridge(PCIDevice *d)
 672 {
 673     /* PCI_PRIMARY_BUS, PCI_SECONDARY_BUS, PCI_SUBORDINATE_BUS and
 674        PCI_SEC_LETENCY_TIMER */
 675     memset(d->wmask + PCI_PRIMARY_BUS, 0xff, 4);
 676
 677     /* base and limit */
 678     d->wmask[PCI_IO_BASE] = PCI_IO_RANGE_MASK & 0xff;
 679     d->wmask[PCI_IO_LIMIT] = PCI_IO_RANGE_MASK & 0xff;
 680     pci_set_word(d->wmask + PCI_MEMORY_BASE,
 681                  PCI_MEMORY_RANGE_MASK & 0xffff);
 682     pci_set_word(d->wmask + PCI_MEMORY_LIMIT,
 683                  PCI_MEMORY_RANGE_MASK & 0xffff);
 684     pci_set_word(d->wmask + PCI_PREF_MEMORY_BASE,
 685                  PCI_PREF_RANGE_MASK & 0xffff);
 686     pci_set_word(d->wmask + PCI_PREF_MEMORY_LIMIT,
 687                  PCI_PREF_RANGE_MASK & 0xffff);
 688
 689     /* PCI_PREF_BASE_UPPER32 and PCI_PREF_LIMIT_UPPER32 */
 690     memset(d->wmask + PCI_PREF_BASE_UPPER32, 0xff, 8);
 691
 692     /* Supported memory and i/o types */
 693     d->config[PCI_IO_BASE] |= PCI_IO_RANGE_TYPE_16;
 694     d->config[PCI_IO_LIMIT] |= PCI_IO_RANGE_TYPE_16;
 695     pci_word_test_and_set_mask(d->config + PCI_PREF_MEMORY_BASE,
 696                                PCI_PREF_RANGE_TYPE_64);
 697     pci_word_test_and_set_mask(d->config + PCI_PREF_MEMORY_LIMIT,
 698                                PCI_PREF_RANGE_TYPE_64);
 699
 700     /*
 701      * TODO: Bridges default to 10-bit VGA decoding but we currently only
 702      * implement 16-bit decoding (no alias support).
 703      */
 704     pci_set_word(d->wmask + PCI_BRIDGE_CONTROL,
 705                  PCI_BRIDGE_CTL_PARITY |
 706                  PCI_BRIDGE_CTL_SERR |
 707                  PCI_BRIDGE_CTL_ISA |
 708                  PCI_BRIDGE_CTL_VGA |
 709                  PCI_BRIDGE_CTL_VGA_16BIT |
 710                  PCI_BRIDGE_CTL_MASTER_ABORT |
 711                  PCI_BRIDGE_CTL_BUS_RESET |
 712                  PCI_BRIDGE_CTL_FAST_BACK |
 713                  PCI_BRIDGE_CTL_DISCARD |
 714                  PCI_BRIDGE_CTL_SEC_DISCARD |
 715                  PCI_BRIDGE_CTL_DISCARD_SERR);
 716     /* Below does not do anything as we never set this bit, put here for
 717      * completeness. */
 718     pci_set_word(d->w1cmask + PCI_BRIDGE_CONTROL,
 719                  PCI_BRIDGE_CTL_DISCARD_STATUS);
 720     d->cmask[PCI_IO_BASE] |= PCI_IO_RANGE_TYPE_MASK;
 721     d->cmask[PCI_IO_LIMIT] |= PCI_IO_RANGE_TYPE_MASK;
 722     pci_word_test_and_set_mask(d->cmask + PCI_PREF_MEMORY_BASE,
 723                                PCI_PREF_RANGE_TYPE_MASK);
 724     pci_word_test_and_set_mask(d->cmask + PCI_PREF_MEMORY_LIMIT,
 725                                PCI_PREF_RANGE_TYPE_MASK);
 726 }
 727
 728 static int pci_init_multifunction(PCIBus *bus, PCIDevice *dev)
 729 {
 730     uint8_t slot = PCI_SLOT(dev->devfn);
 731     uint8_t func;
 732
 733     if (dev->cap_present & QEMU_PCI_CAP_MULTIFUNCTION) {
 734         dev->config[PCI_HEADER_TYPE] |= PCI_HEADER_TYPE_MULTI_FUNCTION;
 735     }
 736
 737     /*
 738      * multifunction bit is interpreted in two ways as follows.
 739      *   - all functions must set the bit to 1.
 740      *     Example: Intel X53
 741      *   - function 0 must set the bit, but the rest function (> 0)
 742      *     is allowed to leave the bit to 0.
 743      *     Example: PIIX3(also in qemu), PIIX4(also in qemu), ICH10,
 744      *
 745      * So OS (at least Linux) checks the bit of only function 0,
 746      * and doesn't see the bit of function > 0.
 747      *
 748      * The below check allows both interpretation.
 749      */
 750     if (PCI_FUNC(dev->devfn)) {
 751         PCIDevice *f0 = bus->devices[PCI_DEVFN(slot, 0)];
 752         if (f0 && !(f0->cap_present & QEMU_PCI_CAP_MULTIFUNCTION)) {
 753             /* function 0 should set multifunction bit */
 754             error_report("PCI: single function device can't be populated "
 755                          "in function %x.%x", slot, PCI_FUNC(dev->devfn));
 756             return -1;
 757         }
 758         return 0;
 759     }
 760
 761     if (dev->cap_present & QEMU_PCI_CAP_MULTIFUNCTION) {
 762         return 0;
 763     }
 764     /* function 0 indicates single function, so function > 0 must be NULL */
 765     for (func = 1; func < PCI_FUNC_MAX; ++func) {
 766         if (bus->devices[PCI_DEVFN(slot, func)]) {
 767             error_report("PCI: %x.0 indicates single function, "
 768                          "but %x.%x is already populated.",
 769                          slot, slot, func);
 770             return -1;
 771         }
 772     }
 773     return 0;
 774 }
 775
 776 static void pci_config_alloc(PCIDevice *pci_dev)
 777 {
 778     int config_size = pci_config_size(pci_dev);
 779
 780     pci_dev->config = g_malloc0(config_size);
 781     pci_dev->cmask = g_malloc0(config_size);
 782     pci_dev->wmask = g_malloc0(config_size);
 783     pci_dev->w1cmask = g_malloc0(config_size);
 784     pci_dev->used = g_malloc0(config_size);
 785 }
 786
 787 static void pci_config_free(PCIDevice *pci_dev)
 788 {
 789     g_free(pci_dev->config);
 790     g_free(pci_dev->cmask);
 791     g_free(pci_dev->wmask);
 792     g_free(pci_dev->w1cmask);
 793     g_free(pci_dev->used);
 794 }
 795
 796 static void do_pci_unregister_device(PCIDevice *pci_dev)
 797 {
 798     pci_dev->bus->devices[pci_dev->devfn] = NULL;
 799     pci_config_free(pci_dev);
 800
 801     address_space_destroy(&pci_dev->bus_master_as);
 802 }
 803
 804 /* -1 for devfn means auto assign */
 805 static PCIDevice *do_pci_register_device(PCIDevice *pci_dev, PCIBus *bus,
 806                                          const char *name, int devfn)
 807 {
 808     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
 809     PCIConfigReadFunc *config_read = pc->config_read;
 810     PCIConfigWriteFunc *config_write = pc->config_write;
 811     AddressSpace *dma_as;
 812
 813     if (devfn < 0) {
 814         for(devfn = bus->devfn_min ; devfn < ARRAY_SIZE(bus->devices);
 815             devfn += PCI_FUNC_MAX) {
 816             if (!bus->devices[devfn])
 817                 goto found;
 818         }
 819         error_report("PCI: no slot/function available for %s, all in use", name);
 820         return NULL;
 821     found: ;
 822     } else if (bus->devices[devfn]) {
 823         error_report("PCI: slot %d function %d not available for %s, in use by %s",
 824                      PCI_SLOT(devfn), PCI_FUNC(devfn), name, bus->devices[devfn]->name);
 825         return NULL;
 826     }
 827
 828     pci_dev->bus = bus;
 829     pci_dev->devfn = devfn;
 830     dma_as = pci_device_iommu_address_space(pci_dev);
 831
 832     memory_region_init_alias(&pci_dev->bus_master_enable_region,
 833                              OBJECT(pci_dev), "bus master",
 834                              dma_as->root, 0, memory_region_size(dma_as->root));
 835     memory_region_set_enabled(&pci_dev->bus_master_enable_region, false);
 836     address_space_init(&pci_dev->bus_master_as, &pci_dev->bus_master_enable_region,
 837                        name);
 838
 839     pstrcpy(pci_dev->name, sizeof(pci_dev->name), name);
 840     pci_dev->irq_state = 0;
 841     pci_config_alloc(pci_dev);
 842
 843     pci_config_set_vendor_id(pci_dev->config, pc->vendor_id);
 844     pci_config_set_device_id(pci_dev->config, pc->device_id);
 845     pci_config_set_revision(pci_dev->config, pc->revision);
 846     pci_config_set_class(pci_dev->config, pc->class_id);
 847
 848     if (!pc->is_bridge) {
 849         if (pc->subsystem_vendor_id || pc->subsystem_id) {
 850             pci_set_word(pci_dev->config + PCI_SUBSYSTEM_VENDOR_ID,
 851                          pc->subsystem_vendor_id);
 852             pci_set_word(pci_dev->config + PCI_SUBSYSTEM_ID,
 853                          pc->subsystem_id);
 854         } else {
 855             pci_set_default_subsystem_id(pci_dev);
 856         }
 857     } else {
 858         /* subsystem_vendor_id/subsystem_id are only for header type 0 */
 859         assert(!pc->subsystem_vendor_id);
 860         assert(!pc->subsystem_id);
 861     }
 862     pci_init_cmask(pci_dev);
 863     pci_init_wmask(pci_dev);
 864     pci_init_w1cmask(pci_dev);
 865     if (pc->is_bridge) {
 866         pci_init_mask_bridge(pci_dev);
 867     }
 868     if (pci_init_multifunction(bus, pci_dev)) {
 869         do_pci_unregister_device(pci_dev);
 870         return NULL;
 871     }
 872
 873     if (!config_read)
 874         config_read = pci_default_read_config;
 875     if (!config_write)
 876         config_write = pci_default_write_config;
 877     pci_dev->config_read = config_read;
 878     pci_dev->config_write = config_write;
 879     bus->devices[devfn] = pci_dev;
 880     pci_dev->version_id = 2; /* Current pci device vmstate version */
 881     return pci_dev;
 882 }
 883
 884 static void pci_unregister_io_regions(PCIDevice *pci_dev)
 885 {
 886     PCIIORegion *r;
 887     int i;
 888
 889     for(i = 0; i < PCI_NUM_REGIONS; i++) {
 890         r = &pci_dev->io_regions[i];
 891         if (!r->size || r->addr == PCI_BAR_UNMAPPED)
 892             continue;
 893         memory_region_del_subregion(r->address_space, r->memory);
 894     }
 895
 896     pci_unregister_vga(pci_dev);
 897 }
 898
 899 static int pci_unregister_device(DeviceState *dev)
 900 {
 901     PCIDevice *pci_dev = PCI_DEVICE(dev);
 902     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
 903
 904     pci_unregister_io_regions(pci_dev);
 905     pci_del_option_rom(pci_dev);
 906
 907     if (pc->exit) {
 908         pc->exit(pci_dev);
 909     }
 910
 911     do_pci_unregister_device(pci_dev);
 912     return 0;
 913 }
 914
 915 void pci_register_bar(PCIDevice *pci_dev, int region_num,
 916                       uint8_t type, MemoryRegion *memory)
 917 {
 918     PCIIORegion *r;
 919     uint32_t addr;
 920     uint64_t wmask;
 921     pcibus_t size = memory_region_size(memory);
 922
 923     assert(region_num >= 0);
 924     assert(region_num < PCI_NUM_REGIONS);
 925     if (size & (size-1)) {
 926         fprintf(stderr, "ERROR: PCI region size must be pow2 "
 927                     "type=0x%x, size=0x%"FMT_PCIBUS"\n", type, size);
 928         exit(1);
 929     }
 930
 931     r = &pci_dev->io_regions[region_num];
 932     r->addr = PCI_BAR_UNMAPPED;
 933     r->size = size;
 934     r->type = type;
 935     r->memory = NULL;
 936
 937     wmask = ~(size - 1);
 938     addr = pci_bar(pci_dev, region_num);
 939     if (region_num == PCI_ROM_SLOT) {
 940         /* ROM enable bit is writable */
 941         wmask |= PCI_ROM_ADDRESS_ENABLE;
 942     }
 943     pci_set_long(pci_dev->config + addr, type);
 944     if (!(r->type & PCI_BASE_ADDRESS_SPACE_IO) &&
 945         r->type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
 946         pci_set_quad(pci_dev->wmask + addr, wmask);
 947         pci_set_quad(pci_dev->cmask + addr, ~0ULL);
 948     } else {
 949         pci_set_long(pci_dev->wmask + addr, wmask & 0xffffffff);
 950         pci_set_long(pci_dev->cmask + addr, 0xffffffff);
 951     }
 952     pci_dev->io_regions[region_num].memory = memory;
 953     pci_dev->io_regions[region_num].address_space
 954         = type & PCI_BASE_ADDRESS_SPACE_IO
 955         ? pci_dev->bus->address_space_io
 956         : pci_dev->bus->address_space_mem;
 957 }
 958
 959 static void pci_update_vga(PCIDevice *pci_dev)
 960 {
 961     uint16_t cmd;
 962
 963     if (!pci_dev->has_vga) {
 964         return;
 965     }
 966
 967     cmd = pci_get_word(pci_dev->config + PCI_COMMAND);
 968
 969     memory_region_set_enabled(pci_dev->vga_regions[QEMU_PCI_VGA_MEM],
 970                               cmd & PCI_COMMAND_MEMORY);
 971     memory_region_set_enabled(pci_dev->vga_regions[QEMU_PCI_VGA_IO_LO],
 972                               cmd & PCI_COMMAND_IO);
 973     memory_region_set_enabled(pci_dev->vga_regions[QEMU_PCI_VGA_IO_HI],
 974                               cmd & PCI_COMMAND_IO);
 975 }
 976
 977 void pci_register_vga(PCIDevice *pci_dev, MemoryRegion *mem,
 978                       MemoryRegion *io_lo, MemoryRegion *io_hi)
 979 {
 980     assert(!pci_dev->has_vga);
 981
 982     assert(memory_region_size(mem) == QEMU_PCI_VGA_MEM_SIZE);
 983     pci_dev->vga_regions[QEMU_PCI_VGA_MEM] = mem;
 984     memory_region_add_subregion_overlap(pci_dev->bus->address_space_mem,
 985                                         QEMU_PCI_VGA_MEM_BASE, mem, 1);
 986
 987     assert(memory_region_size(io_lo) == QEMU_PCI_VGA_IO_LO_SIZE);
 988     pci_dev->vga_regions[QEMU_PCI_VGA_IO_LO] = io_lo;
 989     memory_region_add_subregion_overlap(pci_dev->bus->address_space_io,
 990                                         QEMU_PCI_VGA_IO_LO_BASE, io_lo, 1);
 991
 992     assert(memory_region_size(io_hi) == QEMU_PCI_VGA_IO_HI_SIZE);
 993     pci_dev->vga_regions[QEMU_PCI_VGA_IO_HI] = io_hi;
 994     memory_region_add_subregion_overlap(pci_dev->bus->address_space_io,
 995                                         QEMU_PCI_VGA_IO_HI_BASE, io_hi, 1);
 996     pci_dev->has_vga = true;
 997
 998     pci_update_vga(pci_dev);
 999 }
1000
1001 void pci_unregister_vga(PCIDevice *pci_dev)
1002 {
1003     if (!pci_dev->has_vga) {
1004         return;
1005     }
1006
1007     memory_region_del_subregion(pci_dev->bus->address_space_mem,
1008                                 pci_dev->vga_regions[QEMU_PCI_VGA_MEM]);
1009     memory_region_del_subregion(pci_dev->bus->address_space_io,
1010                                 pci_dev->vga_regions[QEMU_PCI_VGA_IO_LO]);
1011     memory_region_del_subregion(pci_dev->bus->address_space_io,
1012                                 pci_dev->vga_regions[QEMU_PCI_VGA_IO_HI]);
1013     pci_dev->has_vga = false;
1014 }
1015
1016 pcibus_t pci_get_bar_addr(PCIDevice *pci_dev, int region_num)
1017 {
1018     return pci_dev->io_regions[region_num].addr;
1019 }
1020
1021 static pcibus_t pci_bar_address(PCIDevice *d,
1022                                 int reg, uint8_t type, pcibus_t size)
1023 {
1024     pcibus_t new_addr, last_addr;
1025     int bar = pci_bar(d, reg);
1026     uint16_t cmd = pci_get_word(d->config + PCI_COMMAND);
1027
1028     if (type & PCI_BASE_ADDRESS_SPACE_IO) {
1029         if (!(cmd & PCI_COMMAND_IO)) {
1030             return PCI_BAR_UNMAPPED;
1031         }
1032         new_addr = pci_get_long(d->config + bar) & ~(size - 1);
1033         last_addr = new_addr + size - 1;
1034         /* Check if 32 bit BAR wraps around explicitly.
1035          * TODO: make priorities correct and remove this work around.
1036          */
1037         if (last_addr <= new_addr || new_addr == 0 || last_addr >= UINT32_MAX) {
1038             return PCI_BAR_UNMAPPED;
1039         }
1040         return new_addr;
1041     }
1042
1043     if (!(cmd & PCI_COMMAND_MEMORY)) {
1044         return PCI_BAR_UNMAPPED;
1045     }
1046     if (type & PCI_BASE_ADDRESS_MEM_TYPE_64) {
1047         new_addr = pci_get_quad(d->config + bar);
1048     } else {
1049         new_addr = pci_get_long(d->config + bar);
1050     }
1051     /* the ROM slot has a specific enable bit */
1052     if (reg == PCI_ROM_SLOT && !(new_addr & PCI_ROM_ADDRESS_ENABLE)) {
1053         return PCI_BAR_UNMAPPED;
1054     }
1055     new_addr &= ~(size - 1);
1056     last_addr = new_addr + size - 1;
1057     /* NOTE: we do not support wrapping */
1058     /* XXX: as we cannot support really dynamic
1059        mappings, we handle specific values as invalid
1060        mappings. */
1061     if (last_addr <= new_addr || new_addr == 0 ||
1062         last_addr == PCI_BAR_UNMAPPED) {
1063         return PCI_BAR_UNMAPPED;
1064     }
1065
1066     /* Now pcibus_t is 64bit.
1067      * Check if 32 bit BAR wraps around explicitly.
1068      * Without this, PC ide doesn't work well.
1069      * TODO: remove this work around.
1070      */
1071     if  (!(type & PCI_BASE_ADDRESS_MEM_TYPE_64) && last_addr >= UINT32_MAX) {
1072         return PCI_BAR_UNMAPPED;
1073     }
1074
1075     /*
1076      * OS is allowed to set BAR beyond its addressable
1077      * bits. For example, 32 bit OS can set 64bit bar
1078      * to >4G. Check it. TODO: we might need to support
1079      * it in the future for e.g. PAE.
1080      */
1081     if (last_addr >= HWADDR_MAX) {
1082         return PCI_BAR_UNMAPPED;
1083     }
1084
1085     return new_addr;
1086 }
1087
1088 static void pci_update_mappings(PCIDevice *d)
1089 {
1090     PCIIORegion *r;
1091     int i;
1092     pcibus_t new_addr;
1093
1094     for(i = 0; i < PCI_NUM_REGIONS; i++) {
1095         r = &d->io_regions[i];
1096
1097         /* this region isn't registered */
1098         if (!r->size)
1099             continue;
1100
1101         new_addr = pci_bar_address(d, i, r->type, r->size);
1102
1103         /* This bar isn't changed */
1104         if (new_addr == r->addr)
1105             continue;
1106
1107         /* now do the real mapping */
1108         if (r->addr != PCI_BAR_UNMAPPED) {
1109             memory_region_del_subregion(r->address_space, r->memory);
1110         }
1111         r->addr = new_addr;
1112         if (r->addr != PCI_BAR_UNMAPPED) {
1113             memory_region_add_subregion_overlap(r->address_space,
1114                                                 r->addr, r->memory, 1);
1115         }
1116     }
1117
1118     pci_update_vga(d);
1119 }
1120
1121 static inline int pci_irq_disabled(PCIDevice *d)
1122 {
1123     return pci_get_word(d->config + PCI_COMMAND) & PCI_COMMAND_INTX_DISABLE;
1124 }
1125
1126 /* Called after interrupt disabled field update in config space,
1127  * assert/deassert interrupts if necessary.
1128  * Gets original interrupt disable bit value (before update). */
1129 static void pci_update_irq_disabled(PCIDevice *d, int was_irq_disabled)
1130 {
1131     int i, disabled = pci_irq_disabled(d);
1132     if (disabled == was_irq_disabled)
1133         return;
1134     for (i = 0; i < PCI_NUM_PINS; ++i) {
1135         int state = pci_irq_state(d, i);
1136         pci_change_irq_level(d, i, disabled ? -state : state);
1137     }
1138 }
1139
1140 uint32_t pci_default_read_config(PCIDevice *d,
1141                                  uint32_t address, int len)
1142 {
1143     uint32_t val = 0;
1144
1145     memcpy(&val, d->config + address, len);
1146     return le32_to_cpu(val);
1147 }
1148
1149 void pci_default_write_config(PCIDevice *d, uint32_t addr, uint32_t val, int l)
1150 {
1151     int i, was_irq_disabled = pci_irq_disabled(d);
1152
1153     for (i = 0; i < l; val >>= 8, ++i) {
1154         uint8_t wmask = d->wmask[addr + i];
1155         uint8_t w1cmask = d->w1cmask[addr + i];
1156         assert(!(wmask & w1cmask));
1157         d->config[addr + i] = (d->config[addr + i] & ~wmask) | (val & wmask);
1158         d->config[addr + i] &= ~(val & w1cmask); /* W1C: Write 1 to Clear */
1159     }
1160     if (ranges_overlap(addr, l, PCI_BASE_ADDRESS_0, 24) ||
1161         ranges_overlap(addr, l, PCI_ROM_ADDRESS, 4) ||
1162         ranges_overlap(addr, l, PCI_ROM_ADDRESS1, 4) ||
1163         range_covers_byte(addr, l, PCI_COMMAND))
1164         pci_update_mappings(d);
1165
1166     if (range_covers_byte(addr, l, PCI_COMMAND)) {
1167         pci_update_irq_disabled(d, was_irq_disabled);
1168         memory_region_set_enabled(&d->bus_master_enable_region,
1169                                   pci_get_word(d->config + PCI_COMMAND)
1170                                     & PCI_COMMAND_MASTER);
1171     }
1172
1173     msi_write_config(d, addr, val, l);
1174     msix_write_config(d, addr, val, l);
1175 }
1176
1177 /***********************************************************/
1178 /* generic PCI irq support */
1179
1180 /* 0 <= irq_num <= 3. level must be 0 or 1 */
1181 static void pci_irq_handler(void *opaque, int irq_num, int level)
1182 {
1183     PCIDevice *pci_dev = opaque;
1184     int change;
1185
1186     change = level - pci_irq_state(pci_dev, irq_num);
1187     if (!change)
1188         return;
1189
1190     pci_set_irq_state(pci_dev, irq_num, level);
1191     pci_update_irq_status(pci_dev);
1192     if (pci_irq_disabled(pci_dev))
1193         return;
1194     pci_change_irq_level(pci_dev, irq_num, change);
1195 }
1196
1197 static inline int pci_intx(PCIDevice *pci_dev)
1198 {
1199     return pci_get_byte(pci_dev->config + PCI_INTERRUPT_PIN) - 1;
1200 }
1201
1202 qemu_irq pci_allocate_irq(PCIDevice *pci_dev)
1203 {
1204     int intx = pci_intx(pci_dev);
1205
1206     return qemu_allocate_irq(pci_irq_handler, pci_dev, intx);
1207 }
1208
1209 void pci_set_irq(PCIDevice *pci_dev, int level)
1210 {
1211     int intx = pci_intx(pci_dev);
1212     pci_irq_handler(pci_dev, intx, level);
1213 }
1214
1215 /* Special hooks used by device assignment */
1216 void pci_bus_set_route_irq_fn(PCIBus *bus, pci_route_irq_fn route_intx_to_irq)
1217 {
1218     assert(pci_bus_is_root(bus));
1219     bus->route_intx_to_irq = route_intx_to_irq;
1220 }
1221
1222 PCIINTxRoute pci_device_route_intx_to_irq(PCIDevice *dev, int pin)
1223 {
1224     PCIBus *bus;
1225
1226     do {
1227          bus = dev->bus;
1228          pin = bus->map_irq(dev, pin);
1229          dev = bus->parent_dev;
1230     } while (dev);
1231
1232     if (!bus->route_intx_to_irq) {
1233         error_report("PCI: Bug - unimplemented PCI INTx routing (%s)",
1234                      object_get_typename(OBJECT(bus->qbus.parent)));
1235         return (PCIINTxRoute) { PCI_INTX_DISABLED, -1 };
1236     }
1237
1238     return bus->route_intx_to_irq(bus->irq_opaque, pin);
1239 }
1240
1241 bool pci_intx_route_changed(PCIINTxRoute *old, PCIINTxRoute *new)
1242 {
1243     return old->mode != new->mode || old->irq != new->irq;
1244 }
1245
1246 void pci_bus_fire_intx_routing_notifier(PCIBus *bus)
1247 {
1248     PCIDevice *dev;
1249     PCIBus *sec;
1250     int i;
1251
1252     for (i = 0; i < ARRAY_SIZE(bus->devices); ++i) {
1253         dev = bus->devices[i];
1254         if (dev && dev->intx_routing_notifier) {
1255             dev->intx_routing_notifier(dev);
1256         }
1257     }
1258
1259     QLIST_FOREACH(sec, &bus->child, sibling) {
1260         pci_bus_fire_intx_routing_notifier(sec);
1261     }
1262 }
1263
1264 void pci_device_set_intx_routing_notifier(PCIDevice *dev,
1265                                           PCIINTxRoutingNotifier notifier)
1266 {
1267     dev->intx_routing_notifier = notifier;
1268 }
1269
1270 /*
1271  * PCI-to-PCI bridge specification
1272  * 9.1: Interrupt routing. Table 9-1
1273  *
1274  * the PCI Express Base Specification, Revision 2.1
1275  * 2.2.8.1: INTx interrutp signaling - Rules
1276  *          the Implementation Note
1277  *          Table 2-20
1278  */
1279 /*
1280  * 0 <= pin <= 3 0 = INTA, 1 = INTB, 2 = INTC, 3 = INTD
1281  * 0-origin unlike PCI interrupt pin register.
1282  */
1283 int pci_swizzle_map_irq_fn(PCIDevice *pci_dev, int pin)
1284 {
1285     return (pin + PCI_SLOT(pci_dev->devfn)) % PCI_NUM_PINS;
1286 }
1287
1288 /***********************************************************/
1289 /* monitor info on PCI */
1290
1291 typedef struct {
1292     uint16_t class;
1293     const char *desc;
1294     const char *fw_name;
1295     uint16_t fw_ign_bits;
1296 } pci_class_desc;
1297
1298 static const pci_class_desc pci_class_descriptions[] =
1299 {
1300     { 0x0001, "VGA controller", "display"},
1301     { 0x0100, "SCSI controller", "scsi"},
1302     { 0x0101, "IDE controller", "ide"},
1303     { 0x0102, "Floppy controller", "fdc"},
1304     { 0x0103, "IPI controller", "ipi"},
1305     { 0x0104, "RAID controller", "raid"},
1306     { 0x0106, "SATA controller"},
1307     { 0x0107, "SAS controller"},
1308     { 0x0180, "Storage controller"},
1309     { 0x0200, "Ethernet controller", "ethernet"},
1310     { 0x0201, "Token Ring controller", "token-ring"},
1311     { 0x0202, "FDDI controller", "fddi"},
1312     { 0x0203, "ATM controller", "atm"},
1313     { 0x0280, "Network controller"},
1314     { 0x0300, "VGA controller", "display", 0x00ff},
1315     { 0x0301, "XGA controller"},
1316     { 0x0302, "3D controller"},
1317     { 0x0380, "Display controller"},
1318     { 0x0400, "Video controller", "video"},
1319     { 0x0401, "Audio controller", "sound"},
1320     { 0x0402, "Phone"},
1321     { 0x0403, "Audio controller", "sound"},
1322     { 0x0480, "Multimedia controller"},
1323     { 0x0500, "RAM controller", "memory"},
1324     { 0x0501, "Flash controller", "flash"},
1325     { 0x0580, "Memory controller"},
1326     { 0x0600, "Host bridge", "host"},
1327     { 0x0601, "ISA bridge", "isa"},
1328     { 0x0602, "EISA bridge", "eisa"},
1329     { 0x0603, "MC bridge", "mca"},
1330     { 0x0604, "PCI bridge", "pci-bridge"},
1331     { 0x0605, "PCMCIA bridge", "pcmcia"},
1332     { 0x0606, "NUBUS bridge", "nubus"},
1333     { 0x0607, "CARDBUS bridge", "cardbus"},
1334     { 0x0608, "RACEWAY bridge"},
1335     { 0x0680, "Bridge"},
1336     { 0x0700, "Serial port", "serial"},
1337     { 0x0701, "Parallel port", "parallel"},
1338     { 0x0800, "Interrupt controller", "interrupt-controller"},
1339     { 0x0801, "DMA controller", "dma-controller"},
1340     { 0x0802, "Timer", "timer"},
1341     { 0x0803, "RTC", "rtc"},
1342     { 0x0900, "Keyboard", "keyboard"},
1343     { 0x0901, "Pen", "pen"},
1344     { 0x0902, "Mouse", "mouse"},
1345     { 0x0A00, "Dock station", "dock", 0x00ff},
1346     { 0x0B00, "i386 cpu", "cpu", 0x00ff},
1347     { 0x0c00, "Fireware contorller", "fireware"},
1348     { 0x0c01, "Access bus controller", "access-bus"},
1349     { 0x0c02, "SSA controller", "ssa"},
1350     { 0x0c03, "USB controller", "usb"},
1351     { 0x0c04, "Fibre channel controller", "fibre-channel"},
1352     { 0x0c05, "SMBus"},
1353     { 0, NULL}
1354 };
1355
1356 static void pci_for_each_device_under_bus(PCIBus *bus,
1357                                           void (*fn)(PCIBus *b, PCIDevice *d,
1358                                                      void *opaque),
1359                                           void *opaque)
1360 {
1361     PCIDevice *d;
1362     int devfn;
1363
1364     for(devfn = 0; devfn < ARRAY_SIZE(bus->devices); devfn++) {
1365         d = bus->devices[devfn];
1366         if (d) {
1367             fn(bus, d, opaque);
1368         }
1369     }
1370 }
1371
1372 void pci_for_each_device(PCIBus *bus, int bus_num,
1373                          void (*fn)(PCIBus *b, PCIDevice *d, void *opaque),
1374                          void *opaque)
1375 {
1376     bus = pci_find_bus_nr(bus, bus_num);
1377
1378     if (bus) {
1379         pci_for_each_device_under_bus(bus, fn, opaque);
1380     }
1381 }
1382
1383 static const pci_class_desc *get_class_desc(int class)
1384 {
1385     const pci_class_desc *desc;
1386
1387     desc = pci_class_descriptions;
1388     while (desc->desc && class != desc->class) {
1389         desc++;
1390     }
1391
1392     return desc;
1393 }
1394
1395 static PciDeviceInfoList *qmp_query_pci_devices(PCIBus *bus, int bus_num);
1396
1397 static PciMemoryRegionList *qmp_query_pci_regions(const PCIDevice *dev)
1398 {
1399     PciMemoryRegionList *head = NULL, *cur_item = NULL;
1400     int i;
1401
1402     for (i = 0; i < PCI_NUM_REGIONS; i++) {
1403         const PCIIORegion *r = &dev->io_regions[i];
1404         PciMemoryRegionList *region;
1405
1406         if (!r->size) {
1407             continue;
1408         }
1409
1410         region = g_malloc0(sizeof(*region));
1411         region->value = g_malloc0(sizeof(*region->value));
1412
1413         if (r->type & PCI_BASE_ADDRESS_SPACE_IO) {
1414             region->value->type = g_strdup("io");
1415         } else {
1416             region->value->type = g_strdup("memory");
1417             region->value->has_prefetch = true;
1418             region->value->prefetch = !!(r->type & PCI_BASE_ADDRESS_MEM_PREFETCH);
1419             region->value->has_mem_type_64 = true;
1420             region->value->mem_type_64 = !!(r->type & PCI_BASE_ADDRESS_MEM_TYPE_64);
1421         }
1422
1423         region->value->bar = i;
1424         region->value->address = r->addr;
1425         region->value->size = r->size;
1426
1427         /* XXX: waiting for the qapi to support GSList */
1428         if (!cur_item) {
1429             head = cur_item = region;
1430         } else {
1431             cur_item->next = region;
1432             cur_item = region;
1433         }
1434     }
1435
1436     return head;
1437 }
1438
1439 static PciBridgeInfo *qmp_query_pci_bridge(PCIDevice *dev, PCIBus *bus,
1440                                            int bus_num)
1441 {
1442     PciBridgeInfo *info;
1443
1444     info = g_malloc0(sizeof(*info));
1445
1446     info->bus.number = dev->config[PCI_PRIMARY_BUS];
1447     info->bus.secondary = dev->config[PCI_SECONDARY_BUS];
1448     info->bus.subordinate = dev->config[PCI_SUBORDINATE_BUS];
1449
1450     info->bus.io_range = g_malloc0(sizeof(*info->bus.io_range));
1451     info->bus.io_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_SPACE_IO);
1452     info->bus.io_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_SPACE_IO);
1453
1454     info->bus.memory_range = g_malloc0(sizeof(*info->bus.memory_range));
1455     info->bus.memory_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_SPACE_MEMORY);
1456     info->bus.memory_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_SPACE_MEMORY);
1457
1458     info->bus.prefetchable_range = g_malloc0(sizeof(*info->bus.prefetchable_range));
1459     info->bus.prefetchable_range->base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
1460     info->bus.prefetchable_range->limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
1461
1462     if (dev->config[PCI_SECONDARY_BUS] != 0) {
1463         PCIBus *child_bus = pci_find_bus_nr(bus, dev->config[PCI_SECONDARY_BUS]);
1464         if (child_bus) {
1465             info->has_devices = true;
1466             info->devices = qmp_query_pci_devices(child_bus, dev->config[PCI_SECONDARY_BUS]);
1467         }
1468     }
1469
1470     return info;
1471 }
1472
1473 static PciDeviceInfo *qmp_query_pci_device(PCIDevice *dev, PCIBus *bus,
1474                                            int bus_num)
1475 {
1476     const pci_class_desc *desc;
1477     PciDeviceInfo *info;
1478     uint8_t type;
1479     int class;
1480
1481     info = g_malloc0(sizeof(*info));
1482     info->bus = bus_num;
1483     info->slot = PCI_SLOT(dev->devfn);
1484     info->function = PCI_FUNC(dev->devfn);
1485
1486     class = pci_get_word(dev->config + PCI_CLASS_DEVICE);
1487     info->class_info.q_class = class;
1488     desc = get_class_desc(class);
1489     if (desc->desc) {
1490         info->class_info.has_desc = true;
1491         info->class_info.desc = g_strdup(desc->desc);
1492     }
1493
1494     info->id.vendor = pci_get_word(dev->config + PCI_VENDOR_ID);
1495     info->id.device = pci_get_word(dev->config + PCI_DEVICE_ID);
1496     info->regions = qmp_query_pci_regions(dev);
1497     info->qdev_id = g_strdup(dev->qdev.id ? dev->qdev.id : "");
1498
1499     if (dev->config[PCI_INTERRUPT_PIN] != 0) {
1500         info->has_irq = true;
1501         info->irq = dev->config[PCI_INTERRUPT_LINE];
1502     }
1503
1504     type = dev->config[PCI_HEADER_TYPE] & ~PCI_HEADER_TYPE_MULTI_FUNCTION;
1505     if (type == PCI_HEADER_TYPE_BRIDGE) {
1506         info->has_pci_bridge = true;
1507         info->pci_bridge = qmp_query_pci_bridge(dev, bus, bus_num);
1508     }
1509
1510     return info;
1511 }
1512
1513 static PciDeviceInfoList *qmp_query_pci_devices(PCIBus *bus, int bus_num)
1514 {
1515     PciDeviceInfoList *info, *head = NULL, *cur_item = NULL;
1516     PCIDevice *dev;
1517     int devfn;
1518
1519     for (devfn = 0; devfn < ARRAY_SIZE(bus->devices); devfn++) {
1520         dev = bus->devices[devfn];
1521         if (dev) {
1522             info = g_malloc0(sizeof(*info));
1523             info->value = qmp_query_pci_device(dev, bus, bus_num);
1524
1525             /* XXX: waiting for the qapi to support GSList */
1526             if (!cur_item) {
1527                 head = cur_item = info;
1528             } else {
1529                 cur_item->next = info;
1530                 cur_item = info;
1531             }
1532         }
1533     }
1534
1535     return head;
1536 }
1537
1538 static PciInfo *qmp_query_pci_bus(PCIBus *bus, int bus_num)
1539 {
1540     PciInfo *info = NULL;
1541
1542     bus = pci_find_bus_nr(bus, bus_num);
1543     if (bus) {
1544         info = g_malloc0(sizeof(*info));
1545         info->bus = bus_num;
1546         info->devices = qmp_query_pci_devices(bus, bus_num);
1547     }
1548
1549     return info;
1550 }
1551
1552 PciInfoList *qmp_query_pci(Error **errp)
1553 {
1554     PciInfoList *info, *head = NULL, *cur_item = NULL;
1555     PCIHostState *host_bridge;
1556
1557     QLIST_FOREACH(host_bridge, &pci_host_bridges, next) {
1558         info = g_malloc0(sizeof(*info));
1559         info->value = qmp_query_pci_bus(host_bridge->bus, 0);
1560
1561         /* XXX: waiting for the qapi to support GSList */
1562         if (!cur_item) {
1563             head = cur_item = info;
1564         } else {
1565             cur_item->next = info;
1566             cur_item = info;
1567         }
1568     }
1569
1570     return head;
1571 }
1572
1573 static const char * const pci_nic_models[] = {
1574     "ne2k_pci",
1575     "i82551",
1576     "i82557b",
1577     "i82559er",
1578     "rtl8139",
1579     "e1000",
1580     "pcnet",
1581     "virtio",
1582     NULL
1583 };
1584
1585 static const char * const pci_nic_names[] = {
1586     "ne2k_pci",
1587     "i82551",
1588     "i82557b",
1589     "i82559er",
1590     "rtl8139",
1591     "e1000",
1592     "pcnet",
1593     "virtio-net-pci",
1594     NULL
1595 };
1596
1597 /* Initialize a PCI NIC.  */
1598 /* FIXME callers should check for failure, but don't */
1599 PCIDevice *pci_nic_init(NICInfo *nd, PCIBus *rootbus,
1600                         const char *default_model,
1601                         const char *default_devaddr)
1602 {
1603     const char *devaddr = nd->devaddr ? nd->devaddr : default_devaddr;
1604     PCIBus *bus;
1605     int devfn;
1606     PCIDevice *pci_dev;
1607     DeviceState *dev;
1608     int i;
1609
1610     i = qemu_find_nic_model(nd, pci_nic_models, default_model);
1611     if (i < 0)
1612         return NULL;
1613
1614     bus = pci_get_bus_devfn(&devfn, rootbus, devaddr);
1615     if (!bus) {
1616         error_report("Invalid PCI device address %s for device %s",
1617                      devaddr, pci_nic_names[i]);
1618         return NULL;
1619     }
1620
1621     pci_dev = pci_create(bus, devfn, pci_nic_names[i]);
1622     dev = &pci_dev->qdev;
1623     qdev_set_nic_properties(dev, nd);
1624     if (qdev_init(dev) < 0)
1625         return NULL;
1626     return pci_dev;
1627 }
1628
1629 PCIDevice *pci_nic_init_nofail(NICInfo *nd, PCIBus *rootbus,
1630                                const char *default_model,
1631                                const char *default_devaddr)
1632 {
1633     PCIDevice *res;
1634
1635     if (qemu_show_nic_models(nd->model, pci_nic_models))
1636         exit(0);
1637
1638     res = pci_nic_init(nd, rootbus, default_model, default_devaddr);
1639     if (!res)
1640         exit(1);
1641     return res;
1642 }
1643
1644 PCIDevice *pci_vga_init(PCIBus *bus)
1645 {
1646     switch (vga_interface_type) {
1647     case VGA_CIRRUS:
1648         return pci_create_simple(bus, -1, "cirrus-vga");
1649     case VGA_QXL:
1650         return pci_create_simple(bus, -1, "qxl-vga");
1651     case VGA_STD:
1652         return pci_create_simple(bus, -1, "VGA");
1653     case VGA_VMWARE:
1654         return pci_create_simple(bus, -1, "vmware-svga");
1655     case VGA_NONE:
1656     default: /* Other non-PCI types. Checking for unsupported types is already
1657                 done in vl.c. */
1658         return NULL;
1659     }
1660 }
1661
1662 /* Whether a given bus number is in range of the secondary
1663  * bus of the given bridge device. */
1664 static bool pci_secondary_bus_in_range(PCIDevice *dev, int bus_num)
1665 {
1666     return !(pci_get_word(dev->config + PCI_BRIDGE_CONTROL) &
1667              PCI_BRIDGE_CTL_BUS_RESET) /* Don't walk the bus if it's reset. */ &&
1668         dev->config[PCI_SECONDARY_BUS] < bus_num &&
1669         bus_num <= dev->config[PCI_SUBORDINATE_BUS];
1670 }
1671
1672 static PCIBus *pci_find_bus_nr(PCIBus *bus, int bus_num)
1673 {
1674     PCIBus *sec;
1675
1676     if (!bus) {
1677         return NULL;
1678     }
1679
1680     if (pci_bus_num(bus) == bus_num) {
1681         return bus;
1682     }
1683
1684     /* Consider all bus numbers in range for the host pci bridge. */
1685     if (!pci_bus_is_root(bus) &&
1686         !pci_secondary_bus_in_range(bus->parent_dev, bus_num)) {
1687         return NULL;
1688     }
1689
1690     /* try child bus */
1691     for (; bus; bus = sec) {
1692         QLIST_FOREACH(sec, &bus->child, sibling) {
1693             assert(!pci_bus_is_root(sec));
1694             if (sec->parent_dev->config[PCI_SECONDARY_BUS] == bus_num) {
1695                 return sec;
1696             }
1697             if (pci_secondary_bus_in_range(sec->parent_dev, bus_num)) {
1698                 break;
1699             }
1700         }
1701     }
1702
1703     return NULL;
1704 }
1705
1706 void pci_for_each_bus_depth_first(PCIBus *bus,
1707                                   void *(*begin)(PCIBus *bus, void *parent_state),
1708                                   void (*end)(PCIBus *bus, void *state),
1709                                   void *parent_state)
1710 {
1711     PCIBus *sec;
1712     void *state;
1713
1714     if (!bus) {
1715         return;
1716     }
1717
1718     if (begin) {
1719         state = begin(bus, parent_state);
1720     } else {
1721         state = parent_state;
1722     }
1723
1724     QLIST_FOREACH(sec, &bus->child, sibling) {
1725         pci_for_each_bus_depth_first(sec, begin, end, state);
1726     }
1727
1728     if (end) {
1729         end(bus, state);
1730     }
1731 }
1732
1733
1734 PCIDevice *pci_find_device(PCIBus *bus, int bus_num, uint8_t devfn)
1735 {
1736     bus = pci_find_bus_nr(bus, bus_num);
1737
1738     if (!bus)
1739         return NULL;
1740
1741     return bus->devices[devfn];
1742 }
1743
1744 static int pci_qdev_init(DeviceState *qdev)
1745 {
1746     PCIDevice *pci_dev = (PCIDevice *)qdev;
1747     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(pci_dev);
1748     PCIBus *bus;
1749     int rc;
1750     bool is_default_rom;
1751
1752     /* initialize cap_present for pci_is_express() and pci_config_size() */
1753     if (pc->is_express) {
1754         pci_dev->cap_present |= QEMU_PCI_CAP_EXPRESS;
1755     }
1756
1757     bus = PCI_BUS(qdev_get_parent_bus(qdev));
1758     pci_dev = do_pci_register_device(pci_dev, bus,
1759                                      object_get_typename(OBJECT(qdev)),
1760                                      pci_dev->devfn);
1761     if (pci_dev == NULL)
1762         return -1;
1763
1764     if (pc->init) {
1765         rc = pc->init(pci_dev);
1766         if (rc != 0) {
1767             do_pci_unregister_device(pci_dev);
1768             return rc;
1769         }
1770     }
1771
1772     /* rom loading */
1773     is_default_rom = false;
1774     if (pci_dev->romfile == NULL && pc->romfile != NULL) {
1775         pci_dev->romfile = g_strdup(pc->romfile);
1776         is_default_rom = true;
1777     }
1778     pci_add_option_rom(pci_dev, is_default_rom);
1779
1780     return 0;
1781 }
1782
1783 PCIDevice *pci_create_multifunction(PCIBus *bus, int devfn, bool multifunction,
1784                                     const char *name)
1785 {
1786     DeviceState *dev;
1787
1788     dev = qdev_create(&bus->qbus, name);
1789     qdev_prop_set_int32(dev, "addr", devfn);
1790     qdev_prop_set_bit(dev, "multifunction", multifunction);
1791     return PCI_DEVICE(dev);
1792 }
1793
1794 PCIDevice *pci_create_simple_multifunction(PCIBus *bus, int devfn,
1795                                            bool multifunction,
1796                                            const char *name)
1797 {
1798     PCIDevice *dev = pci_create_multifunction(bus, devfn, multifunction, name);
1799     qdev_init_nofail(&dev->qdev);
1800     return dev;
1801 }
1802
1803 PCIDevice *pci_create(PCIBus *bus, int devfn, const char *name)
1804 {
1805     return pci_create_multifunction(bus, devfn, false, name);
1806 }
1807
1808 PCIDevice *pci_create_simple(PCIBus *bus, int devfn, const char *name)
1809 {
1810     return pci_create_simple_multifunction(bus, devfn, false, name);
1811 }
1812
1813 static uint8_t pci_find_space(PCIDevice *pdev, uint8_t size)
1814 {
1815     int offset = PCI_CONFIG_HEADER_SIZE;
1816     int i;
1817     for (i = PCI_CONFIG_HEADER_SIZE; i < PCI_CONFIG_SPACE_SIZE; ++i) {
1818         if (pdev->used[i])
1819             offset = i + 1;
1820         else if (i - offset + 1 == size)
1821             return offset;
1822     }
1823     return 0;
1824 }
1825
1826 static uint8_t pci_find_capability_list(PCIDevice *pdev, uint8_t cap_id,
1827                                         uint8_t *prev_p)
1828 {
1829     uint8_t next, prev;
1830
1831     if (!(pdev->config[PCI_STATUS] & PCI_STATUS_CAP_LIST))
1832         return 0;
1833
1834     for (prev = PCI_CAPABILITY_LIST; (next = pdev->config[prev]);
1835          prev = next + PCI_CAP_LIST_NEXT)
1836         if (pdev->config[next + PCI_CAP_LIST_ID] == cap_id)
1837             break;
1838
1839     if (prev_p)
1840         *prev_p = prev;
1841     return next;
1842 }
1843
1844 static uint8_t pci_find_capability_at_offset(PCIDevice *pdev, uint8_t offset)
1845 {
1846     uint8_t next, prev, found = 0;
1847
1848     if (!(pdev->used[offset])) {
1849         return 0;
1850     }
1851
1852     assert(pdev->config[PCI_STATUS] & PCI_STATUS_CAP_LIST);
1853
1854     for (prev = PCI_CAPABILITY_LIST; (next = pdev->config[prev]);
1855          prev = next + PCI_CAP_LIST_NEXT) {
1856         if (next <= offset && next > found) {
1857             found = next;
1858         }
1859     }
1860     return found;
1861 }
1862
1863 /* Patch the PCI vendor and device ids in a PCI rom image if necessary.
1864    This is needed for an option rom which is used for more than one device. */
1865 static void pci_patch_ids(PCIDevice *pdev, uint8_t *ptr, int size)
1866 {
1867     uint16_t vendor_id;
1868     uint16_t device_id;
1869     uint16_t rom_vendor_id;
1870     uint16_t rom_device_id;
1871     uint16_t rom_magic;
1872     uint16_t pcir_offset;
1873     uint8_t checksum;
1874
1875     /* Words in rom data are little endian (like in PCI configuration),
1876        so they can be read / written with pci_get_word / pci_set_word. */
1877
1878     /* Only a valid rom will be patched. */
1879     rom_magic = pci_get_word(ptr);
1880     if (rom_magic != 0xaa55) {
1881         PCI_DPRINTF("Bad ROM magic %04x\n", rom_magic);
1882         return;
1883     }
1884     pcir_offset = pci_get_word(ptr + 0x18);
1885     if (pcir_offset + 8 >= size || memcmp(ptr + pcir_offset, "PCIR", 4)) {
1886         PCI_DPRINTF("Bad PCIR offset 0x%x or signature\n", pcir_offset);
1887         return;
1888     }
1889
1890     vendor_id = pci_get_word(pdev->config + PCI_VENDOR_ID);
1891     device_id = pci_get_word(pdev->config + PCI_DEVICE_ID);
1892     rom_vendor_id = pci_get_word(ptr + pcir_offset + 4);
1893     rom_device_id = pci_get_word(ptr + pcir_offset + 6);
1894
1895     PCI_DPRINTF("%s: ROM id %04x%04x / PCI id %04x%04x\n", pdev->romfile,
1896                 vendor_id, device_id, rom_vendor_id, rom_device_id);
1897
1898     checksum = ptr[6];
1899
1900     if (vendor_id != rom_vendor_id) {
1901         /* Patch vendor id and checksum (at offset 6 for etherboot roms). */
1902         checksum += (uint8_t)rom_vendor_id + (uint8_t)(rom_vendor_id >> 8);
1903         checksum -= (uint8_t)vendor_id + (uint8_t)(vendor_id >> 8);
1904         PCI_DPRINTF("ROM checksum %02x / %02x\n", ptr[6], checksum);
1905         ptr[6] = checksum;
1906         pci_set_word(ptr + pcir_offset + 4, vendor_id);
1907     }
1908
1909     if (device_id != rom_device_id) {
1910         /* Patch device id and checksum (at offset 6 for etherboot roms). */
1911         checksum += (uint8_t)rom_device_id + (uint8_t)(rom_device_id >> 8);
1912         checksum -= (uint8_t)device_id + (uint8_t)(device_id >> 8);
1913         PCI_DPRINTF("ROM checksum %02x / %02x\n", ptr[6], checksum);
1914         ptr[6] = checksum;
1915         pci_set_word(ptr + pcir_offset + 6, device_id);
1916     }
1917 }
1918
1919 /* Add an option rom for the device */
1920 static int pci_add_option_rom(PCIDevice *pdev, bool is_default_rom)
1921 {
1922     int size;
1923     char *path;
1924     void *ptr;
1925     char name[32];
1926     const VMStateDescription *vmsd;
1927
1928     if (!pdev->romfile)
1929         return 0;
1930     if (strlen(pdev->romfile) == 0)
1931         return 0;
1932
1933     if (!pdev->rom_bar) {
1934         /*
1935          * Load rom via fw_cfg instead of creating a rom bar,
1936          * for 0.11 compatibility.
1937          */
1938         int class = pci_get_word(pdev->config + PCI_CLASS_DEVICE);
1939         if (class == 0x0300) {
1940             rom_add_vga(pdev->romfile);
1941         } else {
1942             rom_add_option(pdev->romfile, -1);
1943         }
1944         return 0;
1945     }
1946
1947     path = qemu_find_file(QEMU_FILE_TYPE_BIOS, pdev->romfile);
1948     if (path == NULL) {
1949         path = g_strdup(pdev->romfile);
1950     }
1951
1952     size = get_image_size(path);
1953     if (size < 0) {
1954         error_report("%s: failed to find romfile \"%s\"",
1955                      __func__, pdev->romfile);
1956         g_free(path);
1957         return -1;
1958     } else if (size == 0) {
1959         error_report("%s: ignoring empty romfile \"%s\"",
1960                      __func__, pdev->romfile);
1961         g_free(path);
1962         return -1;
1963     }
1964     if (size & (size - 1)) {
1965         size = 1 << qemu_fls(size);
1966     }
1967
1968     vmsd = qdev_get_vmsd(DEVICE(pdev));
1969
1970     if (vmsd) {
1971         snprintf(name, sizeof(name), "%s.rom", vmsd->name);
1972     } else {
1973         snprintf(name, sizeof(name), "%s.rom", object_get_typename(OBJECT(pdev)));
1974     }
1975     pdev->has_rom = true;
1976     memory_region_init_ram(&pdev->rom, OBJECT(pdev), name, size);
1977     vmstate_register_ram(&pdev->rom, &pdev->qdev);
1978     ptr = memory_region_get_ram_ptr(&pdev->rom);
1979     load_image(path, ptr);
1980     g_free(path);
1981
1982     if (is_default_rom) {
1983         /* Only the default rom images will be patched (if needed). */
1984         pci_patch_ids(pdev, ptr, size);
1985     }
1986
1987     pci_register_bar(pdev, PCI_ROM_SLOT, 0, &pdev->rom);
1988
1989     return 0;
1990 }
1991
1992 static void pci_del_option_rom(PCIDevice *pdev)
1993 {
1994     if (!pdev->has_rom)
1995         return;
1996
1997     vmstate_unregister_ram(&pdev->rom, &pdev->qdev);
1998     pdev->has_rom = false;
1999 }
2000
2001 /*
2002  * if !offset
2003  * Reserve space and add capability to the linked list in pci config space
2004  *
2005  * if offset = 0,
2006  * Find and reserve space and add capability to the linked list
2007  * in pci config space */
2008 int pci_add_capability(PCIDevice *pdev, uint8_t cap_id,
2009                        uint8_t offset, uint8_t size)
2010 {
2011     int ret;
2012     Error *local_err = NULL;
2013
2014     ret = pci_add_capability2(pdev, cap_id, offset, size, &local_err);
2015     if (local_err) {
2016         assert(ret < 0);
2017         error_report("%s", error_get_pretty(local_err));
2018         error_free(local_err);
2019     } else {
2020         /* success implies a positive offset in config space */
2021         assert(ret > 0);
2022     }
2023     return ret;
2024 }
2025
2026 int pci_add_capability2(PCIDevice *pdev, uint8_t cap_id,
2027                        uint8_t offset, uint8_t size,
2028                        Error **errp)
2029 {
2030     uint8_t *config;
2031     int i, overlapping_cap;
2032
2033     if (!offset) {
2034         offset = pci_find_space(pdev, size);
2035         if (!offset) {
2036             error_setg(errp, "out of PCI config space");
2037             return -ENOSPC;
2038         }
2039     } else {
2040         /* Verify that capabilities don't overlap.  Note: device assignment
2041          * depends on this check to verify that the device is not broken.
2042          * Should never trigger for emulated devices, but it's helpful
2043          * for debugging these. */
2044         for (i = offset; i < offset + size; i++) {
2045             overlapping_cap = pci_find_capability_at_offset(pdev, i);
2046             if (overlapping_cap) {
2047                 error_setg(errp, "%s:%02x:%02x.%x "
2048                            "Attempt to add PCI capability %x at offset "
2049                            "%x overlaps existing capability %x at offset %x",
2050                            pci_root_bus_path(pdev), pci_bus_num(pdev->bus),
2051                            PCI_SLOT(pdev->devfn), PCI_FUNC(pdev->devfn),
2052                            cap_id, offset, overlapping_cap, i);
2053                 return -EINVAL;
2054             }
2055         }
2056     }
2057
2058     config = pdev->config + offset;
2059     config[PCI_CAP_LIST_ID] = cap_id;
2060     config[PCI_CAP_LIST_NEXT] = pdev->config[PCI_CAPABILITY_LIST];
2061     pdev->config[PCI_CAPABILITY_LIST] = offset;
2062     pdev->config[PCI_STATUS] |= PCI_STATUS_CAP_LIST;
2063     memset(pdev->used + offset, 0xFF, QEMU_ALIGN_UP(size, 4));
2064     /* Make capability read-only by default */
2065     memset(pdev->wmask + offset, 0, size);
2066     /* Check capability by default */
2067     memset(pdev->cmask + offset, 0xFF, size);
2068     return offset;
2069 }
2070
2071 /* Unlink capability from the pci config space. */
2072 void pci_del_capability(PCIDevice *pdev, uint8_t cap_id, uint8_t size)
2073 {
2074     uint8_t prev, offset = pci_find_capability_list(pdev, cap_id, &prev);
2075     if (!offset)
2076         return;
2077     pdev->config[prev] = pdev->config[offset + PCI_CAP_LIST_NEXT];
2078     /* Make capability writable again */
2079     memset(pdev->wmask + offset, 0xff, size);
2080     memset(pdev->w1cmask + offset, 0, size);
2081     /* Clear cmask as device-specific registers can't be checked */
2082     memset(pdev->cmask + offset, 0, size);
2083     memset(pdev->used + offset, 0, QEMU_ALIGN_UP(size, 4));
2084
2085     if (!pdev->config[PCI_CAPABILITY_LIST])
2086         pdev->config[PCI_STATUS] &= ~PCI_STATUS_CAP_LIST;
2087 }
2088
2089 uint8_t pci_find_capability(PCIDevice *pdev, uint8_t cap_id)
2090 {
2091     return pci_find_capability_list(pdev, cap_id, NULL);
2092 }
2093
2094 static void pcibus_dev_print(Monitor *mon, DeviceState *dev, int indent)
2095 {
2096     PCIDevice *d = (PCIDevice *)dev;
2097     const pci_class_desc *desc;
2098     char ctxt[64];
2099     PCIIORegion *r;
2100     int i, class;
2101
2102     class = pci_get_word(d->config + PCI_CLASS_DEVICE);
2103     desc = pci_class_descriptions;
2104     while (desc->desc && class != desc->class)
2105         desc++;
2106     if (desc->desc) {
2107         snprintf(ctxt, sizeof(ctxt), "%s", desc->desc);
2108     } else {
2109         snprintf(ctxt, sizeof(ctxt), "Class %04x", class);
2110     }
2111
2112     monitor_printf(mon, "%*sclass %s, addr %02x:%02x.%x, "
2113                    "pci id %04x:%04x (sub %04x:%04x)\n",
2114                    indent, "", ctxt, pci_bus_num(d->bus),
2115                    PCI_SLOT(d->devfn), PCI_FUNC(d->devfn),
2116                    pci_get_word(d->config + PCI_VENDOR_ID),
2117                    pci_get_word(d->config + PCI_DEVICE_ID),
2118                    pci_get_word(d->config + PCI_SUBSYSTEM_VENDOR_ID),
2119                    pci_get_word(d->config + PCI_SUBSYSTEM_ID));
2120     for (i = 0; i < PCI_NUM_REGIONS; i++) {
2121         r = &d->io_regions[i];
2122         if (!r->size)
2123             continue;
2124         monitor_printf(mon, "%*sbar %d: %s at 0x%"FMT_PCIBUS
2125                        " [0x%"FMT_PCIBUS"]\n",
2126                        indent, "",
2127                        i, r->type & PCI_BASE_ADDRESS_SPACE_IO ? "i/o" : "mem",
2128                        r->addr, r->addr + r->size - 1);
2129     }
2130 }
2131
2132 static char *pci_dev_fw_name(DeviceState *dev, char *buf, int len)
2133 {
2134     PCIDevice *d = (PCIDevice *)dev;
2135     const char *name = NULL;
2136     const pci_class_desc *desc =  pci_class_descriptions;
2137     int class = pci_get_word(d->config + PCI_CLASS_DEVICE);
2138
2139     while (desc->desc &&
2140           (class & ~desc->fw_ign_bits) !=
2141           (desc->class & ~desc->fw_ign_bits)) {
2142         desc++;
2143     }
2144
2145     if (desc->desc) {
2146         name = desc->fw_name;
2147     }
2148
2149     if (name) {
2150         pstrcpy(buf, len, name);
2151     } else {
2152         snprintf(buf, len, "pci%04x,%04x",
2153                  pci_get_word(d->config + PCI_VENDOR_ID),
2154                  pci_get_word(d->config + PCI_DEVICE_ID));
2155     }
2156
2157     return buf;
2158 }
2159
2160 static char *pcibus_get_fw_dev_path(DeviceState *dev)
2161 {
2162     PCIDevice *d = (PCIDevice *)dev;
2163     char path[50], name[33];
2164     int off;
2165
2166     off = snprintf(path, sizeof(path), "%s@%x",
2167                    pci_dev_fw_name(dev, name, sizeof name),
2168                    PCI_SLOT(d->devfn));
2169     if (PCI_FUNC(d->devfn))
2170         snprintf(path + off, sizeof(path) + off, ",%x", PCI_FUNC(d->devfn));
2171     return g_strdup(path);
2172 }
2173
2174 static char *pcibus_get_dev_path(DeviceState *dev)
2175 {
2176     PCIDevice *d = container_of(dev, PCIDevice, qdev);
2177     PCIDevice *t;
2178     int slot_depth;
2179     /* Path format: Domain:00:Slot.Function:Slot.Function....:Slot.Function.
2180      * 00 is added here to make this format compatible with
2181      * domain:Bus:Slot.Func for systems without nested PCI bridges.
2182      * Slot.Function list specifies the slot and function numbers for all
2183      * devices on the path from root to the specific device. */
2184     const char *root_bus_path;
2185     int root_bus_len;
2186     char slot[] = ":SS.F";
2187     int slot_len = sizeof slot - 1 /* For '\0' */;
2188     int path_len;
2189     char *path, *p;
2190     int s;
2191
2192     root_bus_path = pci_root_bus_path(d);
2193     root_bus_len = strlen(root_bus_path);
2194
2195     /* Calculate # of slots on path between device and root. */;
2196     slot_depth = 0;
2197     for (t = d; t; t = t->bus->parent_dev) {
2198         ++slot_depth;
2199     }
2200
2201     path_len = root_bus_len + slot_len * slot_depth;
2202
2203     /* Allocate memory, fill in the terminating null byte. */
2204     path = g_malloc(path_len + 1 /* For '\0' */);
2205     path[path_len] = '\0';
2206
2207     memcpy(path, root_bus_path, root_bus_len);
2208
2209     /* Fill in slot numbers. We walk up from device to root, so need to print
2210      * them in the reverse order, last to first. */
2211     p = path + path_len;
2212     for (t = d; t; t = t->bus->parent_dev) {
2213         p -= slot_len;
2214         s = snprintf(slot, sizeof slot, ":%02x.%x",
2215                      PCI_SLOT(t->devfn), PCI_FUNC(t->devfn));
2216         assert(s == slot_len);
2217         memcpy(p, slot, slot_len);
2218     }
2219
2220     return path;
2221 }
2222
2223 static int pci_qdev_find_recursive(PCIBus *bus,
2224                                    const char *id, PCIDevice **pdev)
2225 {
2226     DeviceState *qdev = qdev_find_recursive(&bus->qbus, id);
2227     if (!qdev) {
2228         return -ENODEV;
2229     }
2230
2231     /* roughly check if given qdev is pci device */
2232     if (object_dynamic_cast(OBJECT(qdev), TYPE_PCI_DEVICE)) {
2233         *pdev = PCI_DEVICE(qdev);
2234         return 0;
2235     }
2236     return -EINVAL;
2237 }
2238
2239 int pci_qdev_find_device(const char *id, PCIDevice **pdev)
2240 {
2241     PCIHostState *host_bridge;
2242     int rc = -ENODEV;
2243
2244     QLIST_FOREACH(host_bridge, &pci_host_bridges, next) {
2245         int tmp = pci_qdev_find_recursive(host_bridge->bus, id, pdev);
2246         if (!tmp) {
2247             rc = 0;
2248             break;
2249         }
2250         if (tmp != -ENODEV) {
2251             rc = tmp;
2252         }
2253     }
2254
2255     return rc;
2256 }
2257
2258 MemoryRegion *pci_address_space(PCIDevice *dev)
2259 {
2260     return dev->bus->address_space_mem;
2261 }
2262
2263 MemoryRegion *pci_address_space_io(PCIDevice *dev)
2264 {
2265     return dev->bus->address_space_io;
2266 }
2267
2268 static void pci_device_class_init(ObjectClass *klass, void *data)
2269 {
2270     DeviceClass *k = DEVICE_CLASS(klass);
2271     k->init = pci_qdev_init;
2272     k->exit = pci_unregister_device;
2273     k->bus_type = TYPE_PCI_BUS;
2274     k->props = pci_props;
2275 }
2276
2277 AddressSpace *pci_device_iommu_address_space(PCIDevice *dev)
2278 {
2279     PCIBus *bus = PCI_BUS(dev->bus);
2280
2281     if (bus->iommu_fn) {
2282         return bus->iommu_fn(bus, bus->iommu_opaque, dev->devfn);
2283     }
2284
2285     if (bus->parent_dev) {
2286         /** We are ignoring the bus master DMA bit of the bridge
2287          *  as it would complicate things such as VFIO for no good reason */
2288         return pci_device_iommu_address_space(bus->parent_dev);
2289     }
2290
2291     return &address_space_memory;
2292 }
2293
2294 void pci_setup_iommu(PCIBus *bus, PCIIOMMUFunc fn, void *opaque)
2295 {
2296     bus->iommu_fn = fn;
2297     bus->iommu_opaque = opaque;
2298 }
2299
2300 static void pci_dev_get_w64(PCIBus *b, PCIDevice *dev, void *opaque)
2301 {
2302     Range *range = opaque;
2303     PCIDeviceClass *pc = PCI_DEVICE_GET_CLASS(dev);
2304     uint16_t cmd = pci_get_word(dev->config + PCI_COMMAND);
2305     int i;
2306
2307     if (!(cmd & PCI_COMMAND_MEMORY)) {
2308         return;
2309     }
2310
2311     if (pc->is_bridge) {
2312         pcibus_t base = pci_bridge_get_base(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
2313         pcibus_t limit = pci_bridge_get_limit(dev, PCI_BASE_ADDRESS_MEM_PREFETCH);
2314
2315         base = MAX(base, 0x1ULL << 32);
2316
2317         if (limit >= base) {
2318             Range pref_range;
2319             pref_range.begin = base;
2320             pref_range.end = limit + 1;
2321             range_extend(range, &pref_range);
2322         }
2323     }
2324     for (i = 0; i < PCI_NUM_REGIONS; ++i) {
2325         PCIIORegion *r = &dev->io_regions[i];
2326         Range region_range;
2327
2328         if (!r->size ||
2329             (r->type & PCI_BASE_ADDRESS_SPACE_IO) ||
2330             !(r->type & PCI_BASE_ADDRESS_MEM_TYPE_64)) {
2331             continue;
2332         }
2333         region_range.begin = pci_bar_address(dev, i, r->type, r->size);
2334         region_range.end = region_range.begin + r->size;
2335
2336         if (region_range.begin == PCI_BAR_UNMAPPED) {
2337             continue;
2338         }
2339
2340         region_range.begin = MAX(region_range.begin, 0x1ULL << 32);
2341
2342         if (region_range.end - 1 >= region_range.begin) {
2343             range_extend(range, &region_range);
2344         }
2345     }
2346 }
2347
2348 void pci_bus_get_w64_range(PCIBus *bus, Range *range)
2349 {
2350     range->begin = range->end = 0;
2351     pci_for_each_device_under_bus(bus, pci_dev_get_w64, range);
2352 }
2353
2354 static const TypeInfo pci_device_type_info = {
2355     .name = TYPE_PCI_DEVICE,
2356     .parent = TYPE_DEVICE,
2357     .instance_size = sizeof(PCIDevice),
2358     .abstract = true,
2359     .class_size = sizeof(PCIDeviceClass),
2360     .class_init = pci_device_class_init,
2361 };
2362
2363 static void pci_register_types(void)
2364 {
2365     type_register_static(&pci_bus_info);
2366     type_register_static(&pcie_bus_info);
2367     type_register_static(&pci_device_type_info);
2368 }
2369
2370 type_init(pci_register_types)