arch/s390/include/asm/processor.h

   1 /*
   2  *  S390 version
   3  *    Copyright IBM Corp. 1999
   4  *    Author(s): Hartmut Penner ([email protected]),
   5  *               Martin Schwidefsky ([email protected])
   6  *
   7  *  Derived from "include/asm-i386/processor.h"
   8  *    Copyright (C) 1994, Linus Torvalds
   9  */
  10
  11 #ifndef __ASM_S390_PROCESSOR_H
  12 #define __ASM_S390_PROCESSOR_H
  13
  14 #include <linux/linkage.h>
  15 #include <linux/irqflags.h>
  16 #include <asm/cpu.h>
  17 #include <asm/page.h>
  18 #include <asm/ptrace.h>
  19 #include <asm/setup.h>
  20
  21 /*
  22  * Default implementation of macro that returns current
  23  * instruction pointer ("program counter").
  24  */
  25 #define current_text_addr() ({ void *pc; asm("basr %0,0" : "=a" (pc)); pc; })
  26
  27 static inline void get_cpu_id(struct cpuid *ptr)
  28 {
  29         asm volatile("stidp %0" : "=Q" (*ptr));
  30 }
  31
  32 extern void s390_adjust_jiffies(void);
  33 extern const struct seq_operations cpuinfo_op;
  34 extern int sysctl_ieee_emulation_warnings;
  35 extern void execve_tail(void);
  36
  37 /*
  38  * User space process size: 2GB for 31 bit, 4TB or 8PT for 64 bit.
  39  */
  40 #ifndef CONFIG_64BIT
  41
  42 #define TASK_SIZE               (1UL << 31)
  43 #define TASK_UNMAPPED_BASE      (1UL << 30)
  44
  45 #else /* CONFIG_64BIT */
  46
  47 #define TASK_SIZE_OF(tsk)       ((tsk)->mm->context.asce_limit)
  48 #define TASK_UNMAPPED_BASE      (test_thread_flag(TIF_31BIT) ? \
  49                                         (1UL << 30) : (1UL << 41))
  50 #define TASK_SIZE               TASK_SIZE_OF(current)
  51
  52 #endif /* CONFIG_64BIT */
  53
  54 #ifndef CONFIG_64BIT
  55 #define STACK_TOP               (1UL << 31)
  56 #define STACK_TOP_MAX           (1UL << 31)
  57 #else /* CONFIG_64BIT */
  58 #define STACK_TOP               (1UL << (test_thread_flag(TIF_31BIT) ? 31:42))
  59 #define STACK_TOP_MAX           (1UL << 42)
  60 #endif /* CONFIG_64BIT */
  61
  62 #define HAVE_ARCH_PICK_MMAP_LAYOUT
  63
  64 typedef struct {
  65         __u32 ar4;
  66 } mm_segment_t;
  67
  68 /*
  69  * Thread structure
  70  */
  71 struct thread_struct {
  72         s390_fp_regs fp_regs;
  73         unsigned int  acrs[NUM_ACRS];
  74         unsigned long ksp;              /* kernel stack pointer             */
  75         mm_segment_t mm_segment;
  76         unsigned long gmap_addr;        /* address of last gmap fault. */
  77         struct per_regs per_user;       /* User specified PER registers */
  78         struct per_event per_event;     /* Cause of the last PER trap */
  79         /* pfault_wait is used to block the process on a pfault event */
  80         unsigned long pfault_wait;
  81         struct list_head list;
  82 };
  83
  84 typedef struct thread_struct thread_struct;
  85
  86 /*
  87  * Stack layout of a C stack frame.
  88  */
  89 #ifndef __PACK_STACK
  90 struct stack_frame {
  91         unsigned long back_chain;
  92         unsigned long empty1[5];
  93         unsigned long gprs[10];
  94         unsigned int  empty2[8];
  95 };
  96 #else
  97 struct stack_frame {
  98         unsigned long empty1[5];
  99         unsigned int  empty2[8];
 100         unsigned long gprs[10];
 101         unsigned long back_chain;
 102 };
 103 #endif
 104
 105 #define ARCH_MIN_TASKALIGN      8
 106
 107 #define INIT_THREAD {                                                   \
 108         .ksp = sizeof(init_stack) + (unsigned long) &init_stack,        \
 109 }
 110
 111 /*
 112  * Do necessary setup to start up a new thread.
 113  */
 114 #define start_thread(regs, new_psw, new_stackp) do {                    \
 115         regs->psw.mask  = psw_user_bits | PSW_MASK_EA | PSW_MASK_BA;    \
 116         regs->psw.addr  = new_psw | PSW_ADDR_AMODE;                     \
 117         regs->gprs[15]  = new_stackp;                                   \
 118         execve_tail();                                                  \
 119 } while (0)
 120
 121 #define start_thread31(regs, new_psw, new_stackp) do {                  \
 122         regs->psw.mask  = psw_user_bits | PSW_MASK_BA;                  \
 123         regs->psw.addr  = new_psw | PSW_ADDR_AMODE;                     \
 124         regs->gprs[15]  = new_stackp;                                   \
 125         __tlb_flush_mm(current->mm);                                    \
 126         crst_table_downgrade(current->mm, 1UL << 31);                   \
 127         update_mm(current->mm, current);                                \
 128         execve_tail();                                                  \
 129 } while (0)
 130
 131 /* Forward declaration, a strange C thing */
 132 struct task_struct;
 133 struct mm_struct;
 134 struct seq_file;
 135
 136 /* Free all resources held by a thread. */
 137 extern void release_thread(struct task_struct *);
 138
 139 /*
 140  * Return saved PC of a blocked thread.
 141  */
 142 extern unsigned long thread_saved_pc(struct task_struct *t);
 143
 144 extern void show_code(struct pt_regs *regs);
 145
 146 unsigned long get_wchan(struct task_struct *p);
 147 #define task_pt_regs(tsk) ((struct pt_regs *) \
 148         (task_stack_page(tsk) + THREAD_SIZE) - 1)
 149 #define KSTK_EIP(tsk)   (task_pt_regs(tsk)->psw.addr)
 150 #define KSTK_ESP(tsk)   (task_pt_regs(tsk)->gprs[15])
 151
 152 static inline unsigned short stap(void)
 153 {
 154         unsigned short cpu_address;
 155
 156         asm volatile("stap %0" : "=m" (cpu_address));
 157         return cpu_address;
 158 }
 159
 160 /*
 161  * Give up the time slice of the virtual PU.
 162  */
 163 static inline void cpu_relax(void)
 164 {
 165         if (MACHINE_HAS_DIAG44)
 166                 asm volatile("diag 0,0,68");
 167         barrier();
 168 }
 169
 170 static inline void psw_set_key(unsigned int key)
 171 {
 172         asm volatile("spka 0(%0)" : : "d" (key));
 173 }
 174
 175 /*
 176  * Set PSW to specified value.
 177  */
 178 static inline void __load_psw(psw_t psw)
 179 {
 180 #ifndef CONFIG_64BIT
 181         asm volatile("lpsw  %0" : : "Q" (psw) : "cc");
 182 #else
 183         asm volatile("lpswe %0" : : "Q" (psw) : "cc");
 184 #endif
 185 }
 186
 187 /*
 188  * Set PSW mask to specified value, while leaving the
 189  * PSW addr pointing to the next instruction.
 190  */
 191 static inline void __load_psw_mask (unsigned long mask)
 192 {
 193         unsigned long addr;
 194         psw_t psw;
 195
 196         psw.mask = mask;
 197
 198 #ifndef CONFIG_64BIT
 199         asm volatile(
 200                 "       basr    %0,0\n"
 201                 "0:     ahi     %0,1f-0b\n"
 202                 "       st      %0,%O1+4(%R1)\n"
 203                 "       lpsw    %1\n"
 204                 "1:"
 205                 : "=&d" (addr), "=Q" (psw) : "Q" (psw) : "memory", "cc");
 206 #else /* CONFIG_64BIT */
 207         asm volatile(
 208                 "       larl    %0,1f\n"
 209                 "       stg     %0,%O1+8(%R1)\n"
 210                 "       lpswe   %1\n"
 211                 "1:"
 212                 : "=&d" (addr), "=Q" (psw) : "Q" (psw) : "memory", "cc");
 213 #endif /* CONFIG_64BIT */
 214 }
 215
 216 /*
 217  * Rewind PSW instruction address by specified number of bytes.
 218  */
 219 static inline unsigned long __rewind_psw(psw_t psw, unsigned long ilc)
 220 {
 221 #ifndef CONFIG_64BIT
 222         if (psw.addr & PSW_ADDR_AMODE)
 223                 /* 31 bit mode */
 224                 return (psw.addr - ilc) | PSW_ADDR_AMODE;
 225         /* 24 bit mode */
 226         return (psw.addr - ilc) & ((1UL << 24) - 1);
 227 #else
 228         unsigned long mask;
 229
 230         mask = (psw.mask & PSW_MASK_EA) ? -1UL :
 231                (psw.mask & PSW_MASK_BA) ? (1UL << 31) - 1 :
 232                                           (1UL << 24) - 1;
 233         return (psw.addr - ilc) & mask;
 234 #endif
 235 }
 236
 237 /*
 238  * Function to drop a processor into disabled wait state
 239  */
 240 static inline void __noreturn disabled_wait(unsigned long code)
 241 {
 242         unsigned long ctl_buf;
 243         psw_t dw_psw;
 244
 245         dw_psw.mask = PSW_MASK_BASE | PSW_MASK_WAIT | PSW_MASK_BA | PSW_MASK_EA;
 246         dw_psw.addr = code;
 247         /*
 248          * Store status and then load disabled wait psw,
 249          * the processor is dead afterwards
 250          */
 251 #ifndef CONFIG_64BIT
 252         asm volatile(
 253                 "       stctl   0,0,0(%2)\n"
 254                 "       ni      0(%2),0xef\n"   /* switch off protection */
 255                 "       lctl    0,0,0(%2)\n"
 256                 "       stpt    0xd8\n"         /* store timer */
 257                 "       stckc   0xe0\n"         /* store clock comparator */
 258                 "       stpx    0x108\n"        /* store prefix register */
 259                 "       stam    0,15,0x120\n"   /* store access registers */
 260                 "       std     0,0x160\n"      /* store f0 */
 261                 "       std     2,0x168\n"      /* store f2 */
 262                 "       std     4,0x170\n"      /* store f4 */
 263                 "       std     6,0x178\n"      /* store f6 */
 264                 "       stm     0,15,0x180\n"   /* store general registers */
 265                 "       stctl   0,15,0x1c0\n"   /* store control registers */
 266                 "       oi      0x1c0,0x10\n"   /* fake protection bit */
 267                 "       lpsw    0(%1)"
 268                 : "=m" (ctl_buf)
 269                 : "a" (&dw_psw), "a" (&ctl_buf), "m" (dw_psw) : "cc");
 270 #else /* CONFIG_64BIT */
 271         asm volatile(
 272                 "       stctg   0,0,0(%2)\n"
 273                 "       ni      4(%2),0xef\n"   /* switch off protection */
 274                 "       lctlg   0,0,0(%2)\n"
 275                 "       lghi    1,0x1000\n"
 276                 "       stpt    0x328(1)\n"     /* store timer */
 277                 "       stckc   0x330(1)\n"     /* store clock comparator */
 278                 "       stpx    0x318(1)\n"     /* store prefix register */
 279                 "       stam    0,15,0x340(1)\n"/* store access registers */
 280                 "       stfpc   0x31c(1)\n"     /* store fpu control */
 281                 "       std     0,0x200(1)\n"   /* store f0 */
 282                 "       std     1,0x208(1)\n"   /* store f1 */
 283                 "       std     2,0x210(1)\n"   /* store f2 */
 284                 "       std     3,0x218(1)\n"   /* store f3 */
 285                 "       std     4,0x220(1)\n"   /* store f4 */
 286                 "       std     5,0x228(1)\n"   /* store f5 */
 287                 "       std     6,0x230(1)\n"   /* store f6 */
 288                 "       std     7,0x238(1)\n"   /* store f7 */
 289                 "       std     8,0x240(1)\n"   /* store f8 */
 290                 "       std     9,0x248(1)\n"   /* store f9 */
 291                 "       std     10,0x250(1)\n"  /* store f10 */
 292                 "       std     11,0x258(1)\n"  /* store f11 */
 293                 "       std     12,0x260(1)\n"  /* store f12 */
 294                 "       std     13,0x268(1)\n"  /* store f13 */
 295                 "       std     14,0x270(1)\n"  /* store f14 */
 296                 "       std     15,0x278(1)\n"  /* store f15 */
 297                 "       stmg    0,15,0x280(1)\n"/* store general registers */
 298                 "       stctg   0,15,0x380(1)\n"/* store control registers */
 299                 "       oi      0x384(1),0x10\n"/* fake protection bit */
 300                 "       lpswe   0(%1)"
 301                 : "=m" (ctl_buf)
 302                 : "a" (&dw_psw), "a" (&ctl_buf), "m" (dw_psw) : "cc", "0", "1");
 303 #endif /* CONFIG_64BIT */
 304         while (1);
 305 }
 306
 307 /*
 308  * Use to set psw mask except for the first byte which
 309  * won't be changed by this function.
 310  */
 311 static inline void
 312 __set_psw_mask(unsigned long mask)
 313 {
 314         __load_psw_mask(mask | (arch_local_save_flags() & ~(-1UL >> 8)));
 315 }
 316
 317 #define local_mcck_enable() \
 318         __set_psw_mask(psw_kernel_bits | PSW_MASK_DAT | PSW_MASK_MCHECK)
 319 #define local_mcck_disable() \
 320         __set_psw_mask(psw_kernel_bits | PSW_MASK_DAT)
 321
 322 /*
 323  * Basic Machine Check/Program Check Handler.
 324  */
 325
 326 extern void s390_base_mcck_handler(void);
 327 extern void s390_base_pgm_handler(void);
 328 extern void s390_base_ext_handler(void);
 329
 330 extern void (*s390_base_mcck_handler_fn)(void);
 331 extern void (*s390_base_pgm_handler_fn)(void);
 332 extern void (*s390_base_ext_handler_fn)(void);
 333
 334 #define ARCH_LOW_ADDRESS_LIMIT  0x7fffffffUL
 335
 336 /*
 337  * Helper macro for exception table entries
 338  */
 339 #ifndef CONFIG_64BIT
 340 #define EX_TABLE(_fault,_target)                        \
 341         ".section __ex_table,\"a\"\n"                   \
 342         "       .align 4\n"                             \
 343         "       .long  " #_fault "," #_target "\n"      \
 344         ".previous\n"
 345 #else
 346 #define EX_TABLE(_fault,_target)                        \
 347         ".section __ex_table,\"a\"\n"                   \
 348         "       .align 8\n"                             \
 349         "       .quad  " #_fault "," #_target "\n"      \
 350         ".previous\n"
 351 #endif
 352
 353 extern int memcpy_real(void *, void *, size_t);
 354 extern void memcpy_absolute(void *, void *, size_t);
 355
 356 #define mem_assign_absolute(dest, val) {                        \
 357         __typeof__(dest) __tmp = (val);                         \
 358                                                                 \
 359         BUILD_BUG_ON(sizeof(__tmp) != sizeof(val));             \
 360         memcpy_absolute(&(dest), &__tmp, sizeof(__tmp));        \
 361 }
 362
 363 #endif                                 /* __ASM_S390_PROCESSOR_H           */