drivers/gpu/drm/amd/amdgpu/amdgpu_gart.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <drm/drmP.h>
  29 #include <drm/amdgpu_drm.h>
  30 #ifdef CONFIG_X86
  31 #include <asm/set_memory.h>
  32 #endif
  33 #include "amdgpu.h"
  34
  35 /*
  36  * GART
  37  * The GART (Graphics Aperture Remapping Table) is an aperture
  38  * in the GPU's address space.  System pages can be mapped into
  39  * the aperture and look like contiguous pages from the GPU's
  40  * perspective.  A page table maps the pages in the aperture
  41  * to the actual backing pages in system memory.
  42  *
  43  * Radeon GPUs support both an internal GART, as described above,
  44  * and AGP.  AGP works similarly, but the GART table is configured
  45  * and maintained by the northbridge rather than the driver.
  46  * Radeon hw has a separate AGP aperture that is programmed to
  47  * point to the AGP aperture provided by the northbridge and the
  48  * requests are passed through to the northbridge aperture.
  49  * Both AGP and internal GART can be used at the same time, however
  50  * that is not currently supported by the driver.
  51  *
  52  * This file handles the common internal GART management.
  53  */
  54
  55 /*
  56  * Common GART table functions.
  57  */
  58
  59 /**
  60  * amdgpu_dummy_page_init - init dummy page used by the driver
  61  *
  62  * @adev: amdgpu_device pointer
  63  *
  64  * Allocate the dummy page used by the driver (all asics).
  65  * This dummy page is used by the driver as a filler for gart entries
  66  * when pages are taken out of the GART
  67  * Returns 0 on sucess, -ENOMEM on failure.
  68  */
  69 static int amdgpu_gart_dummy_page_init(struct amdgpu_device *adev)
  70 {
  71         struct page *dummy_page = adev->mman.bdev.glob->dummy_read_page;
  72
  73         if (adev->dummy_page_addr)
  74                 return 0;
  75         adev->dummy_page_addr = pci_map_page(adev->pdev, dummy_page, 0,
  76                                              PAGE_SIZE, PCI_DMA_BIDIRECTIONAL);
  77         if (pci_dma_mapping_error(adev->pdev, adev->dummy_page_addr)) {
  78                 dev_err(&adev->pdev->dev, "Failed to DMA MAP the dummy page\n");
  79                 adev->dummy_page_addr = 0;
  80                 return -ENOMEM;
  81         }
  82         return 0;
  83 }
  84
  85 /**
  86  * amdgpu_dummy_page_fini - free dummy page used by the driver
  87  *
  88  * @adev: amdgpu_device pointer
  89  *
  90  * Frees the dummy page used by the driver (all asics).
  91  */
  92 static void amdgpu_gart_dummy_page_fini(struct amdgpu_device *adev)
  93 {
  94         if (!adev->dummy_page_addr)
  95                 return;
  96         pci_unmap_page(adev->pdev, adev->dummy_page_addr,
  97                        PAGE_SIZE, PCI_DMA_BIDIRECTIONAL);
  98         adev->dummy_page_addr = 0;
  99 }
 100
 101 /**
 102  * amdgpu_gart_table_vram_alloc - allocate vram for gart page table
 103  *
 104  * @adev: amdgpu_device pointer
 105  *
 106  * Allocate video memory for GART page table
 107  * (pcie r4xx, r5xx+).  These asics require the
 108  * gart table to be in video memory.
 109  * Returns 0 for success, error for failure.
 110  */
 111 int amdgpu_gart_table_vram_alloc(struct amdgpu_device *adev)
 112 {
 113         int r;
 114
 115         if (adev->gart.robj == NULL) {
 116                 r = amdgpu_bo_create(adev, adev->gart.table_size,
 117                                      PAGE_SIZE, true, AMDGPU_GEM_DOMAIN_VRAM,
 118                                      AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED |
 119                                      AMDGPU_GEM_CREATE_VRAM_CONTIGUOUS,
 120                                      NULL, NULL, &adev->gart.robj);
 121                 if (r) {
 122                         return r;
 123                 }
 124         }
 125         return 0;
 126 }
 127
 128 /**
 129  * amdgpu_gart_table_vram_pin - pin gart page table in vram
 130  *
 131  * @adev: amdgpu_device pointer
 132  *
 133  * Pin the GART page table in vram so it will not be moved
 134  * by the memory manager (pcie r4xx, r5xx+).  These asics require the
 135  * gart table to be in video memory.
 136  * Returns 0 for success, error for failure.
 137  */
 138 int amdgpu_gart_table_vram_pin(struct amdgpu_device *adev)
 139 {
 140         uint64_t gpu_addr;
 141         int r;
 142
 143         r = amdgpu_bo_reserve(adev->gart.robj, false);
 144         if (unlikely(r != 0))
 145                 return r;
 146         r = amdgpu_bo_pin(adev->gart.robj,
 147                                 AMDGPU_GEM_DOMAIN_VRAM, &gpu_addr);
 148         if (r) {
 149                 amdgpu_bo_unreserve(adev->gart.robj);
 150                 return r;
 151         }
 152         r = amdgpu_bo_kmap(adev->gart.robj, &adev->gart.ptr);
 153         if (r)
 154                 amdgpu_bo_unpin(adev->gart.robj);
 155         amdgpu_bo_unreserve(adev->gart.robj);
 156         adev->gart.table_addr = gpu_addr;
 157         return r;
 158 }
 159
 160 /**
 161  * amdgpu_gart_table_vram_unpin - unpin gart page table in vram
 162  *
 163  * @adev: amdgpu_device pointer
 164  *
 165  * Unpin the GART page table in vram (pcie r4xx, r5xx+).
 166  * These asics require the gart table to be in video memory.
 167  */
 168 void amdgpu_gart_table_vram_unpin(struct amdgpu_device *adev)
 169 {
 170         int r;
 171
 172         if (adev->gart.robj == NULL) {
 173                 return;
 174         }
 175         r = amdgpu_bo_reserve(adev->gart.robj, true);
 176         if (likely(r == 0)) {
 177                 amdgpu_bo_kunmap(adev->gart.robj);
 178                 amdgpu_bo_unpin(adev->gart.robj);
 179                 amdgpu_bo_unreserve(adev->gart.robj);
 180                 adev->gart.ptr = NULL;
 181         }
 182 }
 183
 184 /**
 185  * amdgpu_gart_table_vram_free - free gart page table vram
 186  *
 187  * @adev: amdgpu_device pointer
 188  *
 189  * Free the video memory used for the GART page table
 190  * (pcie r4xx, r5xx+).  These asics require the gart table to
 191  * be in video memory.
 192  */
 193 void amdgpu_gart_table_vram_free(struct amdgpu_device *adev)
 194 {
 195         if (adev->gart.robj == NULL) {
 196                 return;
 197         }
 198         amdgpu_bo_unref(&adev->gart.robj);
 199 }
 200
 201 /*
 202  * Common gart functions.
 203  */
 204 /**
 205  * amdgpu_gart_unbind - unbind pages from the gart page table
 206  *
 207  * @adev: amdgpu_device pointer
 208  * @offset: offset into the GPU's gart aperture
 209  * @pages: number of pages to unbind
 210  *
 211  * Unbinds the requested pages from the gart page table and
 212  * replaces them with the dummy page (all asics).
 213  * Returns 0 for success, -EINVAL for failure.
 214  */
 215 int amdgpu_gart_unbind(struct amdgpu_device *adev, uint64_t offset,
 216                         int pages)
 217 {
 218         unsigned t;
 219         unsigned p;
 220         int i, j;
 221         u64 page_base;
 222         /* Starting from VEGA10, system bit must be 0 to mean invalid. */
 223         uint64_t flags = 0;
 224
 225         if (!adev->gart.ready) {
 226                 WARN(1, "trying to unbind memory from uninitialized GART !\n");
 227                 return -EINVAL;
 228         }
 229
 230         t = offset / AMDGPU_GPU_PAGE_SIZE;
 231         p = t / (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE);
 232         for (i = 0; i < pages; i++, p++) {
 233 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 234                 adev->gart.pages[p] = NULL;
 235 #endif
 236                 page_base = adev->dummy_page_addr;
 237                 if (!adev->gart.ptr)
 238                         continue;
 239
 240                 for (j = 0; j < (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE); j++, t++) {
 241                         amdgpu_gmc_set_pte_pde(adev, adev->gart.ptr,
 242                                                t, page_base, flags);
 243                         page_base += AMDGPU_GPU_PAGE_SIZE;
 244                 }
 245         }
 246         mb();
 247         amdgpu_asic_flush_hdp(adev, NULL);
 248         amdgpu_gmc_flush_gpu_tlb(adev, 0);
 249         return 0;
 250 }
 251
 252 /**
 253  * amdgpu_gart_map - map dma_addresses into GART entries
 254  *
 255  * @adev: amdgpu_device pointer
 256  * @offset: offset into the GPU's gart aperture
 257  * @pages: number of pages to bind
 258  * @dma_addr: DMA addresses of pages
 259  *
 260  * Map the dma_addresses into GART entries (all asics).
 261  * Returns 0 for success, -EINVAL for failure.
 262  */
 263 int amdgpu_gart_map(struct amdgpu_device *adev, uint64_t offset,
 264                     int pages, dma_addr_t *dma_addr, uint64_t flags,
 265                     void *dst)
 266 {
 267         uint64_t page_base;
 268         unsigned i, j, t;
 269
 270         if (!adev->gart.ready) {
 271                 WARN(1, "trying to bind memory to uninitialized GART !\n");
 272                 return -EINVAL;
 273         }
 274
 275         t = offset / AMDGPU_GPU_PAGE_SIZE;
 276
 277         for (i = 0; i < pages; i++) {
 278                 page_base = dma_addr[i];
 279                 for (j = 0; j < (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE); j++, t++) {
 280                         amdgpu_gmc_set_pte_pde(adev, dst, t, page_base, flags);
 281                         page_base += AMDGPU_GPU_PAGE_SIZE;
 282                 }
 283         }
 284         return 0;
 285 }
 286
 287 /**
 288  * amdgpu_gart_bind - bind pages into the gart page table
 289  *
 290  * @adev: amdgpu_device pointer
 291  * @offset: offset into the GPU's gart aperture
 292  * @pages: number of pages to bind
 293  * @pagelist: pages to bind
 294  * @dma_addr: DMA addresses of pages
 295  *
 296  * Binds the requested pages to the gart page table
 297  * (all asics).
 298  * Returns 0 for success, -EINVAL for failure.
 299  */
 300 int amdgpu_gart_bind(struct amdgpu_device *adev, uint64_t offset,
 301                      int pages, struct page **pagelist, dma_addr_t *dma_addr,
 302                      uint64_t flags)
 303 {
 304 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 305         unsigned i,t,p;
 306 #endif
 307         int r;
 308
 309         if (!adev->gart.ready) {
 310                 WARN(1, "trying to bind memory to uninitialized GART !\n");
 311                 return -EINVAL;
 312         }
 313
 314 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 315         t = offset / AMDGPU_GPU_PAGE_SIZE;
 316         p = t / (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE);
 317         for (i = 0; i < pages; i++, p++)
 318                 adev->gart.pages[p] = pagelist ? pagelist[i] : NULL;
 319 #endif
 320
 321         if (!adev->gart.ptr)
 322                 return 0;
 323
 324         r = amdgpu_gart_map(adev, offset, pages, dma_addr, flags,
 325                     adev->gart.ptr);
 326         if (r)
 327                 return r;
 328
 329         mb();
 330         amdgpu_asic_flush_hdp(adev, NULL);
 331         amdgpu_gmc_flush_gpu_tlb(adev, 0);
 332         return 0;
 333 }
 334
 335 /**
 336  * amdgpu_gart_init - init the driver info for managing the gart
 337  *
 338  * @adev: amdgpu_device pointer
 339  *
 340  * Allocate the dummy page and init the gart driver info (all asics).
 341  * Returns 0 for success, error for failure.
 342  */
 343 int amdgpu_gart_init(struct amdgpu_device *adev)
 344 {
 345         int r;
 346
 347         if (adev->dummy_page_addr)
 348                 return 0;
 349
 350         /* We need PAGE_SIZE >= AMDGPU_GPU_PAGE_SIZE */
 351         if (PAGE_SIZE < AMDGPU_GPU_PAGE_SIZE) {
 352                 DRM_ERROR("Page size is smaller than GPU page size!\n");
 353                 return -EINVAL;
 354         }
 355         r = amdgpu_gart_dummy_page_init(adev);
 356         if (r)
 357                 return r;
 358         /* Compute table size */
 359         adev->gart.num_cpu_pages = adev->gmc.gart_size / PAGE_SIZE;
 360         adev->gart.num_gpu_pages = adev->gmc.gart_size / AMDGPU_GPU_PAGE_SIZE;
 361         DRM_INFO("GART: num cpu pages %u, num gpu pages %u\n",
 362                  adev->gart.num_cpu_pages, adev->gart.num_gpu_pages);
 363
 364 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 365         /* Allocate pages table */
 366         adev->gart.pages = vzalloc(sizeof(void *) * adev->gart.num_cpu_pages);
 367         if (adev->gart.pages == NULL)
 368                 return -ENOMEM;
 369 #endif
 370
 371         return 0;
 372 }
 373
 374 /**
 375  * amdgpu_gart_fini - tear down the driver info for managing the gart
 376  *
 377  * @adev: amdgpu_device pointer
 378  *
 379  * Tear down the gart driver info and free the dummy page (all asics).
 380  */
 381 void amdgpu_gart_fini(struct amdgpu_device *adev)
 382 {
 383 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 384         vfree(adev->gart.pages);
 385         adev->gart.pages = NULL;
 386 #endif
 387         amdgpu_gart_dummy_page_fini(adev);
 388 }