include/linux/gpio/driver.h

   1 /* SPDX-License-Identifier: GPL-2.0 */
   2 #ifndef __LINUX_GPIO_DRIVER_H
   3 #define __LINUX_GPIO_DRIVER_H
   4
   5 #include <linux/bits.h>
   6 #include <linux/cleanup.h>
   7 #include <linux/err.h>
   8 #include <linux/irqchip/chained_irq.h>
   9 #include <linux/irqdomain.h>
  10 #include <linux/irqhandler.h>
  11 #include <linux/lockdep.h>
  12 #include <linux/pinctrl/pinconf-generic.h>
  13 #include <linux/pinctrl/pinctrl.h>
  14 #include <linux/property.h>
  15 #include <linux/spinlock_types.h>
  16 #include <linux/types.h>
  17
  18 #ifdef CONFIG_GENERIC_MSI_IRQ
  19 #include <asm/msi.h>
  20 #endif
  21
  22 struct device;
  23 struct irq_chip;
  24 struct irq_data;
  25 struct module;
  26 struct of_phandle_args;
  27 struct pinctrl_dev;
  28 struct seq_file;
  29
  30 struct gpio_chip;
  31 struct gpio_desc;
  32 struct gpio_device;
  33
  34 enum gpio_lookup_flags;
  35 enum gpiod_flags;
  36
  37 union gpio_irq_fwspec {
  38         struct irq_fwspec       fwspec;
  39 #ifdef CONFIG_GENERIC_MSI_IRQ
  40         msi_alloc_info_t        msiinfo;
  41 #endif
  42 };
  43
  44 #define GPIO_LINE_DIRECTION_IN  1
  45 #define GPIO_LINE_DIRECTION_OUT 0
  46
  47 /**
  48  * struct gpio_irq_chip - GPIO interrupt controller
  49  */
  50 struct gpio_irq_chip {
  51         /**
  52          * @chip:
  53          *
  54          * GPIO IRQ chip implementation, provided by GPIO driver.
  55          */
  56         struct irq_chip *chip;
  57
  58         /**
  59          * @domain:
  60          *
  61          * Interrupt translation domain; responsible for mapping between GPIO
  62          * hwirq number and Linux IRQ number.
  63          */
  64         struct irq_domain *domain;
  65
  66 #ifdef CONFIG_IRQ_DOMAIN_HIERARCHY
  67         /**
  68          * @fwnode:
  69          *
  70          * Firmware node corresponding to this gpiochip/irqchip, necessary
  71          * for hierarchical irqdomain support.
  72          */
  73         struct fwnode_handle *fwnode;
  74
  75         /**
  76          * @parent_domain:
  77          *
  78          * If non-NULL, will be set as the parent of this GPIO interrupt
  79          * controller's IRQ domain to establish a hierarchical interrupt
  80          * domain. The presence of this will activate the hierarchical
  81          * interrupt support.
  82          */
  83         struct irq_domain *parent_domain;
  84
  85         /**
  86          * @child_to_parent_hwirq:
  87          *
  88          * This callback translates a child hardware IRQ offset to a parent
  89          * hardware IRQ offset on a hierarchical interrupt chip. The child
  90          * hardware IRQs correspond to the GPIO index 0..ngpio-1 (see the
  91          * ngpio field of struct gpio_chip) and the corresponding parent
  92          * hardware IRQ and type (such as IRQ_TYPE_*) shall be returned by
  93          * the driver. The driver can calculate this from an offset or using
  94          * a lookup table or whatever method is best for this chip. Return
  95          * 0 on successful translation in the driver.
  96          *
  97          * If some ranges of hardware IRQs do not have a corresponding parent
  98          * HWIRQ, return -EINVAL, but also make sure to fill in @valid_mask and
  99          * @need_valid_mask to make these GPIO lines unavailable for
 100          * translation.
 101          */
 102         int (*child_to_parent_hwirq)(struct gpio_chip *gc,
 103                                      unsigned int child_hwirq,
 104                                      unsigned int child_type,
 105                                      unsigned int *parent_hwirq,
 106                                      unsigned int *parent_type);
 107
 108         /**
 109          * @populate_parent_alloc_arg :
 110          *
 111          * This optional callback allocates and populates the specific struct
 112          * for the parent's IRQ domain. If this is not specified, then
 113          * &gpiochip_populate_parent_fwspec_twocell will be used. A four-cell
 114          * variant named &gpiochip_populate_parent_fwspec_fourcell is also
 115          * available.
 116          */
 117         int (*populate_parent_alloc_arg)(struct gpio_chip *gc,
 118                                          union gpio_irq_fwspec *fwspec,
 119                                          unsigned int parent_hwirq,
 120                                          unsigned int parent_type);
 121
 122         /**
 123          * @child_offset_to_irq:
 124          *
 125          * This optional callback is used to translate the child's GPIO line
 126          * offset on the GPIO chip to an IRQ number for the GPIO to_irq()
 127          * callback. If this is not specified, then a default callback will be
 128          * provided that returns the line offset.
 129          */
 130         unsigned int (*child_offset_to_irq)(struct gpio_chip *gc,
 131                                             unsigned int pin);
 132
 133         /**
 134          * @child_irq_domain_ops:
 135          *
 136          * The IRQ domain operations that will be used for this GPIO IRQ
 137          * chip. If no operations are provided, then default callbacks will
 138          * be populated to setup the IRQ hierarchy. Some drivers need to
 139          * supply their own translate function.
 140          */
 141         struct irq_domain_ops child_irq_domain_ops;
 142 #endif
 143
 144         /**
 145          * @handler:
 146          *
 147          * The IRQ handler to use (often a predefined IRQ core function) for
 148          * GPIO IRQs, provided by GPIO driver.
 149          */
 150         irq_flow_handler_t handler;
 151
 152         /**
 153          * @default_type:
 154          *
 155          * Default IRQ triggering type applied during GPIO driver
 156          * initialization, provided by GPIO driver.
 157          */
 158         unsigned int default_type;
 159
 160         /**
 161          * @lock_key:
 162          *
 163          * Per GPIO IRQ chip lockdep class for IRQ lock.
 164          */
 165         struct lock_class_key *lock_key;
 166
 167         /**
 168          * @request_key:
 169          *
 170          * Per GPIO IRQ chip lockdep class for IRQ request.
 171          */
 172         struct lock_class_key *request_key;
 173
 174         /**
 175          * @parent_handler:
 176          *
 177          * The interrupt handler for the GPIO chip's parent interrupts, may be
 178          * NULL if the parent interrupts are nested rather than cascaded.
 179          */
 180         irq_flow_handler_t parent_handler;
 181
 182         union {
 183                 /**
 184                  * @parent_handler_data:
 185                  *
 186                  * If @per_parent_data is false, @parent_handler_data is a
 187                  * single pointer used as the data associated with every
 188                  * parent interrupt.
 189                  */
 190                 void *parent_handler_data;
 191
 192                 /**
 193                  * @parent_handler_data_array:
 194                  *
 195                  * If @per_parent_data is true, @parent_handler_data_array is
 196                  * an array of @num_parents pointers, and is used to associate
 197                  * different data for each parent. This cannot be NULL if
 198                  * @per_parent_data is true.
 199                  */
 200                 void **parent_handler_data_array;
 201         };
 202
 203         /**
 204          * @num_parents:
 205          *
 206          * The number of interrupt parents of a GPIO chip.
 207          */
 208         unsigned int num_parents;
 209
 210         /**
 211          * @parents:
 212          *
 213          * A list of interrupt parents of a GPIO chip. This is owned by the
 214          * driver, so the core will only reference this list, not modify it.
 215          */
 216         unsigned int *parents;
 217
 218         /**
 219          * @map:
 220          *
 221          * A list of interrupt parents for each line of a GPIO chip.
 222          */
 223         unsigned int *map;
 224
 225         /**
 226          * @threaded:
 227          *
 228          * True if set the interrupt handling uses nested threads.
 229          */
 230         bool threaded;
 231
 232         /**
 233          * @per_parent_data:
 234          *
 235          * True if parent_handler_data_array describes a @num_parents
 236          * sized array to be used as parent data.
 237          */
 238         bool per_parent_data;
 239
 240         /**
 241          * @initialized:
 242          *
 243          * Flag to track GPIO chip irq member's initialization.
 244          * This flag will make sure GPIO chip irq members are not used
 245          * before they are initialized.
 246          */
 247         bool initialized;
 248
 249         /**
 250          * @domain_is_allocated_externally:
 251          *
 252          * True it the irq_domain was allocated outside of gpiolib, in which
 253          * case gpiolib won't free the irq_domain itself.
 254          */
 255         bool domain_is_allocated_externally;
 256
 257         /**
 258          * @init_hw: optional routine to initialize hardware before
 259          * an IRQ chip will be added. This is quite useful when
 260          * a particular driver wants to clear IRQ related registers
 261          * in order to avoid undesired events.
 262          */
 263         int (*init_hw)(struct gpio_chip *gc);
 264
 265         /**
 266          * @init_valid_mask: optional routine to initialize @valid_mask, to be
 267          * used if not all GPIO lines are valid interrupts. Sometimes some
 268          * lines just cannot fire interrupts, and this routine, when defined,
 269          * is passed a bitmap in "valid_mask" and it will have ngpios
 270          * bits from 0..(ngpios-1) set to "1" as in valid. The callback can
 271          * then directly set some bits to "0" if they cannot be used for
 272          * interrupts.
 273          */
 274         void (*init_valid_mask)(struct gpio_chip *gc,
 275                                 unsigned long *valid_mask,
 276                                 unsigned int ngpios);
 277
 278         /**
 279          * @valid_mask:
 280          *
 281          * If not %NULL, holds bitmask of GPIOs which are valid to be included
 282          * in IRQ domain of the chip.
 283          */
 284         unsigned long *valid_mask;
 285
 286         /**
 287          * @first:
 288          *
 289          * Required for static IRQ allocation. If set, irq_domain_add_simple()
 290          * will allocate and map all IRQs during initialization.
 291          */
 292         unsigned int first;
 293
 294         /**
 295          * @irq_enable:
 296          *
 297          * Store old irq_chip irq_enable callback
 298          */
 299         void            (*irq_enable)(struct irq_data *data);
 300
 301         /**
 302          * @irq_disable:
 303          *
 304          * Store old irq_chip irq_disable callback
 305          */
 306         void            (*irq_disable)(struct irq_data *data);
 307         /**
 308          * @irq_unmask:
 309          *
 310          * Store old irq_chip irq_unmask callback
 311          */
 312         void            (*irq_unmask)(struct irq_data *data);
 313
 314         /**
 315          * @irq_mask:
 316          *
 317          * Store old irq_chip irq_mask callback
 318          */
 319         void            (*irq_mask)(struct irq_data *data);
 320 };
 321
 322 /**
 323  * struct gpio_chip - abstract a GPIO controller
 324  * @label: a functional name for the GPIO device, such as a part
 325  *      number or the name of the SoC IP-block implementing it.
 326  * @gpiodev: the internal state holder, opaque struct
 327  * @parent: optional parent device providing the GPIOs
 328  * @fwnode: optional fwnode providing this controller's properties
 329  * @owner: helps prevent removal of modules exporting active GPIOs
 330  * @request: optional hook for chip-specific activation, such as
 331  *      enabling module power and clock; may sleep
 332  * @free: optional hook for chip-specific deactivation, such as
 333  *      disabling module power and clock; may sleep
 334  * @get_direction: returns direction for signal "offset", 0=out, 1=in,
 335  *      (same as GPIO_LINE_DIRECTION_OUT / GPIO_LINE_DIRECTION_IN),
 336  *      or negative error. It is recommended to always implement this
 337  *      function, even on input-only or output-only gpio chips.
 338  * @direction_input: configures signal "offset" as input, or returns error
 339  *      This can be omitted on input-only or output-only gpio chips.
 340  * @direction_output: configures signal "offset" as output, or returns error
 341  *      This can be omitted on input-only or output-only gpio chips.
 342  * @get: returns value for signal "offset", 0=low, 1=high, or negative error
 343  * @get_multiple: reads values for multiple signals defined by "mask" and
 344  *      stores them in "bits", returns 0 on success or negative error
 345  * @set: assigns output value for signal "offset"
 346  * @set_multiple: assigns output values for multiple signals defined by "mask"
 347  * @set_config: optional hook for all kinds of settings. Uses the same
 348  *      packed config format as generic pinconf.
 349  * @to_irq: optional hook supporting non-static gpiod_to_irq() mappings;
 350  *      implementation may not sleep
 351  * @dbg_show: optional routine to show contents in debugfs; default code
 352  *      will be used when this is omitted, but custom code can show extra
 353  *      state (such as pullup/pulldown configuration).
 354  * @init_valid_mask: optional routine to initialize @valid_mask, to be used if
 355  *      not all GPIOs are valid.
 356  * @add_pin_ranges: optional routine to initialize pin ranges, to be used when
 357  *      requires special mapping of the pins that provides GPIO functionality.
 358  *      It is called after adding GPIO chip and before adding IRQ chip.
 359  * @en_hw_timestamp: Dependent on GPIO chip, an optional routine to
 360  *      enable hardware timestamp.
 361  * @dis_hw_timestamp: Dependent on GPIO chip, an optional routine to
 362  *      disable hardware timestamp.
 363  * @base: identifies the first GPIO number handled by this chip;
 364  *      or, if negative during registration, requests dynamic ID allocation.
 365  *      DEPRECATION: providing anything non-negative and nailing the base
 366  *      offset of GPIO chips is deprecated. Please pass -1 as base to
 367  *      let gpiolib select the chip base in all possible cases. We want to
 368  *      get rid of the static GPIO number space in the long run.
 369  * @ngpio: the number of GPIOs handled by this controller; the last GPIO
 370  *      handled is (base + ngpio - 1).
 371  * @offset: when multiple gpio chips belong to the same device this
 372  *      can be used as offset within the device so friendly names can
 373  *      be properly assigned.
 374  * @names: if set, must be an array of strings to use as alternative
 375  *      names for the GPIOs in this chip. Any entry in the array
 376  *      may be NULL if there is no alias for the GPIO, however the
 377  *      array must be @ngpio entries long.  A name can include a single printk
 378  *      format specifier for an unsigned int.  It is substituted by the actual
 379  *      number of the gpio.
 380  * @can_sleep: flag must be set iff get()/set() methods sleep, as they
 381  *      must while accessing GPIO expander chips over I2C or SPI. This
 382  *      implies that if the chip supports IRQs, these IRQs need to be threaded
 383  *      as the chip access may sleep when e.g. reading out the IRQ status
 384  *      registers.
 385  * @read_reg: reader function for generic GPIO
 386  * @write_reg: writer function for generic GPIO
 387  * @be_bits: if the generic GPIO has big endian bit order (bit 31 is representing
 388  *      line 0, bit 30 is line 1 ... bit 0 is line 31) this is set to true by the
 389  *      generic GPIO core. It is for internal housekeeping only.
 390  * @reg_dat: data (in) register for generic GPIO
 391  * @reg_set: output set register (out=high) for generic GPIO
 392  * @reg_clr: output clear register (out=low) for generic GPIO
 393  * @reg_dir_out: direction out setting register for generic GPIO
 394  * @reg_dir_in: direction in setting register for generic GPIO
 395  * @bgpio_dir_unreadable: indicates that the direction register(s) cannot
 396  *      be read and we need to rely on out internal state tracking.
 397  * @bgpio_bits: number of register bits used for a generic GPIO i.e.
 398  *      <register width> * 8
 399  * @bgpio_lock: used to lock chip->bgpio_data. Also, this is needed to keep
 400  *      shadowed and real data registers writes together.
 401  * @bgpio_data: shadowed data register for generic GPIO to clear/set bits
 402  *      safely.
 403  * @bgpio_dir: shadowed direction register for generic GPIO to clear/set
 404  *      direction safely. A "1" in this word means the line is set as
 405  *      output.
 406  *
 407  * A gpio_chip can help platforms abstract various sources of GPIOs so
 408  * they can all be accessed through a common programming interface.
 409  * Example sources would be SOC controllers, FPGAs, multifunction
 410  * chips, dedicated GPIO expanders, and so on.
 411  *
 412  * Each chip controls a number of signals, identified in method calls
 413  * by "offset" values in the range 0..(@ngpio - 1).  When those signals
 414  * are referenced through calls like gpio_get_value(gpio), the offset
 415  * is calculated by subtracting @base from the gpio number.
 416  */
 417 struct gpio_chip {
 418         const char              *label;
 419         struct gpio_device      *gpiodev;
 420         struct device           *parent;
 421         struct fwnode_handle    *fwnode;
 422         struct module           *owner;
 423
 424         int                     (*request)(struct gpio_chip *gc,
 425                                                 unsigned int offset);
 426         void                    (*free)(struct gpio_chip *gc,
 427                                                 unsigned int offset);
 428         int                     (*get_direction)(struct gpio_chip *gc,
 429                                                 unsigned int offset);
 430         int                     (*direction_input)(struct gpio_chip *gc,
 431                                                 unsigned int offset);
 432         int                     (*direction_output)(struct gpio_chip *gc,
 433                                                 unsigned int offset, int value);
 434         int                     (*get)(struct gpio_chip *gc,
 435                                                 unsigned int offset);
 436         int                     (*get_multiple)(struct gpio_chip *gc,
 437                                                 unsigned long *mask,
 438                                                 unsigned long *bits);
 439         void                    (*set)(struct gpio_chip *gc,
 440                                                 unsigned int offset, int value);
 441         void                    (*set_multiple)(struct gpio_chip *gc,
 442                                                 unsigned long *mask,
 443                                                 unsigned long *bits);
 444         int                     (*set_config)(struct gpio_chip *gc,
 445                                               unsigned int offset,
 446                                               unsigned long config);
 447         int                     (*to_irq)(struct gpio_chip *gc,
 448                                                 unsigned int offset);
 449
 450         void                    (*dbg_show)(struct seq_file *s,
 451                                                 struct gpio_chip *gc);
 452
 453         int                     (*init_valid_mask)(struct gpio_chip *gc,
 454                                                    unsigned long *valid_mask,
 455                                                    unsigned int ngpios);
 456
 457         int                     (*add_pin_ranges)(struct gpio_chip *gc);
 458
 459         int                     (*en_hw_timestamp)(struct gpio_chip *gc,
 460                                                    u32 offset,
 461                                                    unsigned long flags);
 462         int                     (*dis_hw_timestamp)(struct gpio_chip *gc,
 463                                                     u32 offset,
 464                                                     unsigned long flags);
 465         int                     base;
 466         u16                     ngpio;
 467         u16                     offset;
 468         const char              *const *names;
 469         bool                    can_sleep;
 470
 471 #if IS_ENABLED(CONFIG_GPIO_GENERIC)
 472         unsigned long (*read_reg)(void __iomem *reg);
 473         void (*write_reg)(void __iomem *reg, unsigned long data);
 474         bool be_bits;
 475         void __iomem *reg_dat;
 476         void __iomem *reg_set;
 477         void __iomem *reg_clr;
 478         void __iomem *reg_dir_out;
 479         void __iomem *reg_dir_in;
 480         bool bgpio_dir_unreadable;
 481         int bgpio_bits;
 482         raw_spinlock_t bgpio_lock;
 483         unsigned long bgpio_data;
 484         unsigned long bgpio_dir;
 485 #endif /* CONFIG_GPIO_GENERIC */
 486
 487 #ifdef CONFIG_GPIOLIB_IRQCHIP
 488         /*
 489          * With CONFIG_GPIOLIB_IRQCHIP we get an irqchip inside the gpiolib
 490          * to handle IRQs for most practical cases.
 491          */
 492
 493         /**
 494          * @irq:
 495          *
 496          * Integrates interrupt chip functionality with the GPIO chip. Can be
 497          * used to handle IRQs for most practical cases.
 498          */
 499         struct gpio_irq_chip irq;
 500 #endif /* CONFIG_GPIOLIB_IRQCHIP */
 501
 502         /**
 503          * @valid_mask:
 504          *
 505          * If not %NULL, holds bitmask of GPIOs which are valid to be used
 506          * from the chip.
 507          */
 508         unsigned long *valid_mask;
 509
 510 #if defined(CONFIG_OF_GPIO)
 511         /*
 512          * If CONFIG_OF_GPIO is enabled, then all GPIO controllers described in
 513          * the device tree automatically may have an OF translation
 514          */
 515
 516         /**
 517          * @of_gpio_n_cells:
 518          *
 519          * Number of cells used to form the GPIO specifier.
 520          */
 521         unsigned int of_gpio_n_cells;
 522
 523         /**
 524          * @of_xlate:
 525          *
 526          * Callback to translate a device tree GPIO specifier into a chip-
 527          * relative GPIO number and flags.
 528          */
 529         int (*of_xlate)(struct gpio_chip *gc,
 530                         const struct of_phandle_args *gpiospec, u32 *flags);
 531 #endif /* CONFIG_OF_GPIO */
 532 };
 533
 534 char *gpiochip_dup_line_label(struct gpio_chip *gc, unsigned int offset);
 535
 536
 537 struct _gpiochip_for_each_data {
 538         const char **label;
 539         unsigned int *i;
 540 };
 541
 542 DEFINE_CLASS(_gpiochip_for_each_data,
 543              struct _gpiochip_for_each_data,
 544              if (*_T.label) kfree(*_T.label),
 545              ({
 546                 struct _gpiochip_for_each_data _data = { label, i };
 547                 *_data.i = 0;
 548                 _data;
 549              }),
 550              const char **label, int *i)
 551
 552 /**
 553  * for_each_requested_gpio_in_range - iterates over requested GPIOs in a given range
 554  * @_chip:      the chip to query
 555  * @_i:         loop variable
 556  * @_base:      first GPIO in the range
 557  * @_size:      amount of GPIOs to check starting from @base
 558  * @_label:     label of current GPIO
 559  */
 560 #define for_each_requested_gpio_in_range(_chip, _i, _base, _size, _label)               \
 561         for (CLASS(_gpiochip_for_each_data, _data)(&_label, &_i);                       \
 562              *_data.i < _size;                                                          \
 563              (*_data.i)++, kfree(*(_data.label)), *_data.label = NULL)                  \
 564                 if ((*_data.label =                                                     \
 565                         gpiochip_dup_line_label(_chip, _base + *_data.i)) == NULL) {}   \
 566                 else if (IS_ERR(*_data.label)) {}                                       \
 567                 else
 568
 569 /* Iterates over all requested GPIO of the given @chip */
 570 #define for_each_requested_gpio(chip, i, label)                                         \
 571         for_each_requested_gpio_in_range(chip, i, 0, chip->ngpio, label)
 572
 573 /* add/remove chips */
 574 int gpiochip_add_data_with_key(struct gpio_chip *gc, void *data,
 575                                struct lock_class_key *lock_key,
 576                                struct lock_class_key *request_key);
 577
 578 /**
 579  * gpiochip_add_data() - register a gpio_chip
 580  * @gc: the chip to register, with gc->base initialized
 581  * @data: driver-private data associated with this chip
 582  *
 583  * Context: potentially before irqs will work
 584  *
 585  * When gpiochip_add_data() is called very early during boot, so that GPIOs
 586  * can be freely used, the gc->parent device must be registered before
 587  * the gpio framework's arch_initcall().  Otherwise sysfs initialization
 588  * for GPIOs will fail rudely.
 589  *
 590  * gpiochip_add_data() must only be called after gpiolib initialization,
 591  * i.e. after core_initcall().
 592  *
 593  * If gc->base is negative, this requests dynamic assignment of
 594  * a range of valid GPIOs.
 595  *
 596  * Returns:
 597  * A negative errno if the chip can't be registered, such as because the
 598  * gc->base is invalid or already associated with a different chip.
 599  * Otherwise it returns zero as a success code.
 600  */
 601 #ifdef CONFIG_LOCKDEP
 602 #define gpiochip_add_data(gc, data) ({          \
 603                 static struct lock_class_key lock_key;  \
 604                 static struct lock_class_key request_key;         \
 605                 gpiochip_add_data_with_key(gc, data, &lock_key, \
 606                                            &request_key);         \
 607         })
 608 #define devm_gpiochip_add_data(dev, gc, data) ({ \
 609                 static struct lock_class_key lock_key;  \
 610                 static struct lock_class_key request_key;         \
 611                 devm_gpiochip_add_data_with_key(dev, gc, data, &lock_key, \
 612                                            &request_key);         \
 613         })
 614 #else
 615 #define gpiochip_add_data(gc, data) gpiochip_add_data_with_key(gc, data, NULL, NULL)
 616 #define devm_gpiochip_add_data(dev, gc, data) \
 617         devm_gpiochip_add_data_with_key(dev, gc, data, NULL, NULL)
 618 #endif /* CONFIG_LOCKDEP */
 619
 620 static inline int gpiochip_add(struct gpio_chip *gc)
 621 {
 622         return gpiochip_add_data(gc, NULL);
 623 }
 624 void gpiochip_remove(struct gpio_chip *gc);
 625 int devm_gpiochip_add_data_with_key(struct device *dev, struct gpio_chip *gc,
 626                                     void *data, struct lock_class_key *lock_key,
 627                                     struct lock_class_key *request_key);
 628
 629 struct gpio_device *gpio_device_find(void *data,
 630                                 int (*match)(struct gpio_chip *gc, void *data));
 631 struct gpio_device *gpio_device_find_by_label(const char *label);
 632 struct gpio_device *gpio_device_find_by_fwnode(const struct fwnode_handle *fwnode);
 633
 634 struct gpio_device *gpio_device_get(struct gpio_device *gdev);
 635 void gpio_device_put(struct gpio_device *gdev);
 636
 637 DEFINE_FREE(gpio_device_put, struct gpio_device *,
 638             if (!IS_ERR_OR_NULL(_T)) gpio_device_put(_T))
 639
 640 struct device *gpio_device_to_device(struct gpio_device *gdev);
 641
 642 bool gpiochip_line_is_irq(struct gpio_chip *gc, unsigned int offset);
 643 int gpiochip_reqres_irq(struct gpio_chip *gc, unsigned int offset);
 644 void gpiochip_relres_irq(struct gpio_chip *gc, unsigned int offset);
 645 void gpiochip_disable_irq(struct gpio_chip *gc, unsigned int offset);
 646 void gpiochip_enable_irq(struct gpio_chip *gc, unsigned int offset);
 647
 648 /* irq_data versions of the above */
 649 int gpiochip_irq_reqres(struct irq_data *data);
 650 void gpiochip_irq_relres(struct irq_data *data);
 651
 652 /* Paste this in your irq_chip structure  */
 653 #define GPIOCHIP_IRQ_RESOURCE_HELPERS                                   \
 654                 .irq_request_resources  = gpiochip_irq_reqres,          \
 655                 .irq_release_resources  = gpiochip_irq_relres
 656
 657 static inline void gpio_irq_chip_set_chip(struct gpio_irq_chip *girq,
 658                                           const struct irq_chip *chip)
 659 {
 660         /* Yes, dropping const is ugly, but it isn't like we have a choice */
 661         girq->chip = (struct irq_chip *)chip;
 662 }
 663
 664 /* Line status inquiry for drivers */
 665 bool gpiochip_line_is_open_drain(struct gpio_chip *gc, unsigned int offset);
 666 bool gpiochip_line_is_open_source(struct gpio_chip *gc, unsigned int offset);
 667
 668 /* Sleep persistence inquiry for drivers */
 669 bool gpiochip_line_is_persistent(struct gpio_chip *gc, unsigned int offset);
 670 bool gpiochip_line_is_valid(const struct gpio_chip *gc, unsigned int offset);
 671
 672 /* get driver data */
 673 void *gpiochip_get_data(struct gpio_chip *gc);
 674
 675 struct bgpio_pdata {
 676         const char *label;
 677         int base;
 678         int ngpio;
 679 };
 680
 681 #ifdef CONFIG_IRQ_DOMAIN_HIERARCHY
 682
 683 int gpiochip_populate_parent_fwspec_twocell(struct gpio_chip *gc,
 684                                             union gpio_irq_fwspec *gfwspec,
 685                                             unsigned int parent_hwirq,
 686                                             unsigned int parent_type);
 687 int gpiochip_populate_parent_fwspec_fourcell(struct gpio_chip *gc,
 688                                              union gpio_irq_fwspec *gfwspec,
 689                                              unsigned int parent_hwirq,
 690                                              unsigned int parent_type);
 691
 692 #endif /* CONFIG_IRQ_DOMAIN_HIERARCHY */
 693
 694 int bgpio_init(struct gpio_chip *gc, struct device *dev,
 695                unsigned long sz, void __iomem *dat, void __iomem *set,
 696                void __iomem *clr, void __iomem *dirout, void __iomem *dirin,
 697                unsigned long flags);
 698
 699 #define BGPIOF_BIG_ENDIAN               BIT(0)
 700 #define BGPIOF_UNREADABLE_REG_SET       BIT(1) /* reg_set is unreadable */
 701 #define BGPIOF_UNREADABLE_REG_DIR       BIT(2) /* reg_dir is unreadable */
 702 #define BGPIOF_BIG_ENDIAN_BYTE_ORDER    BIT(3)
 703 #define BGPIOF_READ_OUTPUT_REG_SET      BIT(4) /* reg_set stores output value */
 704 #define BGPIOF_NO_OUTPUT                BIT(5) /* only input */
 705 #define BGPIOF_NO_SET_ON_INPUT          BIT(6)
 706
 707 int gpiochip_irq_map(struct irq_domain *d, unsigned int irq,
 708                      irq_hw_number_t hwirq);
 709 void gpiochip_irq_unmap(struct irq_domain *d, unsigned int irq);
 710
 711 int gpiochip_irq_domain_activate(struct irq_domain *domain,
 712                                  struct irq_data *data, bool reserve);
 713 void gpiochip_irq_domain_deactivate(struct irq_domain *domain,
 714                                     struct irq_data *data);
 715
 716 bool gpiochip_irqchip_irq_valid(const struct gpio_chip *gc,
 717                                 unsigned int offset);
 718
 719 #ifdef CONFIG_GPIOLIB_IRQCHIP
 720 int gpiochip_irqchip_add_domain(struct gpio_chip *gc,
 721                                 struct irq_domain *domain);
 722 #else
 723
 724 #include <asm/bug.h>
 725
 726 static inline int gpiochip_irqchip_add_domain(struct gpio_chip *gc,
 727                                               struct irq_domain *domain)
 728 {
 729         WARN_ON(1);
 730         return -EINVAL;
 731 }
 732 #endif
 733
 734 int gpiochip_generic_request(struct gpio_chip *gc, unsigned int offset);
 735 void gpiochip_generic_free(struct gpio_chip *gc, unsigned int offset);
 736 int gpiochip_generic_config(struct gpio_chip *gc, unsigned int offset,
 737                             unsigned long config);
 738
 739 /**
 740  * struct gpio_pin_range - pin range controlled by a gpio chip
 741  * @node: list for maintaining set of pin ranges, used internally
 742  * @pctldev: pinctrl device which handles corresponding pins
 743  * @range: actual range of pins controlled by a gpio controller
 744  */
 745 struct gpio_pin_range {
 746         struct list_head node;
 747         struct pinctrl_dev *pctldev;
 748         struct pinctrl_gpio_range range;
 749 };
 750
 751 #ifdef CONFIG_PINCTRL
 752
 753 int gpiochip_add_pin_range(struct gpio_chip *gc, const char *pinctl_name,
 754                            unsigned int gpio_offset, unsigned int pin_offset,
 755                            unsigned int npins);
 756 int gpiochip_add_pingroup_range(struct gpio_chip *gc,
 757                         struct pinctrl_dev *pctldev,
 758                         unsigned int gpio_offset, const char *pin_group);
 759 void gpiochip_remove_pin_ranges(struct gpio_chip *gc);
 760
 761 #else /* ! CONFIG_PINCTRL */
 762
 763 static inline int
 764 gpiochip_add_pin_range(struct gpio_chip *gc, const char *pinctl_name,
 765                        unsigned int gpio_offset, unsigned int pin_offset,
 766                        unsigned int npins)
 767 {
 768         return 0;
 769 }
 770 static inline int
 771 gpiochip_add_pingroup_range(struct gpio_chip *gc,
 772                         struct pinctrl_dev *pctldev,
 773                         unsigned int gpio_offset, const char *pin_group)
 774 {
 775         return 0;
 776 }
 777
 778 static inline void
 779 gpiochip_remove_pin_ranges(struct gpio_chip *gc)
 780 {
 781 }
 782
 783 #endif /* CONFIG_PINCTRL */
 784
 785 struct gpio_desc *gpiochip_request_own_desc(struct gpio_chip *gc,
 786                                             unsigned int hwnum,
 787                                             const char *label,
 788                                             enum gpio_lookup_flags lflags,
 789                                             enum gpiod_flags dflags);
 790 void gpiochip_free_own_desc(struct gpio_desc *desc);
 791
 792 struct gpio_desc *gpiochip_get_desc(struct gpio_chip *gc, unsigned int hwnum);
 793 struct gpio_desc *
 794 gpio_device_get_desc(struct gpio_device *gdev, unsigned int hwnum);
 795
 796 struct gpio_chip *gpio_device_get_chip(struct gpio_device *gdev);
 797
 798 #ifdef CONFIG_GPIOLIB
 799
 800 /* lock/unlock as IRQ */
 801 int gpiochip_lock_as_irq(struct gpio_chip *gc, unsigned int offset);
 802 void gpiochip_unlock_as_irq(struct gpio_chip *gc, unsigned int offset);
 803
 804 struct gpio_chip *gpiod_to_chip(const struct gpio_desc *desc);
 805 struct gpio_device *gpiod_to_gpio_device(struct gpio_desc *desc);
 806
 807 /* struct gpio_device getters */
 808 int gpio_device_get_base(struct gpio_device *gdev);
 809 const char *gpio_device_get_label(struct gpio_device *gdev);
 810
 811 #else /* CONFIG_GPIOLIB */
 812
 813 #include <asm/bug.h>
 814
 815 static inline struct gpio_chip *gpiod_to_chip(const struct gpio_desc *desc)
 816 {
 817         /* GPIO can never have been requested */
 818         WARN_ON(1);
 819         return ERR_PTR(-ENODEV);
 820 }
 821
 822 static inline struct gpio_device *gpiod_to_gpio_device(struct gpio_desc *desc)
 823 {
 824         WARN_ON(1);
 825         return ERR_PTR(-ENODEV);
 826 }
 827
 828 static inline int gpio_device_get_base(struct gpio_device *gdev)
 829 {
 830         WARN_ON(1);
 831         return -ENODEV;
 832 }
 833
 834 static inline const char *gpio_device_get_label(struct gpio_device *gdev)
 835 {
 836         WARN_ON(1);
 837         return NULL;
 838 }
 839
 840 static inline int gpiochip_lock_as_irq(struct gpio_chip *gc,
 841                                        unsigned int offset)
 842 {
 843         WARN_ON(1);
 844         return -EINVAL;
 845 }
 846
 847 static inline void gpiochip_unlock_as_irq(struct gpio_chip *gc,
 848                                           unsigned int offset)
 849 {
 850         WARN_ON(1);
 851 }
 852 #endif /* CONFIG_GPIOLIB */
 853
 854 #define for_each_gpiochip_node(dev, child)                                      \
 855         device_for_each_child_node(dev, child)                                  \
 856                 if (!fwnode_property_present(child, "gpio-controller")) {} else
 857
 858 static inline unsigned int gpiochip_node_count(struct device *dev)
 859 {
 860         struct fwnode_handle *child;
 861         unsigned int count = 0;
 862
 863         for_each_gpiochip_node(dev, child)
 864                 count++;
 865
 866         return count;
 867 }
 868
 869 static inline struct fwnode_handle *gpiochip_node_get_first(struct device *dev)
 870 {
 871         struct fwnode_handle *fwnode;
 872
 873         for_each_gpiochip_node(dev, fwnode)
 874                 return fwnode;
 875
 876         return NULL;
 877 }
 878
 879 #endif /* __LINUX_GPIO_DRIVER_H */