drivers/gpu/drm/ast/ast_drv.h

   1 /*
   2  * Copyright 2012 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the
   6  * "Software"), to deal in the Software without restriction, including
   7  * without limitation the rights to use, copy, modify, merge, publish,
   8  * distribute, sub license, and/or sell copies of the Software, and to
   9  * permit persons to whom the Software is furnished to do so, subject to
  10  * the following conditions:
  11  *
  12  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  13  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  14  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  15  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  16  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  17  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  18  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  19  *
  20  * The above copyright notice and this permission notice (including the
  21  * next paragraph) shall be included in all copies or substantial portions
  22  * of the Software.
  23  *
  24  */
  25 /*
  26  * Authors: Dave Airlie <[email protected]>
  27  */
  28 #ifndef __AST_DRV_H__
  29 #define __AST_DRV_H__
  30
  31 #include <linux/i2c.h>
  32 #include <linux/i2c-algo-bit.h>
  33 #include <linux/io.h>
  34 #include <linux/types.h>
  35
  36 #include <drm/drm_connector.h>
  37 #include <drm/drm_crtc.h>
  38 #include <drm/drm_encoder.h>
  39 #include <drm/drm_mode.h>
  40 #include <drm/drm_framebuffer.h>
  41 #include <drm/drm_fb_helper.h>
  42
  43 #define DRIVER_AUTHOR           "Dave Airlie"
  44
  45 #define DRIVER_NAME             "ast"
  46 #define DRIVER_DESC             "AST"
  47 #define DRIVER_DATE             "20120228"
  48
  49 #define DRIVER_MAJOR            0
  50 #define DRIVER_MINOR            1
  51 #define DRIVER_PATCHLEVEL       0
  52
  53 #define PCI_CHIP_AST2000 0x2000
  54 #define PCI_CHIP_AST2100 0x2010
  55
  56
  57 enum ast_chip {
  58         AST2000,
  59         AST2100,
  60         AST1100,
  61         AST2200,
  62         AST2150,
  63         AST2300,
  64         AST2400,
  65         AST2500,
  66         AST2600,
  67 };
  68
  69 enum ast_tx_chip {
  70         AST_TX_NONE,
  71         AST_TX_SIL164,
  72         AST_TX_ITE66121,
  73         AST_TX_DP501,
  74 };
  75
  76 #define AST_DRAM_512Mx16 0
  77 #define AST_DRAM_1Gx16   1
  78 #define AST_DRAM_512Mx32 2
  79 #define AST_DRAM_1Gx32   3
  80 #define AST_DRAM_2Gx16   6
  81 #define AST_DRAM_4Gx16   7
  82 #define AST_DRAM_8Gx16   8
  83
  84 /*
  85  * Cursor plane
  86  */
  87
  88 #define AST_MAX_HWC_WIDTH       64
  89 #define AST_MAX_HWC_HEIGHT      64
  90
  91 #define AST_HWC_SIZE            (AST_MAX_HWC_WIDTH * AST_MAX_HWC_HEIGHT * 2)
  92 #define AST_HWC_SIGNATURE_SIZE  32
  93
  94 #define AST_DEFAULT_HWC_NUM     2
  95
  96 /* define for signature structure */
  97 #define AST_HWC_SIGNATURE_CHECKSUM      0x00
  98 #define AST_HWC_SIGNATURE_SizeX         0x04
  99 #define AST_HWC_SIGNATURE_SizeY         0x08
 100 #define AST_HWC_SIGNATURE_X             0x0C
 101 #define AST_HWC_SIGNATURE_Y             0x10
 102 #define AST_HWC_SIGNATURE_HOTSPOTX      0x14
 103 #define AST_HWC_SIGNATURE_HOTSPOTY      0x18
 104
 105 struct ast_cursor_plane {
 106         struct drm_plane base;
 107
 108         struct {
 109                 struct drm_gem_vram_object *gbo;
 110                 struct dma_buf_map map;
 111                 u64 off;
 112         } hwc[AST_DEFAULT_HWC_NUM];
 113
 114         unsigned int next_hwc_index;
 115 };
 116
 117 static inline struct ast_cursor_plane *
 118 to_ast_cursor_plane(struct drm_plane *plane)
 119 {
 120         return container_of(plane, struct ast_cursor_plane, base);
 121 }
 122
 123 /*
 124  * Connector with i2c channel
 125  */
 126
 127 struct ast_i2c_chan {
 128         struct i2c_adapter adapter;
 129         struct drm_device *dev;
 130         struct i2c_algo_bit_data bit;
 131 };
 132
 133 struct ast_connector {
 134         struct drm_connector base;
 135         struct ast_i2c_chan *i2c;
 136 };
 137
 138 static inline struct ast_connector *
 139 to_ast_connector(struct drm_connector *connector)
 140 {
 141         return container_of(connector, struct ast_connector, base);
 142 }
 143
 144 /*
 145  * Device
 146  */
 147
 148 struct ast_private {
 149         struct drm_device base;
 150
 151         void __iomem *regs;
 152         void __iomem *ioregs;
 153         void __iomem *dp501_fw_buf;
 154
 155         enum ast_chip chip;
 156         bool vga2_clone;
 157         uint32_t dram_bus_width;
 158         uint32_t dram_type;
 159         uint32_t mclk;
 160
 161         int fb_mtrr;
 162
 163         struct drm_plane primary_plane;
 164         struct ast_cursor_plane cursor_plane;
 165         struct drm_crtc crtc;
 166         struct drm_encoder encoder;
 167         struct ast_connector connector;
 168
 169         bool support_wide_screen;
 170         enum {
 171                 ast_use_p2a,
 172                 ast_use_dt,
 173                 ast_use_defaults
 174         } config_mode;
 175
 176         enum ast_tx_chip tx_chip_type;
 177         u8 dp501_maxclk;
 178         u8 *dp501_fw_addr;
 179         const struct firmware *dp501_fw;        /* dp501 fw */
 180 };
 181
 182 static inline struct ast_private *to_ast_private(struct drm_device *dev)
 183 {
 184         return container_of(dev, struct ast_private, base);
 185 }
 186
 187 struct ast_private *ast_device_create(const struct drm_driver *drv,
 188                                       struct pci_dev *pdev,
 189                                       unsigned long flags);
 190
 191 #define AST_IO_AR_PORT_WRITE            (0x40)
 192 #define AST_IO_MISC_PORT_WRITE          (0x42)
 193 #define AST_IO_VGA_ENABLE_PORT          (0x43)
 194 #define AST_IO_SEQ_PORT                 (0x44)
 195 #define AST_IO_DAC_INDEX_READ           (0x47)
 196 #define AST_IO_DAC_INDEX_WRITE          (0x48)
 197 #define AST_IO_DAC_DATA                 (0x49)
 198 #define AST_IO_GR_PORT                  (0x4E)
 199 #define AST_IO_CRTC_PORT                (0x54)
 200 #define AST_IO_INPUT_STATUS1_READ       (0x5A)
 201 #define AST_IO_MISC_PORT_READ           (0x4C)
 202
 203 #define AST_IO_MM_OFFSET                (0x380)
 204
 205 #define AST_IO_VGAIR1_VREFRESH          BIT(3)
 206
 207 #define AST_IO_VGACRCB_HWC_ENABLED     BIT(1)
 208 #define AST_IO_VGACRCB_HWC_16BPP       BIT(0) /* set: ARGB4444, cleared: 2bpp palette */
 209
 210 #define __ast_read(x) \
 211 static inline u##x ast_read##x(struct ast_private *ast, u32 reg) { \
 212 u##x val = 0;\
 213 val = ioread##x(ast->regs + reg); \
 214 return val;\
 215 }
 216
 217 __ast_read(8);
 218 __ast_read(16);
 219 __ast_read(32)
 220
 221 #define __ast_io_read(x) \
 222 static inline u##x ast_io_read##x(struct ast_private *ast, u32 reg) { \
 223 u##x val = 0;\
 224 val = ioread##x(ast->ioregs + reg); \
 225 return val;\
 226 }
 227
 228 __ast_io_read(8);
 229 __ast_io_read(16);
 230 __ast_io_read(32);
 231
 232 #define __ast_write(x) \
 233 static inline void ast_write##x(struct ast_private *ast, u32 reg, u##x val) {\
 234         iowrite##x(val, ast->regs + reg);\
 235         }
 236
 237 __ast_write(8);
 238 __ast_write(16);
 239 __ast_write(32);
 240
 241 #define __ast_io_write(x) \
 242 static inline void ast_io_write##x(struct ast_private *ast, u32 reg, u##x val) {\
 243         iowrite##x(val, ast->ioregs + reg);\
 244         }
 245
 246 __ast_io_write(8);
 247 __ast_io_write(16);
 248 #undef __ast_io_write
 249
 250 static inline void ast_set_index_reg(struct ast_private *ast,
 251                                      uint32_t base, uint8_t index,
 252                                      uint8_t val)
 253 {
 254         ast_io_write16(ast, base, ((u16)val << 8) | index);
 255 }
 256
 257 void ast_set_index_reg_mask(struct ast_private *ast,
 258                             uint32_t base, uint8_t index,
 259                             uint8_t mask, uint8_t val);
 260 uint8_t ast_get_index_reg(struct ast_private *ast,
 261                           uint32_t base, uint8_t index);
 262 uint8_t ast_get_index_reg_mask(struct ast_private *ast,
 263                                uint32_t base, uint8_t index, uint8_t mask);
 264
 265 static inline void ast_open_key(struct ast_private *ast)
 266 {
 267         ast_set_index_reg(ast, AST_IO_CRTC_PORT, 0x80, 0xA8);
 268 }
 269
 270 #define AST_VIDMEM_SIZE_8M    0x00800000
 271 #define AST_VIDMEM_SIZE_16M   0x01000000
 272 #define AST_VIDMEM_SIZE_32M   0x02000000
 273 #define AST_VIDMEM_SIZE_64M   0x04000000
 274 #define AST_VIDMEM_SIZE_128M  0x08000000
 275
 276 #define AST_VIDMEM_DEFAULT_SIZE AST_VIDMEM_SIZE_8M
 277
 278 struct ast_vbios_stdtable {
 279         u8 misc;
 280         u8 seq[4];
 281         u8 crtc[25];
 282         u8 ar[20];
 283         u8 gr[9];
 284 };
 285
 286 struct ast_vbios_enhtable {
 287         u32 ht;
 288         u32 hde;
 289         u32 hfp;
 290         u32 hsync;
 291         u32 vt;
 292         u32 vde;
 293         u32 vfp;
 294         u32 vsync;
 295         u32 dclk_index;
 296         u32 flags;
 297         u32 refresh_rate;
 298         u32 refresh_rate_index;
 299         u32 mode_id;
 300 };
 301
 302 struct ast_vbios_dclk_info {
 303         u8 param1;
 304         u8 param2;
 305         u8 param3;
 306 };
 307
 308 struct ast_vbios_mode_info {
 309         const struct ast_vbios_stdtable *std_table;
 310         const struct ast_vbios_enhtable *enh_table;
 311 };
 312
 313 struct ast_crtc_state {
 314         struct drm_crtc_state base;
 315
 316         /* Last known format of primary plane */
 317         const struct drm_format_info *format;
 318
 319         struct ast_vbios_mode_info vbios_mode_info;
 320 };
 321
 322 #define to_ast_crtc_state(state) container_of(state, struct ast_crtc_state, base)
 323
 324 int ast_mode_config_init(struct ast_private *ast);
 325
 326 #define AST_MM_ALIGN_SHIFT 4
 327 #define AST_MM_ALIGN_MASK ((1 << AST_MM_ALIGN_SHIFT) - 1)
 328
 329 #define AST_DP501_FW_VERSION_MASK       GENMASK(7, 4)
 330 #define AST_DP501_FW_VERSION_1          BIT(4)
 331 #define AST_DP501_PNP_CONNECTED         BIT(1)
 332
 333 #define AST_DP501_DEFAULT_DCLK  65
 334
 335 #define AST_DP501_GBL_VERSION   0xf000
 336 #define AST_DP501_PNPMONITOR    0xf010
 337 #define AST_DP501_LINKRATE      0xf014
 338 #define AST_DP501_EDID_DATA     0xf020
 339
 340 /* Define for Soc scratched reg */
 341 #define AST_VRAM_INIT_STATUS_MASK       GENMASK(7, 6)
 342 //#define AST_VRAM_INIT_BY_BMC          BIT(7)
 343 //#define AST_VRAM_INIT_READY           BIT(6)
 344
 345 int ast_mm_init(struct ast_private *ast);
 346
 347 /* ast post */
 348 void ast_enable_vga(struct drm_device *dev);
 349 void ast_enable_mmio(struct drm_device *dev);
 350 bool ast_is_vga_enabled(struct drm_device *dev);
 351 void ast_post_gpu(struct drm_device *dev);
 352 u32 ast_mindwm(struct ast_private *ast, u32 r);
 353 void ast_moutdwm(struct ast_private *ast, u32 r, u32 v);
 354 void ast_patch_ahb_2500(struct ast_private *ast);
 355 /* ast dp501 */
 356 void ast_set_dp501_video_output(struct drm_device *dev, u8 mode);
 357 bool ast_backup_fw(struct drm_device *dev, u8 *addr, u32 size);
 358 bool ast_dp501_read_edid(struct drm_device *dev, u8 *ediddata);
 359 u8 ast_get_dp501_max_clk(struct drm_device *dev);
 360 void ast_init_3rdtx(struct drm_device *dev);
 361
 362 #endif