drivers/gpu/drm/amd/amdgpu/amdgpu_irq.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <linux/irq.h>
  29 #include <drm/drmP.h>
  30 #include <drm/drm_crtc_helper.h>
  31 #include <drm/amdgpu_drm.h>
  32 #include "amdgpu.h"
  33 #include "amdgpu_ih.h"
  34 #include "atom.h"
  35 #include "amdgpu_connectors.h"
  36 #include "amdgpu_trace.h"
  37
  38 #include <linux/pm_runtime.h>
  39
  40 #ifdef CONFIG_DRM_AMD_DC
  41 #include "amdgpu_dm_irq.h"
  42 #endif
  43
  44 #define AMDGPU_WAIT_IDLE_TIMEOUT 200
  45
  46 /*
  47  * Handle hotplug events outside the interrupt handler proper.
  48  */
  49 /**
  50  * amdgpu_hotplug_work_func - display hotplug work handler
  51  *
  52  * @work: work struct
  53  *
  54  * This is the hot plug event work handler (all asics).
  55  * The work gets scheduled from the irq handler if there
  56  * was a hot plug interrupt.  It walks the connector table
  57  * and calls the hotplug handler for each one, then sends
  58  * a drm hotplug event to alert userspace.
  59  */
  60 static void amdgpu_hotplug_work_func(struct work_struct *work)
  61 {
  62         struct amdgpu_device *adev = container_of(work, struct amdgpu_device,
  63                                                   hotplug_work);
  64         struct drm_device *dev = adev->ddev;
  65         struct drm_mode_config *mode_config = &dev->mode_config;
  66         struct drm_connector *connector;
  67
  68         mutex_lock(&mode_config->mutex);
  69         list_for_each_entry(connector, &mode_config->connector_list, head)
  70                 amdgpu_connector_hotplug(connector);
  71         mutex_unlock(&mode_config->mutex);
  72         /* Just fire off a uevent and let userspace tell us what to do */
  73         drm_helper_hpd_irq_event(dev);
  74 }
  75
  76 /**
  77  * amdgpu_irq_reset_work_func - execute gpu reset
  78  *
  79  * @work: work struct
  80  *
  81  * Execute scheduled gpu reset (cayman+).
  82  * This function is called when the irq handler
  83  * thinks we need a gpu reset.
  84  */
  85 static void amdgpu_irq_reset_work_func(struct work_struct *work)
  86 {
  87         struct amdgpu_device *adev = container_of(work, struct amdgpu_device,
  88                                                   reset_work);
  89
  90         if (!amdgpu_sriov_vf(adev))
  91                 amdgpu_device_gpu_recover(adev, NULL, false);
  92 }
  93
  94 /* Disable *all* interrupts */
  95 void amdgpu_irq_disable_all(struct amdgpu_device *adev)
  96 {
  97         unsigned long irqflags;
  98         unsigned i, j, k;
  99         int r;
 100
 101         spin_lock_irqsave(&adev->irq.lock, irqflags);
 102         for (i = 0; i < AMDGPU_IH_CLIENTID_MAX; ++i) {
 103                 if (!adev->irq.client[i].sources)
 104                         continue;
 105
 106                 for (j = 0; j < AMDGPU_MAX_IRQ_SRC_ID; ++j) {
 107                         struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];
 108
 109                         if (!src || !src->funcs->set || !src->num_types)
 110                                 continue;
 111
 112                         for (k = 0; k < src->num_types; ++k) {
 113                                 atomic_set(&src->enabled_types[k], 0);
 114                                 r = src->funcs->set(adev, src, k,
 115                                                     AMDGPU_IRQ_STATE_DISABLE);
 116                                 if (r)
 117                                         DRM_ERROR("error disabling interrupt (%d)\n",
 118                                                   r);
 119                         }
 120                 }
 121         }
 122         spin_unlock_irqrestore(&adev->irq.lock, irqflags);
 123 }
 124
 125 /**
 126  * amdgpu_irq_handler - irq handler
 127  *
 128  * @int irq, void *arg: args
 129  *
 130  * This is the irq handler for the amdgpu driver (all asics).
 131  */
 132 irqreturn_t amdgpu_irq_handler(int irq, void *arg)
 133 {
 134         struct drm_device *dev = (struct drm_device *) arg;
 135         struct amdgpu_device *adev = dev->dev_private;
 136         irqreturn_t ret;
 137
 138         ret = amdgpu_ih_process(adev);
 139         if (ret == IRQ_HANDLED)
 140                 pm_runtime_mark_last_busy(dev->dev);
 141         return ret;
 142 }
 143
 144 /**
 145  * amdgpu_msi_ok - asic specific msi checks
 146  *
 147  * @adev: amdgpu device pointer
 148  *
 149  * Handles asic specific MSI checks to determine if
 150  * MSIs should be enabled on a particular chip (all asics).
 151  * Returns true if MSIs should be enabled, false if MSIs
 152  * should not be enabled.
 153  */
 154 static bool amdgpu_msi_ok(struct amdgpu_device *adev)
 155 {
 156         /* force MSI on */
 157         if (amdgpu_msi == 1)
 158                 return true;
 159         else if (amdgpu_msi == 0)
 160                 return false;
 161
 162         return true;
 163 }
 164
 165 /**
 166  * amdgpu_irq_init - init driver interrupt info
 167  *
 168  * @adev: amdgpu device pointer
 169  *
 170  * Sets up the work irq handlers, vblank init, MSIs, etc. (all asics).
 171  * Returns 0 for success, error for failure.
 172  */
 173 int amdgpu_irq_init(struct amdgpu_device *adev)
 174 {
 175         int r = 0;
 176
 177         spin_lock_init(&adev->irq.lock);
 178
 179         /* enable msi */
 180         adev->irq.msi_enabled = false;
 181
 182         if (amdgpu_msi_ok(adev)) {
 183                 int ret = pci_enable_msi(adev->pdev);
 184                 if (!ret) {
 185                         adev->irq.msi_enabled = true;
 186                         dev_dbg(adev->dev, "amdgpu: using MSI.\n");
 187                 }
 188         }
 189
 190         if (!amdgpu_device_has_dc_support(adev)) {
 191                 if (!adev->enable_virtual_display)
 192                         /* Disable vblank irqs aggressively for power-saving */
 193                         /* XXX: can this be enabled for DC? */
 194                         adev->ddev->vblank_disable_immediate = true;
 195
 196                 r = drm_vblank_init(adev->ddev, adev->mode_info.num_crtc);
 197                 if (r)
 198                         return r;
 199
 200                 /* pre DCE11 */
 201                 INIT_WORK(&adev->hotplug_work,
 202                                 amdgpu_hotplug_work_func);
 203         }
 204
 205         INIT_WORK(&adev->reset_work, amdgpu_irq_reset_work_func);
 206
 207         adev->irq.installed = true;
 208         r = drm_irq_install(adev->ddev, adev->ddev->pdev->irq);
 209         if (r) {
 210                 adev->irq.installed = false;
 211                 flush_work(&adev->hotplug_work);
 212                 cancel_work_sync(&adev->reset_work);
 213                 return r;
 214         }
 215         adev->ddev->max_vblank_count = 0x00ffffff;
 216
 217         DRM_DEBUG("amdgpu: irq initialized.\n");
 218         return 0;
 219 }
 220
 221 /**
 222  * amdgpu_irq_fini - tear down driver interrupt info
 223  *
 224  * @adev: amdgpu device pointer
 225  *
 226  * Tears down the work irq handlers, vblank handlers, MSIs, etc. (all asics).
 227  */
 228 void amdgpu_irq_fini(struct amdgpu_device *adev)
 229 {
 230         unsigned i, j;
 231
 232         if (adev->irq.installed) {
 233                 drm_irq_uninstall(adev->ddev);
 234                 adev->irq.installed = false;
 235                 if (adev->irq.msi_enabled)
 236                         pci_disable_msi(adev->pdev);
 237                 flush_work(&adev->hotplug_work);
 238                 cancel_work_sync(&adev->reset_work);
 239         }
 240
 241         for (i = 0; i < AMDGPU_IH_CLIENTID_MAX; ++i) {
 242                 if (!adev->irq.client[i].sources)
 243                         continue;
 244
 245                 for (j = 0; j < AMDGPU_MAX_IRQ_SRC_ID; ++j) {
 246                         struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];
 247
 248                         if (!src)
 249                                 continue;
 250
 251                         kfree(src->enabled_types);
 252                         src->enabled_types = NULL;
 253                         if (src->data) {
 254                                 kfree(src->data);
 255                                 kfree(src);
 256                                 adev->irq.client[i].sources[j] = NULL;
 257                         }
 258                 }
 259                 kfree(adev->irq.client[i].sources);
 260         }
 261 }
 262
 263 /**
 264  * amdgpu_irq_add_id - register irq source
 265  *
 266  * @adev: amdgpu device pointer
 267  * @src_id: source id for this source
 268  * @source: irq source
 269  *
 270  */
 271 int amdgpu_irq_add_id(struct amdgpu_device *adev,
 272                       unsigned client_id, unsigned src_id,
 273                       struct amdgpu_irq_src *source)
 274 {
 275         if (client_id >= AMDGPU_IH_CLIENTID_MAX)
 276                 return -EINVAL;
 277
 278         if (src_id >= AMDGPU_MAX_IRQ_SRC_ID)
 279                 return -EINVAL;
 280
 281         if (!source->funcs)
 282                 return -EINVAL;
 283
 284         if (!adev->irq.client[client_id].sources) {
 285                 adev->irq.client[client_id].sources =
 286                         kcalloc(AMDGPU_MAX_IRQ_SRC_ID,
 287                                 sizeof(struct amdgpu_irq_src *),
 288                                 GFP_KERNEL);
 289                 if (!adev->irq.client[client_id].sources)
 290                         return -ENOMEM;
 291         }
 292
 293         if (adev->irq.client[client_id].sources[src_id] != NULL)
 294                 return -EINVAL;
 295
 296         if (source->num_types && !source->enabled_types) {
 297                 atomic_t *types;
 298
 299                 types = kcalloc(source->num_types, sizeof(atomic_t),
 300                                 GFP_KERNEL);
 301                 if (!types)
 302                         return -ENOMEM;
 303
 304                 source->enabled_types = types;
 305         }
 306
 307         adev->irq.client[client_id].sources[src_id] = source;
 308         return 0;
 309 }
 310
 311 /**
 312  * amdgpu_irq_dispatch - dispatch irq to IP blocks
 313  *
 314  * @adev: amdgpu device pointer
 315  * @entry: interrupt vector
 316  *
 317  * Dispatches the irq to the different IP blocks
 318  */
 319 void amdgpu_irq_dispatch(struct amdgpu_device *adev,
 320                          struct amdgpu_iv_entry *entry)
 321 {
 322         unsigned client_id = entry->client_id;
 323         unsigned src_id = entry->src_id;
 324         struct amdgpu_irq_src *src;
 325         int r;
 326
 327         trace_amdgpu_iv(entry);
 328
 329         if (client_id >= AMDGPU_IH_CLIENTID_MAX) {
 330                 DRM_DEBUG("Invalid client_id in IV: %d\n", client_id);
 331                 return;
 332         }
 333
 334         if (src_id >= AMDGPU_MAX_IRQ_SRC_ID) {
 335                 DRM_DEBUG("Invalid src_id in IV: %d\n", src_id);
 336                 return;
 337         }
 338
 339         if (adev->irq.virq[src_id]) {
 340                 generic_handle_irq(irq_find_mapping(adev->irq.domain, src_id));
 341         } else {
 342                 if (!adev->irq.client[client_id].sources) {
 343                         DRM_DEBUG("Unregistered interrupt client_id: %d src_id: %d\n",
 344                                   client_id, src_id);
 345                         return;
 346                 }
 347
 348                 src = adev->irq.client[client_id].sources[src_id];
 349                 if (!src) {
 350                         DRM_DEBUG("Unhandled interrupt src_id: %d\n", src_id);
 351                         return;
 352                 }
 353
 354                 r = src->funcs->process(adev, src, entry);
 355                 if (r)
 356                         DRM_ERROR("error processing interrupt (%d)\n", r);
 357         }
 358 }
 359
 360 /**
 361  * amdgpu_irq_update - update hw interrupt state
 362  *
 363  * @adev: amdgpu device pointer
 364  * @src: interrupt src you want to enable
 365  * @type: type of interrupt you want to update
 366  *
 367  * Updates the interrupt state for a specific src (all asics).
 368  */
 369 int amdgpu_irq_update(struct amdgpu_device *adev,
 370                              struct amdgpu_irq_src *src, unsigned type)
 371 {
 372         unsigned long irqflags;
 373         enum amdgpu_interrupt_state state;
 374         int r;
 375
 376         spin_lock_irqsave(&adev->irq.lock, irqflags);
 377
 378         /* we need to determine after taking the lock, otherwise
 379            we might disable just enabled interrupts again */
 380         if (amdgpu_irq_enabled(adev, src, type))
 381                 state = AMDGPU_IRQ_STATE_ENABLE;
 382         else
 383                 state = AMDGPU_IRQ_STATE_DISABLE;
 384
 385         r = src->funcs->set(adev, src, type, state);
 386         spin_unlock_irqrestore(&adev->irq.lock, irqflags);
 387         return r;
 388 }
 389
 390 void amdgpu_irq_gpu_reset_resume_helper(struct amdgpu_device *adev)
 391 {
 392         int i, j, k;
 393
 394         for (i = 0; i < AMDGPU_IH_CLIENTID_MAX; ++i) {
 395                 if (!adev->irq.client[i].sources)
 396                         continue;
 397
 398                 for (j = 0; j < AMDGPU_MAX_IRQ_SRC_ID; ++j) {
 399                         struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];
 400
 401                         if (!src)
 402                                 continue;
 403                         for (k = 0; k < src->num_types; k++)
 404                                 amdgpu_irq_update(adev, src, k);
 405                 }
 406         }
 407 }
 408
 409 /**
 410  * amdgpu_irq_get - enable interrupt
 411  *
 412  * @adev: amdgpu device pointer
 413  * @src: interrupt src you want to enable
 414  * @type: type of interrupt you want to enable
 415  *
 416  * Enables the interrupt type for a specific src (all asics).
 417  */
 418 int amdgpu_irq_get(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 419                    unsigned type)
 420 {
 421         if (!adev->ddev->irq_enabled)
 422                 return -ENOENT;
 423
 424         if (type >= src->num_types)
 425                 return -EINVAL;
 426
 427         if (!src->enabled_types || !src->funcs->set)
 428                 return -EINVAL;
 429
 430         if (atomic_inc_return(&src->enabled_types[type]) == 1)
 431                 return amdgpu_irq_update(adev, src, type);
 432
 433         return 0;
 434 }
 435
 436 /**
 437  * amdgpu_irq_put - disable interrupt
 438  *
 439  * @adev: amdgpu device pointer
 440  * @src: interrupt src you want to disable
 441  * @type: type of interrupt you want to disable
 442  *
 443  * Disables the interrupt type for a specific src (all asics).
 444  */
 445 int amdgpu_irq_put(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 446                    unsigned type)
 447 {
 448         if (!adev->ddev->irq_enabled)
 449                 return -ENOENT;
 450
 451         if (type >= src->num_types)
 452                 return -EINVAL;
 453
 454         if (!src->enabled_types || !src->funcs->set)
 455                 return -EINVAL;
 456
 457         if (atomic_dec_and_test(&src->enabled_types[type]))
 458                 return amdgpu_irq_update(adev, src, type);
 459
 460         return 0;
 461 }
 462
 463 /**
 464  * amdgpu_irq_enabled - test if irq is enabled or not
 465  *
 466  * @adev: amdgpu device pointer
 467  * @idx: interrupt src you want to test
 468  *
 469  * Tests if the given interrupt source is enabled or not
 470  */
 471 bool amdgpu_irq_enabled(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 472                         unsigned type)
 473 {
 474         if (!adev->ddev->irq_enabled)
 475                 return false;
 476
 477         if (type >= src->num_types)
 478                 return false;
 479
 480         if (!src->enabled_types || !src->funcs->set)
 481                 return false;
 482
 483         return !!atomic_read(&src->enabled_types[type]);
 484 }
 485
 486 /* gen irq */
 487 static void amdgpu_irq_mask(struct irq_data *irqd)
 488 {
 489         /* XXX */
 490 }
 491
 492 static void amdgpu_irq_unmask(struct irq_data *irqd)
 493 {
 494         /* XXX */
 495 }
 496
 497 static struct irq_chip amdgpu_irq_chip = {
 498         .name = "amdgpu-ih",
 499         .irq_mask = amdgpu_irq_mask,
 500         .irq_unmask = amdgpu_irq_unmask,
 501 };
 502
 503 static int amdgpu_irqdomain_map(struct irq_domain *d,
 504                                 unsigned int irq, irq_hw_number_t hwirq)
 505 {
 506         if (hwirq >= AMDGPU_MAX_IRQ_SRC_ID)
 507                 return -EPERM;
 508
 509         irq_set_chip_and_handler(irq,
 510                                  &amdgpu_irq_chip, handle_simple_irq);
 511         return 0;
 512 }
 513
 514 static const struct irq_domain_ops amdgpu_hw_irqdomain_ops = {
 515         .map = amdgpu_irqdomain_map,
 516 };
 517
 518 /**
 519  * amdgpu_irq_add_domain - create a linear irq domain
 520  *
 521  * @adev: amdgpu device pointer
 522  *
 523  * Create an irq domain for GPU interrupt sources
 524  * that may be driven by another driver (e.g., ACP).
 525  */
 526 int amdgpu_irq_add_domain(struct amdgpu_device *adev)
 527 {
 528         adev->irq.domain = irq_domain_add_linear(NULL, AMDGPU_MAX_IRQ_SRC_ID,
 529                                                  &amdgpu_hw_irqdomain_ops, adev);
 530         if (!adev->irq.domain) {
 531                 DRM_ERROR("GPU irq add domain failed\n");
 532                 return -ENODEV;
 533         }
 534
 535         return 0;
 536 }
 537
 538 /**
 539  * amdgpu_irq_remove_domain - remove the irq domain
 540  *
 541  * @adev: amdgpu device pointer
 542  *
 543  * Remove the irq domain for GPU interrupt sources
 544  * that may be driven by another driver (e.g., ACP).
 545  */
 546 void amdgpu_irq_remove_domain(struct amdgpu_device *adev)
 547 {
 548         if (adev->irq.domain) {
 549                 irq_domain_remove(adev->irq.domain);
 550                 adev->irq.domain = NULL;
 551         }
 552 }
 553
 554 /**
 555  * amdgpu_irq_create_mapping - create a mapping between a domain irq and a
 556  *                             Linux irq
 557  *
 558  * @adev: amdgpu device pointer
 559  * @src_id: IH source id
 560  *
 561  * Create a mapping between a domain irq (GPU IH src id) and a Linux irq
 562  * Use this for components that generate a GPU interrupt, but are driven
 563  * by a different driver (e.g., ACP).
 564  * Returns the Linux irq.
 565  */
 566 unsigned amdgpu_irq_create_mapping(struct amdgpu_device *adev, unsigned src_id)
 567 {
 568         adev->irq.virq[src_id] = irq_create_mapping(adev->irq.domain, src_id);
 569
 570         return adev->irq.virq[src_id];
 571 }