drivers/gpu/drm/panel/panel-simple.c

   1 /*
   2  * Copyright (C) 2013, NVIDIA Corporation.  All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sub license,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the
  12  * next paragraph) shall be included in all copies or substantial portions
  13  * of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  21  * DEALINGS IN THE SOFTWARE.
  22  */
  23
  24 #include <linux/delay.h>
  25 #include <linux/gpio/consumer.h>
  26 #include <linux/module.h>
  27 #include <linux/of_platform.h>
  28 #include <linux/platform_device.h>
  29 #include <linux/pm_runtime.h>
  30 #include <linux/regulator/consumer.h>
  31
  32 #include <video/display_timing.h>
  33 #include <video/of_display_timing.h>
  34 #include <video/videomode.h>
  35
  36 #include <drm/drm_crtc.h>
  37 #include <drm/drm_device.h>
  38 #include <drm/drm_mipi_dsi.h>
  39 #include <drm/drm_panel.h>
  40
  41 /**
  42  * struct panel_desc - Describes a simple panel.
  43  */
  44 struct panel_desc {
  45         /**
  46          * @modes: Pointer to array of fixed modes appropriate for this panel.
  47          *
  48          * If only one mode then this can just be the address of the mode.
  49          * NOTE: cannot be used with "timings" and also if this is specified
  50          * then you cannot override the mode in the device tree.
  51          */
  52         const struct drm_display_mode *modes;
  53
  54         /** @num_modes: Number of elements in modes array. */
  55         unsigned int num_modes;
  56
  57         /**
  58          * @timings: Pointer to array of display timings
  59          *
  60          * NOTE: cannot be used with "modes" and also these will be used to
  61          * validate a device tree override if one is present.
  62          */
  63         const struct display_timing *timings;
  64
  65         /** @num_timings: Number of elements in timings array. */
  66         unsigned int num_timings;
  67
  68         /** @bpc: Bits per color. */
  69         unsigned int bpc;
  70
  71         /** @size: Structure containing the physical size of this panel. */
  72         struct {
  73                 /**
  74                  * @size.width: Width (in mm) of the active display area.
  75                  */
  76                 unsigned int width;
  77
  78                 /**
  79                  * @size.height: Height (in mm) of the active display area.
  80                  */
  81                 unsigned int height;
  82         } size;
  83
  84         /** @delay: Structure containing various delay values for this panel. */
  85         struct {
  86                 /**
  87                  * @delay.prepare: Time for the panel to become ready.
  88                  *
  89                  * The time (in milliseconds) that it takes for the panel to
  90                  * become ready and start receiving video data
  91                  */
  92                 unsigned int prepare;
  93
  94                 /**
  95                  * @delay.enable: Time for the panel to display a valid frame.
  96                  *
  97                  * The time (in milliseconds) that it takes for the panel to
  98                  * display the first valid frame after starting to receive
  99                  * video data.
 100                  */
 101                 unsigned int enable;
 102
 103                 /**
 104                  * @delay.disable: Time for the panel to turn the display off.
 105                  *
 106                  * The time (in milliseconds) that it takes for the panel to
 107                  * turn the display off (no content is visible).
 108                  */
 109                 unsigned int disable;
 110
 111                 /**
 112                  * @delay.unprepare: Time to power down completely.
 113                  *
 114                  * The time (in milliseconds) that it takes for the panel
 115                  * to power itself down completely.
 116                  *
 117                  * This time is used to prevent a future "prepare" from
 118                  * starting until at least this many milliseconds has passed.
 119                  * If at prepare time less time has passed since unprepare
 120                  * finished, the driver waits for the remaining time.
 121                  */
 122                 unsigned int unprepare;
 123         } delay;
 124
 125         /** @bus_format: See MEDIA_BUS_FMT_... defines. */
 126         u32 bus_format;
 127
 128         /** @bus_flags: See DRM_BUS_FLAG_... defines. */
 129         u32 bus_flags;
 130
 131         /** @connector_type: LVDS, eDP, DSI, DPI, etc. */
 132         int connector_type;
 133 };
 134
 135 struct panel_simple {
 136         struct drm_panel base;
 137         bool enabled;
 138
 139         bool prepared;
 140
 141         ktime_t prepared_time;
 142         ktime_t unprepared_time;
 143
 144         const struct panel_desc *desc;
 145
 146         struct regulator *supply;
 147         struct i2c_adapter *ddc;
 148
 149         struct gpio_desc *enable_gpio;
 150
 151         struct edid *edid;
 152
 153         struct drm_display_mode override_mode;
 154
 155         enum drm_panel_orientation orientation;
 156 };
 157
 158 static inline struct panel_simple *to_panel_simple(struct drm_panel *panel)
 159 {
 160         return container_of(panel, struct panel_simple, base);
 161 }
 162
 163 static unsigned int panel_simple_get_timings_modes(struct panel_simple *panel,
 164                                                    struct drm_connector *connector)
 165 {
 166         struct drm_display_mode *mode;
 167         unsigned int i, num = 0;
 168
 169         for (i = 0; i < panel->desc->num_timings; i++) {
 170                 const struct display_timing *dt = &panel->desc->timings[i];
 171                 struct videomode vm;
 172
 173                 videomode_from_timing(dt, &vm);
 174                 mode = drm_mode_create(connector->dev);
 175                 if (!mode) {
 176                         dev_err(panel->base.dev, "failed to add mode %ux%u\n",
 177                                 dt->hactive.typ, dt->vactive.typ);
 178                         continue;
 179                 }
 180
 181                 drm_display_mode_from_videomode(&vm, mode);
 182
 183                 mode->type |= DRM_MODE_TYPE_DRIVER;
 184
 185                 if (panel->desc->num_timings == 1)
 186                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 187
 188                 drm_mode_probed_add(connector, mode);
 189                 num++;
 190         }
 191
 192         return num;
 193 }
 194
 195 static unsigned int panel_simple_get_display_modes(struct panel_simple *panel,
 196                                                    struct drm_connector *connector)
 197 {
 198         struct drm_display_mode *mode;
 199         unsigned int i, num = 0;
 200
 201         for (i = 0; i < panel->desc->num_modes; i++) {
 202                 const struct drm_display_mode *m = &panel->desc->modes[i];
 203
 204                 mode = drm_mode_duplicate(connector->dev, m);
 205                 if (!mode) {
 206                         dev_err(panel->base.dev, "failed to add mode %ux%u@%u\n",
 207                                 m->hdisplay, m->vdisplay,
 208                                 drm_mode_vrefresh(m));
 209                         continue;
 210                 }
 211
 212                 mode->type |= DRM_MODE_TYPE_DRIVER;
 213
 214                 if (panel->desc->num_modes == 1)
 215                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 216
 217                 drm_mode_set_name(mode);
 218
 219                 drm_mode_probed_add(connector, mode);
 220                 num++;
 221         }
 222
 223         return num;
 224 }
 225
 226 static int panel_simple_get_non_edid_modes(struct panel_simple *panel,
 227                                            struct drm_connector *connector)
 228 {
 229         struct drm_display_mode *mode;
 230         bool has_override = panel->override_mode.type;
 231         unsigned int num = 0;
 232
 233         if (!panel->desc)
 234                 return 0;
 235
 236         if (has_override) {
 237                 mode = drm_mode_duplicate(connector->dev,
 238                                           &panel->override_mode);
 239                 if (mode) {
 240                         drm_mode_probed_add(connector, mode);
 241                         num = 1;
 242                 } else {
 243                         dev_err(panel->base.dev, "failed to add override mode\n");
 244                 }
 245         }
 246
 247         /* Only add timings if override was not there or failed to validate */
 248         if (num == 0 && panel->desc->num_timings)
 249                 num = panel_simple_get_timings_modes(panel, connector);
 250
 251         /*
 252          * Only add fixed modes if timings/override added no mode.
 253          *
 254          * We should only ever have either the display timings specified
 255          * or a fixed mode. Anything else is rather bogus.
 256          */
 257         WARN_ON(panel->desc->num_timings && panel->desc->num_modes);
 258         if (num == 0)
 259                 num = panel_simple_get_display_modes(panel, connector);
 260
 261         connector->display_info.bpc = panel->desc->bpc;
 262         connector->display_info.width_mm = panel->desc->size.width;
 263         connector->display_info.height_mm = panel->desc->size.height;
 264         if (panel->desc->bus_format)
 265                 drm_display_info_set_bus_formats(&connector->display_info,
 266                                                  &panel->desc->bus_format, 1);
 267         connector->display_info.bus_flags = panel->desc->bus_flags;
 268
 269         return num;
 270 }
 271
 272 static void panel_simple_wait(ktime_t start_ktime, unsigned int min_ms)
 273 {
 274         ktime_t now_ktime, min_ktime;
 275
 276         if (!min_ms)
 277                 return;
 278
 279         min_ktime = ktime_add(start_ktime, ms_to_ktime(min_ms));
 280         now_ktime = ktime_get();
 281
 282         if (ktime_before(now_ktime, min_ktime))
 283                 msleep(ktime_to_ms(ktime_sub(min_ktime, now_ktime)) + 1);
 284 }
 285
 286 static int panel_simple_disable(struct drm_panel *panel)
 287 {
 288         struct panel_simple *p = to_panel_simple(panel);
 289
 290         if (!p->enabled)
 291                 return 0;
 292
 293         if (p->desc->delay.disable)
 294                 msleep(p->desc->delay.disable);
 295
 296         p->enabled = false;
 297
 298         return 0;
 299 }
 300
 301 static int panel_simple_suspend(struct device *dev)
 302 {
 303         struct panel_simple *p = dev_get_drvdata(dev);
 304
 305         gpiod_set_value_cansleep(p->enable_gpio, 0);
 306         regulator_disable(p->supply);
 307         p->unprepared_time = ktime_get();
 308
 309         kfree(p->edid);
 310         p->edid = NULL;
 311
 312         return 0;
 313 }
 314
 315 static int panel_simple_unprepare(struct drm_panel *panel)
 316 {
 317         struct panel_simple *p = to_panel_simple(panel);
 318         int ret;
 319
 320         /* Unpreparing when already unprepared is a no-op */
 321         if (!p->prepared)
 322                 return 0;
 323
 324         pm_runtime_mark_last_busy(panel->dev);
 325         ret = pm_runtime_put_autosuspend(panel->dev);
 326         if (ret < 0)
 327                 return ret;
 328         p->prepared = false;
 329
 330         return 0;
 331 }
 332
 333 static int panel_simple_resume(struct device *dev)
 334 {
 335         struct panel_simple *p = dev_get_drvdata(dev);
 336         int err;
 337
 338         panel_simple_wait(p->unprepared_time, p->desc->delay.unprepare);
 339
 340         err = regulator_enable(p->supply);
 341         if (err < 0) {
 342                 dev_err(dev, "failed to enable supply: %d\n", err);
 343                 return err;
 344         }
 345
 346         gpiod_set_value_cansleep(p->enable_gpio, 1);
 347
 348         if (p->desc->delay.prepare)
 349                 msleep(p->desc->delay.prepare);
 350
 351         p->prepared_time = ktime_get();
 352
 353         return 0;
 354 }
 355
 356 static int panel_simple_prepare(struct drm_panel *panel)
 357 {
 358         struct panel_simple *p = to_panel_simple(panel);
 359         int ret;
 360
 361         /* Preparing when already prepared is a no-op */
 362         if (p->prepared)
 363                 return 0;
 364
 365         ret = pm_runtime_get_sync(panel->dev);
 366         if (ret < 0) {
 367                 pm_runtime_put_autosuspend(panel->dev);
 368                 return ret;
 369         }
 370
 371         p->prepared = true;
 372
 373         return 0;
 374 }
 375
 376 static int panel_simple_enable(struct drm_panel *panel)
 377 {
 378         struct panel_simple *p = to_panel_simple(panel);
 379
 380         if (p->enabled)
 381                 return 0;
 382
 383         if (p->desc->delay.enable)
 384                 msleep(p->desc->delay.enable);
 385
 386         p->enabled = true;
 387
 388         return 0;
 389 }
 390
 391 static int panel_simple_get_modes(struct drm_panel *panel,
 392                                   struct drm_connector *connector)
 393 {
 394         struct panel_simple *p = to_panel_simple(panel);
 395         int num = 0;
 396
 397         /* probe EDID if a DDC bus is available */
 398         if (p->ddc) {
 399                 pm_runtime_get_sync(panel->dev);
 400
 401                 if (!p->edid)
 402                         p->edid = drm_get_edid(connector, p->ddc);
 403
 404                 if (p->edid)
 405                         num += drm_add_edid_modes(connector, p->edid);
 406
 407                 pm_runtime_mark_last_busy(panel->dev);
 408                 pm_runtime_put_autosuspend(panel->dev);
 409         }
 410
 411         /* add hard-coded panel modes */
 412         num += panel_simple_get_non_edid_modes(p, connector);
 413
 414         /* set up connector's "panel orientation" property */
 415         drm_connector_set_panel_orientation(connector, p->orientation);
 416
 417         return num;
 418 }
 419
 420 static int panel_simple_get_timings(struct drm_panel *panel,
 421                                     unsigned int num_timings,
 422                                     struct display_timing *timings)
 423 {
 424         struct panel_simple *p = to_panel_simple(panel);
 425         unsigned int i;
 426
 427         if (p->desc->num_timings < num_timings)
 428                 num_timings = p->desc->num_timings;
 429
 430         if (timings)
 431                 for (i = 0; i < num_timings; i++)
 432                         timings[i] = p->desc->timings[i];
 433
 434         return p->desc->num_timings;
 435 }
 436
 437 static const struct drm_panel_funcs panel_simple_funcs = {
 438         .disable = panel_simple_disable,
 439         .unprepare = panel_simple_unprepare,
 440         .prepare = panel_simple_prepare,
 441         .enable = panel_simple_enable,
 442         .get_modes = panel_simple_get_modes,
 443         .get_timings = panel_simple_get_timings,
 444 };
 445
 446 static struct panel_desc panel_dpi;
 447
 448 static int panel_dpi_probe(struct device *dev,
 449                            struct panel_simple *panel)
 450 {
 451         struct display_timing *timing;
 452         const struct device_node *np;
 453         struct panel_desc *desc;
 454         unsigned int bus_flags;
 455         struct videomode vm;
 456         int ret;
 457
 458         np = dev->of_node;
 459         desc = devm_kzalloc(dev, sizeof(*desc), GFP_KERNEL);
 460         if (!desc)
 461                 return -ENOMEM;
 462
 463         timing = devm_kzalloc(dev, sizeof(*timing), GFP_KERNEL);
 464         if (!timing)
 465                 return -ENOMEM;
 466
 467         ret = of_get_display_timing(np, "panel-timing", timing);
 468         if (ret < 0) {
 469                 dev_err(dev, "%pOF: no panel-timing node found for \"panel-dpi\" binding\n",
 470                         np);
 471                 return ret;
 472         }
 473
 474         desc->timings = timing;
 475         desc->num_timings = 1;
 476
 477         of_property_read_u32(np, "width-mm", &desc->size.width);
 478         of_property_read_u32(np, "height-mm", &desc->size.height);
 479
 480         /* Extract bus_flags from display_timing */
 481         bus_flags = 0;
 482         vm.flags = timing->flags;
 483         drm_bus_flags_from_videomode(&vm, &bus_flags);
 484         desc->bus_flags = bus_flags;
 485
 486         /* We do not know the connector for the DT node, so guess it */
 487         desc->connector_type = DRM_MODE_CONNECTOR_DPI;
 488
 489         panel->desc = desc;
 490
 491         return 0;
 492 }
 493
 494 #define PANEL_SIMPLE_BOUNDS_CHECK(to_check, bounds, field) \
 495         (to_check->field.typ >= bounds->field.min && \
 496          to_check->field.typ <= bounds->field.max)
 497 static void panel_simple_parse_panel_timing_node(struct device *dev,
 498                                                  struct panel_simple *panel,
 499                                                  const struct display_timing *ot)
 500 {
 501         const struct panel_desc *desc = panel->desc;
 502         struct videomode vm;
 503         unsigned int i;
 504
 505         if (WARN_ON(desc->num_modes)) {
 506                 dev_err(dev, "Reject override mode: panel has a fixed mode\n");
 507                 return;
 508         }
 509         if (WARN_ON(!desc->num_timings)) {
 510                 dev_err(dev, "Reject override mode: no timings specified\n");
 511                 return;
 512         }
 513
 514         for (i = 0; i < panel->desc->num_timings; i++) {
 515                 const struct display_timing *dt = &panel->desc->timings[i];
 516
 517                 if (!PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hactive) ||
 518                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hfront_porch) ||
 519                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hback_porch) ||
 520                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hsync_len) ||
 521                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vactive) ||
 522                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vfront_porch) ||
 523                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vback_porch) ||
 524                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vsync_len))
 525                         continue;
 526
 527                 if (ot->flags != dt->flags)
 528                         continue;
 529
 530                 videomode_from_timing(ot, &vm);
 531                 drm_display_mode_from_videomode(&vm, &panel->override_mode);
 532                 panel->override_mode.type |= DRM_MODE_TYPE_DRIVER |
 533                                              DRM_MODE_TYPE_PREFERRED;
 534                 break;
 535         }
 536
 537         if (WARN_ON(!panel->override_mode.type))
 538                 dev_err(dev, "Reject override mode: No display_timing found\n");
 539 }
 540
 541 static int panel_simple_probe(struct device *dev, const struct panel_desc *desc)
 542 {
 543         struct panel_simple *panel;
 544         struct display_timing dt;
 545         struct device_node *ddc;
 546         int connector_type;
 547         u32 bus_flags;
 548         int err;
 549
 550         panel = devm_kzalloc(dev, sizeof(*panel), GFP_KERNEL);
 551         if (!panel)
 552                 return -ENOMEM;
 553
 554         panel->enabled = false;
 555         panel->prepared_time = 0;
 556         panel->desc = desc;
 557
 558         panel->supply = devm_regulator_get(dev, "power");
 559         if (IS_ERR(panel->supply))
 560                 return PTR_ERR(panel->supply);
 561
 562         panel->enable_gpio = devm_gpiod_get_optional(dev, "enable",
 563                                                      GPIOD_OUT_LOW);
 564         if (IS_ERR(panel->enable_gpio)) {
 565                 err = PTR_ERR(panel->enable_gpio);
 566                 if (err != -EPROBE_DEFER)
 567                         dev_err(dev, "failed to request GPIO: %d\n", err);
 568                 return err;
 569         }
 570
 571         err = of_drm_get_panel_orientation(dev->of_node, &panel->orientation);
 572         if (err) {
 573                 dev_err(dev, "%pOF: failed to get orientation %d\n", dev->of_node, err);
 574                 return err;
 575         }
 576
 577         ddc = of_parse_phandle(dev->of_node, "ddc-i2c-bus", 0);
 578         if (ddc) {
 579                 panel->ddc = of_find_i2c_adapter_by_node(ddc);
 580                 of_node_put(ddc);
 581
 582                 if (!panel->ddc)
 583                         return -EPROBE_DEFER;
 584         }
 585
 586         if (desc == &panel_dpi) {
 587                 /* Handle the generic panel-dpi binding */
 588                 err = panel_dpi_probe(dev, panel);
 589                 if (err)
 590                         goto free_ddc;
 591                 desc = panel->desc;
 592         } else {
 593                 if (!of_get_display_timing(dev->of_node, "panel-timing", &dt))
 594                         panel_simple_parse_panel_timing_node(dev, panel, &dt);
 595         }
 596
 597         connector_type = desc->connector_type;
 598         /* Catch common mistakes for panels. */
 599         switch (connector_type) {
 600         case 0:
 601                 dev_warn(dev, "Specify missing connector_type\n");
 602                 connector_type = DRM_MODE_CONNECTOR_DPI;
 603                 break;
 604         case DRM_MODE_CONNECTOR_LVDS:
 605                 WARN_ON(desc->bus_flags &
 606                         ~(DRM_BUS_FLAG_DE_LOW |
 607                           DRM_BUS_FLAG_DE_HIGH |
 608                           DRM_BUS_FLAG_DATA_MSB_TO_LSB |
 609                           DRM_BUS_FLAG_DATA_LSB_TO_MSB));
 610                 WARN_ON(desc->bus_format != MEDIA_BUS_FMT_RGB666_1X7X3_SPWG &&
 611                         desc->bus_format != MEDIA_BUS_FMT_RGB888_1X7X4_SPWG &&
 612                         desc->bus_format != MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA);
 613                 WARN_ON(desc->bus_format == MEDIA_BUS_FMT_RGB666_1X7X3_SPWG &&
 614                         desc->bpc != 6);
 615                 WARN_ON((desc->bus_format == MEDIA_BUS_FMT_RGB888_1X7X4_SPWG ||
 616                          desc->bus_format == MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA) &&
 617                         desc->bpc != 8);
 618                 break;
 619         case DRM_MODE_CONNECTOR_eDP:
 620                 dev_warn(dev, "eDP panels moved to panel-edp\n");
 621                 err = -EINVAL;
 622                 goto free_ddc;
 623         case DRM_MODE_CONNECTOR_DSI:
 624                 if (desc->bpc != 6 && desc->bpc != 8)
 625                         dev_warn(dev, "Expected bpc in {6,8} but got: %u\n", desc->bpc);
 626                 break;
 627         case DRM_MODE_CONNECTOR_DPI:
 628                 bus_flags = DRM_BUS_FLAG_DE_LOW |
 629                             DRM_BUS_FLAG_DE_HIGH |
 630                             DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE |
 631                             DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
 632                             DRM_BUS_FLAG_DATA_MSB_TO_LSB |
 633                             DRM_BUS_FLAG_DATA_LSB_TO_MSB |
 634                             DRM_BUS_FLAG_SYNC_SAMPLE_POSEDGE |
 635                             DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE;
 636                 if (desc->bus_flags & ~bus_flags)
 637                         dev_warn(dev, "Unexpected bus_flags(%d)\n", desc->bus_flags & ~bus_flags);
 638                 if (!(desc->bus_flags & bus_flags))
 639                         dev_warn(dev, "Specify missing bus_flags\n");
 640                 if (desc->bus_format == 0)
 641                         dev_warn(dev, "Specify missing bus_format\n");
 642                 if (desc->bpc != 6 && desc->bpc != 8)
 643                         dev_warn(dev, "Expected bpc in {6,8} but got: %u\n", desc->bpc);
 644                 break;
 645         default:
 646                 dev_warn(dev, "Specify a valid connector_type: %d\n", desc->connector_type);
 647                 connector_type = DRM_MODE_CONNECTOR_DPI;
 648                 break;
 649         }
 650
 651         dev_set_drvdata(dev, panel);
 652
 653         /*
 654          * We use runtime PM for prepare / unprepare since those power the panel
 655          * on and off and those can be very slow operations. This is important
 656          * to optimize powering the panel on briefly to read the EDID before
 657          * fully enabling the panel.
 658          */
 659         pm_runtime_enable(dev);
 660         pm_runtime_set_autosuspend_delay(dev, 1000);
 661         pm_runtime_use_autosuspend(dev);
 662
 663         drm_panel_init(&panel->base, dev, &panel_simple_funcs, connector_type);
 664
 665         err = drm_panel_of_backlight(&panel->base);
 666         if (err)
 667                 goto disable_pm_runtime;
 668
 669         drm_panel_add(&panel->base);
 670
 671         return 0;
 672
 673 disable_pm_runtime:
 674         pm_runtime_dont_use_autosuspend(dev);
 675         pm_runtime_disable(dev);
 676 free_ddc:
 677         if (panel->ddc)
 678                 put_device(&panel->ddc->dev);
 679
 680         return err;
 681 }
 682
 683 static int panel_simple_remove(struct device *dev)
 684 {
 685         struct panel_simple *panel = dev_get_drvdata(dev);
 686
 687         drm_panel_remove(&panel->base);
 688         drm_panel_disable(&panel->base);
 689         drm_panel_unprepare(&panel->base);
 690
 691         pm_runtime_dont_use_autosuspend(dev);
 692         pm_runtime_disable(dev);
 693         if (panel->ddc)
 694                 put_device(&panel->ddc->dev);
 695
 696         return 0;
 697 }
 698
 699 static void panel_simple_shutdown(struct device *dev)
 700 {
 701         struct panel_simple *panel = dev_get_drvdata(dev);
 702
 703         drm_panel_disable(&panel->base);
 704         drm_panel_unprepare(&panel->base);
 705 }
 706
 707 static const struct drm_display_mode ampire_am_1280800n3tzqw_t00h_mode = {
 708         .clock = 71100,
 709         .hdisplay = 1280,
 710         .hsync_start = 1280 + 40,
 711         .hsync_end = 1280 + 40 + 80,
 712         .htotal = 1280 + 40 + 80 + 40,
 713         .vdisplay = 800,
 714         .vsync_start = 800 + 3,
 715         .vsync_end = 800 + 3 + 10,
 716         .vtotal = 800 + 3 + 10 + 10,
 717         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 718 };
 719
 720 static const struct panel_desc ampire_am_1280800n3tzqw_t00h = {
 721         .modes = &ampire_am_1280800n3tzqw_t00h_mode,
 722         .num_modes = 1,
 723         .bpc = 6,
 724         .size = {
 725                 .width = 217,
 726                 .height = 136,
 727         },
 728         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
 729         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 730         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 731 };
 732
 733 static const struct drm_display_mode ampire_am_480272h3tmqw_t01h_mode = {
 734         .clock = 9000,
 735         .hdisplay = 480,
 736         .hsync_start = 480 + 2,
 737         .hsync_end = 480 + 2 + 41,
 738         .htotal = 480 + 2 + 41 + 2,
 739         .vdisplay = 272,
 740         .vsync_start = 272 + 2,
 741         .vsync_end = 272 + 2 + 10,
 742         .vtotal = 272 + 2 + 10 + 2,
 743         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 744 };
 745
 746 static const struct panel_desc ampire_am_480272h3tmqw_t01h = {
 747         .modes = &ampire_am_480272h3tmqw_t01h_mode,
 748         .num_modes = 1,
 749         .bpc = 8,
 750         .size = {
 751                 .width = 105,
 752                 .height = 67,
 753         },
 754         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 755 };
 756
 757 static const struct drm_display_mode ampire_am800480r3tmqwa1h_mode = {
 758         .clock = 33333,
 759         .hdisplay = 800,
 760         .hsync_start = 800 + 0,
 761         .hsync_end = 800 + 0 + 255,
 762         .htotal = 800 + 0 + 255 + 0,
 763         .vdisplay = 480,
 764         .vsync_start = 480 + 2,
 765         .vsync_end = 480 + 2 + 45,
 766         .vtotal = 480 + 2 + 45 + 0,
 767         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 768 };
 769
 770 static const struct panel_desc ampire_am800480r3tmqwa1h = {
 771         .modes = &ampire_am800480r3tmqwa1h_mode,
 772         .num_modes = 1,
 773         .bpc = 6,
 774         .size = {
 775                 .width = 152,
 776                 .height = 91,
 777         },
 778         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 779 };
 780
 781 static const struct display_timing santek_st0700i5y_rbslw_f_timing = {
 782         .pixelclock = { 26400000, 33300000, 46800000 },
 783         .hactive = { 800, 800, 800 },
 784         .hfront_porch = { 16, 210, 354 },
 785         .hback_porch = { 45, 36, 6 },
 786         .hsync_len = { 1, 10, 40 },
 787         .vactive = { 480, 480, 480 },
 788         .vfront_porch = { 7, 22, 147 },
 789         .vback_porch = { 22, 13, 3 },
 790         .vsync_len = { 1, 10, 20 },
 791         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
 792                 DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE
 793 };
 794
 795 static const struct panel_desc armadeus_st0700_adapt = {
 796         .timings = &santek_st0700i5y_rbslw_f_timing,
 797         .num_timings = 1,
 798         .bpc = 6,
 799         .size = {
 800                 .width = 154,
 801                 .height = 86,
 802         },
 803         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 804         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
 805 };
 806
 807 static const struct drm_display_mode auo_b101aw03_mode = {
 808         .clock = 51450,
 809         .hdisplay = 1024,
 810         .hsync_start = 1024 + 156,
 811         .hsync_end = 1024 + 156 + 8,
 812         .htotal = 1024 + 156 + 8 + 156,
 813         .vdisplay = 600,
 814         .vsync_start = 600 + 16,
 815         .vsync_end = 600 + 16 + 6,
 816         .vtotal = 600 + 16 + 6 + 16,
 817 };
 818
 819 static const struct panel_desc auo_b101aw03 = {
 820         .modes = &auo_b101aw03_mode,
 821         .num_modes = 1,
 822         .bpc = 6,
 823         .size = {
 824                 .width = 223,
 825                 .height = 125,
 826         },
 827         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 828         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
 829         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 830 };
 831
 832 static const struct drm_display_mode auo_b101xtn01_mode = {
 833         .clock = 72000,
 834         .hdisplay = 1366,
 835         .hsync_start = 1366 + 20,
 836         .hsync_end = 1366 + 20 + 70,
 837         .htotal = 1366 + 20 + 70,
 838         .vdisplay = 768,
 839         .vsync_start = 768 + 14,
 840         .vsync_end = 768 + 14 + 42,
 841         .vtotal = 768 + 14 + 42,
 842         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 843 };
 844
 845 static const struct panel_desc auo_b101xtn01 = {
 846         .modes = &auo_b101xtn01_mode,
 847         .num_modes = 1,
 848         .bpc = 6,
 849         .size = {
 850                 .width = 223,
 851                 .height = 125,
 852         },
 853 };
 854
 855 static const struct display_timing auo_g070vvn01_timings = {
 856         .pixelclock = { 33300000, 34209000, 45000000 },
 857         .hactive = { 800, 800, 800 },
 858         .hfront_porch = { 20, 40, 200 },
 859         .hback_porch = { 87, 40, 1 },
 860         .hsync_len = { 1, 48, 87 },
 861         .vactive = { 480, 480, 480 },
 862         .vfront_porch = { 5, 13, 200 },
 863         .vback_porch = { 31, 31, 29 },
 864         .vsync_len = { 1, 1, 3 },
 865 };
 866
 867 static const struct panel_desc auo_g070vvn01 = {
 868         .timings = &auo_g070vvn01_timings,
 869         .num_timings = 1,
 870         .bpc = 8,
 871         .size = {
 872                 .width = 152,
 873                 .height = 91,
 874         },
 875         .delay = {
 876                 .prepare = 200,
 877                 .enable = 50,
 878                 .disable = 50,
 879                 .unprepare = 1000,
 880         },
 881 };
 882
 883 static const struct drm_display_mode auo_g101evn010_mode = {
 884         .clock = 68930,
 885         .hdisplay = 1280,
 886         .hsync_start = 1280 + 82,
 887         .hsync_end = 1280 + 82 + 2,
 888         .htotal = 1280 + 82 + 2 + 84,
 889         .vdisplay = 800,
 890         .vsync_start = 800 + 8,
 891         .vsync_end = 800 + 8 + 2,
 892         .vtotal = 800 + 8 + 2 + 6,
 893 };
 894
 895 static const struct panel_desc auo_g101evn010 = {
 896         .modes = &auo_g101evn010_mode,
 897         .num_modes = 1,
 898         .bpc = 6,
 899         .size = {
 900                 .width = 216,
 901                 .height = 135,
 902         },
 903         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 904         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 905 };
 906
 907 static const struct drm_display_mode auo_g104sn02_mode = {
 908         .clock = 40000,
 909         .hdisplay = 800,
 910         .hsync_start = 800 + 40,
 911         .hsync_end = 800 + 40 + 216,
 912         .htotal = 800 + 40 + 216 + 128,
 913         .vdisplay = 600,
 914         .vsync_start = 600 + 10,
 915         .vsync_end = 600 + 10 + 35,
 916         .vtotal = 600 + 10 + 35 + 2,
 917 };
 918
 919 static const struct panel_desc auo_g104sn02 = {
 920         .modes = &auo_g104sn02_mode,
 921         .num_modes = 1,
 922         .bpc = 8,
 923         .size = {
 924                 .width = 211,
 925                 .height = 158,
 926         },
 927         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 928         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 929 };
 930
 931 static const struct drm_display_mode auo_g121ean01_mode = {
 932         .clock = 66700,
 933         .hdisplay = 1280,
 934         .hsync_start = 1280 + 58,
 935         .hsync_end = 1280 + 58 + 8,
 936         .htotal = 1280 + 58 + 8 + 70,
 937         .vdisplay = 800,
 938         .vsync_start = 800 + 6,
 939         .vsync_end = 800 + 6 + 4,
 940         .vtotal = 800 + 6 + 4 + 10,
 941 };
 942
 943 static const struct panel_desc auo_g121ean01 = {
 944         .modes = &auo_g121ean01_mode,
 945         .num_modes = 1,
 946         .bpc = 8,
 947         .size = {
 948                 .width = 261,
 949                 .height = 163,
 950         },
 951         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 952         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 953 };
 954
 955 static const struct display_timing auo_g133han01_timings = {
 956         .pixelclock = { 134000000, 141200000, 149000000 },
 957         .hactive = { 1920, 1920, 1920 },
 958         .hfront_porch = { 39, 58, 77 },
 959         .hback_porch = { 59, 88, 117 },
 960         .hsync_len = { 28, 42, 56 },
 961         .vactive = { 1080, 1080, 1080 },
 962         .vfront_porch = { 3, 8, 11 },
 963         .vback_porch = { 5, 14, 19 },
 964         .vsync_len = { 4, 14, 19 },
 965 };
 966
 967 static const struct panel_desc auo_g133han01 = {
 968         .timings = &auo_g133han01_timings,
 969         .num_timings = 1,
 970         .bpc = 8,
 971         .size = {
 972                 .width = 293,
 973                 .height = 165,
 974         },
 975         .delay = {
 976                 .prepare = 200,
 977                 .enable = 50,
 978                 .disable = 50,
 979                 .unprepare = 1000,
 980         },
 981         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
 982         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 983 };
 984
 985 static const struct drm_display_mode auo_g156xtn01_mode = {
 986         .clock = 76000,
 987         .hdisplay = 1366,
 988         .hsync_start = 1366 + 33,
 989         .hsync_end = 1366 + 33 + 67,
 990         .htotal = 1560,
 991         .vdisplay = 768,
 992         .vsync_start = 768 + 4,
 993         .vsync_end = 768 + 4 + 4,
 994         .vtotal = 806,
 995 };
 996
 997 static const struct panel_desc auo_g156xtn01 = {
 998         .modes = &auo_g156xtn01_mode,
 999         .num_modes = 1,
1000         .bpc = 8,
1001         .size = {
1002                 .width = 344,
1003                 .height = 194,
1004         },
1005         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1006         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1007 };
1008
1009 static const struct display_timing auo_g185han01_timings = {
1010         .pixelclock = { 120000000, 144000000, 175000000 },
1011         .hactive = { 1920, 1920, 1920 },
1012         .hfront_porch = { 36, 120, 148 },
1013         .hback_porch = { 24, 88, 108 },
1014         .hsync_len = { 20, 48, 64 },
1015         .vactive = { 1080, 1080, 1080 },
1016         .vfront_porch = { 6, 10, 40 },
1017         .vback_porch = { 2, 5, 20 },
1018         .vsync_len = { 2, 5, 20 },
1019 };
1020
1021 static const struct panel_desc auo_g185han01 = {
1022         .timings = &auo_g185han01_timings,
1023         .num_timings = 1,
1024         .bpc = 8,
1025         .size = {
1026                 .width = 409,
1027                 .height = 230,
1028         },
1029         .delay = {
1030                 .prepare = 50,
1031                 .enable = 200,
1032                 .disable = 110,
1033                 .unprepare = 1000,
1034         },
1035         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1036         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1037 };
1038
1039 static const struct display_timing auo_g190ean01_timings = {
1040         .pixelclock = { 90000000, 108000000, 135000000 },
1041         .hactive = { 1280, 1280, 1280 },
1042         .hfront_porch = { 126, 184, 1266 },
1043         .hback_porch = { 84, 122, 844 },
1044         .hsync_len = { 70, 102, 704 },
1045         .vactive = { 1024, 1024, 1024 },
1046         .vfront_porch = { 4, 26, 76 },
1047         .vback_porch = { 2, 8, 25 },
1048         .vsync_len = { 2, 8, 25 },
1049 };
1050
1051 static const struct panel_desc auo_g190ean01 = {
1052         .timings = &auo_g190ean01_timings,
1053         .num_timings = 1,
1054         .bpc = 8,
1055         .size = {
1056                 .width = 376,
1057                 .height = 301,
1058         },
1059         .delay = {
1060                 .prepare = 50,
1061                 .enable = 200,
1062                 .disable = 110,
1063                 .unprepare = 1000,
1064         },
1065         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1066         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1067 };
1068
1069 static const struct display_timing auo_p320hvn03_timings = {
1070         .pixelclock = { 106000000, 148500000, 164000000 },
1071         .hactive = { 1920, 1920, 1920 },
1072         .hfront_porch = { 25, 50, 130 },
1073         .hback_porch = { 25, 50, 130 },
1074         .hsync_len = { 20, 40, 105 },
1075         .vactive = { 1080, 1080, 1080 },
1076         .vfront_porch = { 8, 17, 150 },
1077         .vback_porch = { 8, 17, 150 },
1078         .vsync_len = { 4, 11, 100 },
1079 };
1080
1081 static const struct panel_desc auo_p320hvn03 = {
1082         .timings = &auo_p320hvn03_timings,
1083         .num_timings = 1,
1084         .bpc = 8,
1085         .size = {
1086                 .width = 698,
1087                 .height = 393,
1088         },
1089         .delay = {
1090                 .prepare = 1,
1091                 .enable = 450,
1092                 .unprepare = 500,
1093         },
1094         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1095         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1096 };
1097
1098 static const struct drm_display_mode auo_t215hvn01_mode = {
1099         .clock = 148800,
1100         .hdisplay = 1920,
1101         .hsync_start = 1920 + 88,
1102         .hsync_end = 1920 + 88 + 44,
1103         .htotal = 1920 + 88 + 44 + 148,
1104         .vdisplay = 1080,
1105         .vsync_start = 1080 + 4,
1106         .vsync_end = 1080 + 4 + 5,
1107         .vtotal = 1080 + 4 + 5 + 36,
1108 };
1109
1110 static const struct panel_desc auo_t215hvn01 = {
1111         .modes = &auo_t215hvn01_mode,
1112         .num_modes = 1,
1113         .bpc = 8,
1114         .size = {
1115                 .width = 430,
1116                 .height = 270,
1117         },
1118         .delay = {
1119                 .disable = 5,
1120                 .unprepare = 1000,
1121         }
1122 };
1123
1124 static const struct drm_display_mode avic_tm070ddh03_mode = {
1125         .clock = 51200,
1126         .hdisplay = 1024,
1127         .hsync_start = 1024 + 160,
1128         .hsync_end = 1024 + 160 + 4,
1129         .htotal = 1024 + 160 + 4 + 156,
1130         .vdisplay = 600,
1131         .vsync_start = 600 + 17,
1132         .vsync_end = 600 + 17 + 1,
1133         .vtotal = 600 + 17 + 1 + 17,
1134 };
1135
1136 static const struct panel_desc avic_tm070ddh03 = {
1137         .modes = &avic_tm070ddh03_mode,
1138         .num_modes = 1,
1139         .bpc = 8,
1140         .size = {
1141                 .width = 154,
1142                 .height = 90,
1143         },
1144         .delay = {
1145                 .prepare = 20,
1146                 .enable = 200,
1147                 .disable = 200,
1148         },
1149 };
1150
1151 static const struct drm_display_mode bananapi_s070wv20_ct16_mode = {
1152         .clock = 30000,
1153         .hdisplay = 800,
1154         .hsync_start = 800 + 40,
1155         .hsync_end = 800 + 40 + 48,
1156         .htotal = 800 + 40 + 48 + 40,
1157         .vdisplay = 480,
1158         .vsync_start = 480 + 13,
1159         .vsync_end = 480 + 13 + 3,
1160         .vtotal = 480 + 13 + 3 + 29,
1161 };
1162
1163 static const struct panel_desc bananapi_s070wv20_ct16 = {
1164         .modes = &bananapi_s070wv20_ct16_mode,
1165         .num_modes = 1,
1166         .bpc = 6,
1167         .size = {
1168                 .width = 154,
1169                 .height = 86,
1170         },
1171 };
1172
1173 static const struct drm_display_mode boe_hv070wsa_mode = {
1174         .clock = 42105,
1175         .hdisplay = 1024,
1176         .hsync_start = 1024 + 30,
1177         .hsync_end = 1024 + 30 + 30,
1178         .htotal = 1024 + 30 + 30 + 30,
1179         .vdisplay = 600,
1180         .vsync_start = 600 + 10,
1181         .vsync_end = 600 + 10 + 10,
1182         .vtotal = 600 + 10 + 10 + 10,
1183 };
1184
1185 static const struct panel_desc boe_hv070wsa = {
1186         .modes = &boe_hv070wsa_mode,
1187         .num_modes = 1,
1188         .bpc = 8,
1189         .size = {
1190                 .width = 154,
1191                 .height = 90,
1192         },
1193         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1194         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1195         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1196 };
1197
1198 static const struct drm_display_mode cdtech_s043wq26h_ct7_mode = {
1199         .clock = 9000,
1200         .hdisplay = 480,
1201         .hsync_start = 480 + 5,
1202         .hsync_end = 480 + 5 + 5,
1203         .htotal = 480 + 5 + 5 + 40,
1204         .vdisplay = 272,
1205         .vsync_start = 272 + 8,
1206         .vsync_end = 272 + 8 + 8,
1207         .vtotal = 272 + 8 + 8 + 8,
1208         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1209 };
1210
1211 static const struct panel_desc cdtech_s043wq26h_ct7 = {
1212         .modes = &cdtech_s043wq26h_ct7_mode,
1213         .num_modes = 1,
1214         .bpc = 8,
1215         .size = {
1216                 .width = 95,
1217                 .height = 54,
1218         },
1219         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1220 };
1221
1222 /* S070PWS19HP-FC21 2017/04/22 */
1223 static const struct drm_display_mode cdtech_s070pws19hp_fc21_mode = {
1224         .clock = 51200,
1225         .hdisplay = 1024,
1226         .hsync_start = 1024 + 160,
1227         .hsync_end = 1024 + 160 + 20,
1228         .htotal = 1024 + 160 + 20 + 140,
1229         .vdisplay = 600,
1230         .vsync_start = 600 + 12,
1231         .vsync_end = 600 + 12 + 3,
1232         .vtotal = 600 + 12 + 3 + 20,
1233         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1234 };
1235
1236 static const struct panel_desc cdtech_s070pws19hp_fc21 = {
1237         .modes = &cdtech_s070pws19hp_fc21_mode,
1238         .num_modes = 1,
1239         .bpc = 6,
1240         .size = {
1241                 .width = 154,
1242                 .height = 86,
1243         },
1244         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1245         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
1246         .connector_type = DRM_MODE_CONNECTOR_DPI,
1247 };
1248
1249 /* S070SWV29HG-DC44 2017/09/21 */
1250 static const struct drm_display_mode cdtech_s070swv29hg_dc44_mode = {
1251         .clock = 33300,
1252         .hdisplay = 800,
1253         .hsync_start = 800 + 210,
1254         .hsync_end = 800 + 210 + 2,
1255         .htotal = 800 + 210 + 2 + 44,
1256         .vdisplay = 480,
1257         .vsync_start = 480 + 22,
1258         .vsync_end = 480 + 22 + 2,
1259         .vtotal = 480 + 22 + 2 + 21,
1260         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1261 };
1262
1263 static const struct panel_desc cdtech_s070swv29hg_dc44 = {
1264         .modes = &cdtech_s070swv29hg_dc44_mode,
1265         .num_modes = 1,
1266         .bpc = 6,
1267         .size = {
1268                 .width = 154,
1269                 .height = 86,
1270         },
1271         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1272         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
1273         .connector_type = DRM_MODE_CONNECTOR_DPI,
1274 };
1275
1276 static const struct drm_display_mode cdtech_s070wv95_ct16_mode = {
1277         .clock = 35000,
1278         .hdisplay = 800,
1279         .hsync_start = 800 + 40,
1280         .hsync_end = 800 + 40 + 40,
1281         .htotal = 800 + 40 + 40 + 48,
1282         .vdisplay = 480,
1283         .vsync_start = 480 + 29,
1284         .vsync_end = 480 + 29 + 13,
1285         .vtotal = 480 + 29 + 13 + 3,
1286         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1287 };
1288
1289 static const struct panel_desc cdtech_s070wv95_ct16 = {
1290         .modes = &cdtech_s070wv95_ct16_mode,
1291         .num_modes = 1,
1292         .bpc = 8,
1293         .size = {
1294                 .width = 154,
1295                 .height = 85,
1296         },
1297 };
1298
1299 static const struct display_timing chefree_ch101olhlwh_002_timing = {
1300         .pixelclock = { 68900000, 71100000, 73400000 },
1301         .hactive = { 1280, 1280, 1280 },
1302         .hfront_porch = { 65, 80, 95 },
1303         .hback_porch = { 64, 79, 94 },
1304         .hsync_len = { 1, 1, 1 },
1305         .vactive = { 800, 800, 800 },
1306         .vfront_porch = { 7, 11, 14 },
1307         .vback_porch = { 7, 11, 14 },
1308         .vsync_len = { 1, 1, 1 },
1309         .flags = DISPLAY_FLAGS_DE_HIGH,
1310 };
1311
1312 static const struct panel_desc chefree_ch101olhlwh_002 = {
1313         .timings = &chefree_ch101olhlwh_002_timing,
1314         .num_timings = 1,
1315         .bpc = 8,
1316         .size = {
1317                 .width = 217,
1318                 .height = 135,
1319         },
1320         .delay = {
1321                 .enable = 200,
1322                 .disable = 200,
1323         },
1324         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1325         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1326         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1327 };
1328
1329 static const struct drm_display_mode chunghwa_claa070wp03xg_mode = {
1330         .clock = 66770,
1331         .hdisplay = 800,
1332         .hsync_start = 800 + 49,
1333         .hsync_end = 800 + 49 + 33,
1334         .htotal = 800 + 49 + 33 + 17,
1335         .vdisplay = 1280,
1336         .vsync_start = 1280 + 1,
1337         .vsync_end = 1280 + 1 + 7,
1338         .vtotal = 1280 + 1 + 7 + 15,
1339         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1340 };
1341
1342 static const struct panel_desc chunghwa_claa070wp03xg = {
1343         .modes = &chunghwa_claa070wp03xg_mode,
1344         .num_modes = 1,
1345         .bpc = 6,
1346         .size = {
1347                 .width = 94,
1348                 .height = 150,
1349         },
1350         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1351         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1352         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1353 };
1354
1355 static const struct drm_display_mode chunghwa_claa101wa01a_mode = {
1356         .clock = 72070,
1357         .hdisplay = 1366,
1358         .hsync_start = 1366 + 58,
1359         .hsync_end = 1366 + 58 + 58,
1360         .htotal = 1366 + 58 + 58 + 58,
1361         .vdisplay = 768,
1362         .vsync_start = 768 + 4,
1363         .vsync_end = 768 + 4 + 4,
1364         .vtotal = 768 + 4 + 4 + 4,
1365 };
1366
1367 static const struct panel_desc chunghwa_claa101wa01a = {
1368         .modes = &chunghwa_claa101wa01a_mode,
1369         .num_modes = 1,
1370         .bpc = 6,
1371         .size = {
1372                 .width = 220,
1373                 .height = 120,
1374         },
1375         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1376         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1377         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1378 };
1379
1380 static const struct drm_display_mode chunghwa_claa101wb01_mode = {
1381         .clock = 69300,
1382         .hdisplay = 1366,
1383         .hsync_start = 1366 + 48,
1384         .hsync_end = 1366 + 48 + 32,
1385         .htotal = 1366 + 48 + 32 + 20,
1386         .vdisplay = 768,
1387         .vsync_start = 768 + 16,
1388         .vsync_end = 768 + 16 + 8,
1389         .vtotal = 768 + 16 + 8 + 16,
1390 };
1391
1392 static const struct panel_desc chunghwa_claa101wb01 = {
1393         .modes = &chunghwa_claa101wb01_mode,
1394         .num_modes = 1,
1395         .bpc = 6,
1396         .size = {
1397                 .width = 223,
1398                 .height = 125,
1399         },
1400         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1401         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1402         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1403 };
1404
1405 static const struct drm_display_mode dataimage_scf0700c48ggu18_mode = {
1406         .clock = 33260,
1407         .hdisplay = 800,
1408         .hsync_start = 800 + 40,
1409         .hsync_end = 800 + 40 + 128,
1410         .htotal = 800 + 40 + 128 + 88,
1411         .vdisplay = 480,
1412         .vsync_start = 480 + 10,
1413         .vsync_end = 480 + 10 + 2,
1414         .vtotal = 480 + 10 + 2 + 33,
1415         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1416 };
1417
1418 static const struct panel_desc dataimage_scf0700c48ggu18 = {
1419         .modes = &dataimage_scf0700c48ggu18_mode,
1420         .num_modes = 1,
1421         .bpc = 8,
1422         .size = {
1423                 .width = 152,
1424                 .height = 91,
1425         },
1426         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1427         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1428 };
1429
1430 static const struct display_timing dlc_dlc0700yzg_1_timing = {
1431         .pixelclock = { 45000000, 51200000, 57000000 },
1432         .hactive = { 1024, 1024, 1024 },
1433         .hfront_porch = { 100, 106, 113 },
1434         .hback_porch = { 100, 106, 113 },
1435         .hsync_len = { 100, 108, 114 },
1436         .vactive = { 600, 600, 600 },
1437         .vfront_porch = { 8, 11, 15 },
1438         .vback_porch = { 8, 11, 15 },
1439         .vsync_len = { 9, 13, 15 },
1440         .flags = DISPLAY_FLAGS_DE_HIGH,
1441 };
1442
1443 static const struct panel_desc dlc_dlc0700yzg_1 = {
1444         .timings = &dlc_dlc0700yzg_1_timing,
1445         .num_timings = 1,
1446         .bpc = 6,
1447         .size = {
1448                 .width = 154,
1449                 .height = 86,
1450         },
1451         .delay = {
1452                 .prepare = 30,
1453                 .enable = 200,
1454                 .disable = 200,
1455         },
1456         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1457         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1458 };
1459
1460 static const struct display_timing dlc_dlc1010gig_timing = {
1461         .pixelclock = { 68900000, 71100000, 73400000 },
1462         .hactive = { 1280, 1280, 1280 },
1463         .hfront_porch = { 43, 53, 63 },
1464         .hback_porch = { 43, 53, 63 },
1465         .hsync_len = { 44, 54, 64 },
1466         .vactive = { 800, 800, 800 },
1467         .vfront_porch = { 5, 8, 11 },
1468         .vback_porch = { 5, 8, 11 },
1469         .vsync_len = { 5, 7, 11 },
1470         .flags = DISPLAY_FLAGS_DE_HIGH,
1471 };
1472
1473 static const struct panel_desc dlc_dlc1010gig = {
1474         .timings = &dlc_dlc1010gig_timing,
1475         .num_timings = 1,
1476         .bpc = 8,
1477         .size = {
1478                 .width = 216,
1479                 .height = 135,
1480         },
1481         .delay = {
1482                 .prepare = 60,
1483                 .enable = 150,
1484                 .disable = 100,
1485                 .unprepare = 60,
1486         },
1487         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1488         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1489 };
1490
1491 static const struct drm_display_mode edt_et035012dm6_mode = {
1492         .clock = 6500,
1493         .hdisplay = 320,
1494         .hsync_start = 320 + 20,
1495         .hsync_end = 320 + 20 + 30,
1496         .htotal = 320 + 20 + 68,
1497         .vdisplay = 240,
1498         .vsync_start = 240 + 4,
1499         .vsync_end = 240 + 4 + 4,
1500         .vtotal = 240 + 4 + 4 + 14,
1501         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1502 };
1503
1504 static const struct panel_desc edt_et035012dm6 = {
1505         .modes = &edt_et035012dm6_mode,
1506         .num_modes = 1,
1507         .bpc = 8,
1508         .size = {
1509                 .width = 70,
1510                 .height = 52,
1511         },
1512         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1513         .bus_flags = DRM_BUS_FLAG_DE_LOW | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
1514 };
1515
1516 static const struct drm_display_mode edt_etm0350g0dh6_mode = {
1517         .clock = 6520,
1518         .hdisplay = 320,
1519         .hsync_start = 320 + 20,
1520         .hsync_end = 320 + 20 + 68,
1521         .htotal = 320 + 20 + 68,
1522         .vdisplay = 240,
1523         .vsync_start = 240 + 4,
1524         .vsync_end = 240 + 4 + 18,
1525         .vtotal = 240 + 4 + 18,
1526         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1527 };
1528
1529 static const struct panel_desc edt_etm0350g0dh6 = {
1530         .modes = &edt_etm0350g0dh6_mode,
1531         .num_modes = 1,
1532         .bpc = 6,
1533         .size = {
1534                 .width = 70,
1535                 .height = 53,
1536         },
1537         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1538         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1539         .connector_type = DRM_MODE_CONNECTOR_DPI,
1540 };
1541
1542 static const struct drm_display_mode edt_etm043080dh6gp_mode = {
1543         .clock = 10870,
1544         .hdisplay = 480,
1545         .hsync_start = 480 + 8,
1546         .hsync_end = 480 + 8 + 4,
1547         .htotal = 480 + 8 + 4 + 41,
1548
1549         /*
1550          * IWG22M: Y resolution changed for "dc_linuxfb" module crashing while
1551          * fb_align
1552          */
1553
1554         .vdisplay = 288,
1555         .vsync_start = 288 + 2,
1556         .vsync_end = 288 + 2 + 4,
1557         .vtotal = 288 + 2 + 4 + 10,
1558 };
1559
1560 static const struct panel_desc edt_etm043080dh6gp = {
1561         .modes = &edt_etm043080dh6gp_mode,
1562         .num_modes = 1,
1563         .bpc = 8,
1564         .size = {
1565                 .width = 100,
1566                 .height = 65,
1567         },
1568         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1569         .connector_type = DRM_MODE_CONNECTOR_DPI,
1570 };
1571
1572 static const struct drm_display_mode edt_etm0430g0dh6_mode = {
1573         .clock = 9000,
1574         .hdisplay = 480,
1575         .hsync_start = 480 + 2,
1576         .hsync_end = 480 + 2 + 41,
1577         .htotal = 480 + 2 + 41 + 2,
1578         .vdisplay = 272,
1579         .vsync_start = 272 + 2,
1580         .vsync_end = 272 + 2 + 10,
1581         .vtotal = 272 + 2 + 10 + 2,
1582         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1583 };
1584
1585 static const struct panel_desc edt_etm0430g0dh6 = {
1586         .modes = &edt_etm0430g0dh6_mode,
1587         .num_modes = 1,
1588         .bpc = 6,
1589         .size = {
1590                 .width = 95,
1591                 .height = 54,
1592         },
1593         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1594         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
1595         .connector_type = DRM_MODE_CONNECTOR_DPI,
1596 };
1597
1598 static const struct drm_display_mode edt_et057090dhu_mode = {
1599         .clock = 25175,
1600         .hdisplay = 640,
1601         .hsync_start = 640 + 16,
1602         .hsync_end = 640 + 16 + 30,
1603         .htotal = 640 + 16 + 30 + 114,
1604         .vdisplay = 480,
1605         .vsync_start = 480 + 10,
1606         .vsync_end = 480 + 10 + 3,
1607         .vtotal = 480 + 10 + 3 + 32,
1608         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1609 };
1610
1611 static const struct panel_desc edt_et057090dhu = {
1612         .modes = &edt_et057090dhu_mode,
1613         .num_modes = 1,
1614         .bpc = 6,
1615         .size = {
1616                 .width = 115,
1617                 .height = 86,
1618         },
1619         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1620         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1621         .connector_type = DRM_MODE_CONNECTOR_DPI,
1622 };
1623
1624 static const struct drm_display_mode edt_etm0700g0dh6_mode = {
1625         .clock = 33260,
1626         .hdisplay = 800,
1627         .hsync_start = 800 + 40,
1628         .hsync_end = 800 + 40 + 128,
1629         .htotal = 800 + 40 + 128 + 88,
1630         .vdisplay = 480,
1631         .vsync_start = 480 + 10,
1632         .vsync_end = 480 + 10 + 2,
1633         .vtotal = 480 + 10 + 2 + 33,
1634         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1635 };
1636
1637 static const struct panel_desc edt_etm0700g0dh6 = {
1638         .modes = &edt_etm0700g0dh6_mode,
1639         .num_modes = 1,
1640         .bpc = 6,
1641         .size = {
1642                 .width = 152,
1643                 .height = 91,
1644         },
1645         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1646         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1647         .connector_type = DRM_MODE_CONNECTOR_DPI,
1648 };
1649
1650 static const struct panel_desc edt_etm0700g0bdh6 = {
1651         .modes = &edt_etm0700g0dh6_mode,
1652         .num_modes = 1,
1653         .bpc = 6,
1654         .size = {
1655                 .width = 152,
1656                 .height = 91,
1657         },
1658         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1659         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1660         .connector_type = DRM_MODE_CONNECTOR_DPI,
1661 };
1662
1663 static const struct drm_display_mode edt_etmv570g2dhu_mode = {
1664         .clock = 25175,
1665         .hdisplay = 640,
1666         .hsync_start = 640,
1667         .hsync_end = 640 + 16,
1668         .htotal = 640 + 16 + 30 + 114,
1669         .vdisplay = 480,
1670         .vsync_start = 480 + 10,
1671         .vsync_end = 480 + 10 + 3,
1672         .vtotal = 480 + 10 + 3 + 35,
1673         .flags = DRM_MODE_FLAG_PVSYNC | DRM_MODE_FLAG_PHSYNC,
1674 };
1675
1676 static const struct panel_desc edt_etmv570g2dhu = {
1677         .modes = &edt_etmv570g2dhu_mode,
1678         .num_modes = 1,
1679         .bpc = 6,
1680         .size = {
1681                 .width = 115,
1682                 .height = 86,
1683         },
1684         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1685         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1686         .connector_type = DRM_MODE_CONNECTOR_DPI,
1687 };
1688
1689 static const struct display_timing eink_vb3300_kca_timing = {
1690         .pixelclock = { 40000000, 40000000, 40000000 },
1691         .hactive = { 334, 334, 334 },
1692         .hfront_porch = { 1, 1, 1 },
1693         .hback_porch = { 1, 1, 1 },
1694         .hsync_len = { 1, 1, 1 },
1695         .vactive = { 1405, 1405, 1405 },
1696         .vfront_porch = { 1, 1, 1 },
1697         .vback_porch = { 1, 1, 1 },
1698         .vsync_len = { 1, 1, 1 },
1699         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
1700                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE,
1701 };
1702
1703 static const struct panel_desc eink_vb3300_kca = {
1704         .timings = &eink_vb3300_kca_timing,
1705         .num_timings = 1,
1706         .bpc = 6,
1707         .size = {
1708                 .width = 157,
1709                 .height = 209,
1710         },
1711         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1712         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1713         .connector_type = DRM_MODE_CONNECTOR_DPI,
1714 };
1715
1716 static const struct display_timing evervision_vgg804821_timing = {
1717         .pixelclock = { 27600000, 33300000, 50000000 },
1718         .hactive = { 800, 800, 800 },
1719         .hfront_porch = { 40, 66, 70 },
1720         .hback_porch = { 40, 67, 70 },
1721         .hsync_len = { 40, 67, 70 },
1722         .vactive = { 480, 480, 480 },
1723         .vfront_porch = { 6, 10, 10 },
1724         .vback_porch = { 7, 11, 11 },
1725         .vsync_len = { 7, 11, 11 },
1726         .flags = DISPLAY_FLAGS_HSYNC_HIGH | DISPLAY_FLAGS_VSYNC_HIGH |
1727                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
1728                  DISPLAY_FLAGS_SYNC_NEGEDGE,
1729 };
1730
1731 static const struct panel_desc evervision_vgg804821 = {
1732         .timings = &evervision_vgg804821_timing,
1733         .num_timings = 1,
1734         .bpc = 8,
1735         .size = {
1736                 .width = 108,
1737                 .height = 64,
1738         },
1739         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1740         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
1741 };
1742
1743 static const struct drm_display_mode foxlink_fl500wvr00_a0t_mode = {
1744         .clock = 32260,
1745         .hdisplay = 800,
1746         .hsync_start = 800 + 168,
1747         .hsync_end = 800 + 168 + 64,
1748         .htotal = 800 + 168 + 64 + 88,
1749         .vdisplay = 480,
1750         .vsync_start = 480 + 37,
1751         .vsync_end = 480 + 37 + 2,
1752         .vtotal = 480 + 37 + 2 + 8,
1753 };
1754
1755 static const struct panel_desc foxlink_fl500wvr00_a0t = {
1756         .modes = &foxlink_fl500wvr00_a0t_mode,
1757         .num_modes = 1,
1758         .bpc = 8,
1759         .size = {
1760                 .width = 108,
1761                 .height = 65,
1762         },
1763         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1764 };
1765
1766 static const struct drm_display_mode frida_frd350h54004_modes[] = {
1767         { /* 60 Hz */
1768                 .clock = 6000,
1769                 .hdisplay = 320,
1770                 .hsync_start = 320 + 44,
1771                 .hsync_end = 320 + 44 + 16,
1772                 .htotal = 320 + 44 + 16 + 20,
1773                 .vdisplay = 240,
1774                 .vsync_start = 240 + 2,
1775                 .vsync_end = 240 + 2 + 6,
1776                 .vtotal = 240 + 2 + 6 + 2,
1777                 .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1778         },
1779         { /* 50 Hz */
1780                 .clock = 5400,
1781                 .hdisplay = 320,
1782                 .hsync_start = 320 + 56,
1783                 .hsync_end = 320 + 56 + 16,
1784                 .htotal = 320 + 56 + 16 + 40,
1785                 .vdisplay = 240,
1786                 .vsync_start = 240 + 2,
1787                 .vsync_end = 240 + 2 + 6,
1788                 .vtotal = 240 + 2 + 6 + 2,
1789                 .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1790         },
1791 };
1792
1793 static const struct panel_desc frida_frd350h54004 = {
1794         .modes = frida_frd350h54004_modes,
1795         .num_modes = ARRAY_SIZE(frida_frd350h54004_modes),
1796         .bpc = 8,
1797         .size = {
1798                 .width = 77,
1799                 .height = 64,
1800         },
1801         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1802         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
1803         .connector_type = DRM_MODE_CONNECTOR_DPI,
1804 };
1805
1806 static const struct drm_display_mode friendlyarm_hd702e_mode = {
1807         .clock          = 67185,
1808         .hdisplay       = 800,
1809         .hsync_start    = 800 + 20,
1810         .hsync_end      = 800 + 20 + 24,
1811         .htotal         = 800 + 20 + 24 + 20,
1812         .vdisplay       = 1280,
1813         .vsync_start    = 1280 + 4,
1814         .vsync_end      = 1280 + 4 + 8,
1815         .vtotal         = 1280 + 4 + 8 + 4,
1816         .flags          = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1817 };
1818
1819 static const struct panel_desc friendlyarm_hd702e = {
1820         .modes = &friendlyarm_hd702e_mode,
1821         .num_modes = 1,
1822         .size = {
1823                 .width  = 94,
1824                 .height = 151,
1825         },
1826 };
1827
1828 static const struct drm_display_mode giantplus_gpg482739qs5_mode = {
1829         .clock = 9000,
1830         .hdisplay = 480,
1831         .hsync_start = 480 + 5,
1832         .hsync_end = 480 + 5 + 1,
1833         .htotal = 480 + 5 + 1 + 40,
1834         .vdisplay = 272,
1835         .vsync_start = 272 + 8,
1836         .vsync_end = 272 + 8 + 1,
1837         .vtotal = 272 + 8 + 1 + 8,
1838 };
1839
1840 static const struct panel_desc giantplus_gpg482739qs5 = {
1841         .modes = &giantplus_gpg482739qs5_mode,
1842         .num_modes = 1,
1843         .bpc = 8,
1844         .size = {
1845                 .width = 95,
1846                 .height = 54,
1847         },
1848         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1849 };
1850
1851 static const struct display_timing giantplus_gpm940b0_timing = {
1852         .pixelclock = { 13500000, 27000000, 27500000 },
1853         .hactive = { 320, 320, 320 },
1854         .hfront_porch = { 14, 686, 718 },
1855         .hback_porch = { 50, 70, 255 },
1856         .hsync_len = { 1, 1, 1 },
1857         .vactive = { 240, 240, 240 },
1858         .vfront_porch = { 1, 1, 179 },
1859         .vback_porch = { 1, 21, 31 },
1860         .vsync_len = { 1, 1, 6 },
1861         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
1862 };
1863
1864 static const struct panel_desc giantplus_gpm940b0 = {
1865         .timings = &giantplus_gpm940b0_timing,
1866         .num_timings = 1,
1867         .bpc = 8,
1868         .size = {
1869                 .width = 60,
1870                 .height = 45,
1871         },
1872         .bus_format = MEDIA_BUS_FMT_RGB888_3X8,
1873         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
1874 };
1875
1876 static const struct display_timing hannstar_hsd070pww1_timing = {
1877         .pixelclock = { 64300000, 71100000, 82000000 },
1878         .hactive = { 1280, 1280, 1280 },
1879         .hfront_porch = { 1, 1, 10 },
1880         .hback_porch = { 1, 1, 10 },
1881         /*
1882          * According to the data sheet, the minimum horizontal blanking interval
1883          * is 54 clocks (1 + 52 + 1), but tests with a Nitrogen6X have shown the
1884          * minimum working horizontal blanking interval to be 60 clocks.
1885          */
1886         .hsync_len = { 58, 158, 661 },
1887         .vactive = { 800, 800, 800 },
1888         .vfront_porch = { 1, 1, 10 },
1889         .vback_porch = { 1, 1, 10 },
1890         .vsync_len = { 1, 21, 203 },
1891         .flags = DISPLAY_FLAGS_DE_HIGH,
1892 };
1893
1894 static const struct panel_desc hannstar_hsd070pww1 = {
1895         .timings = &hannstar_hsd070pww1_timing,
1896         .num_timings = 1,
1897         .bpc = 6,
1898         .size = {
1899                 .width = 151,
1900                 .height = 94,
1901         },
1902         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1903         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1904 };
1905
1906 static const struct display_timing hannstar_hsd100pxn1_timing = {
1907         .pixelclock = { 55000000, 65000000, 75000000 },
1908         .hactive = { 1024, 1024, 1024 },
1909         .hfront_porch = { 40, 40, 40 },
1910         .hback_porch = { 220, 220, 220 },
1911         .hsync_len = { 20, 60, 100 },
1912         .vactive = { 768, 768, 768 },
1913         .vfront_porch = { 7, 7, 7 },
1914         .vback_porch = { 21, 21, 21 },
1915         .vsync_len = { 10, 10, 10 },
1916         .flags = DISPLAY_FLAGS_DE_HIGH,
1917 };
1918
1919 static const struct panel_desc hannstar_hsd100pxn1 = {
1920         .timings = &hannstar_hsd100pxn1_timing,
1921         .num_timings = 1,
1922         .bpc = 6,
1923         .size = {
1924                 .width = 203,
1925                 .height = 152,
1926         },
1927         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1928         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1929 };
1930
1931 static const struct drm_display_mode hitachi_tx23d38vm0caa_mode = {
1932         .clock = 33333,
1933         .hdisplay = 800,
1934         .hsync_start = 800 + 85,
1935         .hsync_end = 800 + 85 + 86,
1936         .htotal = 800 + 85 + 86 + 85,
1937         .vdisplay = 480,
1938         .vsync_start = 480 + 16,
1939         .vsync_end = 480 + 16 + 13,
1940         .vtotal = 480 + 16 + 13 + 16,
1941 };
1942
1943 static const struct panel_desc hitachi_tx23d38vm0caa = {
1944         .modes = &hitachi_tx23d38vm0caa_mode,
1945         .num_modes = 1,
1946         .bpc = 6,
1947         .size = {
1948                 .width = 195,
1949                 .height = 117,
1950         },
1951         .delay = {
1952                 .enable = 160,
1953                 .disable = 160,
1954         },
1955 };
1956
1957 static const struct drm_display_mode innolux_at043tn24_mode = {
1958         .clock = 9000,
1959         .hdisplay = 480,
1960         .hsync_start = 480 + 2,
1961         .hsync_end = 480 + 2 + 41,
1962         .htotal = 480 + 2 + 41 + 2,
1963         .vdisplay = 272,
1964         .vsync_start = 272 + 2,
1965         .vsync_end = 272 + 2 + 10,
1966         .vtotal = 272 + 2 + 10 + 2,
1967         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1968 };
1969
1970 static const struct panel_desc innolux_at043tn24 = {
1971         .modes = &innolux_at043tn24_mode,
1972         .num_modes = 1,
1973         .bpc = 8,
1974         .size = {
1975                 .width = 95,
1976                 .height = 54,
1977         },
1978         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1979         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1980 };
1981
1982 static const struct drm_display_mode innolux_at070tn92_mode = {
1983         .clock = 33333,
1984         .hdisplay = 800,
1985         .hsync_start = 800 + 210,
1986         .hsync_end = 800 + 210 + 20,
1987         .htotal = 800 + 210 + 20 + 46,
1988         .vdisplay = 480,
1989         .vsync_start = 480 + 22,
1990         .vsync_end = 480 + 22 + 10,
1991         .vtotal = 480 + 22 + 23 + 10,
1992 };
1993
1994 static const struct panel_desc innolux_at070tn92 = {
1995         .modes = &innolux_at070tn92_mode,
1996         .num_modes = 1,
1997         .size = {
1998                 .width = 154,
1999                 .height = 86,
2000         },
2001         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2002 };
2003
2004 static const struct display_timing innolux_g070y2_l01_timing = {
2005         .pixelclock = { 28000000, 29500000, 32000000 },
2006         .hactive = { 800, 800, 800 },
2007         .hfront_porch = { 61, 91, 141 },
2008         .hback_porch = { 60, 90, 140 },
2009         .hsync_len = { 12, 12, 12 },
2010         .vactive = { 480, 480, 480 },
2011         .vfront_porch = { 4, 9, 30 },
2012         .vback_porch = { 4, 8, 28 },
2013         .vsync_len = { 2, 2, 2 },
2014         .flags = DISPLAY_FLAGS_DE_HIGH,
2015 };
2016
2017 static const struct panel_desc innolux_g070y2_l01 = {
2018         .timings = &innolux_g070y2_l01_timing,
2019         .num_timings = 1,
2020         .bpc = 8,
2021         .size = {
2022                 .width = 152,
2023                 .height = 91,
2024         },
2025         .delay = {
2026                 .prepare = 10,
2027                 .enable = 100,
2028                 .disable = 100,
2029                 .unprepare = 800,
2030         },
2031         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2032         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2033 };
2034
2035 static const struct drm_display_mode innolux_g070y2_t02_mode = {
2036         .clock = 33333,
2037         .hdisplay = 800,
2038         .hsync_start = 800 + 210,
2039         .hsync_end = 800 + 210 + 20,
2040         .htotal = 800 + 210 + 20 + 46,
2041         .vdisplay = 480,
2042         .vsync_start = 480 + 22,
2043         .vsync_end = 480 + 22 + 10,
2044         .vtotal = 480 + 22 + 23 + 10,
2045 };
2046
2047 static const struct panel_desc innolux_g070y2_t02 = {
2048         .modes = &innolux_g070y2_t02_mode,
2049         .num_modes = 1,
2050         .bpc = 8,
2051         .size = {
2052                 .width = 152,
2053                 .height = 92,
2054         },
2055         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2056         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2057         .connector_type = DRM_MODE_CONNECTOR_DPI,
2058 };
2059
2060 static const struct display_timing innolux_g101ice_l01_timing = {
2061         .pixelclock = { 60400000, 71100000, 74700000 },
2062         .hactive = { 1280, 1280, 1280 },
2063         .hfront_porch = { 41, 80, 100 },
2064         .hback_porch = { 40, 79, 99 },
2065         .hsync_len = { 1, 1, 1 },
2066         .vactive = { 800, 800, 800 },
2067         .vfront_porch = { 5, 11, 14 },
2068         .vback_porch = { 4, 11, 14 },
2069         .vsync_len = { 1, 1, 1 },
2070         .flags = DISPLAY_FLAGS_DE_HIGH,
2071 };
2072
2073 static const struct panel_desc innolux_g101ice_l01 = {
2074         .timings = &innolux_g101ice_l01_timing,
2075         .num_timings = 1,
2076         .bpc = 8,
2077         .size = {
2078                 .width = 217,
2079                 .height = 135,
2080         },
2081         .delay = {
2082                 .enable = 200,
2083                 .disable = 200,
2084         },
2085         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2086         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2087 };
2088
2089 static const struct display_timing innolux_g121i1_l01_timing = {
2090         .pixelclock = { 67450000, 71000000, 74550000 },
2091         .hactive = { 1280, 1280, 1280 },
2092         .hfront_porch = { 40, 80, 160 },
2093         .hback_porch = { 39, 79, 159 },
2094         .hsync_len = { 1, 1, 1 },
2095         .vactive = { 800, 800, 800 },
2096         .vfront_porch = { 5, 11, 100 },
2097         .vback_porch = { 4, 11, 99 },
2098         .vsync_len = { 1, 1, 1 },
2099 };
2100
2101 static const struct panel_desc innolux_g121i1_l01 = {
2102         .timings = &innolux_g121i1_l01_timing,
2103         .num_timings = 1,
2104         .bpc = 6,
2105         .size = {
2106                 .width = 261,
2107                 .height = 163,
2108         },
2109         .delay = {
2110                 .enable = 200,
2111                 .disable = 20,
2112         },
2113         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2114         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2115 };
2116
2117 static const struct drm_display_mode innolux_g121x1_l03_mode = {
2118         .clock = 65000,
2119         .hdisplay = 1024,
2120         .hsync_start = 1024 + 0,
2121         .hsync_end = 1024 + 1,
2122         .htotal = 1024 + 0 + 1 + 320,
2123         .vdisplay = 768,
2124         .vsync_start = 768 + 38,
2125         .vsync_end = 768 + 38 + 1,
2126         .vtotal = 768 + 38 + 1 + 0,
2127         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2128 };
2129
2130 static const struct panel_desc innolux_g121x1_l03 = {
2131         .modes = &innolux_g121x1_l03_mode,
2132         .num_modes = 1,
2133         .bpc = 6,
2134         .size = {
2135                 .width = 246,
2136                 .height = 185,
2137         },
2138         .delay = {
2139                 .enable = 200,
2140                 .unprepare = 200,
2141                 .disable = 400,
2142         },
2143 };
2144
2145 static const struct drm_display_mode innolux_n156bge_l21_mode = {
2146         .clock = 69300,
2147         .hdisplay = 1366,
2148         .hsync_start = 1366 + 16,
2149         .hsync_end = 1366 + 16 + 34,
2150         .htotal = 1366 + 16 + 34 + 50,
2151         .vdisplay = 768,
2152         .vsync_start = 768 + 2,
2153         .vsync_end = 768 + 2 + 6,
2154         .vtotal = 768 + 2 + 6 + 12,
2155 };
2156
2157 static const struct panel_desc innolux_n156bge_l21 = {
2158         .modes = &innolux_n156bge_l21_mode,
2159         .num_modes = 1,
2160         .bpc = 6,
2161         .size = {
2162                 .width = 344,
2163                 .height = 193,
2164         },
2165         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2166         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2167         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2168 };
2169
2170 static const struct drm_display_mode innolux_zj070na_01p_mode = {
2171         .clock = 51501,
2172         .hdisplay = 1024,
2173         .hsync_start = 1024 + 128,
2174         .hsync_end = 1024 + 128 + 64,
2175         .htotal = 1024 + 128 + 64 + 128,
2176         .vdisplay = 600,
2177         .vsync_start = 600 + 16,
2178         .vsync_end = 600 + 16 + 4,
2179         .vtotal = 600 + 16 + 4 + 16,
2180 };
2181
2182 static const struct panel_desc innolux_zj070na_01p = {
2183         .modes = &innolux_zj070na_01p_mode,
2184         .num_modes = 1,
2185         .bpc = 6,
2186         .size = {
2187                 .width = 154,
2188                 .height = 90,
2189         },
2190 };
2191
2192 static const struct display_timing koe_tx14d24vm1bpa_timing = {
2193         .pixelclock = { 5580000, 5850000, 6200000 },
2194         .hactive = { 320, 320, 320 },
2195         .hfront_porch = { 30, 30, 30 },
2196         .hback_porch = { 30, 30, 30 },
2197         .hsync_len = { 1, 5, 17 },
2198         .vactive = { 240, 240, 240 },
2199         .vfront_porch = { 6, 6, 6 },
2200         .vback_porch = { 5, 5, 5 },
2201         .vsync_len = { 1, 2, 11 },
2202         .flags = DISPLAY_FLAGS_DE_HIGH,
2203 };
2204
2205 static const struct panel_desc koe_tx14d24vm1bpa = {
2206         .timings = &koe_tx14d24vm1bpa_timing,
2207         .num_timings = 1,
2208         .bpc = 6,
2209         .size = {
2210                 .width = 115,
2211                 .height = 86,
2212         },
2213 };
2214
2215 static const struct display_timing koe_tx26d202vm0bwa_timing = {
2216         .pixelclock = { 151820000, 156720000, 159780000 },
2217         .hactive = { 1920, 1920, 1920 },
2218         .hfront_porch = { 105, 130, 142 },
2219         .hback_porch = { 45, 70, 82 },
2220         .hsync_len = { 30, 30, 30 },
2221         .vactive = { 1200, 1200, 1200},
2222         .vfront_porch = { 3, 5, 10 },
2223         .vback_porch = { 2, 5, 10 },
2224         .vsync_len = { 5, 5, 5 },
2225 };
2226
2227 static const struct panel_desc koe_tx26d202vm0bwa = {
2228         .timings = &koe_tx26d202vm0bwa_timing,
2229         .num_timings = 1,
2230         .bpc = 8,
2231         .size = {
2232                 .width = 217,
2233                 .height = 136,
2234         },
2235         .delay = {
2236                 .prepare = 1000,
2237                 .enable = 1000,
2238                 .unprepare = 1000,
2239                 .disable = 1000,
2240         },
2241         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2242         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2243         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2244 };
2245
2246 static const struct display_timing koe_tx31d200vm0baa_timing = {
2247         .pixelclock = { 39600000, 43200000, 48000000 },
2248         .hactive = { 1280, 1280, 1280 },
2249         .hfront_porch = { 16, 36, 56 },
2250         .hback_porch = { 16, 36, 56 },
2251         .hsync_len = { 8, 8, 8 },
2252         .vactive = { 480, 480, 480 },
2253         .vfront_porch = { 6, 21, 33 },
2254         .vback_porch = { 6, 21, 33 },
2255         .vsync_len = { 8, 8, 8 },
2256         .flags = DISPLAY_FLAGS_DE_HIGH,
2257 };
2258
2259 static const struct panel_desc koe_tx31d200vm0baa = {
2260         .timings = &koe_tx31d200vm0baa_timing,
2261         .num_timings = 1,
2262         .bpc = 6,
2263         .size = {
2264                 .width = 292,
2265                 .height = 109,
2266         },
2267         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2268         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2269 };
2270
2271 static const struct display_timing kyo_tcg121xglp_timing = {
2272         .pixelclock = { 52000000, 65000000, 71000000 },
2273         .hactive = { 1024, 1024, 1024 },
2274         .hfront_porch = { 2, 2, 2 },
2275         .hback_porch = { 2, 2, 2 },
2276         .hsync_len = { 86, 124, 244 },
2277         .vactive = { 768, 768, 768 },
2278         .vfront_porch = { 2, 2, 2 },
2279         .vback_porch = { 2, 2, 2 },
2280         .vsync_len = { 6, 34, 73 },
2281         .flags = DISPLAY_FLAGS_DE_HIGH,
2282 };
2283
2284 static const struct panel_desc kyo_tcg121xglp = {
2285         .timings = &kyo_tcg121xglp_timing,
2286         .num_timings = 1,
2287         .bpc = 8,
2288         .size = {
2289                 .width = 246,
2290                 .height = 184,
2291         },
2292         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2293         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2294 };
2295
2296 static const struct drm_display_mode lemaker_bl035_rgb_002_mode = {
2297         .clock = 7000,
2298         .hdisplay = 320,
2299         .hsync_start = 320 + 20,
2300         .hsync_end = 320 + 20 + 30,
2301         .htotal = 320 + 20 + 30 + 38,
2302         .vdisplay = 240,
2303         .vsync_start = 240 + 4,
2304         .vsync_end = 240 + 4 + 3,
2305         .vtotal = 240 + 4 + 3 + 15,
2306 };
2307
2308 static const struct panel_desc lemaker_bl035_rgb_002 = {
2309         .modes = &lemaker_bl035_rgb_002_mode,
2310         .num_modes = 1,
2311         .size = {
2312                 .width = 70,
2313                 .height = 52,
2314         },
2315         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2316         .bus_flags = DRM_BUS_FLAG_DE_LOW,
2317 };
2318
2319 static const struct drm_display_mode lg_lb070wv8_mode = {
2320         .clock = 33246,
2321         .hdisplay = 800,
2322         .hsync_start = 800 + 88,
2323         .hsync_end = 800 + 88 + 80,
2324         .htotal = 800 + 88 + 80 + 88,
2325         .vdisplay = 480,
2326         .vsync_start = 480 + 10,
2327         .vsync_end = 480 + 10 + 25,
2328         .vtotal = 480 + 10 + 25 + 10,
2329 };
2330
2331 static const struct panel_desc lg_lb070wv8 = {
2332         .modes = &lg_lb070wv8_mode,
2333         .num_modes = 1,
2334         .bpc = 8,
2335         .size = {
2336                 .width = 151,
2337                 .height = 91,
2338         },
2339         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2340         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2341 };
2342
2343 static const struct display_timing logictechno_lt161010_2nh_timing = {
2344         .pixelclock = { 26400000, 33300000, 46800000 },
2345         .hactive = { 800, 800, 800 },
2346         .hfront_porch = { 16, 210, 354 },
2347         .hback_porch = { 46, 46, 46 },
2348         .hsync_len = { 1, 20, 40 },
2349         .vactive = { 480, 480, 480 },
2350         .vfront_porch = { 7, 22, 147 },
2351         .vback_porch = { 23, 23, 23 },
2352         .vsync_len = { 1, 10, 20 },
2353         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2354                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2355                  DISPLAY_FLAGS_SYNC_POSEDGE,
2356 };
2357
2358 static const struct panel_desc logictechno_lt161010_2nh = {
2359         .timings = &logictechno_lt161010_2nh_timing,
2360         .num_timings = 1,
2361         .size = {
2362                 .width = 154,
2363                 .height = 86,
2364         },
2365         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2366         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
2367                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
2368                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
2369         .connector_type = DRM_MODE_CONNECTOR_DPI,
2370 };
2371
2372 static const struct display_timing logictechno_lt170410_2whc_timing = {
2373         .pixelclock = { 68900000, 71100000, 73400000 },
2374         .hactive = { 1280, 1280, 1280 },
2375         .hfront_porch = { 23, 60, 71 },
2376         .hback_porch = { 23, 60, 71 },
2377         .hsync_len = { 15, 40, 47 },
2378         .vactive = { 800, 800, 800 },
2379         .vfront_porch = { 5, 7, 10 },
2380         .vback_porch = { 5, 7, 10 },
2381         .vsync_len = { 6, 9, 12 },
2382         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2383                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2384                  DISPLAY_FLAGS_SYNC_POSEDGE,
2385 };
2386
2387 static const struct panel_desc logictechno_lt170410_2whc = {
2388         .timings = &logictechno_lt170410_2whc_timing,
2389         .num_timings = 1,
2390         .size = {
2391                 .width = 217,
2392                 .height = 136,
2393         },
2394         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2395         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2396         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2397 };
2398
2399 static const struct drm_display_mode logictechno_lttd800480070_l2rt_mode = {
2400         .clock = 33000,
2401         .hdisplay = 800,
2402         .hsync_start = 800 + 112,
2403         .hsync_end = 800 + 112 + 3,
2404         .htotal = 800 + 112 + 3 + 85,
2405         .vdisplay = 480,
2406         .vsync_start = 480 + 38,
2407         .vsync_end = 480 + 38 + 3,
2408         .vtotal = 480 + 38 + 3 + 29,
2409         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2410 };
2411
2412 static const struct panel_desc logictechno_lttd800480070_l2rt = {
2413         .modes = &logictechno_lttd800480070_l2rt_mode,
2414         .num_modes = 1,
2415         .bpc = 8,
2416         .size = {
2417                 .width = 154,
2418                 .height = 86,
2419         },
2420         .delay = {
2421                 .prepare = 45,
2422                 .enable = 100,
2423                 .disable = 100,
2424                 .unprepare = 45
2425         },
2426         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2427         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
2428         .connector_type = DRM_MODE_CONNECTOR_DPI,
2429 };
2430
2431 static const struct drm_display_mode logictechno_lttd800480070_l6wh_rt_mode = {
2432         .clock = 33000,
2433         .hdisplay = 800,
2434         .hsync_start = 800 + 154,
2435         .hsync_end = 800 + 154 + 3,
2436         .htotal = 800 + 154 + 3 + 43,
2437         .vdisplay = 480,
2438         .vsync_start = 480 + 47,
2439         .vsync_end = 480 + 47 + 3,
2440         .vtotal = 480 + 47 + 3 + 20,
2441         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2442 };
2443
2444 static const struct panel_desc logictechno_lttd800480070_l6wh_rt = {
2445         .modes = &logictechno_lttd800480070_l6wh_rt_mode,
2446         .num_modes = 1,
2447         .bpc = 8,
2448         .size = {
2449                 .width = 154,
2450                 .height = 86,
2451         },
2452         .delay = {
2453                 .prepare = 45,
2454                 .enable = 100,
2455                 .disable = 100,
2456                 .unprepare = 45
2457         },
2458         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2459         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
2460         .connector_type = DRM_MODE_CONNECTOR_DPI,
2461 };
2462
2463 static const struct drm_display_mode logicpd_type_28_mode = {
2464         .clock = 9107,
2465         .hdisplay = 480,
2466         .hsync_start = 480 + 3,
2467         .hsync_end = 480 + 3 + 42,
2468         .htotal = 480 + 3 + 42 + 2,
2469
2470         .vdisplay = 272,
2471         .vsync_start = 272 + 2,
2472         .vsync_end = 272 + 2 + 11,
2473         .vtotal = 272 + 2 + 11 + 3,
2474         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
2475 };
2476
2477 static const struct panel_desc logicpd_type_28 = {
2478         .modes = &logicpd_type_28_mode,
2479         .num_modes = 1,
2480         .bpc = 8,
2481         .size = {
2482                 .width = 105,
2483                 .height = 67,
2484         },
2485         .delay = {
2486                 .prepare = 200,
2487                 .enable = 200,
2488                 .unprepare = 200,
2489                 .disable = 200,
2490         },
2491         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2492         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2493                      DRM_BUS_FLAG_SYNC_DRIVE_NEGEDGE,
2494         .connector_type = DRM_MODE_CONNECTOR_DPI,
2495 };
2496
2497 static const struct drm_display_mode mitsubishi_aa070mc01_mode = {
2498         .clock = 30400,
2499         .hdisplay = 800,
2500         .hsync_start = 800 + 0,
2501         .hsync_end = 800 + 1,
2502         .htotal = 800 + 0 + 1 + 160,
2503         .vdisplay = 480,
2504         .vsync_start = 480 + 0,
2505         .vsync_end = 480 + 48 + 1,
2506         .vtotal = 480 + 48 + 1 + 0,
2507         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2508 };
2509
2510 static const struct panel_desc mitsubishi_aa070mc01 = {
2511         .modes = &mitsubishi_aa070mc01_mode,
2512         .num_modes = 1,
2513         .bpc = 8,
2514         .size = {
2515                 .width = 152,
2516                 .height = 91,
2517         },
2518
2519         .delay = {
2520                 .enable = 200,
2521                 .unprepare = 200,
2522                 .disable = 400,
2523         },
2524         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2525         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2526         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2527 };
2528
2529 static const struct display_timing multi_inno_mi0700s4t_6_timing = {
2530         .pixelclock = { 29000000, 33000000, 38000000 },
2531         .hactive = { 800, 800, 800 },
2532         .hfront_porch = { 180, 210, 240 },
2533         .hback_porch = { 16, 16, 16 },
2534         .hsync_len = { 30, 30, 30 },
2535         .vactive = { 480, 480, 480 },
2536         .vfront_porch = { 12, 22, 32 },
2537         .vback_porch = { 10, 10, 10 },
2538         .vsync_len = { 13, 13, 13 },
2539         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2540                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2541                  DISPLAY_FLAGS_SYNC_POSEDGE,
2542 };
2543
2544 static const struct panel_desc multi_inno_mi0700s4t_6 = {
2545         .timings = &multi_inno_mi0700s4t_6_timing,
2546         .num_timings = 1,
2547         .bpc = 8,
2548         .size = {
2549                 .width = 154,
2550                 .height = 86,
2551         },
2552         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2553         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
2554                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
2555                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
2556         .connector_type = DRM_MODE_CONNECTOR_DPI,
2557 };
2558
2559 static const struct display_timing multi_inno_mi1010ait_1cp_timing = {
2560         .pixelclock = { 68900000, 70000000, 73400000 },
2561         .hactive = { 1280, 1280, 1280 },
2562         .hfront_porch = { 30, 60, 71 },
2563         .hback_porch = { 30, 60, 71 },
2564         .hsync_len = { 10, 10, 48 },
2565         .vactive = { 800, 800, 800 },
2566         .vfront_porch = { 5, 10, 10 },
2567         .vback_porch = { 5, 10, 10 },
2568         .vsync_len = { 5, 6, 13 },
2569         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2570                  DISPLAY_FLAGS_DE_HIGH,
2571 };
2572
2573 static const struct panel_desc multi_inno_mi1010ait_1cp = {
2574         .timings = &multi_inno_mi1010ait_1cp_timing,
2575         .num_timings = 1,
2576         .bpc = 8,
2577         .size = {
2578                 .width = 217,
2579                 .height = 136,
2580         },
2581         .delay = {
2582                 .enable = 50,
2583                 .disable = 50,
2584         },
2585         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2586         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2587         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2588 };
2589
2590 static const struct display_timing nec_nl12880bc20_05_timing = {
2591         .pixelclock = { 67000000, 71000000, 75000000 },
2592         .hactive = { 1280, 1280, 1280 },
2593         .hfront_porch = { 2, 30, 30 },
2594         .hback_porch = { 6, 100, 100 },
2595         .hsync_len = { 2, 30, 30 },
2596         .vactive = { 800, 800, 800 },
2597         .vfront_porch = { 5, 5, 5 },
2598         .vback_porch = { 11, 11, 11 },
2599         .vsync_len = { 7, 7, 7 },
2600 };
2601
2602 static const struct panel_desc nec_nl12880bc20_05 = {
2603         .timings = &nec_nl12880bc20_05_timing,
2604         .num_timings = 1,
2605         .bpc = 8,
2606         .size = {
2607                 .width = 261,
2608                 .height = 163,
2609         },
2610         .delay = {
2611                 .enable = 50,
2612                 .disable = 50,
2613         },
2614         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2615         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2616 };
2617
2618 static const struct drm_display_mode nec_nl4827hc19_05b_mode = {
2619         .clock = 10870,
2620         .hdisplay = 480,
2621         .hsync_start = 480 + 2,
2622         .hsync_end = 480 + 2 + 41,
2623         .htotal = 480 + 2 + 41 + 2,
2624         .vdisplay = 272,
2625         .vsync_start = 272 + 2,
2626         .vsync_end = 272 + 2 + 4,
2627         .vtotal = 272 + 2 + 4 + 2,
2628         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2629 };
2630
2631 static const struct panel_desc nec_nl4827hc19_05b = {
2632         .modes = &nec_nl4827hc19_05b_mode,
2633         .num_modes = 1,
2634         .bpc = 8,
2635         .size = {
2636                 .width = 95,
2637                 .height = 54,
2638         },
2639         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2640         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2641 };
2642
2643 static const struct drm_display_mode netron_dy_e231732_mode = {
2644         .clock = 66000,
2645         .hdisplay = 1024,
2646         .hsync_start = 1024 + 160,
2647         .hsync_end = 1024 + 160 + 70,
2648         .htotal = 1024 + 160 + 70 + 90,
2649         .vdisplay = 600,
2650         .vsync_start = 600 + 127,
2651         .vsync_end = 600 + 127 + 20,
2652         .vtotal = 600 + 127 + 20 + 3,
2653 };
2654
2655 static const struct panel_desc netron_dy_e231732 = {
2656         .modes = &netron_dy_e231732_mode,
2657         .num_modes = 1,
2658         .size = {
2659                 .width = 154,
2660                 .height = 87,
2661         },
2662         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2663 };
2664
2665 static const struct drm_display_mode newhaven_nhd_43_480272ef_atxl_mode = {
2666         .clock = 9000,
2667         .hdisplay = 480,
2668         .hsync_start = 480 + 2,
2669         .hsync_end = 480 + 2 + 41,
2670         .htotal = 480 + 2 + 41 + 2,
2671         .vdisplay = 272,
2672         .vsync_start = 272 + 2,
2673         .vsync_end = 272 + 2 + 10,
2674         .vtotal = 272 + 2 + 10 + 2,
2675         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2676 };
2677
2678 static const struct panel_desc newhaven_nhd_43_480272ef_atxl = {
2679         .modes = &newhaven_nhd_43_480272ef_atxl_mode,
2680         .num_modes = 1,
2681         .bpc = 8,
2682         .size = {
2683                 .width = 95,
2684                 .height = 54,
2685         },
2686         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2687         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2688                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2689         .connector_type = DRM_MODE_CONNECTOR_DPI,
2690 };
2691
2692 static const struct display_timing nlt_nl192108ac18_02d_timing = {
2693         .pixelclock = { 130000000, 148350000, 163000000 },
2694         .hactive = { 1920, 1920, 1920 },
2695         .hfront_porch = { 80, 100, 100 },
2696         .hback_porch = { 100, 120, 120 },
2697         .hsync_len = { 50, 60, 60 },
2698         .vactive = { 1080, 1080, 1080 },
2699         .vfront_porch = { 12, 30, 30 },
2700         .vback_porch = { 4, 10, 10 },
2701         .vsync_len = { 4, 5, 5 },
2702 };
2703
2704 static const struct panel_desc nlt_nl192108ac18_02d = {
2705         .timings = &nlt_nl192108ac18_02d_timing,
2706         .num_timings = 1,
2707         .bpc = 8,
2708         .size = {
2709                 .width = 344,
2710                 .height = 194,
2711         },
2712         .delay = {
2713                 .unprepare = 500,
2714         },
2715         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2716         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2717 };
2718
2719 static const struct drm_display_mode nvd_9128_mode = {
2720         .clock = 29500,
2721         .hdisplay = 800,
2722         .hsync_start = 800 + 130,
2723         .hsync_end = 800 + 130 + 98,
2724         .htotal = 800 + 0 + 130 + 98,
2725         .vdisplay = 480,
2726         .vsync_start = 480 + 10,
2727         .vsync_end = 480 + 10 + 50,
2728         .vtotal = 480 + 0 + 10 + 50,
2729 };
2730
2731 static const struct panel_desc nvd_9128 = {
2732         .modes = &nvd_9128_mode,
2733         .num_modes = 1,
2734         .bpc = 8,
2735         .size = {
2736                 .width = 156,
2737                 .height = 88,
2738         },
2739         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2740         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2741 };
2742
2743 static const struct display_timing okaya_rs800480t_7x0gp_timing = {
2744         .pixelclock = { 30000000, 30000000, 40000000 },
2745         .hactive = { 800, 800, 800 },
2746         .hfront_porch = { 40, 40, 40 },
2747         .hback_porch = { 40, 40, 40 },
2748         .hsync_len = { 1, 48, 48 },
2749         .vactive = { 480, 480, 480 },
2750         .vfront_porch = { 13, 13, 13 },
2751         .vback_porch = { 29, 29, 29 },
2752         .vsync_len = { 3, 3, 3 },
2753         .flags = DISPLAY_FLAGS_DE_HIGH,
2754 };
2755
2756 static const struct panel_desc okaya_rs800480t_7x0gp = {
2757         .timings = &okaya_rs800480t_7x0gp_timing,
2758         .num_timings = 1,
2759         .bpc = 6,
2760         .size = {
2761                 .width = 154,
2762                 .height = 87,
2763         },
2764         .delay = {
2765                 .prepare = 41,
2766                 .enable = 50,
2767                 .unprepare = 41,
2768                 .disable = 50,
2769         },
2770         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2771 };
2772
2773 static const struct drm_display_mode olimex_lcd_olinuxino_43ts_mode = {
2774         .clock = 9000,
2775         .hdisplay = 480,
2776         .hsync_start = 480 + 5,
2777         .hsync_end = 480 + 5 + 30,
2778         .htotal = 480 + 5 + 30 + 10,
2779         .vdisplay = 272,
2780         .vsync_start = 272 + 8,
2781         .vsync_end = 272 + 8 + 5,
2782         .vtotal = 272 + 8 + 5 + 3,
2783 };
2784
2785 static const struct panel_desc olimex_lcd_olinuxino_43ts = {
2786         .modes = &olimex_lcd_olinuxino_43ts_mode,
2787         .num_modes = 1,
2788         .size = {
2789                 .width = 95,
2790                 .height = 54,
2791         },
2792         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2793 };
2794
2795 /*
2796  * 800x480 CVT. The panel appears to be quite accepting, at least as far as
2797  * pixel clocks, but this is the timing that was being used in the Adafruit
2798  * installation instructions.
2799  */
2800 static const struct drm_display_mode ontat_yx700wv03_mode = {
2801         .clock = 29500,
2802         .hdisplay = 800,
2803         .hsync_start = 824,
2804         .hsync_end = 896,
2805         .htotal = 992,
2806         .vdisplay = 480,
2807         .vsync_start = 483,
2808         .vsync_end = 493,
2809         .vtotal = 500,
2810         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2811 };
2812
2813 /*
2814  * Specification at:
2815  * https://www.adafruit.com/images/product-files/2406/c3163.pdf
2816  */
2817 static const struct panel_desc ontat_yx700wv03 = {
2818         .modes = &ontat_yx700wv03_mode,
2819         .num_modes = 1,
2820         .bpc = 8,
2821         .size = {
2822                 .width = 154,
2823                 .height = 83,
2824         },
2825         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2826 };
2827
2828 static const struct drm_display_mode ortustech_com37h3m_mode  = {
2829         .clock = 22230,
2830         .hdisplay = 480,
2831         .hsync_start = 480 + 40,
2832         .hsync_end = 480 + 40 + 10,
2833         .htotal = 480 + 40 + 10 + 40,
2834         .vdisplay = 640,
2835         .vsync_start = 640 + 4,
2836         .vsync_end = 640 + 4 + 2,
2837         .vtotal = 640 + 4 + 2 + 4,
2838         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2839 };
2840
2841 static const struct panel_desc ortustech_com37h3m = {
2842         .modes = &ortustech_com37h3m_mode,
2843         .num_modes = 1,
2844         .bpc = 8,
2845         .size = {
2846                 .width = 56,    /* 56.16mm */
2847                 .height = 75,   /* 74.88mm */
2848         },
2849         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2850         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
2851                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2852 };
2853
2854 static const struct drm_display_mode ortustech_com43h4m85ulc_mode  = {
2855         .clock = 25000,
2856         .hdisplay = 480,
2857         .hsync_start = 480 + 10,
2858         .hsync_end = 480 + 10 + 10,
2859         .htotal = 480 + 10 + 10 + 15,
2860         .vdisplay = 800,
2861         .vsync_start = 800 + 3,
2862         .vsync_end = 800 + 3 + 3,
2863         .vtotal = 800 + 3 + 3 + 3,
2864 };
2865
2866 static const struct panel_desc ortustech_com43h4m85ulc = {
2867         .modes = &ortustech_com43h4m85ulc_mode,
2868         .num_modes = 1,
2869         .bpc = 6,
2870         .size = {
2871                 .width = 56,
2872                 .height = 93,
2873         },
2874         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2875         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2876         .connector_type = DRM_MODE_CONNECTOR_DPI,
2877 };
2878
2879 static const struct drm_display_mode osddisplays_osd070t1718_19ts_mode  = {
2880         .clock = 33000,
2881         .hdisplay = 800,
2882         .hsync_start = 800 + 210,
2883         .hsync_end = 800 + 210 + 30,
2884         .htotal = 800 + 210 + 30 + 16,
2885         .vdisplay = 480,
2886         .vsync_start = 480 + 22,
2887         .vsync_end = 480 + 22 + 13,
2888         .vtotal = 480 + 22 + 13 + 10,
2889         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2890 };
2891
2892 static const struct panel_desc osddisplays_osd070t1718_19ts = {
2893         .modes = &osddisplays_osd070t1718_19ts_mode,
2894         .num_modes = 1,
2895         .bpc = 8,
2896         .size = {
2897                 .width = 152,
2898                 .height = 91,
2899         },
2900         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2901         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2902                 DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2903         .connector_type = DRM_MODE_CONNECTOR_DPI,
2904 };
2905
2906 static const struct drm_display_mode pda_91_00156_a0_mode = {
2907         .clock = 33300,
2908         .hdisplay = 800,
2909         .hsync_start = 800 + 1,
2910         .hsync_end = 800 + 1 + 64,
2911         .htotal = 800 + 1 + 64 + 64,
2912         .vdisplay = 480,
2913         .vsync_start = 480 + 1,
2914         .vsync_end = 480 + 1 + 23,
2915         .vtotal = 480 + 1 + 23 + 22,
2916 };
2917
2918 static const struct panel_desc pda_91_00156_a0  = {
2919         .modes = &pda_91_00156_a0_mode,
2920         .num_modes = 1,
2921         .size = {
2922                 .width = 152,
2923                 .height = 91,
2924         },
2925         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2926 };
2927
2928 static const struct drm_display_mode powertip_ph800480t013_idf02_mode = {
2929         .clock = 24750,
2930         .hdisplay = 800,
2931         .hsync_start = 800 + 54,
2932         .hsync_end = 800 + 54 + 2,
2933         .htotal = 800 + 54 + 2 + 44,
2934         .vdisplay = 480,
2935         .vsync_start = 480 + 49,
2936         .vsync_end = 480 + 49 + 2,
2937         .vtotal = 480 + 49 + 2 + 22,
2938 };
2939
2940 static const struct panel_desc powertip_ph800480t013_idf02  = {
2941         .modes = &powertip_ph800480t013_idf02_mode,
2942         .num_modes = 1,
2943         .size = {
2944                 .width = 152,
2945                 .height = 91,
2946         },
2947         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
2948                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
2949                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
2950         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2951         .connector_type = DRM_MODE_CONNECTOR_DPI,
2952 };
2953
2954 static const struct drm_display_mode qd43003c0_40_mode = {
2955         .clock = 9000,
2956         .hdisplay = 480,
2957         .hsync_start = 480 + 8,
2958         .hsync_end = 480 + 8 + 4,
2959         .htotal = 480 + 8 + 4 + 39,
2960         .vdisplay = 272,
2961         .vsync_start = 272 + 4,
2962         .vsync_end = 272 + 4 + 10,
2963         .vtotal = 272 + 4 + 10 + 2,
2964 };
2965
2966 static const struct panel_desc qd43003c0_40 = {
2967         .modes = &qd43003c0_40_mode,
2968         .num_modes = 1,
2969         .bpc = 8,
2970         .size = {
2971                 .width = 95,
2972                 .height = 53,
2973         },
2974         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2975 };
2976
2977 static const struct drm_display_mode qishenglong_gopher2b_lcd_modes[] = {
2978         { /* 60 Hz */
2979                 .clock = 10800,
2980                 .hdisplay = 480,
2981                 .hsync_start = 480 + 77,
2982                 .hsync_end = 480 + 77 + 41,
2983                 .htotal = 480 + 77 + 41 + 2,
2984                 .vdisplay = 272,
2985                 .vsync_start = 272 + 16,
2986                 .vsync_end = 272 + 16 + 10,
2987                 .vtotal = 272 + 16 + 10 + 2,
2988                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2989         },
2990         { /* 50 Hz */
2991                 .clock = 10800,
2992                 .hdisplay = 480,
2993                 .hsync_start = 480 + 17,
2994                 .hsync_end = 480 + 17 + 41,
2995                 .htotal = 480 + 17 + 41 + 2,
2996                 .vdisplay = 272,
2997                 .vsync_start = 272 + 116,
2998                 .vsync_end = 272 + 116 + 10,
2999                 .vtotal = 272 + 116 + 10 + 2,
3000                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3001         },
3002 };
3003
3004 static const struct panel_desc qishenglong_gopher2b_lcd = {
3005         .modes = qishenglong_gopher2b_lcd_modes,
3006         .num_modes = ARRAY_SIZE(qishenglong_gopher2b_lcd_modes),
3007         .bpc = 8,
3008         .size = {
3009                 .width = 95,
3010                 .height = 54,
3011         },
3012         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3013         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3014         .connector_type = DRM_MODE_CONNECTOR_DPI,
3015 };
3016
3017 static const struct display_timing rocktech_rk070er9427_timing = {
3018         .pixelclock = { 26400000, 33300000, 46800000 },
3019         .hactive = { 800, 800, 800 },
3020         .hfront_porch = { 16, 210, 354 },
3021         .hback_porch = { 46, 46, 46 },
3022         .hsync_len = { 1, 1, 1 },
3023         .vactive = { 480, 480, 480 },
3024         .vfront_porch = { 7, 22, 147 },
3025         .vback_porch = { 23, 23, 23 },
3026         .vsync_len = { 1, 1, 1 },
3027         .flags = DISPLAY_FLAGS_DE_HIGH,
3028 };
3029
3030 static const struct panel_desc rocktech_rk070er9427 = {
3031         .timings = &rocktech_rk070er9427_timing,
3032         .num_timings = 1,
3033         .bpc = 6,
3034         .size = {
3035                 .width = 154,
3036                 .height = 86,
3037         },
3038         .delay = {
3039                 .prepare = 41,
3040                 .enable = 50,
3041                 .unprepare = 41,
3042                 .disable = 50,
3043         },
3044         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3045 };
3046
3047 static const struct drm_display_mode rocktech_rk101ii01d_ct_mode = {
3048         .clock = 71100,
3049         .hdisplay = 1280,
3050         .hsync_start = 1280 + 48,
3051         .hsync_end = 1280 + 48 + 32,
3052         .htotal = 1280 + 48 + 32 + 80,
3053         .vdisplay = 800,
3054         .vsync_start = 800 + 2,
3055         .vsync_end = 800 + 2 + 5,
3056         .vtotal = 800 + 2 + 5 + 16,
3057 };
3058
3059 static const struct panel_desc rocktech_rk101ii01d_ct = {
3060         .modes = &rocktech_rk101ii01d_ct_mode,
3061         .bpc = 8,
3062         .num_modes = 1,
3063         .size = {
3064                 .width = 217,
3065                 .height = 136,
3066         },
3067         .delay = {
3068                 .prepare = 50,
3069                 .disable = 50,
3070         },
3071         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3072         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3073         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3074 };
3075
3076 static const struct drm_display_mode samsung_ltn101nt05_mode = {
3077         .clock = 54030,
3078         .hdisplay = 1024,
3079         .hsync_start = 1024 + 24,
3080         .hsync_end = 1024 + 24 + 136,
3081         .htotal = 1024 + 24 + 136 + 160,
3082         .vdisplay = 600,
3083         .vsync_start = 600 + 3,
3084         .vsync_end = 600 + 3 + 6,
3085         .vtotal = 600 + 3 + 6 + 61,
3086 };
3087
3088 static const struct panel_desc samsung_ltn101nt05 = {
3089         .modes = &samsung_ltn101nt05_mode,
3090         .num_modes = 1,
3091         .bpc = 6,
3092         .size = {
3093                 .width = 223,
3094                 .height = 125,
3095         },
3096         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
3097         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3098         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3099 };
3100
3101 static const struct display_timing satoz_sat050at40h12r2_timing = {
3102         .pixelclock = {33300000, 33300000, 50000000},
3103         .hactive = {800, 800, 800},
3104         .hfront_porch = {16, 210, 354},
3105         .hback_porch = {46, 46, 46},
3106         .hsync_len = {1, 1, 40},
3107         .vactive = {480, 480, 480},
3108         .vfront_porch = {7, 22, 147},
3109         .vback_porch = {23, 23, 23},
3110         .vsync_len = {1, 1, 20},
3111 };
3112
3113 static const struct panel_desc satoz_sat050at40h12r2 = {
3114         .timings = &satoz_sat050at40h12r2_timing,
3115         .num_timings = 1,
3116         .bpc = 8,
3117         .size = {
3118                 .width = 108,
3119                 .height = 65,
3120         },
3121         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3122         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3123 };
3124
3125 static const struct drm_display_mode sharp_lq070y3dg3b_mode = {
3126         .clock = 33260,
3127         .hdisplay = 800,
3128         .hsync_start = 800 + 64,
3129         .hsync_end = 800 + 64 + 128,
3130         .htotal = 800 + 64 + 128 + 64,
3131         .vdisplay = 480,
3132         .vsync_start = 480 + 8,
3133         .vsync_end = 480 + 8 + 2,
3134         .vtotal = 480 + 8 + 2 + 35,
3135         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
3136 };
3137
3138 static const struct panel_desc sharp_lq070y3dg3b = {
3139         .modes = &sharp_lq070y3dg3b_mode,
3140         .num_modes = 1,
3141         .bpc = 8,
3142         .size = {
3143                 .width = 152,   /* 152.4mm */
3144                 .height = 91,   /* 91.4mm */
3145         },
3146         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3147         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
3148                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
3149 };
3150
3151 static const struct drm_display_mode sharp_lq035q7db03_mode = {
3152         .clock = 5500,
3153         .hdisplay = 240,
3154         .hsync_start = 240 + 16,
3155         .hsync_end = 240 + 16 + 7,
3156         .htotal = 240 + 16 + 7 + 5,
3157         .vdisplay = 320,
3158         .vsync_start = 320 + 9,
3159         .vsync_end = 320 + 9 + 1,
3160         .vtotal = 320 + 9 + 1 + 7,
3161 };
3162
3163 static const struct panel_desc sharp_lq035q7db03 = {
3164         .modes = &sharp_lq035q7db03_mode,
3165         .num_modes = 1,
3166         .bpc = 6,
3167         .size = {
3168                 .width = 54,
3169                 .height = 72,
3170         },
3171         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3172 };
3173
3174 static const struct display_timing sharp_lq101k1ly04_timing = {
3175         .pixelclock = { 60000000, 65000000, 80000000 },
3176         .hactive = { 1280, 1280, 1280 },
3177         .hfront_porch = { 20, 20, 20 },
3178         .hback_porch = { 20, 20, 20 },
3179         .hsync_len = { 10, 10, 10 },
3180         .vactive = { 800, 800, 800 },
3181         .vfront_porch = { 4, 4, 4 },
3182         .vback_porch = { 4, 4, 4 },
3183         .vsync_len = { 4, 4, 4 },
3184         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
3185 };
3186
3187 static const struct panel_desc sharp_lq101k1ly04 = {
3188         .timings = &sharp_lq101k1ly04_timing,
3189         .num_timings = 1,
3190         .bpc = 8,
3191         .size = {
3192                 .width = 217,
3193                 .height = 136,
3194         },
3195         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
3196         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3197 };
3198
3199 static const struct drm_display_mode sharp_ls020b1dd01d_modes[] = {
3200         { /* 50 Hz */
3201                 .clock = 3000,
3202                 .hdisplay = 240,
3203                 .hsync_start = 240 + 58,
3204                 .hsync_end = 240 + 58 + 1,
3205                 .htotal = 240 + 58 + 1 + 1,
3206                 .vdisplay = 160,
3207                 .vsync_start = 160 + 24,
3208                 .vsync_end = 160 + 24 + 10,
3209                 .vtotal = 160 + 24 + 10 + 6,
3210                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_NVSYNC,
3211         },
3212         { /* 60 Hz */
3213                 .clock = 3000,
3214                 .hdisplay = 240,
3215                 .hsync_start = 240 + 8,
3216                 .hsync_end = 240 + 8 + 1,
3217                 .htotal = 240 + 8 + 1 + 1,
3218                 .vdisplay = 160,
3219                 .vsync_start = 160 + 24,
3220                 .vsync_end = 160 + 24 + 10,
3221                 .vtotal = 160 + 24 + 10 + 6,
3222                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_NVSYNC,
3223         },
3224 };
3225
3226 static const struct panel_desc sharp_ls020b1dd01d = {
3227         .modes = sharp_ls020b1dd01d_modes,
3228         .num_modes = ARRAY_SIZE(sharp_ls020b1dd01d_modes),
3229         .bpc = 6,
3230         .size = {
3231                 .width = 42,
3232                 .height = 28,
3233         },
3234         .bus_format = MEDIA_BUS_FMT_RGB565_1X16,
3235         .bus_flags = DRM_BUS_FLAG_DE_HIGH
3236                    | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE
3237                    | DRM_BUS_FLAG_SHARP_SIGNALS,
3238 };
3239
3240 static const struct drm_display_mode shelly_sca07010_bfn_lnn_mode = {
3241         .clock = 33300,
3242         .hdisplay = 800,
3243         .hsync_start = 800 + 1,
3244         .hsync_end = 800 + 1 + 64,
3245         .htotal = 800 + 1 + 64 + 64,
3246         .vdisplay = 480,
3247         .vsync_start = 480 + 1,
3248         .vsync_end = 480 + 1 + 23,
3249         .vtotal = 480 + 1 + 23 + 22,
3250 };
3251
3252 static const struct panel_desc shelly_sca07010_bfn_lnn = {
3253         .modes = &shelly_sca07010_bfn_lnn_mode,
3254         .num_modes = 1,
3255         .size = {
3256                 .width = 152,
3257                 .height = 91,
3258         },
3259         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3260 };
3261
3262 static const struct drm_display_mode starry_kr070pe2t_mode = {
3263         .clock = 33000,
3264         .hdisplay = 800,
3265         .hsync_start = 800 + 209,
3266         .hsync_end = 800 + 209 + 1,
3267         .htotal = 800 + 209 + 1 + 45,
3268         .vdisplay = 480,
3269         .vsync_start = 480 + 22,
3270         .vsync_end = 480 + 22 + 1,
3271         .vtotal = 480 + 22 + 1 + 22,
3272 };
3273
3274 static const struct panel_desc starry_kr070pe2t = {
3275         .modes = &starry_kr070pe2t_mode,
3276         .num_modes = 1,
3277         .bpc = 8,
3278         .size = {
3279                 .width = 152,
3280                 .height = 86,
3281         },
3282         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3283         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
3284         .connector_type = DRM_MODE_CONNECTOR_DPI,
3285 };
3286
3287 static const struct display_timing tsd_tst043015cmhx_timing = {
3288         .pixelclock = { 5000000, 9000000, 12000000 },
3289         .hactive = { 480, 480, 480 },
3290         .hfront_porch = { 4, 5, 65 },
3291         .hback_porch = { 36, 40, 255 },
3292         .hsync_len = { 1, 1, 1 },
3293         .vactive = { 272, 272, 272 },
3294         .vfront_porch = { 2, 8, 97 },
3295         .vback_porch = { 3, 8, 31 },
3296         .vsync_len = { 1, 1, 1 },
3297
3298         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
3299                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE,
3300 };
3301
3302 static const struct panel_desc tsd_tst043015cmhx = {
3303         .timings = &tsd_tst043015cmhx_timing,
3304         .num_timings = 1,
3305         .bpc = 8,
3306         .size = {
3307                 .width = 105,
3308                 .height = 67,
3309         },
3310         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3311         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3312 };
3313
3314 static const struct drm_display_mode tfc_s9700rtwv43tr_01b_mode = {
3315         .clock = 30000,
3316         .hdisplay = 800,
3317         .hsync_start = 800 + 39,
3318         .hsync_end = 800 + 39 + 47,
3319         .htotal = 800 + 39 + 47 + 39,
3320         .vdisplay = 480,
3321         .vsync_start = 480 + 13,
3322         .vsync_end = 480 + 13 + 2,
3323         .vtotal = 480 + 13 + 2 + 29,
3324 };
3325
3326 static const struct panel_desc tfc_s9700rtwv43tr_01b = {
3327         .modes = &tfc_s9700rtwv43tr_01b_mode,
3328         .num_modes = 1,
3329         .bpc = 8,
3330         .size = {
3331                 .width = 155,
3332                 .height = 90,
3333         },
3334         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3335         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3336 };
3337
3338 static const struct display_timing tianma_tm070jdhg30_timing = {
3339         .pixelclock = { 62600000, 68200000, 78100000 },
3340         .hactive = { 1280, 1280, 1280 },
3341         .hfront_porch = { 15, 64, 159 },
3342         .hback_porch = { 5, 5, 5 },
3343         .hsync_len = { 1, 1, 256 },
3344         .vactive = { 800, 800, 800 },
3345         .vfront_porch = { 3, 40, 99 },
3346         .vback_porch = { 2, 2, 2 },
3347         .vsync_len = { 1, 1, 128 },
3348         .flags = DISPLAY_FLAGS_DE_HIGH,
3349 };
3350
3351 static const struct panel_desc tianma_tm070jdhg30 = {
3352         .timings = &tianma_tm070jdhg30_timing,
3353         .num_timings = 1,
3354         .bpc = 8,
3355         .size = {
3356                 .width = 151,
3357                 .height = 95,
3358         },
3359         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3360         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3361 };
3362
3363 static const struct panel_desc tianma_tm070jvhg33 = {
3364         .timings = &tianma_tm070jdhg30_timing,
3365         .num_timings = 1,
3366         .bpc = 8,
3367         .size = {
3368                 .width = 150,
3369                 .height = 94,
3370         },
3371         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3372         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3373 };
3374
3375 static const struct display_timing tianma_tm070rvhg71_timing = {
3376         .pixelclock = { 27700000, 29200000, 39600000 },
3377         .hactive = { 800, 800, 800 },
3378         .hfront_porch = { 12, 40, 212 },
3379         .hback_porch = { 88, 88, 88 },
3380         .hsync_len = { 1, 1, 40 },
3381         .vactive = { 480, 480, 480 },
3382         .vfront_porch = { 1, 13, 88 },
3383         .vback_porch = { 32, 32, 32 },
3384         .vsync_len = { 1, 1, 3 },
3385         .flags = DISPLAY_FLAGS_DE_HIGH,
3386 };
3387
3388 static const struct panel_desc tianma_tm070rvhg71 = {
3389         .timings = &tianma_tm070rvhg71_timing,
3390         .num_timings = 1,
3391         .bpc = 8,
3392         .size = {
3393                 .width = 154,
3394                 .height = 86,
3395         },
3396         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3397         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3398 };
3399
3400 static const struct drm_display_mode ti_nspire_cx_lcd_mode[] = {
3401         {
3402                 .clock = 10000,
3403                 .hdisplay = 320,
3404                 .hsync_start = 320 + 50,
3405                 .hsync_end = 320 + 50 + 6,
3406                 .htotal = 320 + 50 + 6 + 38,
3407                 .vdisplay = 240,
3408                 .vsync_start = 240 + 3,
3409                 .vsync_end = 240 + 3 + 1,
3410                 .vtotal = 240 + 3 + 1 + 17,
3411                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3412         },
3413 };
3414
3415 static const struct panel_desc ti_nspire_cx_lcd_panel = {
3416         .modes = ti_nspire_cx_lcd_mode,
3417         .num_modes = 1,
3418         .bpc = 8,
3419         .size = {
3420                 .width = 65,
3421                 .height = 49,
3422         },
3423         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3424         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
3425 };
3426
3427 static const struct drm_display_mode ti_nspire_classic_lcd_mode[] = {
3428         {
3429                 .clock = 10000,
3430                 .hdisplay = 320,
3431                 .hsync_start = 320 + 6,
3432                 .hsync_end = 320 + 6 + 6,
3433                 .htotal = 320 + 6 + 6 + 6,
3434                 .vdisplay = 240,
3435                 .vsync_start = 240 + 0,
3436                 .vsync_end = 240 + 0 + 1,
3437                 .vtotal = 240 + 0 + 1 + 0,
3438                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
3439         },
3440 };
3441
3442 static const struct panel_desc ti_nspire_classic_lcd_panel = {
3443         .modes = ti_nspire_classic_lcd_mode,
3444         .num_modes = 1,
3445         /* The grayscale panel has 8 bit for the color .. Y (black) */
3446         .bpc = 8,
3447         .size = {
3448                 .width = 71,
3449                 .height = 53,
3450         },
3451         /* This is the grayscale bus format */
3452         .bus_format = MEDIA_BUS_FMT_Y8_1X8,
3453         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3454 };
3455
3456 static const struct drm_display_mode toshiba_lt089ac29000_mode = {
3457         .clock = 79500,
3458         .hdisplay = 1280,
3459         .hsync_start = 1280 + 192,
3460         .hsync_end = 1280 + 192 + 128,
3461         .htotal = 1280 + 192 + 128 + 64,
3462         .vdisplay = 768,
3463         .vsync_start = 768 + 20,
3464         .vsync_end = 768 + 20 + 7,
3465         .vtotal = 768 + 20 + 7 + 3,
3466 };
3467
3468 static const struct panel_desc toshiba_lt089ac29000 = {
3469         .modes = &toshiba_lt089ac29000_mode,
3470         .num_modes = 1,
3471         .size = {
3472                 .width = 194,
3473                 .height = 116,
3474         },
3475         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
3476         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3477         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3478 };
3479
3480 static const struct drm_display_mode tpk_f07a_0102_mode = {
3481         .clock = 33260,
3482         .hdisplay = 800,
3483         .hsync_start = 800 + 40,
3484         .hsync_end = 800 + 40 + 128,
3485         .htotal = 800 + 40 + 128 + 88,
3486         .vdisplay = 480,
3487         .vsync_start = 480 + 10,
3488         .vsync_end = 480 + 10 + 2,
3489         .vtotal = 480 + 10 + 2 + 33,
3490 };
3491
3492 static const struct panel_desc tpk_f07a_0102 = {
3493         .modes = &tpk_f07a_0102_mode,
3494         .num_modes = 1,
3495         .size = {
3496                 .width = 152,
3497                 .height = 91,
3498         },
3499         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
3500 };
3501
3502 static const struct drm_display_mode tpk_f10a_0102_mode = {
3503         .clock = 45000,
3504         .hdisplay = 1024,
3505         .hsync_start = 1024 + 176,
3506         .hsync_end = 1024 + 176 + 5,
3507         .htotal = 1024 + 176 + 5 + 88,
3508         .vdisplay = 600,
3509         .vsync_start = 600 + 20,
3510         .vsync_end = 600 + 20 + 5,
3511         .vtotal = 600 + 20 + 5 + 25,
3512 };
3513
3514 static const struct panel_desc tpk_f10a_0102 = {
3515         .modes = &tpk_f10a_0102_mode,
3516         .num_modes = 1,
3517         .size = {
3518                 .width = 223,
3519                 .height = 125,
3520         },
3521 };
3522
3523 static const struct display_timing urt_umsh_8596md_timing = {
3524         .pixelclock = { 33260000, 33260000, 33260000 },
3525         .hactive = { 800, 800, 800 },
3526         .hfront_porch = { 41, 41, 41 },
3527         .hback_porch = { 216 - 128, 216 - 128, 216 - 128 },
3528         .hsync_len = { 71, 128, 128 },
3529         .vactive = { 480, 480, 480 },
3530         .vfront_porch = { 10, 10, 10 },
3531         .vback_porch = { 35 - 2, 35 - 2, 35 - 2 },
3532         .vsync_len = { 2, 2, 2 },
3533         .flags = DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
3534                 DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
3535 };
3536
3537 static const struct panel_desc urt_umsh_8596md_lvds = {
3538         .timings = &urt_umsh_8596md_timing,
3539         .num_timings = 1,
3540         .bpc = 6,
3541         .size = {
3542                 .width = 152,
3543                 .height = 91,
3544         },
3545         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
3546         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3547 };
3548
3549 static const struct panel_desc urt_umsh_8596md_parallel = {
3550         .timings = &urt_umsh_8596md_timing,
3551         .num_timings = 1,
3552         .bpc = 6,
3553         .size = {
3554                 .width = 152,
3555                 .height = 91,
3556         },
3557         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3558 };
3559
3560 static const struct drm_display_mode vivax_tpc9150_panel_mode = {
3561         .clock = 60000,
3562         .hdisplay = 1024,
3563         .hsync_start = 1024 + 160,
3564         .hsync_end = 1024 + 160 + 100,
3565         .htotal = 1024 + 160 + 100 + 60,
3566         .vdisplay = 600,
3567         .vsync_start = 600 + 12,
3568         .vsync_end = 600 + 12 + 10,
3569         .vtotal = 600 + 12 + 10 + 13,
3570 };
3571
3572 static const struct panel_desc vivax_tpc9150_panel = {
3573         .modes = &vivax_tpc9150_panel_mode,
3574         .num_modes = 1,
3575         .bpc = 6,
3576         .size = {
3577                 .width = 200,
3578                 .height = 115,
3579         },
3580         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
3581         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3582         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3583 };
3584
3585 static const struct drm_display_mode vl050_8048nt_c01_mode = {
3586         .clock = 33333,
3587         .hdisplay = 800,
3588         .hsync_start = 800 + 210,
3589         .hsync_end = 800 + 210 + 20,
3590         .htotal = 800 + 210 + 20 + 46,
3591         .vdisplay =  480,
3592         .vsync_start = 480 + 22,
3593         .vsync_end = 480 + 22 + 10,
3594         .vtotal = 480 + 22 + 10 + 23,
3595         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
3596 };
3597
3598 static const struct panel_desc vl050_8048nt_c01 = {
3599         .modes = &vl050_8048nt_c01_mode,
3600         .num_modes = 1,
3601         .bpc = 8,
3602         .size = {
3603                 .width = 120,
3604                 .height = 76,
3605         },
3606         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3607         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3608 };
3609
3610 static const struct drm_display_mode winstar_wf35ltiacd_mode = {
3611         .clock = 6410,
3612         .hdisplay = 320,
3613         .hsync_start = 320 + 20,
3614         .hsync_end = 320 + 20 + 30,
3615         .htotal = 320 + 20 + 30 + 38,
3616         .vdisplay = 240,
3617         .vsync_start = 240 + 4,
3618         .vsync_end = 240 + 4 + 3,
3619         .vtotal = 240 + 4 + 3 + 15,
3620         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3621 };
3622
3623 static const struct panel_desc winstar_wf35ltiacd = {
3624         .modes = &winstar_wf35ltiacd_mode,
3625         .num_modes = 1,
3626         .bpc = 8,
3627         .size = {
3628                 .width = 70,
3629                 .height = 53,
3630         },
3631         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3632 };
3633
3634 static const struct drm_display_mode yes_optoelectronics_ytc700tlag_05_201c_mode = {
3635         .clock = 51200,
3636         .hdisplay = 1024,
3637         .hsync_start = 1024 + 100,
3638         .hsync_end = 1024 + 100 + 100,
3639         .htotal = 1024 + 100 + 100 + 120,
3640         .vdisplay = 600,
3641         .vsync_start = 600 + 10,
3642         .vsync_end = 600 + 10 + 10,
3643         .vtotal = 600 + 10 + 10 + 15,
3644         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
3645 };
3646
3647 static const struct panel_desc yes_optoelectronics_ytc700tlag_05_201c = {
3648         .modes = &yes_optoelectronics_ytc700tlag_05_201c_mode,
3649         .num_modes = 1,
3650         .bpc = 8,
3651         .size = {
3652                 .width = 154,
3653                 .height = 90,
3654         },
3655         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3656         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3657         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3658 };
3659
3660 static const struct drm_display_mode arm_rtsm_mode[] = {
3661         {
3662                 .clock = 65000,
3663                 .hdisplay = 1024,
3664                 .hsync_start = 1024 + 24,
3665                 .hsync_end = 1024 + 24 + 136,
3666                 .htotal = 1024 + 24 + 136 + 160,
3667                 .vdisplay = 768,
3668                 .vsync_start = 768 + 3,
3669                 .vsync_end = 768 + 3 + 6,
3670                 .vtotal = 768 + 3 + 6 + 29,
3671                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3672         },
3673 };
3674
3675 static const struct panel_desc arm_rtsm = {
3676         .modes = arm_rtsm_mode,
3677         .num_modes = 1,
3678         .bpc = 8,
3679         .size = {
3680                 .width = 400,
3681                 .height = 300,
3682         },
3683         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3684 };
3685
3686 static const struct of_device_id platform_of_match[] = {
3687         {
3688                 .compatible = "ampire,am-1280800n3tzqw-t00h",
3689                 .data = &ampire_am_1280800n3tzqw_t00h,
3690         }, {
3691                 .compatible = "ampire,am-480272h3tmqw-t01h",
3692                 .data = &ampire_am_480272h3tmqw_t01h,
3693         }, {
3694                 .compatible = "ampire,am800480r3tmqwa1h",
3695                 .data = &ampire_am800480r3tmqwa1h,
3696         }, {
3697                 .compatible = "arm,rtsm-display",
3698                 .data = &arm_rtsm,
3699         }, {
3700                 .compatible = "armadeus,st0700-adapt",
3701                 .data = &armadeus_st0700_adapt,
3702         }, {
3703                 .compatible = "auo,b101aw03",
3704                 .data = &auo_b101aw03,
3705         }, {
3706                 .compatible = "auo,b101xtn01",
3707                 .data = &auo_b101xtn01,
3708         }, {
3709                 .compatible = "auo,g070vvn01",
3710                 .data = &auo_g070vvn01,
3711         }, {
3712                 .compatible = "auo,g101evn010",
3713                 .data = &auo_g101evn010,
3714         }, {
3715                 .compatible = "auo,g104sn02",
3716                 .data = &auo_g104sn02,
3717         }, {
3718                 .compatible = "auo,g121ean01",
3719                 .data = &auo_g121ean01,
3720         }, {
3721                 .compatible = "auo,g133han01",
3722                 .data = &auo_g133han01,
3723         }, {
3724                 .compatible = "auo,g156xtn01",
3725                 .data = &auo_g156xtn01,
3726         }, {
3727                 .compatible = "auo,g185han01",
3728                 .data = &auo_g185han01,
3729         }, {
3730                 .compatible = "auo,g190ean01",
3731                 .data = &auo_g190ean01,
3732         }, {
3733                 .compatible = "auo,p320hvn03",
3734                 .data = &auo_p320hvn03,
3735         }, {
3736                 .compatible = "auo,t215hvn01",
3737                 .data = &auo_t215hvn01,
3738         }, {
3739                 .compatible = "avic,tm070ddh03",
3740                 .data = &avic_tm070ddh03,
3741         }, {
3742                 .compatible = "bananapi,s070wv20-ct16",
3743                 .data = &bananapi_s070wv20_ct16,
3744         }, {
3745                 .compatible = "boe,hv070wsa-100",
3746                 .data = &boe_hv070wsa
3747         }, {
3748                 .compatible = "cdtech,s043wq26h-ct7",
3749                 .data = &cdtech_s043wq26h_ct7,
3750         }, {
3751                 .compatible = "cdtech,s070pws19hp-fc21",
3752                 .data = &cdtech_s070pws19hp_fc21,
3753         }, {
3754                 .compatible = "cdtech,s070swv29hg-dc44",
3755                 .data = &cdtech_s070swv29hg_dc44,
3756         }, {
3757                 .compatible = "cdtech,s070wv95-ct16",
3758                 .data = &cdtech_s070wv95_ct16,
3759         }, {
3760                 .compatible = "chefree,ch101olhlwh-002",
3761                 .data = &chefree_ch101olhlwh_002,
3762         }, {
3763                 .compatible = "chunghwa,claa070wp03xg",
3764                 .data = &chunghwa_claa070wp03xg,
3765         }, {
3766                 .compatible = "chunghwa,claa101wa01a",
3767                 .data = &chunghwa_claa101wa01a
3768         }, {
3769                 .compatible = "chunghwa,claa101wb01",
3770                 .data = &chunghwa_claa101wb01
3771         }, {
3772                 .compatible = "dataimage,scf0700c48ggu18",
3773                 .data = &dataimage_scf0700c48ggu18,
3774         }, {
3775                 .compatible = "dlc,dlc0700yzg-1",
3776                 .data = &dlc_dlc0700yzg_1,
3777         }, {
3778                 .compatible = "dlc,dlc1010gig",
3779                 .data = &dlc_dlc1010gig,
3780         }, {
3781                 .compatible = "edt,et035012dm6",
3782                 .data = &edt_et035012dm6,
3783         }, {
3784                 .compatible = "edt,etm0350g0dh6",
3785                 .data = &edt_etm0350g0dh6,
3786         }, {
3787                 .compatible = "edt,etm043080dh6gp",
3788                 .data = &edt_etm043080dh6gp,
3789         }, {
3790                 .compatible = "edt,etm0430g0dh6",
3791                 .data = &edt_etm0430g0dh6,
3792         }, {
3793                 .compatible = "edt,et057090dhu",
3794                 .data = &edt_et057090dhu,
3795         }, {
3796                 .compatible = "edt,et070080dh6",
3797                 .data = &edt_etm0700g0dh6,
3798         }, {
3799                 .compatible = "edt,etm0700g0dh6",
3800                 .data = &edt_etm0700g0dh6,
3801         }, {
3802                 .compatible = "edt,etm0700g0bdh6",
3803                 .data = &edt_etm0700g0bdh6,
3804         }, {
3805                 .compatible = "edt,etm0700g0edh6",
3806                 .data = &edt_etm0700g0bdh6,
3807         }, {
3808                 .compatible = "edt,etmv570g2dhu",
3809                 .data = &edt_etmv570g2dhu,
3810         }, {
3811                 .compatible = "eink,vb3300-kca",
3812                 .data = &eink_vb3300_kca,
3813         }, {
3814                 .compatible = "evervision,vgg804821",
3815                 .data = &evervision_vgg804821,
3816         }, {
3817                 .compatible = "foxlink,fl500wvr00-a0t",
3818                 .data = &foxlink_fl500wvr00_a0t,
3819         }, {
3820                 .compatible = "frida,frd350h54004",
3821                 .data = &frida_frd350h54004,
3822         }, {
3823                 .compatible = "friendlyarm,hd702e",
3824                 .data = &friendlyarm_hd702e,
3825         }, {
3826                 .compatible = "giantplus,gpg482739qs5",
3827                 .data = &giantplus_gpg482739qs5
3828         }, {
3829                 .compatible = "giantplus,gpm940b0",
3830                 .data = &giantplus_gpm940b0,
3831         }, {
3832                 .compatible = "hannstar,hsd070pww1",
3833                 .data = &hannstar_hsd070pww1,
3834         }, {
3835                 .compatible = "hannstar,hsd100pxn1",
3836                 .data = &hannstar_hsd100pxn1,
3837         }, {
3838                 .compatible = "hit,tx23d38vm0caa",
3839                 .data = &hitachi_tx23d38vm0caa
3840         }, {
3841                 .compatible = "innolux,at043tn24",
3842                 .data = &innolux_at043tn24,
3843         }, {
3844                 .compatible = "innolux,at070tn92",
3845                 .data = &innolux_at070tn92,
3846         }, {
3847                 .compatible = "innolux,g070y2-l01",
3848                 .data = &innolux_g070y2_l01,
3849         }, {
3850                 .compatible = "innolux,g070y2-t02",
3851                 .data = &innolux_g070y2_t02,
3852         }, {
3853                 .compatible = "innolux,g101ice-l01",
3854                 .data = &innolux_g101ice_l01
3855         }, {
3856                 .compatible = "innolux,g121i1-l01",
3857                 .data = &innolux_g121i1_l01
3858         }, {
3859                 .compatible = "innolux,g121x1-l03",
3860                 .data = &innolux_g121x1_l03,
3861         }, {
3862                 .compatible = "innolux,n156bge-l21",
3863                 .data = &innolux_n156bge_l21,
3864         }, {
3865                 .compatible = "innolux,zj070na-01p",
3866                 .data = &innolux_zj070na_01p,
3867         }, {
3868                 .compatible = "koe,tx14d24vm1bpa",
3869                 .data = &koe_tx14d24vm1bpa,
3870         }, {
3871                 .compatible = "koe,tx26d202vm0bwa",
3872                 .data = &koe_tx26d202vm0bwa,
3873         }, {
3874                 .compatible = "koe,tx31d200vm0baa",
3875                 .data = &koe_tx31d200vm0baa,
3876         }, {
3877                 .compatible = "kyo,tcg121xglp",
3878                 .data = &kyo_tcg121xglp,
3879         }, {
3880                 .compatible = "lemaker,bl035-rgb-002",
3881                 .data = &lemaker_bl035_rgb_002,
3882         }, {
3883                 .compatible = "lg,lb070wv8",
3884                 .data = &lg_lb070wv8,
3885         }, {
3886                 .compatible = "logicpd,type28",
3887                 .data = &logicpd_type_28,
3888         }, {
3889                 .compatible = "logictechno,lt161010-2nhc",
3890                 .data = &logictechno_lt161010_2nh,
3891         }, {
3892                 .compatible = "logictechno,lt161010-2nhr",
3893                 .data = &logictechno_lt161010_2nh,
3894         }, {
3895                 .compatible = "logictechno,lt170410-2whc",
3896                 .data = &logictechno_lt170410_2whc,
3897         }, {
3898                 .compatible = "logictechno,lttd800480070-l2rt",
3899                 .data = &logictechno_lttd800480070_l2rt,
3900         }, {
3901                 .compatible = "logictechno,lttd800480070-l6wh-rt",
3902                 .data = &logictechno_lttd800480070_l6wh_rt,
3903         }, {
3904                 .compatible = "mitsubishi,aa070mc01-ca1",
3905                 .data = &mitsubishi_aa070mc01,
3906         }, {
3907                 .compatible = "multi-inno,mi0700s4t-6",
3908                 .data = &multi_inno_mi0700s4t_6,
3909         }, {
3910                 .compatible = "multi-inno,mi1010ait-1cp",
3911                 .data = &multi_inno_mi1010ait_1cp,
3912         }, {
3913                 .compatible = "nec,nl12880bc20-05",
3914                 .data = &nec_nl12880bc20_05,
3915         }, {
3916                 .compatible = "nec,nl4827hc19-05b",
3917                 .data = &nec_nl4827hc19_05b,
3918         }, {
3919                 .compatible = "netron-dy,e231732",
3920                 .data = &netron_dy_e231732,
3921         }, {
3922                 .compatible = "newhaven,nhd-4.3-480272ef-atxl",
3923                 .data = &newhaven_nhd_43_480272ef_atxl,
3924         }, {
3925                 .compatible = "nlt,nl192108ac18-02d",
3926                 .data = &nlt_nl192108ac18_02d,
3927         }, {
3928                 .compatible = "nvd,9128",
3929                 .data = &nvd_9128,
3930         }, {
3931                 .compatible = "okaya,rs800480t-7x0gp",
3932                 .data = &okaya_rs800480t_7x0gp,
3933         }, {
3934                 .compatible = "olimex,lcd-olinuxino-43-ts",
3935                 .data = &olimex_lcd_olinuxino_43ts,
3936         }, {
3937                 .compatible = "ontat,yx700wv03",
3938                 .data = &ontat_yx700wv03,
3939         }, {
3940                 .compatible = "ortustech,com37h3m05dtc",
3941                 .data = &ortustech_com37h3m,
3942         }, {
3943                 .compatible = "ortustech,com37h3m99dtc",
3944                 .data = &ortustech_com37h3m,
3945         }, {
3946                 .compatible = "ortustech,com43h4m85ulc",
3947                 .data = &ortustech_com43h4m85ulc,
3948         }, {
3949                 .compatible = "osddisplays,osd070t1718-19ts",
3950                 .data = &osddisplays_osd070t1718_19ts,
3951         }, {
3952                 .compatible = "pda,91-00156-a0",
3953                 .data = &pda_91_00156_a0,
3954         }, {
3955                 .compatible = "powertip,ph800480t013-idf02",
3956                 .data = &powertip_ph800480t013_idf02,
3957         }, {
3958                 .compatible = "qiaodian,qd43003c0-40",
3959                 .data = &qd43003c0_40,
3960         }, {
3961                 .compatible = "qishenglong,gopher2b-lcd",
3962                 .data = &qishenglong_gopher2b_lcd,
3963         }, {
3964                 .compatible = "rocktech,rk070er9427",
3965                 .data = &rocktech_rk070er9427,
3966         }, {
3967                 .compatible = "rocktech,rk101ii01d-ct",
3968                 .data = &rocktech_rk101ii01d_ct,
3969         }, {
3970                 .compatible = "samsung,ltn101nt05",
3971                 .data = &samsung_ltn101nt05,
3972         }, {
3973                 .compatible = "satoz,sat050at40h12r2",
3974                 .data = &satoz_sat050at40h12r2,
3975         }, {
3976                 .compatible = "sharp,lq035q7db03",
3977                 .data = &sharp_lq035q7db03,
3978         }, {
3979                 .compatible = "sharp,lq070y3dg3b",
3980                 .data = &sharp_lq070y3dg3b,
3981         }, {
3982                 .compatible = "sharp,lq101k1ly04",
3983                 .data = &sharp_lq101k1ly04,
3984         }, {
3985                 .compatible = "sharp,ls020b1dd01d",
3986                 .data = &sharp_ls020b1dd01d,
3987         }, {
3988                 .compatible = "shelly,sca07010-bfn-lnn",
3989                 .data = &shelly_sca07010_bfn_lnn,
3990         }, {
3991                 .compatible = "starry,kr070pe2t",
3992                 .data = &starry_kr070pe2t,
3993         }, {
3994                 .compatible = "team-source-display,tst043015cmhx",
3995                 .data = &tsd_tst043015cmhx,
3996         }, {
3997                 .compatible = "tfc,s9700rtwv43tr-01b",
3998                 .data = &tfc_s9700rtwv43tr_01b,
3999         }, {
4000                 .compatible = "tianma,tm070jdhg30",
4001                 .data = &tianma_tm070jdhg30,
4002         }, {
4003                 .compatible = "tianma,tm070jvhg33",
4004                 .data = &tianma_tm070jvhg33,
4005         }, {
4006                 .compatible = "tianma,tm070rvhg71",
4007                 .data = &tianma_tm070rvhg71,
4008         }, {
4009                 .compatible = "ti,nspire-cx-lcd-panel",
4010                 .data = &ti_nspire_cx_lcd_panel,
4011         }, {
4012                 .compatible = "ti,nspire-classic-lcd-panel",
4013                 .data = &ti_nspire_classic_lcd_panel,
4014         }, {
4015                 .compatible = "toshiba,lt089ac29000",
4016                 .data = &toshiba_lt089ac29000,
4017         }, {
4018                 .compatible = "tpk,f07a-0102",
4019                 .data = &tpk_f07a_0102,
4020         }, {
4021                 .compatible = "tpk,f10a-0102",
4022                 .data = &tpk_f10a_0102,
4023         }, {
4024                 .compatible = "urt,umsh-8596md-t",
4025                 .data = &urt_umsh_8596md_parallel,
4026         }, {
4027                 .compatible = "urt,umsh-8596md-1t",
4028                 .data = &urt_umsh_8596md_parallel,
4029         }, {
4030                 .compatible = "urt,umsh-8596md-7t",
4031                 .data = &urt_umsh_8596md_parallel,
4032         }, {
4033                 .compatible = "urt,umsh-8596md-11t",
4034                 .data = &urt_umsh_8596md_lvds,
4035         }, {
4036                 .compatible = "urt,umsh-8596md-19t",
4037                 .data = &urt_umsh_8596md_lvds,
4038         }, {
4039                 .compatible = "urt,umsh-8596md-20t",
4040                 .data = &urt_umsh_8596md_parallel,
4041         }, {
4042                 .compatible = "vivax,tpc9150-panel",
4043                 .data = &vivax_tpc9150_panel,
4044         }, {
4045                 .compatible = "vxt,vl050-8048nt-c01",
4046                 .data = &vl050_8048nt_c01,
4047         }, {
4048                 .compatible = "winstar,wf35ltiacd",
4049                 .data = &winstar_wf35ltiacd,
4050         }, {
4051                 .compatible = "yes-optoelectronics,ytc700tlag-05-201c",
4052                 .data = &yes_optoelectronics_ytc700tlag_05_201c,
4053         }, {
4054                 /* Must be the last entry */
4055                 .compatible = "panel-dpi",
4056                 .data = &panel_dpi,
4057         }, {
4058                 /* sentinel */
4059         }
4060 };
4061 MODULE_DEVICE_TABLE(of, platform_of_match);
4062
4063 static int panel_simple_platform_probe(struct platform_device *pdev)
4064 {
4065         const struct of_device_id *id;
4066
4067         id = of_match_node(platform_of_match, pdev->dev.of_node);
4068         if (!id)
4069                 return -ENODEV;
4070
4071         return panel_simple_probe(&pdev->dev, id->data);
4072 }
4073
4074 static int panel_simple_platform_remove(struct platform_device *pdev)
4075 {
4076         return panel_simple_remove(&pdev->dev);
4077 }
4078
4079 static void panel_simple_platform_shutdown(struct platform_device *pdev)
4080 {
4081         panel_simple_shutdown(&pdev->dev);
4082 }
4083
4084 static const struct dev_pm_ops panel_simple_pm_ops = {
4085         SET_RUNTIME_PM_OPS(panel_simple_suspend, panel_simple_resume, NULL)
4086         SET_SYSTEM_SLEEP_PM_OPS(pm_runtime_force_suspend,
4087                                 pm_runtime_force_resume)
4088 };
4089
4090 static struct platform_driver panel_simple_platform_driver = {
4091         .driver = {
4092                 .name = "panel-simple",
4093                 .of_match_table = platform_of_match,
4094                 .pm = &panel_simple_pm_ops,
4095         },
4096         .probe = panel_simple_platform_probe,
4097         .remove = panel_simple_platform_remove,
4098         .shutdown = panel_simple_platform_shutdown,
4099 };
4100
4101 struct panel_desc_dsi {
4102         struct panel_desc desc;
4103
4104         unsigned long flags;
4105         enum mipi_dsi_pixel_format format;
4106         unsigned int lanes;
4107 };
4108
4109 static const struct drm_display_mode auo_b080uan01_mode = {
4110         .clock = 154500,
4111         .hdisplay = 1200,
4112         .hsync_start = 1200 + 62,
4113         .hsync_end = 1200 + 62 + 4,
4114         .htotal = 1200 + 62 + 4 + 62,
4115         .vdisplay = 1920,
4116         .vsync_start = 1920 + 9,
4117         .vsync_end = 1920 + 9 + 2,
4118         .vtotal = 1920 + 9 + 2 + 8,
4119 };
4120
4121 static const struct panel_desc_dsi auo_b080uan01 = {
4122         .desc = {
4123                 .modes = &auo_b080uan01_mode,
4124                 .num_modes = 1,
4125                 .bpc = 8,
4126                 .size = {
4127                         .width = 108,
4128                         .height = 272,
4129                 },
4130                 .connector_type = DRM_MODE_CONNECTOR_DSI,
4131         },
4132         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
4133         .format = MIPI_DSI_FMT_RGB888,
4134         .lanes = 4,
4135 };
4136
4137 static const struct drm_display_mode boe_tv080wum_nl0_mode = {
4138         .clock = 160000,
4139         .hdisplay = 1200,
4140         .hsync_start = 1200 + 120,
4141         .hsync_end = 1200 + 120 + 20,
4142         .htotal = 1200 + 120 + 20 + 21,
4143         .vdisplay = 1920,
4144         .vsync_start = 1920 + 21,
4145         .vsync_end = 1920 + 21 + 3,
4146         .vtotal = 1920 + 21 + 3 + 18,
4147         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
4148 };
4149
4150 static const struct panel_desc_dsi boe_tv080wum_nl0 = {
4151         .desc = {
4152                 .modes = &boe_tv080wum_nl0_mode,
4153                 .num_modes = 1,
4154                 .size = {
4155                         .width = 107,
4156                         .height = 172,
4157                 },
4158                 .connector_type = DRM_MODE_CONNECTOR_DSI,
4159         },
4160         .flags = MIPI_DSI_MODE_VIDEO |
4161                  MIPI_DSI_MODE_VIDEO_BURST |
4162                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE,
4163         .format = MIPI_DSI_FMT_RGB888,
4164         .lanes = 4,
4165 };
4166
4167 static const struct drm_display_mode lg_ld070wx3_sl01_mode = {
4168         .clock = 71000,
4169         .hdisplay = 800,
4170         .hsync_start = 800 + 32,
4171         .hsync_end = 800 + 32 + 1,
4172         .htotal = 800 + 32 + 1 + 57,
4173         .vdisplay = 1280,
4174         .vsync_start = 1280 + 28,
4175         .vsync_end = 1280 + 28 + 1,
4176         .vtotal = 1280 + 28 + 1 + 14,
4177 };
4178
4179 static const struct panel_desc_dsi lg_ld070wx3_sl01 = {
4180         .desc = {
4181                 .modes = &lg_ld070wx3_sl01_mode,
4182                 .num_modes = 1,
4183                 .bpc = 8,
4184                 .size = {
4185                         .width = 94,
4186                         .height = 151,
4187                 },
4188                 .connector_type = DRM_MODE_CONNECTOR_DSI,
4189         },
4190         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
4191         .format = MIPI_DSI_FMT_RGB888,
4192         .lanes = 4,
4193 };
4194
4195 static const struct drm_display_mode lg_lh500wx1_sd03_mode = {
4196         .clock = 67000,
4197         .hdisplay = 720,
4198         .hsync_start = 720 + 12,
4199         .hsync_end = 720 + 12 + 4,
4200         .htotal = 720 + 12 + 4 + 112,
4201         .vdisplay = 1280,
4202         .vsync_start = 1280 + 8,
4203         .vsync_end = 1280 + 8 + 4,
4204         .vtotal = 1280 + 8 + 4 + 12,
4205 };
4206
4207 static const struct panel_desc_dsi lg_lh500wx1_sd03 = {
4208         .desc = {
4209                 .modes = &lg_lh500wx1_sd03_mode,
4210                 .num_modes = 1,
4211                 .bpc = 8,
4212                 .size = {
4213                         .width = 62,
4214                         .height = 110,
4215                 },
4216                 .connector_type = DRM_MODE_CONNECTOR_DSI,
4217         },
4218         .flags = MIPI_DSI_MODE_VIDEO,
4219         .format = MIPI_DSI_FMT_RGB888,
4220         .lanes = 4,
4221 };
4222
4223 static const struct drm_display_mode panasonic_vvx10f004b00_mode = {
4224         .clock = 157200,
4225         .hdisplay = 1920,
4226         .hsync_start = 1920 + 154,
4227         .hsync_end = 1920 + 154 + 16,
4228         .htotal = 1920 + 154 + 16 + 32,
4229         .vdisplay = 1200,
4230         .vsync_start = 1200 + 17,
4231         .vsync_end = 1200 + 17 + 2,
4232         .vtotal = 1200 + 17 + 2 + 16,
4233 };
4234
4235 static const struct panel_desc_dsi panasonic_vvx10f004b00 = {
4236         .desc = {
4237                 .modes = &panasonic_vvx10f004b00_mode,
4238                 .num_modes = 1,
4239                 .bpc = 8,
4240                 .size = {
4241                         .width = 217,
4242                         .height = 136,
4243                 },
4244                 .connector_type = DRM_MODE_CONNECTOR_DSI,
4245         },
4246         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
4247                  MIPI_DSI_CLOCK_NON_CONTINUOUS,
4248         .format = MIPI_DSI_FMT_RGB888,
4249         .lanes = 4,
4250 };
4251
4252 static const struct drm_display_mode lg_acx467akm_7_mode = {
4253         .clock = 150000,
4254         .hdisplay = 1080,
4255         .hsync_start = 1080 + 2,
4256         .hsync_end = 1080 + 2 + 2,
4257         .htotal = 1080 + 2 + 2 + 2,
4258         .vdisplay = 1920,
4259         .vsync_start = 1920 + 2,
4260         .vsync_end = 1920 + 2 + 2,
4261         .vtotal = 1920 + 2 + 2 + 2,
4262 };
4263
4264 static const struct panel_desc_dsi lg_acx467akm_7 = {
4265         .desc = {
4266                 .modes = &lg_acx467akm_7_mode,
4267                 .num_modes = 1,
4268                 .bpc = 8,
4269                 .size = {
4270                         .width = 62,
4271                         .height = 110,
4272                 },
4273                 .connector_type = DRM_MODE_CONNECTOR_DSI,
4274         },
4275         .flags = 0,
4276         .format = MIPI_DSI_FMT_RGB888,
4277         .lanes = 4,
4278 };
4279
4280 static const struct drm_display_mode osd101t2045_53ts_mode = {
4281         .clock = 154500,
4282         .hdisplay = 1920,
4283         .hsync_start = 1920 + 112,
4284         .hsync_end = 1920 + 112 + 16,
4285         .htotal = 1920 + 112 + 16 + 32,
4286         .vdisplay = 1200,
4287         .vsync_start = 1200 + 16,
4288         .vsync_end = 1200 + 16 + 2,
4289         .vtotal = 1200 + 16 + 2 + 16,
4290         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
4291 };
4292
4293 static const struct panel_desc_dsi osd101t2045_53ts = {
4294         .desc = {
4295                 .modes = &osd101t2045_53ts_mode,
4296                 .num_modes = 1,
4297                 .bpc = 8,
4298                 .size = {
4299                         .width = 217,
4300                         .height = 136,
4301                 },
4302                 .connector_type = DRM_MODE_CONNECTOR_DSI,
4303         },
4304         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_BURST |
4305                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
4306                  MIPI_DSI_MODE_NO_EOT_PACKET,
4307         .format = MIPI_DSI_FMT_RGB888,
4308         .lanes = 4,
4309 };
4310
4311 static const struct of_device_id dsi_of_match[] = {
4312         {
4313                 .compatible = "auo,b080uan01",
4314                 .data = &auo_b080uan01
4315         }, {
4316                 .compatible = "boe,tv080wum-nl0",
4317                 .data = &boe_tv080wum_nl0
4318         }, {
4319                 .compatible = "lg,ld070wx3-sl01",
4320                 .data = &lg_ld070wx3_sl01
4321         }, {
4322                 .compatible = "lg,lh500wx1-sd03",
4323                 .data = &lg_lh500wx1_sd03
4324         }, {
4325                 .compatible = "panasonic,vvx10f004b00",
4326                 .data = &panasonic_vvx10f004b00
4327         }, {
4328                 .compatible = "lg,acx467akm-7",
4329                 .data = &lg_acx467akm_7
4330         }, {
4331                 .compatible = "osddisplays,osd101t2045-53ts",
4332                 .data = &osd101t2045_53ts
4333         }, {
4334                 /* sentinel */
4335         }
4336 };
4337 MODULE_DEVICE_TABLE(of, dsi_of_match);
4338
4339 static int panel_simple_dsi_probe(struct mipi_dsi_device *dsi)
4340 {
4341         const struct panel_desc_dsi *desc;
4342         const struct of_device_id *id;
4343         int err;
4344
4345         id = of_match_node(dsi_of_match, dsi->dev.of_node);
4346         if (!id)
4347                 return -ENODEV;
4348
4349         desc = id->data;
4350
4351         err = panel_simple_probe(&dsi->dev, &desc->desc);
4352         if (err < 0)
4353                 return err;
4354
4355         dsi->mode_flags = desc->flags;
4356         dsi->format = desc->format;
4357         dsi->lanes = desc->lanes;
4358
4359         err = mipi_dsi_attach(dsi);
4360         if (err) {
4361                 struct panel_simple *panel = mipi_dsi_get_drvdata(dsi);
4362
4363                 drm_panel_remove(&panel->base);
4364         }
4365
4366         return err;
4367 }
4368
4369 static int panel_simple_dsi_remove(struct mipi_dsi_device *dsi)
4370 {
4371         int err;
4372
4373         err = mipi_dsi_detach(dsi);
4374         if (err < 0)
4375                 dev_err(&dsi->dev, "failed to detach from DSI host: %d\n", err);
4376
4377         return panel_simple_remove(&dsi->dev);
4378 }
4379
4380 static void panel_simple_dsi_shutdown(struct mipi_dsi_device *dsi)
4381 {
4382         panel_simple_shutdown(&dsi->dev);
4383 }
4384
4385 static struct mipi_dsi_driver panel_simple_dsi_driver = {
4386         .driver = {
4387                 .name = "panel-simple-dsi",
4388                 .of_match_table = dsi_of_match,
4389                 .pm = &panel_simple_pm_ops,
4390         },
4391         .probe = panel_simple_dsi_probe,
4392         .remove = panel_simple_dsi_remove,
4393         .shutdown = panel_simple_dsi_shutdown,
4394 };
4395
4396 static int __init panel_simple_init(void)
4397 {
4398         int err;
4399
4400         err = platform_driver_register(&panel_simple_platform_driver);
4401         if (err < 0)
4402                 return err;
4403
4404         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI)) {
4405                 err = mipi_dsi_driver_register(&panel_simple_dsi_driver);
4406                 if (err < 0)
4407                         goto err_did_platform_register;
4408         }
4409
4410         return 0;
4411
4412 err_did_platform_register:
4413         platform_driver_unregister(&panel_simple_platform_driver);
4414
4415         return err;
4416 }
4417 module_init(panel_simple_init);
4418
4419 static void __exit panel_simple_exit(void)
4420 {
4421         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI))
4422                 mipi_dsi_driver_unregister(&panel_simple_dsi_driver);
4423
4424         platform_driver_unregister(&panel_simple_platform_driver);
4425 }
4426 module_exit(panel_simple_exit);
4427
4428 MODULE_AUTHOR("Thierry Reding <[email protected]>");
4429 MODULE_DESCRIPTION("DRM Driver for Simple Panels");
4430 MODULE_LICENSE("GPL and additional rights");