drivers/iommu/intel/svm.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * Copyright © 2015 Intel Corporation.
   4  *
   5  * Authors: David Woodhouse <[email protected]>
   6  */
   7
   8 #include <linux/intel-iommu.h>
   9 #include <linux/mmu_notifier.h>
  10 #include <linux/sched.h>
  11 #include <linux/sched/mm.h>
  12 #include <linux/slab.h>
  13 #include <linux/intel-svm.h>
  14 #include <linux/rculist.h>
  15 #include <linux/pci.h>
  16 #include <linux/pci-ats.h>
  17 #include <linux/dmar.h>
  18 #include <linux/interrupt.h>
  19 #include <linux/mm_types.h>
  20 #include <linux/xarray.h>
  21 #include <linux/ioasid.h>
  22 #include <asm/page.h>
  23 #include <asm/fpu/api.h>
  24 #include <trace/events/intel_iommu.h>
  25
  26 #include "pasid.h"
  27 #include "perf.h"
  28 #include "../iommu-sva-lib.h"
  29
  30 static irqreturn_t prq_event_thread(int irq, void *d);
  31 static void intel_svm_drain_prq(struct device *dev, u32 pasid);
  32 #define to_intel_svm_dev(handle) container_of(handle, struct intel_svm_dev, sva)
  33
  34 static DEFINE_XARRAY_ALLOC(pasid_private_array);
  35 static int pasid_private_add(ioasid_t pasid, void *priv)
  36 {
  37         return xa_alloc(&pasid_private_array, &pasid, priv,
  38                         XA_LIMIT(pasid, pasid), GFP_ATOMIC);
  39 }
  40
  41 static void pasid_private_remove(ioasid_t pasid)
  42 {
  43         xa_erase(&pasid_private_array, pasid);
  44 }
  45
  46 static void *pasid_private_find(ioasid_t pasid)
  47 {
  48         return xa_load(&pasid_private_array, pasid);
  49 }
  50
  51 static struct intel_svm_dev *
  52 svm_lookup_device_by_sid(struct intel_svm *svm, u16 sid)
  53 {
  54         struct intel_svm_dev *sdev = NULL, *t;
  55
  56         rcu_read_lock();
  57         list_for_each_entry_rcu(t, &svm->devs, list) {
  58                 if (t->sid == sid) {
  59                         sdev = t;
  60                         break;
  61                 }
  62         }
  63         rcu_read_unlock();
  64
  65         return sdev;
  66 }
  67
  68 static struct intel_svm_dev *
  69 svm_lookup_device_by_dev(struct intel_svm *svm, struct device *dev)
  70 {
  71         struct intel_svm_dev *sdev = NULL, *t;
  72
  73         rcu_read_lock();
  74         list_for_each_entry_rcu(t, &svm->devs, list) {
  75                 if (t->dev == dev) {
  76                         sdev = t;
  77                         break;
  78                 }
  79         }
  80         rcu_read_unlock();
  81
  82         return sdev;
  83 }
  84
  85 int intel_svm_enable_prq(struct intel_iommu *iommu)
  86 {
  87         struct iopf_queue *iopfq;
  88         struct page *pages;
  89         int irq, ret;
  90
  91         pages = alloc_pages(GFP_KERNEL | __GFP_ZERO, PRQ_ORDER);
  92         if (!pages) {
  93                 pr_warn("IOMMU: %s: Failed to allocate page request queue\n",
  94                         iommu->name);
  95                 return -ENOMEM;
  96         }
  97         iommu->prq = page_address(pages);
  98
  99         irq = dmar_alloc_hwirq(DMAR_UNITS_SUPPORTED + iommu->seq_id, iommu->node, iommu);
 100         if (irq <= 0) {
 101                 pr_err("IOMMU: %s: Failed to create IRQ vector for page request queue\n",
 102                        iommu->name);
 103                 ret = -EINVAL;
 104                 goto free_prq;
 105         }
 106         iommu->pr_irq = irq;
 107
 108         snprintf(iommu->iopfq_name, sizeof(iommu->iopfq_name),
 109                  "dmar%d-iopfq", iommu->seq_id);
 110         iopfq = iopf_queue_alloc(iommu->iopfq_name);
 111         if (!iopfq) {
 112                 pr_err("IOMMU: %s: Failed to allocate iopf queue\n", iommu->name);
 113                 ret = -ENOMEM;
 114                 goto free_hwirq;
 115         }
 116         iommu->iopf_queue = iopfq;
 117
 118         snprintf(iommu->prq_name, sizeof(iommu->prq_name), "dmar%d-prq", iommu->seq_id);
 119
 120         ret = request_threaded_irq(irq, NULL, prq_event_thread, IRQF_ONESHOT,
 121                                    iommu->prq_name, iommu);
 122         if (ret) {
 123                 pr_err("IOMMU: %s: Failed to request IRQ for page request queue\n",
 124                        iommu->name);
 125                 goto free_iopfq;
 126         }
 127         dmar_writeq(iommu->reg + DMAR_PQH_REG, 0ULL);
 128         dmar_writeq(iommu->reg + DMAR_PQT_REG, 0ULL);
 129         dmar_writeq(iommu->reg + DMAR_PQA_REG, virt_to_phys(iommu->prq) | PRQ_ORDER);
 130
 131         init_completion(&iommu->prq_complete);
 132
 133         return 0;
 134
 135 free_iopfq:
 136         iopf_queue_free(iommu->iopf_queue);
 137         iommu->iopf_queue = NULL;
 138 free_hwirq:
 139         dmar_free_hwirq(irq);
 140         iommu->pr_irq = 0;
 141 free_prq:
 142         free_pages((unsigned long)iommu->prq, PRQ_ORDER);
 143         iommu->prq = NULL;
 144
 145         return ret;
 146 }
 147
 148 int intel_svm_finish_prq(struct intel_iommu *iommu)
 149 {
 150         dmar_writeq(iommu->reg + DMAR_PQH_REG, 0ULL);
 151         dmar_writeq(iommu->reg + DMAR_PQT_REG, 0ULL);
 152         dmar_writeq(iommu->reg + DMAR_PQA_REG, 0ULL);
 153
 154         if (iommu->pr_irq) {
 155                 free_irq(iommu->pr_irq, iommu);
 156                 dmar_free_hwirq(iommu->pr_irq);
 157                 iommu->pr_irq = 0;
 158         }
 159
 160         if (iommu->iopf_queue) {
 161                 iopf_queue_free(iommu->iopf_queue);
 162                 iommu->iopf_queue = NULL;
 163         }
 164
 165         free_pages((unsigned long)iommu->prq, PRQ_ORDER);
 166         iommu->prq = NULL;
 167
 168         return 0;
 169 }
 170
 171 static inline bool intel_svm_capable(struct intel_iommu *iommu)
 172 {
 173         return iommu->flags & VTD_FLAG_SVM_CAPABLE;
 174 }
 175
 176 void intel_svm_check(struct intel_iommu *iommu)
 177 {
 178         if (!pasid_supported(iommu))
 179                 return;
 180
 181         if (cpu_feature_enabled(X86_FEATURE_GBPAGES) &&
 182             !cap_fl1gp_support(iommu->cap)) {
 183                 pr_err("%s SVM disabled, incompatible 1GB page capability\n",
 184                        iommu->name);
 185                 return;
 186         }
 187
 188         if (cpu_feature_enabled(X86_FEATURE_LA57) &&
 189             !cap_5lp_support(iommu->cap)) {
 190                 pr_err("%s SVM disabled, incompatible paging mode\n",
 191                        iommu->name);
 192                 return;
 193         }
 194
 195         iommu->flags |= VTD_FLAG_SVM_CAPABLE;
 196 }
 197
 198 static void __flush_svm_range_dev(struct intel_svm *svm,
 199                                   struct intel_svm_dev *sdev,
 200                                   unsigned long address,
 201                                   unsigned long pages, int ih)
 202 {
 203         struct device_domain_info *info = get_domain_info(sdev->dev);
 204
 205         if (WARN_ON(!pages))
 206                 return;
 207
 208         qi_flush_piotlb(sdev->iommu, sdev->did, svm->pasid, address, pages, ih);
 209         if (info->ats_enabled)
 210                 qi_flush_dev_iotlb_pasid(sdev->iommu, sdev->sid, info->pfsid,
 211                                          svm->pasid, sdev->qdep, address,
 212                                          order_base_2(pages));
 213 }
 214
 215 static void intel_flush_svm_range_dev(struct intel_svm *svm,
 216                                       struct intel_svm_dev *sdev,
 217                                       unsigned long address,
 218                                       unsigned long pages, int ih)
 219 {
 220         unsigned long shift = ilog2(__roundup_pow_of_two(pages));
 221         unsigned long align = (1ULL << (VTD_PAGE_SHIFT + shift));
 222         unsigned long start = ALIGN_DOWN(address, align);
 223         unsigned long end = ALIGN(address + (pages << VTD_PAGE_SHIFT), align);
 224
 225         while (start < end) {
 226                 __flush_svm_range_dev(svm, sdev, start, align >> VTD_PAGE_SHIFT, ih);
 227                 start += align;
 228         }
 229 }
 230
 231 static void intel_flush_svm_range(struct intel_svm *svm, unsigned long address,
 232                                 unsigned long pages, int ih)
 233 {
 234         struct intel_svm_dev *sdev;
 235
 236         rcu_read_lock();
 237         list_for_each_entry_rcu(sdev, &svm->devs, list)
 238                 intel_flush_svm_range_dev(svm, sdev, address, pages, ih);
 239         rcu_read_unlock();
 240 }
 241
 242 /* Pages have been freed at this point */
 243 static void intel_invalidate_range(struct mmu_notifier *mn,
 244                                    struct mm_struct *mm,
 245                                    unsigned long start, unsigned long end)
 246 {
 247         struct intel_svm *svm = container_of(mn, struct intel_svm, notifier);
 248
 249         intel_flush_svm_range(svm, start,
 250                               (end - start + PAGE_SIZE - 1) >> VTD_PAGE_SHIFT, 0);
 251 }
 252
 253 static void intel_mm_release(struct mmu_notifier *mn, struct mm_struct *mm)
 254 {
 255         struct intel_svm *svm = container_of(mn, struct intel_svm, notifier);
 256         struct intel_svm_dev *sdev;
 257
 258         /* This might end up being called from exit_mmap(), *before* the page
 259          * tables are cleared. And __mmu_notifier_release() will delete us from
 260          * the list of notifiers so that our invalidate_range() callback doesn't
 261          * get called when the page tables are cleared. So we need to protect
 262          * against hardware accessing those page tables.
 263          *
 264          * We do it by clearing the entry in the PASID table and then flushing
 265          * the IOTLB and the PASID table caches. This might upset hardware;
 266          * perhaps we'll want to point the PASID to a dummy PGD (like the zero
 267          * page) so that we end up taking a fault that the hardware really
 268          * *has* to handle gracefully without affecting other processes.
 269          */
 270         rcu_read_lock();
 271         list_for_each_entry_rcu(sdev, &svm->devs, list)
 272                 intel_pasid_tear_down_entry(sdev->iommu, sdev->dev,
 273                                             svm->pasid, true);
 274         rcu_read_unlock();
 275
 276 }
 277
 278 static const struct mmu_notifier_ops intel_mmuops = {
 279         .release = intel_mm_release,
 280         .invalidate_range = intel_invalidate_range,
 281 };
 282
 283 static DEFINE_MUTEX(pasid_mutex);
 284
 285 static int pasid_to_svm_sdev(struct device *dev, unsigned int pasid,
 286                              struct intel_svm **rsvm,
 287                              struct intel_svm_dev **rsdev)
 288 {
 289         struct intel_svm_dev *sdev = NULL;
 290         struct intel_svm *svm;
 291
 292         /* The caller should hold the pasid_mutex lock */
 293         if (WARN_ON(!mutex_is_locked(&pasid_mutex)))
 294                 return -EINVAL;
 295
 296         if (pasid == INVALID_IOASID || pasid >= PASID_MAX)
 297                 return -EINVAL;
 298
 299         svm = pasid_private_find(pasid);
 300         if (IS_ERR(svm))
 301                 return PTR_ERR(svm);
 302
 303         if (!svm)
 304                 goto out;
 305
 306         /*
 307          * If we found svm for the PASID, there must be at least one device
 308          * bond.
 309          */
 310         if (WARN_ON(list_empty(&svm->devs)))
 311                 return -EINVAL;
 312         sdev = svm_lookup_device_by_dev(svm, dev);
 313
 314 out:
 315         *rsvm = svm;
 316         *rsdev = sdev;
 317
 318         return 0;
 319 }
 320
 321 int intel_svm_bind_gpasid(struct iommu_domain *domain, struct device *dev,
 322                           struct iommu_gpasid_bind_data *data)
 323 {
 324         struct intel_iommu *iommu = device_to_iommu(dev, NULL, NULL);
 325         struct intel_svm_dev *sdev = NULL;
 326         struct dmar_domain *dmar_domain;
 327         struct device_domain_info *info;
 328         struct intel_svm *svm = NULL;
 329         unsigned long iflags;
 330         int ret = 0;
 331
 332         if (WARN_ON(!iommu) || !data)
 333                 return -EINVAL;
 334
 335         if (data->format != IOMMU_PASID_FORMAT_INTEL_VTD)
 336                 return -EINVAL;
 337
 338         /* IOMMU core ensures argsz is more than the start of the union */
 339         if (data->argsz < offsetofend(struct iommu_gpasid_bind_data, vendor.vtd))
 340                 return -EINVAL;
 341
 342         /* Make sure no undefined flags are used in vendor data */
 343         if (data->vendor.vtd.flags & ~(IOMMU_SVA_VTD_GPASID_LAST - 1))
 344                 return -EINVAL;
 345
 346         if (!dev_is_pci(dev))
 347                 return -ENOTSUPP;
 348
 349         /* VT-d supports devices with full 20 bit PASIDs only */
 350         if (pci_max_pasids(to_pci_dev(dev)) != PASID_MAX)
 351                 return -EINVAL;
 352
 353         /*
 354          * We only check host PASID range, we have no knowledge to check
 355          * guest PASID range.
 356          */
 357         if (data->hpasid <= 0 || data->hpasid >= PASID_MAX)
 358                 return -EINVAL;
 359
 360         info = get_domain_info(dev);
 361         if (!info)
 362                 return -EINVAL;
 363
 364         dmar_domain = to_dmar_domain(domain);
 365
 366         mutex_lock(&pasid_mutex);
 367         ret = pasid_to_svm_sdev(dev, data->hpasid, &svm, &sdev);
 368         if (ret)
 369                 goto out;
 370
 371         if (sdev) {
 372                 /*
 373                  * Do not allow multiple bindings of the same device-PASID since
 374                  * there is only one SL page tables per PASID. We may revisit
 375                  * once sharing PGD across domains are supported.
 376                  */
 377                 dev_warn_ratelimited(dev, "Already bound with PASID %u\n",
 378                                      svm->pasid);
 379                 ret = -EBUSY;
 380                 goto out;
 381         }
 382
 383         if (!svm) {
 384                 /* We come here when PASID has never been bond to a device. */
 385                 svm = kzalloc(sizeof(*svm), GFP_KERNEL);
 386                 if (!svm) {
 387                         ret = -ENOMEM;
 388                         goto out;
 389                 }
 390                 /* REVISIT: upper layer/VFIO can track host process that bind
 391                  * the PASID. ioasid_set = mm might be sufficient for vfio to
 392                  * check pasid VMM ownership. We can drop the following line
 393                  * once VFIO and IOASID set check is in place.
 394                  */
 395                 svm->mm = get_task_mm(current);
 396                 svm->pasid = data->hpasid;
 397                 if (data->flags & IOMMU_SVA_GPASID_VAL) {
 398                         svm->gpasid = data->gpasid;
 399                         svm->flags |= SVM_FLAG_GUEST_PASID;
 400                 }
 401                 pasid_private_add(data->hpasid, svm);
 402                 INIT_LIST_HEAD_RCU(&svm->devs);
 403                 mmput(svm->mm);
 404         }
 405         sdev = kzalloc(sizeof(*sdev), GFP_KERNEL);
 406         if (!sdev) {
 407                 ret = -ENOMEM;
 408                 goto out;
 409         }
 410         sdev->dev = dev;
 411         sdev->sid = PCI_DEVID(info->bus, info->devfn);
 412         sdev->iommu = iommu;
 413
 414         /* Only count users if device has aux domains */
 415         if (iommu_dev_feature_enabled(dev, IOMMU_DEV_FEAT_AUX))
 416                 sdev->users = 1;
 417
 418         /* Set up device context entry for PASID if not enabled already */
 419         ret = intel_iommu_enable_pasid(iommu, sdev->dev);
 420         if (ret) {
 421                 dev_err_ratelimited(dev, "Failed to enable PASID capability\n");
 422                 kfree(sdev);
 423                 goto out;
 424         }
 425
 426         /*
 427          * PASID table is per device for better security. Therefore, for
 428          * each bind of a new device even with an existing PASID, we need to
 429          * call the nested mode setup function here.
 430          */
 431         spin_lock_irqsave(&iommu->lock, iflags);
 432         ret = intel_pasid_setup_nested(iommu, dev,
 433                                        (pgd_t *)(uintptr_t)data->gpgd,
 434                                        data->hpasid, &data->vendor.vtd, dmar_domain,
 435                                        data->addr_width);
 436         spin_unlock_irqrestore(&iommu->lock, iflags);
 437         if (ret) {
 438                 dev_err_ratelimited(dev, "Failed to set up PASID %llu in nested mode, Err %d\n",
 439                                     data->hpasid, ret);
 440                 /*
 441                  * PASID entry should be in cleared state if nested mode
 442                  * set up failed. So we only need to clear IOASID tracking
 443                  * data such that free call will succeed.
 444                  */
 445                 kfree(sdev);
 446                 goto out;
 447         }
 448
 449         svm->flags |= SVM_FLAG_GUEST_MODE;
 450
 451         init_rcu_head(&sdev->rcu);
 452         list_add_rcu(&sdev->list, &svm->devs);
 453  out:
 454         if (!IS_ERR_OR_NULL(svm) && list_empty(&svm->devs)) {
 455                 pasid_private_remove(data->hpasid);
 456                 kfree(svm);
 457         }
 458
 459         mutex_unlock(&pasid_mutex);
 460         return ret;
 461 }
 462
 463 int intel_svm_unbind_gpasid(struct device *dev, u32 pasid)
 464 {
 465         struct intel_iommu *iommu = device_to_iommu(dev, NULL, NULL);
 466         struct intel_svm_dev *sdev;
 467         struct intel_svm *svm;
 468         int ret;
 469
 470         if (WARN_ON(!iommu))
 471                 return -EINVAL;
 472
 473         mutex_lock(&pasid_mutex);
 474         ret = pasid_to_svm_sdev(dev, pasid, &svm, &sdev);
 475         if (ret)
 476                 goto out;
 477
 478         if (sdev) {
 479                 if (iommu_dev_feature_enabled(dev, IOMMU_DEV_FEAT_AUX))
 480                         sdev->users--;
 481                 if (!sdev->users) {
 482                         list_del_rcu(&sdev->list);
 483                         intel_pasid_tear_down_entry(iommu, dev,
 484                                                     svm->pasid, false);
 485                         intel_svm_drain_prq(dev, svm->pasid);
 486                         kfree_rcu(sdev, rcu);
 487
 488                         if (list_empty(&svm->devs)) {
 489                                 /*
 490                                  * We do not free the IOASID here in that
 491                                  * IOMMU driver did not allocate it.
 492                                  * Unlike native SVM, IOASID for guest use was
 493                                  * allocated prior to the bind call.
 494                                  * In any case, if the free call comes before
 495                                  * the unbind, IOMMU driver will get notified
 496                                  * and perform cleanup.
 497                                  */
 498                                 pasid_private_remove(pasid);
 499                                 kfree(svm);
 500                         }
 501                 }
 502         }
 503 out:
 504         mutex_unlock(&pasid_mutex);
 505         return ret;
 506 }
 507
 508 static int intel_svm_alloc_pasid(struct device *dev, struct mm_struct *mm,
 509                                  unsigned int flags)
 510 {
 511         ioasid_t max_pasid = dev_is_pci(dev) ?
 512                         pci_max_pasids(to_pci_dev(dev)) : intel_pasid_max_id;
 513
 514         return iommu_sva_alloc_pasid(mm, PASID_MIN, max_pasid - 1);
 515 }
 516
 517 static void intel_svm_free_pasid(struct mm_struct *mm)
 518 {
 519         iommu_sva_free_pasid(mm);
 520 }
 521
 522 static struct iommu_sva *intel_svm_bind_mm(struct intel_iommu *iommu,
 523                                            struct device *dev,
 524                                            struct mm_struct *mm,
 525                                            unsigned int flags)
 526 {
 527         struct device_domain_info *info = get_domain_info(dev);
 528         unsigned long iflags, sflags;
 529         struct intel_svm_dev *sdev;
 530         struct intel_svm *svm;
 531         int ret = 0;
 532
 533         svm = pasid_private_find(mm->pasid);
 534         if (!svm) {
 535                 svm = kzalloc(sizeof(*svm), GFP_KERNEL);
 536                 if (!svm)
 537                         return ERR_PTR(-ENOMEM);
 538
 539                 svm->pasid = mm->pasid;
 540                 svm->mm = mm;
 541                 svm->flags = flags;
 542                 INIT_LIST_HEAD_RCU(&svm->devs);
 543
 544                 if (!(flags & SVM_FLAG_SUPERVISOR_MODE)) {
 545                         svm->notifier.ops = &intel_mmuops;
 546                         ret = mmu_notifier_register(&svm->notifier, mm);
 547                         if (ret) {
 548                                 kfree(svm);
 549                                 return ERR_PTR(ret);
 550                         }
 551                 }
 552
 553                 ret = pasid_private_add(svm->pasid, svm);
 554                 if (ret) {
 555                         if (svm->notifier.ops)
 556                                 mmu_notifier_unregister(&svm->notifier, mm);
 557                         kfree(svm);
 558                         return ERR_PTR(ret);
 559                 }
 560         }
 561
 562         /* Find the matching device in svm list */
 563         sdev = svm_lookup_device_by_dev(svm, dev);
 564         if (sdev) {
 565                 sdev->users++;
 566                 goto success;
 567         }
 568
 569         sdev = kzalloc(sizeof(*sdev), GFP_KERNEL);
 570         if (!sdev) {
 571                 ret = -ENOMEM;
 572                 goto free_svm;
 573         }
 574
 575         sdev->dev = dev;
 576         sdev->iommu = iommu;
 577         sdev->did = FLPT_DEFAULT_DID;
 578         sdev->sid = PCI_DEVID(info->bus, info->devfn);
 579         sdev->users = 1;
 580         sdev->pasid = svm->pasid;
 581         sdev->sva.dev = dev;
 582         init_rcu_head(&sdev->rcu);
 583         if (info->ats_enabled) {
 584                 sdev->dev_iotlb = 1;
 585                 sdev->qdep = info->ats_qdep;
 586                 if (sdev->qdep >= QI_DEV_EIOTLB_MAX_INVS)
 587                         sdev->qdep = 0;
 588         }
 589
 590         /* Setup the pasid table: */
 591         sflags = (flags & SVM_FLAG_SUPERVISOR_MODE) ?
 592                         PASID_FLAG_SUPERVISOR_MODE : 0;
 593         sflags |= cpu_feature_enabled(X86_FEATURE_LA57) ? PASID_FLAG_FL5LP : 0;
 594         spin_lock_irqsave(&iommu->lock, iflags);
 595         ret = intel_pasid_setup_first_level(iommu, dev, mm->pgd, mm->pasid,
 596                                             FLPT_DEFAULT_DID, sflags);
 597         spin_unlock_irqrestore(&iommu->lock, iflags);
 598
 599         if (ret)
 600                 goto free_sdev;
 601
 602         list_add_rcu(&sdev->list, &svm->devs);
 603 success:
 604         return &sdev->sva;
 605
 606 free_sdev:
 607         kfree(sdev);
 608 free_svm:
 609         if (list_empty(&svm->devs)) {
 610                 if (svm->notifier.ops)
 611                         mmu_notifier_unregister(&svm->notifier, mm);
 612                 pasid_private_remove(mm->pasid);
 613                 kfree(svm);
 614         }
 615
 616         return ERR_PTR(ret);
 617 }
 618
 619 /* Caller must hold pasid_mutex */
 620 static int intel_svm_unbind_mm(struct device *dev, u32 pasid)
 621 {
 622         struct intel_svm_dev *sdev;
 623         struct intel_iommu *iommu;
 624         struct intel_svm *svm;
 625         struct mm_struct *mm;
 626         int ret = -EINVAL;
 627
 628         iommu = device_to_iommu(dev, NULL, NULL);
 629         if (!iommu)
 630                 goto out;
 631
 632         ret = pasid_to_svm_sdev(dev, pasid, &svm, &sdev);
 633         if (ret)
 634                 goto out;
 635         mm = svm->mm;
 636
 637         if (sdev) {
 638                 sdev->users--;
 639                 if (!sdev->users) {
 640                         list_del_rcu(&sdev->list);
 641                         /* Flush the PASID cache and IOTLB for this device.
 642                          * Note that we do depend on the hardware *not* using
 643                          * the PASID any more. Just as we depend on other
 644                          * devices never using PASIDs that they have no right
 645                          * to use. We have a *shared* PASID table, because it's
 646                          * large and has to be physically contiguous. So it's
 647                          * hard to be as defensive as we might like. */
 648                         intel_pasid_tear_down_entry(iommu, dev,
 649                                                     svm->pasid, false);
 650                         intel_svm_drain_prq(dev, svm->pasid);
 651                         kfree_rcu(sdev, rcu);
 652
 653                         if (list_empty(&svm->devs)) {
 654                                 if (svm->notifier.ops)
 655                                         mmu_notifier_unregister(&svm->notifier, mm);
 656                                 pasid_private_remove(svm->pasid);
 657                                 /* We mandate that no page faults may be outstanding
 658                                  * for the PASID when intel_svm_unbind_mm() is called.
 659                                  * If that is not obeyed, subtle errors will happen.
 660                                  * Let's make them less subtle... */
 661                                 memset(svm, 0x6b, sizeof(*svm));
 662                                 kfree(svm);
 663                         }
 664                 }
 665                 /* Drop a PASID reference and free it if no reference. */
 666                 intel_svm_free_pasid(mm);
 667         }
 668 out:
 669         return ret;
 670 }
 671
 672 /* Page request queue descriptor */
 673 struct page_req_dsc {
 674         union {
 675                 struct {
 676                         u64 type:8;
 677                         u64 pasid_present:1;
 678                         u64 priv_data_present:1;
 679                         u64 rsvd:6;
 680                         u64 rid:16;
 681                         u64 pasid:20;
 682                         u64 exe_req:1;
 683                         u64 pm_req:1;
 684                         u64 rsvd2:10;
 685                 };
 686                 u64 qw_0;
 687         };
 688         union {
 689                 struct {
 690                         u64 rd_req:1;
 691                         u64 wr_req:1;
 692                         u64 lpig:1;
 693                         u64 prg_index:9;
 694                         u64 addr:52;
 695                 };
 696                 u64 qw_1;
 697         };
 698         u64 priv_data[2];
 699 };
 700
 701 static bool is_canonical_address(u64 addr)
 702 {
 703         int shift = 64 - (__VIRTUAL_MASK_SHIFT + 1);
 704         long saddr = (long) addr;
 705
 706         return (((saddr << shift) >> shift) == saddr);
 707 }
 708
 709 /**
 710  * intel_svm_drain_prq - Drain page requests and responses for a pasid
 711  * @dev: target device
 712  * @pasid: pasid for draining
 713  *
 714  * Drain all pending page requests and responses related to @pasid in both
 715  * software and hardware. This is supposed to be called after the device
 716  * driver has stopped DMA, the pasid entry has been cleared, and both IOTLB
 717  * and DevTLB have been invalidated.
 718  *
 719  * It waits until all pending page requests for @pasid in the page fault
 720  * queue are completed by the prq handling thread. Then follow the steps
 721  * described in VT-d spec CH7.10 to drain all page requests and page
 722  * responses pending in the hardware.
 723  */
 724 static void intel_svm_drain_prq(struct device *dev, u32 pasid)
 725 {
 726         struct device_domain_info *info;
 727         struct dmar_domain *domain;
 728         struct intel_iommu *iommu;
 729         struct qi_desc desc[3];
 730         struct pci_dev *pdev;
 731         int head, tail;
 732         u16 sid, did;
 733         int qdep;
 734
 735         info = get_domain_info(dev);
 736         if (WARN_ON(!info || !dev_is_pci(dev)))
 737                 return;
 738
 739         if (!info->pri_enabled)
 740                 return;
 741
 742         iommu = info->iommu;
 743         domain = info->domain;
 744         pdev = to_pci_dev(dev);
 745         sid = PCI_DEVID(info->bus, info->devfn);
 746         did = domain->iommu_did[iommu->seq_id];
 747         qdep = pci_ats_queue_depth(pdev);
 748
 749         /*
 750          * Check and wait until all pending page requests in the queue are
 751          * handled by the prq handling thread.
 752          */
 753 prq_retry:
 754         reinit_completion(&iommu->prq_complete);
 755         tail = dmar_readq(iommu->reg + DMAR_PQT_REG) & PRQ_RING_MASK;
 756         head = dmar_readq(iommu->reg + DMAR_PQH_REG) & PRQ_RING_MASK;
 757         while (head != tail) {
 758                 struct page_req_dsc *req;
 759
 760                 req = &iommu->prq[head / sizeof(*req)];
 761                 if (!req->pasid_present || req->pasid != pasid) {
 762                         head = (head + sizeof(*req)) & PRQ_RING_MASK;
 763                         continue;
 764                 }
 765
 766                 wait_for_completion(&iommu->prq_complete);
 767                 goto prq_retry;
 768         }
 769
 770         /*
 771          * A work in IO page fault workqueue may try to lock pasid_mutex now.
 772          * Holding pasid_mutex while waiting in iopf_queue_flush_dev() for
 773          * all works in the workqueue to finish may cause deadlock.
 774          *
 775          * It's unnecessary to hold pasid_mutex in iopf_queue_flush_dev().
 776          * Unlock it to allow the works to be handled while waiting for
 777          * them to finish.
 778          */
 779         lockdep_assert_held(&pasid_mutex);
 780         mutex_unlock(&pasid_mutex);
 781         iopf_queue_flush_dev(dev);
 782         mutex_lock(&pasid_mutex);
 783
 784         /*
 785          * Perform steps described in VT-d spec CH7.10 to drain page
 786          * requests and responses in hardware.
 787          */
 788         memset(desc, 0, sizeof(desc));
 789         desc[0].qw0 = QI_IWD_STATUS_DATA(QI_DONE) |
 790                         QI_IWD_FENCE |
 791                         QI_IWD_TYPE;
 792         desc[1].qw0 = QI_EIOTLB_PASID(pasid) |
 793                         QI_EIOTLB_DID(did) |
 794                         QI_EIOTLB_GRAN(QI_GRAN_NONG_PASID) |
 795                         QI_EIOTLB_TYPE;
 796         desc[2].qw0 = QI_DEV_EIOTLB_PASID(pasid) |
 797                         QI_DEV_EIOTLB_SID(sid) |
 798                         QI_DEV_EIOTLB_QDEP(qdep) |
 799                         QI_DEIOTLB_TYPE |
 800                         QI_DEV_IOTLB_PFSID(info->pfsid);
 801 qi_retry:
 802         reinit_completion(&iommu->prq_complete);
 803         qi_submit_sync(iommu, desc, 3, QI_OPT_WAIT_DRAIN);
 804         if (readl(iommu->reg + DMAR_PRS_REG) & DMA_PRS_PRO) {
 805                 wait_for_completion(&iommu->prq_complete);
 806                 goto qi_retry;
 807         }
 808 }
 809
 810 static int prq_to_iommu_prot(struct page_req_dsc *req)
 811 {
 812         int prot = 0;
 813
 814         if (req->rd_req)
 815                 prot |= IOMMU_FAULT_PERM_READ;
 816         if (req->wr_req)
 817                 prot |= IOMMU_FAULT_PERM_WRITE;
 818         if (req->exe_req)
 819                 prot |= IOMMU_FAULT_PERM_EXEC;
 820         if (req->pm_req)
 821                 prot |= IOMMU_FAULT_PERM_PRIV;
 822
 823         return prot;
 824 }
 825
 826 static int intel_svm_prq_report(struct intel_iommu *iommu, struct device *dev,
 827                                 struct page_req_dsc *desc)
 828 {
 829         struct iommu_fault_event event;
 830
 831         if (!dev || !dev_is_pci(dev))
 832                 return -ENODEV;
 833
 834         /* Fill in event data for device specific processing */
 835         memset(&event, 0, sizeof(struct iommu_fault_event));
 836         event.fault.type = IOMMU_FAULT_PAGE_REQ;
 837         event.fault.prm.addr = (u64)desc->addr << VTD_PAGE_SHIFT;
 838         event.fault.prm.pasid = desc->pasid;
 839         event.fault.prm.grpid = desc->prg_index;
 840         event.fault.prm.perm = prq_to_iommu_prot(desc);
 841
 842         if (desc->lpig)
 843                 event.fault.prm.flags |= IOMMU_FAULT_PAGE_REQUEST_LAST_PAGE;
 844         if (desc->pasid_present) {
 845                 event.fault.prm.flags |= IOMMU_FAULT_PAGE_REQUEST_PASID_VALID;
 846                 event.fault.prm.flags |= IOMMU_FAULT_PAGE_RESPONSE_NEEDS_PASID;
 847         }
 848         if (desc->priv_data_present) {
 849                 /*
 850                  * Set last page in group bit if private data is present,
 851                  * page response is required as it does for LPIG.
 852                  * iommu_report_device_fault() doesn't understand this vendor
 853                  * specific requirement thus we set last_page as a workaround.
 854                  */
 855                 event.fault.prm.flags |= IOMMU_FAULT_PAGE_REQUEST_LAST_PAGE;
 856                 event.fault.prm.flags |= IOMMU_FAULT_PAGE_REQUEST_PRIV_DATA;
 857                 event.fault.prm.private_data[0] = desc->priv_data[0];
 858                 event.fault.prm.private_data[1] = desc->priv_data[1];
 859         } else if (dmar_latency_enabled(iommu, DMAR_LATENCY_PRQ)) {
 860                 /*
 861                  * If the private data fields are not used by hardware, use it
 862                  * to monitor the prq handle latency.
 863                  */
 864                 event.fault.prm.private_data[0] = ktime_to_ns(ktime_get());
 865         }
 866
 867         return iommu_report_device_fault(dev, &event);
 868 }
 869
 870 static void handle_bad_prq_event(struct intel_iommu *iommu,
 871                                  struct page_req_dsc *req, int result)
 872 {
 873         struct qi_desc desc;
 874
 875         pr_err("%s: Invalid page request: %08llx %08llx\n",
 876                iommu->name, ((unsigned long long *)req)[0],
 877                ((unsigned long long *)req)[1]);
 878
 879         /*
 880          * Per VT-d spec. v3.0 ch7.7, system software must
 881          * respond with page group response if private data
 882          * is present (PDP) or last page in group (LPIG) bit
 883          * is set. This is an additional VT-d feature beyond
 884          * PCI ATS spec.
 885          */
 886         if (!req->lpig && !req->priv_data_present)
 887                 return;
 888
 889         desc.qw0 = QI_PGRP_PASID(req->pasid) |
 890                         QI_PGRP_DID(req->rid) |
 891                         QI_PGRP_PASID_P(req->pasid_present) |
 892                         QI_PGRP_PDP(req->priv_data_present) |
 893                         QI_PGRP_RESP_CODE(result) |
 894                         QI_PGRP_RESP_TYPE;
 895         desc.qw1 = QI_PGRP_IDX(req->prg_index) |
 896                         QI_PGRP_LPIG(req->lpig);
 897
 898         if (req->priv_data_present) {
 899                 desc.qw2 = req->priv_data[0];
 900                 desc.qw3 = req->priv_data[1];
 901         } else {
 902                 desc.qw2 = 0;
 903                 desc.qw3 = 0;
 904         }
 905
 906         qi_submit_sync(iommu, &desc, 1, 0);
 907 }
 908
 909 static irqreturn_t prq_event_thread(int irq, void *d)
 910 {
 911         struct intel_svm_dev *sdev = NULL;
 912         struct intel_iommu *iommu = d;
 913         struct intel_svm *svm = NULL;
 914         struct page_req_dsc *req;
 915         int head, tail, handled;
 916         u64 address;
 917
 918         /*
 919          * Clear PPR bit before reading head/tail registers, to ensure that
 920          * we get a new interrupt if needed.
 921          */
 922         writel(DMA_PRS_PPR, iommu->reg + DMAR_PRS_REG);
 923
 924         tail = dmar_readq(iommu->reg + DMAR_PQT_REG) & PRQ_RING_MASK;
 925         head = dmar_readq(iommu->reg + DMAR_PQH_REG) & PRQ_RING_MASK;
 926         handled = (head != tail);
 927         while (head != tail) {
 928                 req = &iommu->prq[head / sizeof(*req)];
 929                 address = (u64)req->addr << VTD_PAGE_SHIFT;
 930
 931                 if (unlikely(!req->pasid_present)) {
 932                         pr_err("IOMMU: %s: Page request without PASID\n",
 933                                iommu->name);
 934 bad_req:
 935                         svm = NULL;
 936                         sdev = NULL;
 937                         handle_bad_prq_event(iommu, req, QI_RESP_INVALID);
 938                         goto prq_advance;
 939                 }
 940
 941                 if (unlikely(!is_canonical_address(address))) {
 942                         pr_err("IOMMU: %s: Address is not canonical\n",
 943                                iommu->name);
 944                         goto bad_req;
 945                 }
 946
 947                 if (unlikely(req->pm_req && (req->rd_req | req->wr_req))) {
 948                         pr_err("IOMMU: %s: Page request in Privilege Mode\n",
 949                                iommu->name);
 950                         goto bad_req;
 951                 }
 952
 953                 if (unlikely(req->exe_req && req->rd_req)) {
 954                         pr_err("IOMMU: %s: Execution request not supported\n",
 955                                iommu->name);
 956                         goto bad_req;
 957                 }
 958
 959                 if (!svm || svm->pasid != req->pasid) {
 960                         /*
 961                          * It can't go away, because the driver is not permitted
 962                          * to unbind the mm while any page faults are outstanding.
 963                          */
 964                         svm = pasid_private_find(req->pasid);
 965                         if (IS_ERR_OR_NULL(svm) || (svm->flags & SVM_FLAG_SUPERVISOR_MODE))
 966                                 goto bad_req;
 967                 }
 968
 969                 if (!sdev || sdev->sid != req->rid) {
 970                         sdev = svm_lookup_device_by_sid(svm, req->rid);
 971                         if (!sdev)
 972                                 goto bad_req;
 973                 }
 974
 975                 sdev->prq_seq_number++;
 976
 977                 /*
 978                  * If prq is to be handled outside iommu driver via receiver of
 979                  * the fault notifiers, we skip the page response here.
 980                  */
 981                 if (intel_svm_prq_report(iommu, sdev->dev, req))
 982                         handle_bad_prq_event(iommu, req, QI_RESP_INVALID);
 983
 984                 trace_prq_report(iommu, sdev->dev, req->qw_0, req->qw_1,
 985                                  req->priv_data[0], req->priv_data[1],
 986                                  sdev->prq_seq_number);
 987 prq_advance:
 988                 head = (head + sizeof(*req)) & PRQ_RING_MASK;
 989         }
 990
 991         dmar_writeq(iommu->reg + DMAR_PQH_REG, tail);
 992
 993         /*
 994          * Clear the page request overflow bit and wake up all threads that
 995          * are waiting for the completion of this handling.
 996          */
 997         if (readl(iommu->reg + DMAR_PRS_REG) & DMA_PRS_PRO) {
 998                 pr_info_ratelimited("IOMMU: %s: PRQ overflow detected\n",
 999                                     iommu->name);
1000                 head = dmar_readq(iommu->reg + DMAR_PQH_REG) & PRQ_RING_MASK;
1001                 tail = dmar_readq(iommu->reg + DMAR_PQT_REG) & PRQ_RING_MASK;
1002                 if (head == tail) {
1003                         iopf_queue_discard_partial(iommu->iopf_queue);
1004                         writel(DMA_PRS_PRO, iommu->reg + DMAR_PRS_REG);
1005                         pr_info_ratelimited("IOMMU: %s: PRQ overflow cleared",
1006                                             iommu->name);
1007                 }
1008         }
1009
1010         if (!completion_done(&iommu->prq_complete))
1011                 complete(&iommu->prq_complete);
1012
1013         return IRQ_RETVAL(handled);
1014 }
1015
1016 struct iommu_sva *intel_svm_bind(struct device *dev, struct mm_struct *mm, void *drvdata)
1017 {
1018         struct intel_iommu *iommu = device_to_iommu(dev, NULL, NULL);
1019         unsigned int flags = 0;
1020         struct iommu_sva *sva;
1021         int ret;
1022
1023         if (drvdata)
1024                 flags = *(unsigned int *)drvdata;
1025
1026         if (flags & SVM_FLAG_SUPERVISOR_MODE) {
1027                 if (!ecap_srs(iommu->ecap)) {
1028                         dev_err(dev, "%s: Supervisor PASID not supported\n",
1029                                 iommu->name);
1030                         return ERR_PTR(-EOPNOTSUPP);
1031                 }
1032
1033                 if (mm) {
1034                         dev_err(dev, "%s: Supervisor PASID with user provided mm\n",
1035                                 iommu->name);
1036                         return ERR_PTR(-EINVAL);
1037                 }
1038
1039                 mm = &init_mm;
1040         }
1041
1042         mutex_lock(&pasid_mutex);
1043         ret = intel_svm_alloc_pasid(dev, mm, flags);
1044         if (ret) {
1045                 mutex_unlock(&pasid_mutex);
1046                 return ERR_PTR(ret);
1047         }
1048
1049         sva = intel_svm_bind_mm(iommu, dev, mm, flags);
1050         if (IS_ERR_OR_NULL(sva))
1051                 intel_svm_free_pasid(mm);
1052         mutex_unlock(&pasid_mutex);
1053
1054         return sva;
1055 }
1056
1057 void intel_svm_unbind(struct iommu_sva *sva)
1058 {
1059         struct intel_svm_dev *sdev = to_intel_svm_dev(sva);
1060
1061         mutex_lock(&pasid_mutex);
1062         intel_svm_unbind_mm(sdev->dev, sdev->pasid);
1063         mutex_unlock(&pasid_mutex);
1064 }
1065
1066 u32 intel_svm_get_pasid(struct iommu_sva *sva)
1067 {
1068         struct intel_svm_dev *sdev;
1069         u32 pasid;
1070
1071         mutex_lock(&pasid_mutex);
1072         sdev = to_intel_svm_dev(sva);
1073         pasid = sdev->pasid;
1074         mutex_unlock(&pasid_mutex);
1075
1076         return pasid;
1077 }
1078
1079 int intel_svm_page_response(struct device *dev,
1080                             struct iommu_fault_event *evt,
1081                             struct iommu_page_response *msg)
1082 {
1083         struct iommu_fault_page_request *prm;
1084         struct intel_svm_dev *sdev = NULL;
1085         struct intel_svm *svm = NULL;
1086         struct intel_iommu *iommu;
1087         bool private_present;
1088         bool pasid_present;
1089         bool last_page;
1090         u8 bus, devfn;
1091         int ret = 0;
1092         u16 sid;
1093
1094         if (!dev || !dev_is_pci(dev))
1095                 return -ENODEV;
1096
1097         iommu = device_to_iommu(dev, &bus, &devfn);
1098         if (!iommu)
1099                 return -ENODEV;
1100
1101         if (!msg || !evt)
1102                 return -EINVAL;
1103
1104         mutex_lock(&pasid_mutex);
1105
1106         prm = &evt->fault.prm;
1107         sid = PCI_DEVID(bus, devfn);
1108         pasid_present = prm->flags & IOMMU_FAULT_PAGE_REQUEST_PASID_VALID;
1109         private_present = prm->flags & IOMMU_FAULT_PAGE_REQUEST_PRIV_DATA;
1110         last_page = prm->flags & IOMMU_FAULT_PAGE_REQUEST_LAST_PAGE;
1111
1112         if (!pasid_present) {
1113                 ret = -EINVAL;
1114                 goto out;
1115         }
1116
1117         if (prm->pasid == 0 || prm->pasid >= PASID_MAX) {
1118                 ret = -EINVAL;
1119                 goto out;
1120         }
1121
1122         ret = pasid_to_svm_sdev(dev, prm->pasid, &svm, &sdev);
1123         if (ret || !sdev) {
1124                 ret = -ENODEV;
1125                 goto out;
1126         }
1127
1128         /*
1129          * For responses from userspace, need to make sure that the
1130          * pasid has been bound to its mm.
1131          */
1132         if (svm->flags & SVM_FLAG_GUEST_MODE) {
1133                 struct mm_struct *mm;
1134
1135                 mm = get_task_mm(current);
1136                 if (!mm) {
1137                         ret = -EINVAL;
1138                         goto out;
1139                 }
1140
1141                 if (mm != svm->mm) {
1142                         ret = -ENODEV;
1143                         mmput(mm);
1144                         goto out;
1145                 }
1146
1147                 mmput(mm);
1148         }
1149
1150         /*
1151          * Per VT-d spec. v3.0 ch7.7, system software must respond
1152          * with page group response if private data is present (PDP)
1153          * or last page in group (LPIG) bit is set. This is an
1154          * additional VT-d requirement beyond PCI ATS spec.
1155          */
1156         if (last_page || private_present) {
1157                 struct qi_desc desc;
1158
1159                 desc.qw0 = QI_PGRP_PASID(prm->pasid) | QI_PGRP_DID(sid) |
1160                                 QI_PGRP_PASID_P(pasid_present) |
1161                                 QI_PGRP_PDP(private_present) |
1162                                 QI_PGRP_RESP_CODE(msg->code) |
1163                                 QI_PGRP_RESP_TYPE;
1164                 desc.qw1 = QI_PGRP_IDX(prm->grpid) | QI_PGRP_LPIG(last_page);
1165                 desc.qw2 = 0;
1166                 desc.qw3 = 0;
1167
1168                 if (private_present) {
1169                         desc.qw2 = prm->private_data[0];
1170                         desc.qw3 = prm->private_data[1];
1171                 } else if (prm->private_data[0]) {
1172                         dmar_latency_update(iommu, DMAR_LATENCY_PRQ,
1173                                 ktime_to_ns(ktime_get()) - prm->private_data[0]);
1174                 }
1175
1176                 qi_submit_sync(iommu, &desc, 1, 0);
1177         }
1178 out:
1179         mutex_unlock(&pasid_mutex);
1180         return ret;
1181 }