drivers/spi/spi-imx.c

   1 /*
   2  * Copyright 2004-2007 Freescale Semiconductor, Inc. All Rights Reserved.
   3  * Copyright (C) 2008 Juergen Beisert
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the
  16  * Free Software Foundation
  17  * 51 Franklin Street, Fifth Floor
  18  * Boston, MA  02110-1301, USA.
  19  */
  20
  21 #include <linux/clk.h>
  22 #include <linux/completion.h>
  23 #include <linux/delay.h>
  24 #include <linux/dmaengine.h>
  25 #include <linux/dma-mapping.h>
  26 #include <linux/err.h>
  27 #include <linux/gpio.h>
  28 #include <linux/interrupt.h>
  29 #include <linux/io.h>
  30 #include <linux/irq.h>
  31 #include <linux/kernel.h>
  32 #include <linux/module.h>
  33 #include <linux/platform_device.h>
  34 #include <linux/slab.h>
  35 #include <linux/spi/spi.h>
  36 #include <linux/spi/spi_bitbang.h>
  37 #include <linux/types.h>
  38 #include <linux/of.h>
  39 #include <linux/of_device.h>
  40 #include <linux/of_gpio.h>
  41
  42 #include <linux/platform_data/dma-imx.h>
  43 #include <linux/platform_data/spi-imx.h>
  44
  45 #define DRIVER_NAME "spi_imx"
  46
  47 #define MXC_CSPIRXDATA          0x00
  48 #define MXC_CSPITXDATA          0x04
  49 #define MXC_CSPICTRL            0x08
  50 #define MXC_CSPIINT             0x0c
  51 #define MXC_RESET               0x1c
  52
  53 /* generic defines to abstract from the different register layouts */
  54 #define MXC_INT_RR      (1 << 0) /* Receive data ready interrupt */
  55 #define MXC_INT_TE      (1 << 1) /* Transmit FIFO empty interrupt */
  56
  57 /* The maximum  bytes that a sdma BD can transfer.*/
  58 #define MAX_SDMA_BD_BYTES  (1 << 15)
  59 #define IMX_DMA_TIMEOUT (msecs_to_jiffies(3000))
  60 struct spi_imx_config {
  61         unsigned int speed_hz;
  62         unsigned int bpw;
  63         unsigned int mode;
  64         u8 cs;
  65 };
  66
  67 enum spi_imx_devtype {
  68         IMX1_CSPI,
  69         IMX21_CSPI,
  70         IMX27_CSPI,
  71         IMX31_CSPI,
  72         IMX35_CSPI,     /* CSPI on all i.mx except above */
  73         IMX51_ECSPI,    /* ECSPI on i.mx51 and later */
  74 };
  75
  76 struct spi_imx_data;
  77
  78 struct spi_imx_devtype_data {
  79         void (*intctrl)(struct spi_imx_data *, int);
  80         int (*config)(struct spi_imx_data *, struct spi_imx_config *);
  81         void (*trigger)(struct spi_imx_data *);
  82         int (*rx_available)(struct spi_imx_data *);
  83         void (*reset)(struct spi_imx_data *);
  84         enum spi_imx_devtype devtype;
  85 };
  86
  87 struct spi_imx_data {
  88         struct spi_bitbang bitbang;
  89         struct device *dev;
  90
  91         struct completion xfer_done;
  92         void __iomem *base;
  93         struct clk *clk_per;
  94         struct clk *clk_ipg;
  95         unsigned long spi_clk;
  96
  97         unsigned int count;
  98         void (*tx)(struct spi_imx_data *);
  99         void (*rx)(struct spi_imx_data *);
 100         void *rx_buf;
 101         const void *tx_buf;
 102         unsigned int txfifo; /* number of words pushed in tx FIFO */
 103
 104         /* DMA */
 105         unsigned int dma_is_inited;
 106         unsigned int dma_finished;
 107         bool usedma;
 108         u32 wml;
 109         struct completion dma_rx_completion;
 110         struct completion dma_tx_completion;
 111
 112         const struct spi_imx_devtype_data *devtype_data;
 113         int chipselect[0];
 114 };
 115
 116 static inline int is_imx27_cspi(struct spi_imx_data *d)
 117 {
 118         return d->devtype_data->devtype == IMX27_CSPI;
 119 }
 120
 121 static inline int is_imx35_cspi(struct spi_imx_data *d)
 122 {
 123         return d->devtype_data->devtype == IMX35_CSPI;
 124 }
 125
 126 static inline int is_imx51_ecspi(struct spi_imx_data *d)
 127 {
 128         return d->devtype_data->devtype == IMX51_ECSPI;
 129 }
 130
 131 static inline unsigned spi_imx_get_fifosize(struct spi_imx_data *d)
 132 {
 133         return is_imx51_ecspi(d) ? 64 : 8;
 134 }
 135
 136 #define MXC_SPI_BUF_RX(type)                                            \
 137 static void spi_imx_buf_rx_##type(struct spi_imx_data *spi_imx)         \
 138 {                                                                       \
 139         unsigned int val = readl(spi_imx->base + MXC_CSPIRXDATA);       \
 140                                                                         \
 141         if (spi_imx->rx_buf) {                                          \
 142                 *(type *)spi_imx->rx_buf = val;                         \
 143                 spi_imx->rx_buf += sizeof(type);                        \
 144         }                                                               \
 145 }
 146
 147 #define MXC_SPI_BUF_TX(type)                                            \
 148 static void spi_imx_buf_tx_##type(struct spi_imx_data *spi_imx)         \
 149 {                                                                       \
 150         type val = 0;                                                   \
 151                                                                         \
 152         if (spi_imx->tx_buf) {                                          \
 153                 val = *(type *)spi_imx->tx_buf;                         \
 154                 spi_imx->tx_buf += sizeof(type);                        \
 155         }                                                               \
 156                                                                         \
 157         spi_imx->count -= sizeof(type);                                 \
 158                                                                         \
 159         writel(val, spi_imx->base + MXC_CSPITXDATA);                    \
 160 }
 161
 162 MXC_SPI_BUF_RX(u8)
 163 MXC_SPI_BUF_TX(u8)
 164 MXC_SPI_BUF_RX(u16)
 165 MXC_SPI_BUF_TX(u16)
 166 MXC_SPI_BUF_RX(u32)
 167 MXC_SPI_BUF_TX(u32)
 168
 169 /* First entry is reserved, second entry is valid only if SDHC_SPIEN is set
 170  * (which is currently not the case in this driver)
 171  */
 172 static int mxc_clkdivs[] = {0, 3, 4, 6, 8, 12, 16, 24, 32, 48, 64, 96, 128, 192,
 173         256, 384, 512, 768, 1024};
 174
 175 /* MX21, MX27 */
 176 static unsigned int spi_imx_clkdiv_1(unsigned int fin,
 177                 unsigned int fspi, unsigned int max)
 178 {
 179         int i;
 180
 181         for (i = 2; i < max; i++)
 182                 if (fspi * mxc_clkdivs[i] >= fin)
 183                         return i;
 184
 185         return max;
 186 }
 187
 188 /* MX1, MX31, MX35, MX51 CSPI */
 189 static unsigned int spi_imx_clkdiv_2(unsigned int fin,
 190                 unsigned int fspi)
 191 {
 192         int i, div = 4;
 193
 194         for (i = 0; i < 7; i++) {
 195                 if (fspi * div >= fin)
 196                         return i;
 197                 div <<= 1;
 198         }
 199
 200         return 7;
 201 }
 202
 203 static bool spi_imx_can_dma(struct spi_master *master, struct spi_device *spi,
 204                          struct spi_transfer *transfer)
 205 {
 206         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
 207
 208         if (spi_imx->dma_is_inited && transfer->len >= spi_imx->wml &&
 209             (transfer->len % spi_imx->wml) == 0)
 210                 return true;
 211         return false;
 212 }
 213
 214 #define MX51_ECSPI_CTRL         0x08
 215 #define MX51_ECSPI_CTRL_ENABLE          (1 <<  0)
 216 #define MX51_ECSPI_CTRL_XCH             (1 <<  2)
 217 #define MX51_ECSPI_CTRL_SMC             (1 << 3)
 218 #define MX51_ECSPI_CTRL_MODE_MASK       (0xf << 4)
 219 #define MX51_ECSPI_CTRL_POSTDIV_OFFSET  8
 220 #define MX51_ECSPI_CTRL_PREDIV_OFFSET   12
 221 #define MX51_ECSPI_CTRL_CS(cs)          ((cs) << 18)
 222 #define MX51_ECSPI_CTRL_BL_OFFSET       20
 223
 224 #define MX51_ECSPI_CONFIG       0x0c
 225 #define MX51_ECSPI_CONFIG_SCLKPHA(cs)   (1 << ((cs) +  0))
 226 #define MX51_ECSPI_CONFIG_SCLKPOL(cs)   (1 << ((cs) +  4))
 227 #define MX51_ECSPI_CONFIG_SBBCTRL(cs)   (1 << ((cs) +  8))
 228 #define MX51_ECSPI_CONFIG_SSBPOL(cs)    (1 << ((cs) + 12))
 229 #define MX51_ECSPI_CONFIG_SCLKCTL(cs)   (1 << ((cs) + 20))
 230
 231 #define MX51_ECSPI_INT          0x10
 232 #define MX51_ECSPI_INT_TEEN             (1 <<  0)
 233 #define MX51_ECSPI_INT_RREN             (1 <<  3)
 234
 235 #define MX51_ECSPI_DMA      0x14
 236 #define MX51_ECSPI_DMA_TX_WML_OFFSET    0
 237 #define MX51_ECSPI_DMA_TX_WML_MASK      0x3F
 238 #define MX51_ECSPI_DMA_RX_WML_OFFSET    16
 239 #define MX51_ECSPI_DMA_RX_WML_MASK      (0x3F << 16)
 240 #define MX51_ECSPI_DMA_RXT_WML_OFFSET   24
 241 #define MX51_ECSPI_DMA_RXT_WML_MASK     (0x3F << 24)
 242
 243 #define MX51_ECSPI_DMA_TEDEN_OFFSET     7
 244 #define MX51_ECSPI_DMA_RXDEN_OFFSET     23
 245 #define MX51_ECSPI_DMA_RXTDEN_OFFSET    31
 246
 247 #define MX51_ECSPI_STAT         0x18
 248 #define MX51_ECSPI_STAT_RR              (1 <<  3)
 249
 250 #define MX51_ECSPI_TESTREG      0x20
 251 #define MX51_ECSPI_TESTREG_LBC  BIT(31)
 252
 253 /* MX51 eCSPI */
 254 static unsigned int mx51_ecspi_clkdiv(struct spi_imx_data *spi_imx,
 255                                       unsigned int fspi, unsigned int *fres)
 256 {
 257         /*
 258          * there are two 4-bit dividers, the pre-divider divides by
 259          * $pre, the post-divider by 2^$post
 260          */
 261         unsigned int pre, post;
 262         unsigned int fin = spi_imx->spi_clk;
 263
 264         if (unlikely(fspi > fin))
 265                 return 0;
 266
 267         post = fls(fin) - fls(fspi);
 268         if (fin > fspi << post)
 269                 post++;
 270
 271         /* now we have: (fin <= fspi << post) with post being minimal */
 272
 273         post = max(4U, post) - 4;
 274         if (unlikely(post > 0xf)) {
 275                 dev_err(spi_imx->dev, "cannot set clock freq: %u (base freq: %u)\n",
 276                                 fspi, fin);
 277                 return 0xff;
 278         }
 279
 280         pre = DIV_ROUND_UP(fin, fspi << post) - 1;
 281
 282         dev_dbg(spi_imx->dev, "%s: fin: %u, fspi: %u, post: %u, pre: %u\n",
 283                         __func__, fin, fspi, post, pre);
 284
 285         /* Resulting frequency for the SCLK line. */
 286         *fres = (fin / (pre + 1)) >> post;
 287
 288         return (pre << MX51_ECSPI_CTRL_PREDIV_OFFSET) |
 289                 (post << MX51_ECSPI_CTRL_POSTDIV_OFFSET);
 290 }
 291
 292 static void __maybe_unused mx51_ecspi_intctrl(struct spi_imx_data *spi_imx, int enable)
 293 {
 294         unsigned val = 0;
 295
 296         if (enable & MXC_INT_TE)
 297                 val |= MX51_ECSPI_INT_TEEN;
 298
 299         if (enable & MXC_INT_RR)
 300                 val |= MX51_ECSPI_INT_RREN;
 301
 302         writel(val, spi_imx->base + MX51_ECSPI_INT);
 303 }
 304
 305 static void __maybe_unused mx51_ecspi_trigger(struct spi_imx_data *spi_imx)
 306 {
 307         u32 reg = readl(spi_imx->base + MX51_ECSPI_CTRL);
 308
 309         if (!spi_imx->usedma)
 310                 reg |= MX51_ECSPI_CTRL_XCH;
 311         else if (!spi_imx->dma_finished)
 312                 reg |= MX51_ECSPI_CTRL_SMC;
 313         else
 314                 reg &= ~MX51_ECSPI_CTRL_SMC;
 315         writel(reg, spi_imx->base + MX51_ECSPI_CTRL);
 316 }
 317
 318 static int __maybe_unused mx51_ecspi_config(struct spi_imx_data *spi_imx,
 319                 struct spi_imx_config *config)
 320 {
 321         u32 ctrl = MX51_ECSPI_CTRL_ENABLE, cfg = 0, dma = 0;
 322         u32 tx_wml_cfg, rx_wml_cfg, rxt_wml_cfg;
 323         u32 clk = config->speed_hz, delay, reg;
 324
 325         /*
 326          * The hardware seems to have a race condition when changing modes. The
 327          * current assumption is that the selection of the channel arrives
 328          * earlier in the hardware than the mode bits when they are written at
 329          * the same time.
 330          * So set master mode for all channels as we do not support slave mode.
 331          */
 332         ctrl |= MX51_ECSPI_CTRL_MODE_MASK;
 333
 334         /* set clock speed */
 335         ctrl |= mx51_ecspi_clkdiv(spi_imx, config->speed_hz, &clk);
 336
 337         /* set chip select to use */
 338         ctrl |= MX51_ECSPI_CTRL_CS(config->cs);
 339
 340         ctrl |= (config->bpw - 1) << MX51_ECSPI_CTRL_BL_OFFSET;
 341
 342         cfg |= MX51_ECSPI_CONFIG_SBBCTRL(config->cs);
 343
 344         if (config->mode & SPI_CPHA)
 345                 cfg |= MX51_ECSPI_CONFIG_SCLKPHA(config->cs);
 346         else
 347                 cfg &= ~MX51_ECSPI_CONFIG_SCLKPHA(config->cs);
 348
 349         if (config->mode & SPI_CPOL) {
 350                 cfg |= MX51_ECSPI_CONFIG_SCLKPOL(config->cs);
 351                 cfg |= MX51_ECSPI_CONFIG_SCLKCTL(config->cs);
 352         } else {
 353                 cfg &= ~MX51_ECSPI_CONFIG_SCLKPOL(config->cs);
 354                 cfg &= ~MX51_ECSPI_CONFIG_SCLKCTL(config->cs);
 355         }
 356         if (config->mode & SPI_CS_HIGH)
 357                 cfg |= MX51_ECSPI_CONFIG_SSBPOL(config->cs);
 358         else
 359                 cfg &= ~MX51_ECSPI_CONFIG_SSBPOL(config->cs);
 360
 361         /* CTRL register always go first to bring out controller from reset */
 362         writel(ctrl, spi_imx->base + MX51_ECSPI_CTRL);
 363
 364         reg = readl(spi_imx->base + MX51_ECSPI_TESTREG);
 365         if (config->mode & SPI_LOOP)
 366                 reg |= MX51_ECSPI_TESTREG_LBC;
 367         else
 368                 reg &= ~MX51_ECSPI_TESTREG_LBC;
 369         writel(reg, spi_imx->base + MX51_ECSPI_TESTREG);
 370
 371         writel(cfg, spi_imx->base + MX51_ECSPI_CONFIG);
 372
 373         /*
 374          * Wait until the changes in the configuration register CONFIGREG
 375          * propagate into the hardware. It takes exactly one tick of the
 376          * SCLK clock, but we will wait two SCLK clock just to be sure. The
 377          * effect of the delay it takes for the hardware to apply changes
 378          * is noticable if the SCLK clock run very slow. In such a case, if
 379          * the polarity of SCLK should be inverted, the GPIO ChipSelect might
 380          * be asserted before the SCLK polarity changes, which would disrupt
 381          * the SPI communication as the device on the other end would consider
 382          * the change of SCLK polarity as a clock tick already.
 383          */
 384         delay = (2 * 1000000) / clk;
 385         if (likely(delay < 10)) /* SCLK is faster than 100 kHz */
 386                 udelay(delay);
 387         else                    /* SCLK is _very_ slow */
 388                 usleep_range(delay, delay + 10);
 389
 390         /*
 391          * Configure the DMA register: setup the watermark
 392          * and enable DMA request.
 393          */
 394         if (spi_imx->dma_is_inited) {
 395                 dma = readl(spi_imx->base + MX51_ECSPI_DMA);
 396
 397                 rx_wml_cfg = spi_imx->wml << MX51_ECSPI_DMA_RX_WML_OFFSET;
 398                 tx_wml_cfg = spi_imx->wml << MX51_ECSPI_DMA_TX_WML_OFFSET;
 399                 rxt_wml_cfg = spi_imx->wml << MX51_ECSPI_DMA_RXT_WML_OFFSET;
 400                 dma = (dma & ~MX51_ECSPI_DMA_TX_WML_MASK
 401                            & ~MX51_ECSPI_DMA_RX_WML_MASK
 402                            & ~MX51_ECSPI_DMA_RXT_WML_MASK)
 403                            | rx_wml_cfg | tx_wml_cfg | rxt_wml_cfg
 404                            |(1 << MX51_ECSPI_DMA_TEDEN_OFFSET)
 405                            |(1 << MX51_ECSPI_DMA_RXDEN_OFFSET)
 406                            |(1 << MX51_ECSPI_DMA_RXTDEN_OFFSET);
 407
 408                 writel(dma, spi_imx->base + MX51_ECSPI_DMA);
 409         }
 410
 411         return 0;
 412 }
 413
 414 static int __maybe_unused mx51_ecspi_rx_available(struct spi_imx_data *spi_imx)
 415 {
 416         return readl(spi_imx->base + MX51_ECSPI_STAT) & MX51_ECSPI_STAT_RR;
 417 }
 418
 419 static void __maybe_unused mx51_ecspi_reset(struct spi_imx_data *spi_imx)
 420 {
 421         /* drain receive buffer */
 422         while (mx51_ecspi_rx_available(spi_imx))
 423                 readl(spi_imx->base + MXC_CSPIRXDATA);
 424 }
 425
 426 #define MX31_INTREG_TEEN        (1 << 0)
 427 #define MX31_INTREG_RREN        (1 << 3)
 428
 429 #define MX31_CSPICTRL_ENABLE    (1 << 0)
 430 #define MX31_CSPICTRL_MASTER    (1 << 1)
 431 #define MX31_CSPICTRL_XCH       (1 << 2)
 432 #define MX31_CSPICTRL_POL       (1 << 4)
 433 #define MX31_CSPICTRL_PHA       (1 << 5)
 434 #define MX31_CSPICTRL_SSCTL     (1 << 6)
 435 #define MX31_CSPICTRL_SSPOL     (1 << 7)
 436 #define MX31_CSPICTRL_BC_SHIFT  8
 437 #define MX35_CSPICTRL_BL_SHIFT  20
 438 #define MX31_CSPICTRL_CS_SHIFT  24
 439 #define MX35_CSPICTRL_CS_SHIFT  12
 440 #define MX31_CSPICTRL_DR_SHIFT  16
 441
 442 #define MX31_CSPISTATUS         0x14
 443 #define MX31_STATUS_RR          (1 << 3)
 444
 445 /* These functions also work for the i.MX35, but be aware that
 446  * the i.MX35 has a slightly different register layout for bits
 447  * we do not use here.
 448  */
 449 static void __maybe_unused mx31_intctrl(struct spi_imx_data *spi_imx, int enable)
 450 {
 451         unsigned int val = 0;
 452
 453         if (enable & MXC_INT_TE)
 454                 val |= MX31_INTREG_TEEN;
 455         if (enable & MXC_INT_RR)
 456                 val |= MX31_INTREG_RREN;
 457
 458         writel(val, spi_imx->base + MXC_CSPIINT);
 459 }
 460
 461 static void __maybe_unused mx31_trigger(struct spi_imx_data *spi_imx)
 462 {
 463         unsigned int reg;
 464
 465         reg = readl(spi_imx->base + MXC_CSPICTRL);
 466         reg |= MX31_CSPICTRL_XCH;
 467         writel(reg, spi_imx->base + MXC_CSPICTRL);
 468 }
 469
 470 static int __maybe_unused mx31_config(struct spi_imx_data *spi_imx,
 471                 struct spi_imx_config *config)
 472 {
 473         unsigned int reg = MX31_CSPICTRL_ENABLE | MX31_CSPICTRL_MASTER;
 474         int cs = spi_imx->chipselect[config->cs];
 475
 476         reg |= spi_imx_clkdiv_2(spi_imx->spi_clk, config->speed_hz) <<
 477                 MX31_CSPICTRL_DR_SHIFT;
 478
 479         if (is_imx35_cspi(spi_imx)) {
 480                 reg |= (config->bpw - 1) << MX35_CSPICTRL_BL_SHIFT;
 481                 reg |= MX31_CSPICTRL_SSCTL;
 482         } else {
 483                 reg |= (config->bpw - 1) << MX31_CSPICTRL_BC_SHIFT;
 484         }
 485
 486         if (config->mode & SPI_CPHA)
 487                 reg |= MX31_CSPICTRL_PHA;
 488         if (config->mode & SPI_CPOL)
 489                 reg |= MX31_CSPICTRL_POL;
 490         if (config->mode & SPI_CS_HIGH)
 491                 reg |= MX31_CSPICTRL_SSPOL;
 492         if (cs < 0)
 493                 reg |= (cs + 32) <<
 494                         (is_imx35_cspi(spi_imx) ? MX35_CSPICTRL_CS_SHIFT :
 495                                                   MX31_CSPICTRL_CS_SHIFT);
 496
 497         writel(reg, spi_imx->base + MXC_CSPICTRL);
 498
 499         return 0;
 500 }
 501
 502 static int __maybe_unused mx31_rx_available(struct spi_imx_data *spi_imx)
 503 {
 504         return readl(spi_imx->base + MX31_CSPISTATUS) & MX31_STATUS_RR;
 505 }
 506
 507 static void __maybe_unused mx31_reset(struct spi_imx_data *spi_imx)
 508 {
 509         /* drain receive buffer */
 510         while (readl(spi_imx->base + MX31_CSPISTATUS) & MX31_STATUS_RR)
 511                 readl(spi_imx->base + MXC_CSPIRXDATA);
 512 }
 513
 514 #define MX21_INTREG_RR          (1 << 4)
 515 #define MX21_INTREG_TEEN        (1 << 9)
 516 #define MX21_INTREG_RREN        (1 << 13)
 517
 518 #define MX21_CSPICTRL_POL       (1 << 5)
 519 #define MX21_CSPICTRL_PHA       (1 << 6)
 520 #define MX21_CSPICTRL_SSPOL     (1 << 8)
 521 #define MX21_CSPICTRL_XCH       (1 << 9)
 522 #define MX21_CSPICTRL_ENABLE    (1 << 10)
 523 #define MX21_CSPICTRL_MASTER    (1 << 11)
 524 #define MX21_CSPICTRL_DR_SHIFT  14
 525 #define MX21_CSPICTRL_CS_SHIFT  19
 526
 527 static void __maybe_unused mx21_intctrl(struct spi_imx_data *spi_imx, int enable)
 528 {
 529         unsigned int val = 0;
 530
 531         if (enable & MXC_INT_TE)
 532                 val |= MX21_INTREG_TEEN;
 533         if (enable & MXC_INT_RR)
 534                 val |= MX21_INTREG_RREN;
 535
 536         writel(val, spi_imx->base + MXC_CSPIINT);
 537 }
 538
 539 static void __maybe_unused mx21_trigger(struct spi_imx_data *spi_imx)
 540 {
 541         unsigned int reg;
 542
 543         reg = readl(spi_imx->base + MXC_CSPICTRL);
 544         reg |= MX21_CSPICTRL_XCH;
 545         writel(reg, spi_imx->base + MXC_CSPICTRL);
 546 }
 547
 548 static int __maybe_unused mx21_config(struct spi_imx_data *spi_imx,
 549                 struct spi_imx_config *config)
 550 {
 551         unsigned int reg = MX21_CSPICTRL_ENABLE | MX21_CSPICTRL_MASTER;
 552         int cs = spi_imx->chipselect[config->cs];
 553         unsigned int max = is_imx27_cspi(spi_imx) ? 16 : 18;
 554
 555         reg |= spi_imx_clkdiv_1(spi_imx->spi_clk, config->speed_hz, max) <<
 556                 MX21_CSPICTRL_DR_SHIFT;
 557         reg |= config->bpw - 1;
 558
 559         if (config->mode & SPI_CPHA)
 560                 reg |= MX21_CSPICTRL_PHA;
 561         if (config->mode & SPI_CPOL)
 562                 reg |= MX21_CSPICTRL_POL;
 563         if (config->mode & SPI_CS_HIGH)
 564                 reg |= MX21_CSPICTRL_SSPOL;
 565         if (cs < 0)
 566                 reg |= (cs + 32) << MX21_CSPICTRL_CS_SHIFT;
 567
 568         writel(reg, spi_imx->base + MXC_CSPICTRL);
 569
 570         return 0;
 571 }
 572
 573 static int __maybe_unused mx21_rx_available(struct spi_imx_data *spi_imx)
 574 {
 575         return readl(spi_imx->base + MXC_CSPIINT) & MX21_INTREG_RR;
 576 }
 577
 578 static void __maybe_unused mx21_reset(struct spi_imx_data *spi_imx)
 579 {
 580         writel(1, spi_imx->base + MXC_RESET);
 581 }
 582
 583 #define MX1_INTREG_RR           (1 << 3)
 584 #define MX1_INTREG_TEEN         (1 << 8)
 585 #define MX1_INTREG_RREN         (1 << 11)
 586
 587 #define MX1_CSPICTRL_POL        (1 << 4)
 588 #define MX1_CSPICTRL_PHA        (1 << 5)
 589 #define MX1_CSPICTRL_XCH        (1 << 8)
 590 #define MX1_CSPICTRL_ENABLE     (1 << 9)
 591 #define MX1_CSPICTRL_MASTER     (1 << 10)
 592 #define MX1_CSPICTRL_DR_SHIFT   13
 593
 594 static void __maybe_unused mx1_intctrl(struct spi_imx_data *spi_imx, int enable)
 595 {
 596         unsigned int val = 0;
 597
 598         if (enable & MXC_INT_TE)
 599                 val |= MX1_INTREG_TEEN;
 600         if (enable & MXC_INT_RR)
 601                 val |= MX1_INTREG_RREN;
 602
 603         writel(val, spi_imx->base + MXC_CSPIINT);
 604 }
 605
 606 static void __maybe_unused mx1_trigger(struct spi_imx_data *spi_imx)
 607 {
 608         unsigned int reg;
 609
 610         reg = readl(spi_imx->base + MXC_CSPICTRL);
 611         reg |= MX1_CSPICTRL_XCH;
 612         writel(reg, spi_imx->base + MXC_CSPICTRL);
 613 }
 614
 615 static int __maybe_unused mx1_config(struct spi_imx_data *spi_imx,
 616                 struct spi_imx_config *config)
 617 {
 618         unsigned int reg = MX1_CSPICTRL_ENABLE | MX1_CSPICTRL_MASTER;
 619
 620         reg |= spi_imx_clkdiv_2(spi_imx->spi_clk, config->speed_hz) <<
 621                 MX1_CSPICTRL_DR_SHIFT;
 622         reg |= config->bpw - 1;
 623
 624         if (config->mode & SPI_CPHA)
 625                 reg |= MX1_CSPICTRL_PHA;
 626         if (config->mode & SPI_CPOL)
 627                 reg |= MX1_CSPICTRL_POL;
 628
 629         writel(reg, spi_imx->base + MXC_CSPICTRL);
 630
 631         return 0;
 632 }
 633
 634 static int __maybe_unused mx1_rx_available(struct spi_imx_data *spi_imx)
 635 {
 636         return readl(spi_imx->base + MXC_CSPIINT) & MX1_INTREG_RR;
 637 }
 638
 639 static void __maybe_unused mx1_reset(struct spi_imx_data *spi_imx)
 640 {
 641         writel(1, spi_imx->base + MXC_RESET);
 642 }
 643
 644 static struct spi_imx_devtype_data imx1_cspi_devtype_data = {
 645         .intctrl = mx1_intctrl,
 646         .config = mx1_config,
 647         .trigger = mx1_trigger,
 648         .rx_available = mx1_rx_available,
 649         .reset = mx1_reset,
 650         .devtype = IMX1_CSPI,
 651 };
 652
 653 static struct spi_imx_devtype_data imx21_cspi_devtype_data = {
 654         .intctrl = mx21_intctrl,
 655         .config = mx21_config,
 656         .trigger = mx21_trigger,
 657         .rx_available = mx21_rx_available,
 658         .reset = mx21_reset,
 659         .devtype = IMX21_CSPI,
 660 };
 661
 662 static struct spi_imx_devtype_data imx27_cspi_devtype_data = {
 663         /* i.mx27 cspi shares the functions with i.mx21 one */
 664         .intctrl = mx21_intctrl,
 665         .config = mx21_config,
 666         .trigger = mx21_trigger,
 667         .rx_available = mx21_rx_available,
 668         .reset = mx21_reset,
 669         .devtype = IMX27_CSPI,
 670 };
 671
 672 static struct spi_imx_devtype_data imx31_cspi_devtype_data = {
 673         .intctrl = mx31_intctrl,
 674         .config = mx31_config,
 675         .trigger = mx31_trigger,
 676         .rx_available = mx31_rx_available,
 677         .reset = mx31_reset,
 678         .devtype = IMX31_CSPI,
 679 };
 680
 681 static struct spi_imx_devtype_data imx35_cspi_devtype_data = {
 682         /* i.mx35 and later cspi shares the functions with i.mx31 one */
 683         .intctrl = mx31_intctrl,
 684         .config = mx31_config,
 685         .trigger = mx31_trigger,
 686         .rx_available = mx31_rx_available,
 687         .reset = mx31_reset,
 688         .devtype = IMX35_CSPI,
 689 };
 690
 691 static struct spi_imx_devtype_data imx51_ecspi_devtype_data = {
 692         .intctrl = mx51_ecspi_intctrl,
 693         .config = mx51_ecspi_config,
 694         .trigger = mx51_ecspi_trigger,
 695         .rx_available = mx51_ecspi_rx_available,
 696         .reset = mx51_ecspi_reset,
 697         .devtype = IMX51_ECSPI,
 698 };
 699
 700 static const struct platform_device_id spi_imx_devtype[] = {
 701         {
 702                 .name = "imx1-cspi",
 703                 .driver_data = (kernel_ulong_t) &imx1_cspi_devtype_data,
 704         }, {
 705                 .name = "imx21-cspi",
 706                 .driver_data = (kernel_ulong_t) &imx21_cspi_devtype_data,
 707         }, {
 708                 .name = "imx27-cspi",
 709                 .driver_data = (kernel_ulong_t) &imx27_cspi_devtype_data,
 710         }, {
 711                 .name = "imx31-cspi",
 712                 .driver_data = (kernel_ulong_t) &imx31_cspi_devtype_data,
 713         }, {
 714                 .name = "imx35-cspi",
 715                 .driver_data = (kernel_ulong_t) &imx35_cspi_devtype_data,
 716         }, {
 717                 .name = "imx51-ecspi",
 718                 .driver_data = (kernel_ulong_t) &imx51_ecspi_devtype_data,
 719         }, {
 720                 /* sentinel */
 721         }
 722 };
 723
 724 static const struct of_device_id spi_imx_dt_ids[] = {
 725         { .compatible = "fsl,imx1-cspi", .data = &imx1_cspi_devtype_data, },
 726         { .compatible = "fsl,imx21-cspi", .data = &imx21_cspi_devtype_data, },
 727         { .compatible = "fsl,imx27-cspi", .data = &imx27_cspi_devtype_data, },
 728         { .compatible = "fsl,imx31-cspi", .data = &imx31_cspi_devtype_data, },
 729         { .compatible = "fsl,imx35-cspi", .data = &imx35_cspi_devtype_data, },
 730         { .compatible = "fsl,imx51-ecspi", .data = &imx51_ecspi_devtype_data, },
 731         { /* sentinel */ }
 732 };
 733 MODULE_DEVICE_TABLE(of, spi_imx_dt_ids);
 734
 735 static void spi_imx_chipselect(struct spi_device *spi, int is_active)
 736 {
 737         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
 738         int gpio = spi_imx->chipselect[spi->chip_select];
 739         int active = is_active != BITBANG_CS_INACTIVE;
 740         int dev_is_lowactive = !(spi->mode & SPI_CS_HIGH);
 741
 742         if (!gpio_is_valid(gpio))
 743                 return;
 744
 745         gpio_set_value(gpio, dev_is_lowactive ^ active);
 746 }
 747
 748 static void spi_imx_push(struct spi_imx_data *spi_imx)
 749 {
 750         while (spi_imx->txfifo < spi_imx_get_fifosize(spi_imx)) {
 751                 if (!spi_imx->count)
 752                         break;
 753                 spi_imx->tx(spi_imx);
 754                 spi_imx->txfifo++;
 755         }
 756
 757         spi_imx->devtype_data->trigger(spi_imx);
 758 }
 759
 760 static irqreturn_t spi_imx_isr(int irq, void *dev_id)
 761 {
 762         struct spi_imx_data *spi_imx = dev_id;
 763
 764         while (spi_imx->devtype_data->rx_available(spi_imx)) {
 765                 spi_imx->rx(spi_imx);
 766                 spi_imx->txfifo--;
 767         }
 768
 769         if (spi_imx->count) {
 770                 spi_imx_push(spi_imx);
 771                 return IRQ_HANDLED;
 772         }
 773
 774         if (spi_imx->txfifo) {
 775                 /* No data left to push, but still waiting for rx data,
 776                  * enable receive data available interrupt.
 777                  */
 778                 spi_imx->devtype_data->intctrl(
 779                                 spi_imx, MXC_INT_RR);
 780                 return IRQ_HANDLED;
 781         }
 782
 783         spi_imx->devtype_data->intctrl(spi_imx, 0);
 784         complete(&spi_imx->xfer_done);
 785
 786         return IRQ_HANDLED;
 787 }
 788
 789 static int spi_imx_setupxfer(struct spi_device *spi,
 790                                  struct spi_transfer *t)
 791 {
 792         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
 793         struct spi_imx_config config;
 794
 795         config.bpw = t ? t->bits_per_word : spi->bits_per_word;
 796         config.speed_hz  = t ? t->speed_hz : spi->max_speed_hz;
 797         config.mode = spi->mode;
 798         config.cs = spi->chip_select;
 799
 800         if (!config.speed_hz)
 801                 config.speed_hz = spi->max_speed_hz;
 802         if (!config.bpw)
 803                 config.bpw = spi->bits_per_word;
 804
 805         /* Initialize the functions for transfer */
 806         if (config.bpw <= 8) {
 807                 spi_imx->rx = spi_imx_buf_rx_u8;
 808                 spi_imx->tx = spi_imx_buf_tx_u8;
 809         } else if (config.bpw <= 16) {
 810                 spi_imx->rx = spi_imx_buf_rx_u16;
 811                 spi_imx->tx = spi_imx_buf_tx_u16;
 812         } else {
 813                 spi_imx->rx = spi_imx_buf_rx_u32;
 814                 spi_imx->tx = spi_imx_buf_tx_u32;
 815         }
 816
 817         spi_imx->devtype_data->config(spi_imx, &config);
 818
 819         return 0;
 820 }
 821
 822 static void spi_imx_sdma_exit(struct spi_imx_data *spi_imx)
 823 {
 824         struct spi_master *master = spi_imx->bitbang.master;
 825
 826         if (master->dma_rx) {
 827                 dma_release_channel(master->dma_rx);
 828                 master->dma_rx = NULL;
 829         }
 830
 831         if (master->dma_tx) {
 832                 dma_release_channel(master->dma_tx);
 833                 master->dma_tx = NULL;
 834         }
 835
 836         spi_imx->dma_is_inited = 0;
 837 }
 838
 839 static int spi_imx_sdma_init(struct device *dev, struct spi_imx_data *spi_imx,
 840                              struct spi_master *master,
 841                              const struct resource *res)
 842 {
 843         struct dma_slave_config slave_config = {};
 844         int ret;
 845
 846         /* use pio mode for i.mx6dl chip TKT238285 */
 847         if (of_machine_is_compatible("fsl,imx6dl"))
 848                 return 0;
 849
 850         spi_imx->wml = spi_imx_get_fifosize(spi_imx) / 2;
 851
 852         /* Prepare for TX DMA: */
 853         master->dma_tx = dma_request_slave_channel_reason(dev, "tx");
 854         if (IS_ERR(master->dma_tx)) {
 855                 ret = PTR_ERR(master->dma_tx);
 856                 dev_dbg(dev, "can't get the TX DMA channel, error %d!\n", ret);
 857                 master->dma_tx = NULL;
 858                 goto err;
 859         }
 860
 861         slave_config.direction = DMA_MEM_TO_DEV;
 862         slave_config.dst_addr = res->start + MXC_CSPITXDATA;
 863         slave_config.dst_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
 864         slave_config.dst_maxburst = spi_imx->wml;
 865         ret = dmaengine_slave_config(master->dma_tx, &slave_config);
 866         if (ret) {
 867                 dev_err(dev, "error in TX dma configuration.\n");
 868                 goto err;
 869         }
 870
 871         /* Prepare for RX : */
 872         master->dma_rx = dma_request_slave_channel_reason(dev, "rx");
 873         if (IS_ERR(master->dma_rx)) {
 874                 ret = PTR_ERR(master->dma_rx);
 875                 dev_dbg(dev, "can't get the RX DMA channel, error %d\n", ret);
 876                 master->dma_rx = NULL;
 877                 goto err;
 878         }
 879
 880         slave_config.direction = DMA_DEV_TO_MEM;
 881         slave_config.src_addr = res->start + MXC_CSPIRXDATA;
 882         slave_config.src_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
 883         slave_config.src_maxburst = spi_imx->wml;
 884         ret = dmaengine_slave_config(master->dma_rx, &slave_config);
 885         if (ret) {
 886                 dev_err(dev, "error in RX dma configuration.\n");
 887                 goto err;
 888         }
 889
 890         init_completion(&spi_imx->dma_rx_completion);
 891         init_completion(&spi_imx->dma_tx_completion);
 892         master->can_dma = spi_imx_can_dma;
 893         master->max_dma_len = MAX_SDMA_BD_BYTES;
 894         spi_imx->bitbang.master->flags = SPI_MASTER_MUST_RX |
 895                                          SPI_MASTER_MUST_TX;
 896         spi_imx->dma_is_inited = 1;
 897
 898         return 0;
 899 err:
 900         spi_imx_sdma_exit(spi_imx);
 901         return ret;
 902 }
 903
 904 static void spi_imx_dma_rx_callback(void *cookie)
 905 {
 906         struct spi_imx_data *spi_imx = (struct spi_imx_data *)cookie;
 907
 908         complete(&spi_imx->dma_rx_completion);
 909 }
 910
 911 static void spi_imx_dma_tx_callback(void *cookie)
 912 {
 913         struct spi_imx_data *spi_imx = (struct spi_imx_data *)cookie;
 914
 915         complete(&spi_imx->dma_tx_completion);
 916 }
 917
 918 static int spi_imx_dma_transfer(struct spi_imx_data *spi_imx,
 919                                 struct spi_transfer *transfer)
 920 {
 921         struct dma_async_tx_descriptor *desc_tx = NULL, *desc_rx = NULL;
 922         int ret;
 923         unsigned long timeout;
 924         struct spi_master *master = spi_imx->bitbang.master;
 925         struct sg_table *tx = &transfer->tx_sg, *rx = &transfer->rx_sg;
 926
 927         if (tx) {
 928                 desc_tx = dmaengine_prep_slave_sg(master->dma_tx,
 929                                         tx->sgl, tx->nents, DMA_MEM_TO_DEV,
 930                                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 931                 if (!desc_tx)
 932                         goto tx_nodma;
 933
 934                 desc_tx->callback = spi_imx_dma_tx_callback;
 935                 desc_tx->callback_param = (void *)spi_imx;
 936                 dmaengine_submit(desc_tx);
 937         }
 938
 939         if (rx) {
 940                 desc_rx = dmaengine_prep_slave_sg(master->dma_rx,
 941                                         rx->sgl, rx->nents, DMA_DEV_TO_MEM,
 942                                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
 943                 if (!desc_rx)
 944                         goto rx_nodma;
 945
 946                 desc_rx->callback = spi_imx_dma_rx_callback;
 947                 desc_rx->callback_param = (void *)spi_imx;
 948                 dmaengine_submit(desc_rx);
 949         }
 950
 951         reinit_completion(&spi_imx->dma_rx_completion);
 952         reinit_completion(&spi_imx->dma_tx_completion);
 953
 954         /* Trigger the cspi module. */
 955         spi_imx->dma_finished = 0;
 956
 957         /*
 958          * Set these order to avoid potential RX overflow. The overflow may
 959          * happen if we enable SPI HW before starting RX DMA due to rescheduling
 960          * for another task and/or interrupt.
 961          * So RX DMA enabled first to make sure data would be read out from FIFO
 962          * ASAP. TX DMA enabled next to start filling TX FIFO with new data.
 963          * And finaly SPI HW enabled to start actual data transfer.
 964          */
 965         dma_async_issue_pending(master->dma_rx);
 966         dma_async_issue_pending(master->dma_tx);
 967         spi_imx->devtype_data->trigger(spi_imx);
 968
 969         /* Wait SDMA to finish the data transfer.*/
 970         timeout = wait_for_completion_timeout(&spi_imx->dma_tx_completion,
 971                                                 IMX_DMA_TIMEOUT);
 972         if (!timeout) {
 973                 dev_err(spi_imx->dev, "I/O Error in DMA TX\n");
 974                 dmaengine_terminate_all(master->dma_tx);
 975                 dmaengine_terminate_all(master->dma_rx);
 976         } else {
 977                 timeout = wait_for_completion_timeout(
 978                                 &spi_imx->dma_rx_completion, IMX_DMA_TIMEOUT);
 979                 if (!timeout) {
 980                         dev_err(spi_imx->dev, "I/O Error in DMA RX\n");
 981                         spi_imx->devtype_data->reset(spi_imx);
 982                         dmaengine_terminate_all(master->dma_rx);
 983                 }
 984         }
 985
 986         spi_imx->dma_finished = 1;
 987         spi_imx->devtype_data->trigger(spi_imx);
 988
 989         if (!timeout)
 990                 ret = -ETIMEDOUT;
 991         else
 992                 ret = transfer->len;
 993
 994         return ret;
 995
 996 rx_nodma:
 997         dmaengine_terminate_all(master->dma_tx);
 998 tx_nodma:
 999         dev_warn_once(spi_imx->dev, "DMA not available, falling back to PIO\n");
1000         return -EAGAIN;
1001 }
1002
1003 static int spi_imx_pio_transfer(struct spi_device *spi,
1004                                 struct spi_transfer *transfer)
1005 {
1006         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
1007
1008         spi_imx->tx_buf = transfer->tx_buf;
1009         spi_imx->rx_buf = transfer->rx_buf;
1010         spi_imx->count = transfer->len;
1011         spi_imx->txfifo = 0;
1012
1013         reinit_completion(&spi_imx->xfer_done);
1014
1015         spi_imx_push(spi_imx);
1016
1017         spi_imx->devtype_data->intctrl(spi_imx, MXC_INT_TE);
1018
1019         wait_for_completion(&spi_imx->xfer_done);
1020
1021         return transfer->len;
1022 }
1023
1024 static int spi_imx_transfer(struct spi_device *spi,
1025                                 struct spi_transfer *transfer)
1026 {
1027         int ret;
1028         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
1029
1030         if (spi_imx->bitbang.master->can_dma &&
1031             spi_imx_can_dma(spi_imx->bitbang.master, spi, transfer)) {
1032                 spi_imx->usedma = true;
1033                 ret = spi_imx_dma_transfer(spi_imx, transfer);
1034                 if (ret != -EAGAIN)
1035                         return ret;
1036         }
1037         spi_imx->usedma = false;
1038
1039         return spi_imx_pio_transfer(spi, transfer);
1040 }
1041
1042 static int spi_imx_setup(struct spi_device *spi)
1043 {
1044         struct spi_imx_data *spi_imx = spi_master_get_devdata(spi->master);
1045         int gpio = spi_imx->chipselect[spi->chip_select];
1046
1047         dev_dbg(&spi->dev, "%s: mode %d, %u bpw, %d hz\n", __func__,
1048                  spi->mode, spi->bits_per_word, spi->max_speed_hz);
1049
1050         if (gpio_is_valid(gpio))
1051                 gpio_direction_output(gpio, spi->mode & SPI_CS_HIGH ? 0 : 1);
1052
1053         spi_imx_chipselect(spi, BITBANG_CS_INACTIVE);
1054
1055         return 0;
1056 }
1057
1058 static void spi_imx_cleanup(struct spi_device *spi)
1059 {
1060 }
1061
1062 static int
1063 spi_imx_prepare_message(struct spi_master *master, struct spi_message *msg)
1064 {
1065         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
1066         int ret;
1067
1068         ret = clk_enable(spi_imx->clk_per);
1069         if (ret)
1070                 return ret;
1071
1072         ret = clk_enable(spi_imx->clk_ipg);
1073         if (ret) {
1074                 clk_disable(spi_imx->clk_per);
1075                 return ret;
1076         }
1077
1078         return 0;
1079 }
1080
1081 static int
1082 spi_imx_unprepare_message(struct spi_master *master, struct spi_message *msg)
1083 {
1084         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
1085
1086         clk_disable(spi_imx->clk_ipg);
1087         clk_disable(spi_imx->clk_per);
1088         return 0;
1089 }
1090
1091 static int spi_imx_probe(struct platform_device *pdev)
1092 {
1093         struct device_node *np = pdev->dev.of_node;
1094         const struct of_device_id *of_id =
1095                         of_match_device(spi_imx_dt_ids, &pdev->dev);
1096         struct spi_imx_master *mxc_platform_info =
1097                         dev_get_platdata(&pdev->dev);
1098         struct spi_master *master;
1099         struct spi_imx_data *spi_imx;
1100         struct resource *res;
1101         int i, ret, num_cs, irq;
1102
1103         if (!np && !mxc_platform_info) {
1104                 dev_err(&pdev->dev, "can't get the platform data\n");
1105                 return -EINVAL;
1106         }
1107
1108         ret = of_property_read_u32(np, "fsl,spi-num-chipselects", &num_cs);
1109         if (ret < 0) {
1110                 if (mxc_platform_info)
1111                         num_cs = mxc_platform_info->num_chipselect;
1112                 else
1113                         return ret;
1114         }
1115
1116         master = spi_alloc_master(&pdev->dev,
1117                         sizeof(struct spi_imx_data) + sizeof(int) * num_cs);
1118         if (!master)
1119                 return -ENOMEM;
1120
1121         platform_set_drvdata(pdev, master);
1122
1123         master->bits_per_word_mask = SPI_BPW_RANGE_MASK(1, 32);
1124         master->bus_num = pdev->id;
1125         master->num_chipselect = num_cs;
1126
1127         spi_imx = spi_master_get_devdata(master);
1128         spi_imx->bitbang.master = master;
1129         spi_imx->dev = &pdev->dev;
1130
1131         spi_imx->devtype_data = of_id ? of_id->data :
1132                 (struct spi_imx_devtype_data *)pdev->id_entry->driver_data;
1133
1134         for (i = 0; i < master->num_chipselect; i++) {
1135                 int cs_gpio = of_get_named_gpio(np, "cs-gpios", i);
1136                 if (!gpio_is_valid(cs_gpio) && mxc_platform_info)
1137                         cs_gpio = mxc_platform_info->chipselect[i];
1138
1139                 spi_imx->chipselect[i] = cs_gpio;
1140                 if (!gpio_is_valid(cs_gpio))
1141                         continue;
1142
1143                 ret = devm_gpio_request(&pdev->dev, spi_imx->chipselect[i],
1144                                         DRIVER_NAME);
1145                 if (ret) {
1146                         dev_err(&pdev->dev, "can't get cs gpios\n");
1147                         goto out_master_put;
1148                 }
1149         }
1150
1151         spi_imx->bitbang.chipselect = spi_imx_chipselect;
1152         spi_imx->bitbang.setup_transfer = spi_imx_setupxfer;
1153         spi_imx->bitbang.txrx_bufs = spi_imx_transfer;
1154         spi_imx->bitbang.master->setup = spi_imx_setup;
1155         spi_imx->bitbang.master->cleanup = spi_imx_cleanup;
1156         spi_imx->bitbang.master->prepare_message = spi_imx_prepare_message;
1157         spi_imx->bitbang.master->unprepare_message = spi_imx_unprepare_message;
1158         spi_imx->bitbang.master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_CS_HIGH;
1159         if (is_imx51_ecspi(spi_imx))
1160                 spi_imx->bitbang.master->mode_bits |= SPI_LOOP;
1161
1162         init_completion(&spi_imx->xfer_done);
1163
1164         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1165         spi_imx->base = devm_ioremap_resource(&pdev->dev, res);
1166         if (IS_ERR(spi_imx->base)) {
1167                 ret = PTR_ERR(spi_imx->base);
1168                 goto out_master_put;
1169         }
1170
1171         irq = platform_get_irq(pdev, 0);
1172         if (irq < 0) {
1173                 ret = irq;
1174                 goto out_master_put;
1175         }
1176
1177         ret = devm_request_irq(&pdev->dev, irq, spi_imx_isr, 0,
1178                                dev_name(&pdev->dev), spi_imx);
1179         if (ret) {
1180                 dev_err(&pdev->dev, "can't get irq%d: %d\n", irq, ret);
1181                 goto out_master_put;
1182         }
1183
1184         spi_imx->clk_ipg = devm_clk_get(&pdev->dev, "ipg");
1185         if (IS_ERR(spi_imx->clk_ipg)) {
1186                 ret = PTR_ERR(spi_imx->clk_ipg);
1187                 goto out_master_put;
1188         }
1189
1190         spi_imx->clk_per = devm_clk_get(&pdev->dev, "per");
1191         if (IS_ERR(spi_imx->clk_per)) {
1192                 ret = PTR_ERR(spi_imx->clk_per);
1193                 goto out_master_put;
1194         }
1195
1196         ret = clk_prepare_enable(spi_imx->clk_per);
1197         if (ret)
1198                 goto out_master_put;
1199
1200         ret = clk_prepare_enable(spi_imx->clk_ipg);
1201         if (ret)
1202                 goto out_put_per;
1203
1204         spi_imx->spi_clk = clk_get_rate(spi_imx->clk_per);
1205         /*
1206          * Only validated on i.mx6 now, can remove the constrain if validated on
1207          * other chips.
1208          */
1209         if (is_imx51_ecspi(spi_imx)) {
1210                 ret = spi_imx_sdma_init(&pdev->dev, spi_imx, master, res);
1211                 if (ret == -EPROBE_DEFER)
1212                         goto out_clk_put;
1213
1214                 if (ret < 0)
1215                         dev_err(&pdev->dev, "dma setup error %d, use pio\n",
1216                                 ret);
1217         }
1218
1219         spi_imx->devtype_data->reset(spi_imx);
1220
1221         spi_imx->devtype_data->intctrl(spi_imx, 0);
1222
1223         master->dev.of_node = pdev->dev.of_node;
1224         ret = spi_bitbang_start(&spi_imx->bitbang);
1225         if (ret) {
1226                 dev_err(&pdev->dev, "bitbang start failed with %d\n", ret);
1227                 goto out_clk_put;
1228         }
1229
1230         dev_info(&pdev->dev, "probed\n");
1231
1232         clk_disable(spi_imx->clk_ipg);
1233         clk_disable(spi_imx->clk_per);
1234         return ret;
1235
1236 out_clk_put:
1237         clk_disable_unprepare(spi_imx->clk_ipg);
1238 out_put_per:
1239         clk_disable_unprepare(spi_imx->clk_per);
1240 out_master_put:
1241         spi_master_put(master);
1242
1243         return ret;
1244 }
1245
1246 static int spi_imx_remove(struct platform_device *pdev)
1247 {
1248         struct spi_master *master = platform_get_drvdata(pdev);
1249         struct spi_imx_data *spi_imx = spi_master_get_devdata(master);
1250
1251         spi_bitbang_stop(&spi_imx->bitbang);
1252
1253         writel(0, spi_imx->base + MXC_CSPICTRL);
1254         clk_unprepare(spi_imx->clk_ipg);
1255         clk_unprepare(spi_imx->clk_per);
1256         spi_imx_sdma_exit(spi_imx);
1257         spi_master_put(master);
1258
1259         return 0;
1260 }
1261
1262 static struct platform_driver spi_imx_driver = {
1263         .driver = {
1264                    .name = DRIVER_NAME,
1265                    .of_match_table = spi_imx_dt_ids,
1266                    },
1267         .id_table = spi_imx_devtype,
1268         .probe = spi_imx_probe,
1269         .remove = spi_imx_remove,
1270 };
1271 module_platform_driver(spi_imx_driver);
1272
1273 MODULE_DESCRIPTION("SPI Master Controller driver");
1274 MODULE_AUTHOR("Sascha Hauer, Pengutronix");
1275 MODULE_LICENSE("GPL");
1276 MODULE_ALIAS("platform:" DRIVER_NAME);