drivers/gpu/drm/i915/display/intel_dmc.h

   1 /* SPDX-License-Identifier: MIT */
   2 /*
   3  * Copyright © 2019 Intel Corporation
   4  */
   5
   6 #ifndef __INTEL_DMC_H__
   7 #define __INTEL_DMC_H__
   8
   9 #include "i915_reg.h"
  10 #include "intel_wakeref.h"
  11 #include <linux/workqueue.h>
  12
  13 struct drm_i915_private;
  14
  15 #define DMC_VERSION(major, minor)       ((major) << 16 | (minor))
  16 #define DMC_VERSION_MAJOR(version)      ((version) >> 16)
  17 #define DMC_VERSION_MINOR(version)      ((version) & 0xffff)
  18
  19 enum {
  20         DMC_FW_MAIN = 0,
  21         DMC_FW_PIPEA,
  22         DMC_FW_PIPEB,
  23         DMC_FW_MAX
  24 };
  25
  26 struct intel_dmc {
  27         struct work_struct work;
  28         const char *fw_path;
  29         u32 required_version;
  30         u32 max_fw_size; /* bytes */
  31         u32 version;
  32         struct dmc_fw_info {
  33                 u32 mmio_count;
  34                 i915_reg_t mmioaddr[20];
  35                 u32 mmiodata[20];
  36                 u32 dmc_offset;
  37                 u32 start_mmioaddr;
  38                 u32 dmc_fw_size; /*dwords */
  39                 u32 *payload;
  40                 bool present;
  41         } dmc_info[DMC_FW_MAX];
  42
  43         u32 dc_state;
  44         u32 target_dc_state;
  45         u32 allowed_dc_mask;
  46         intel_wakeref_t wakeref;
  47 };
  48
  49 void intel_dmc_ucode_init(struct drm_i915_private *i915);
  50 void intel_dmc_load_program(struct drm_i915_private *i915);
  51 void intel_dmc_ucode_fini(struct drm_i915_private *i915);
  52 void intel_dmc_ucode_suspend(struct drm_i915_private *i915);
  53 void intel_dmc_ucode_resume(struct drm_i915_private *i915);
  54 bool intel_dmc_has_payload(struct drm_i915_private *i915);
  55
  56 #endif /* __INTEL_DMC_H__ */