drivers/gpu/drm/msm/dsi/dsi_host.c

   1 /*
   2  * Copyright (c) 2015, The Linux Foundation. All rights reserved.
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License version 2 and
   6  * only version 2 as published by the Free Software Foundation.
   7  *
   8  * This program is distributed in the hope that it will be useful,
   9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  11  * GNU General Public License for more details.
  12  */
  13
  14 #include <linux/clk.h>
  15 #include <linux/delay.h>
  16 #include <linux/err.h>
  17 #include <linux/gpio.h>
  18 #include <linux/gpio/consumer.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/of_device.h>
  21 #include <linux/of_gpio.h>
  22 #include <linux/of_irq.h>
  23 #include <linux/pinctrl/consumer.h>
  24 #include <linux/of_graph.h>
  25 #include <linux/regulator/consumer.h>
  26 #include <linux/spinlock.h>
  27 #include <linux/mfd/syscon.h>
  28 #include <linux/regmap.h>
  29 #include <video/mipi_display.h>
  30
  31 #include "dsi.h"
  32 #include "dsi.xml.h"
  33 #include "sfpb.xml.h"
  34 #include "dsi_cfg.h"
  35 #include "msm_kms.h"
  36
  37 static int dsi_get_version(const void __iomem *base, u32 *major, u32 *minor)
  38 {
  39         u32 ver;
  40
  41         if (!major || !minor)
  42                 return -EINVAL;
  43
  44         /*
  45          * From DSI6G(v3), addition of a 6G_HW_VERSION register at offset 0
  46          * makes all other registers 4-byte shifted down.
  47          *
  48          * In order to identify between DSI6G(v3) and beyond, and DSIv2 and
  49          * older, we read the DSI_VERSION register without any shift(offset
  50          * 0x1f0). In the case of DSIv2, this hast to be a non-zero value. In
  51          * the case of DSI6G, this has to be zero (the offset points to a
  52          * scratch register which we never touch)
  53          */
  54
  55         ver = msm_readl(base + REG_DSI_VERSION);
  56         if (ver) {
  57                 /* older dsi host, there is no register shift */
  58                 ver = FIELD(ver, DSI_VERSION_MAJOR);
  59                 if (ver <= MSM_DSI_VER_MAJOR_V2) {
  60                         /* old versions */
  61                         *major = ver;
  62                         *minor = 0;
  63                         return 0;
  64                 } else {
  65                         return -EINVAL;
  66                 }
  67         } else {
  68                 /*
  69                  * newer host, offset 0 has 6G_HW_VERSION, the rest of the
  70                  * registers are shifted down, read DSI_VERSION again with
  71                  * the shifted offset
  72                  */
  73                 ver = msm_readl(base + DSI_6G_REG_SHIFT + REG_DSI_VERSION);
  74                 ver = FIELD(ver, DSI_VERSION_MAJOR);
  75                 if (ver == MSM_DSI_VER_MAJOR_6G) {
  76                         /* 6G version */
  77                         *major = ver;
  78                         *minor = msm_readl(base + REG_DSI_6G_HW_VERSION);
  79                         return 0;
  80                 } else {
  81                         return -EINVAL;
  82                 }
  83         }
  84 }
  85
  86 #define DSI_ERR_STATE_ACK                       0x0000
  87 #define DSI_ERR_STATE_TIMEOUT                   0x0001
  88 #define DSI_ERR_STATE_DLN0_PHY                  0x0002
  89 #define DSI_ERR_STATE_FIFO                      0x0004
  90 #define DSI_ERR_STATE_MDP_FIFO_UNDERFLOW        0x0008
  91 #define DSI_ERR_STATE_INTERLEAVE_OP_CONTENTION  0x0010
  92 #define DSI_ERR_STATE_PLL_UNLOCKED              0x0020
  93
  94 #define DSI_CLK_CTRL_ENABLE_CLKS        \
  95                 (DSI_CLK_CTRL_AHBS_HCLK_ON | DSI_CLK_CTRL_AHBM_SCLK_ON | \
  96                 DSI_CLK_CTRL_PCLK_ON | DSI_CLK_CTRL_DSICLK_ON | \
  97                 DSI_CLK_CTRL_BYTECLK_ON | DSI_CLK_CTRL_ESCCLK_ON | \
  98                 DSI_CLK_CTRL_FORCE_ON_DYN_AHBM_HCLK)
  99
 100 struct msm_dsi_host {
 101         struct mipi_dsi_host base;
 102
 103         struct platform_device *pdev;
 104         struct drm_device *dev;
 105
 106         int id;
 107
 108         void __iomem *ctrl_base;
 109         struct regulator_bulk_data supplies[DSI_DEV_REGULATOR_MAX];
 110
 111         struct clk *bus_clks[DSI_BUS_CLK_MAX];
 112
 113         struct clk *byte_clk;
 114         struct clk *esc_clk;
 115         struct clk *pixel_clk;
 116         struct clk *byte_clk_src;
 117         struct clk *pixel_clk_src;
 118         struct clk *byte_intf_clk;
 119
 120         u32 byte_clk_rate;
 121         u32 esc_clk_rate;
 122
 123         /* DSI v2 specific clocks */
 124         struct clk *src_clk;
 125         struct clk *esc_clk_src;
 126         struct clk *dsi_clk_src;
 127
 128         u32 src_clk_rate;
 129
 130         struct gpio_desc *disp_en_gpio;
 131         struct gpio_desc *te_gpio;
 132
 133         const struct msm_dsi_cfg_handler *cfg_hnd;
 134
 135         struct completion dma_comp;
 136         struct completion video_comp;
 137         struct mutex dev_mutex;
 138         struct mutex cmd_mutex;
 139         spinlock_t intr_lock; /* Protect interrupt ctrl register */
 140
 141         u32 err_work_state;
 142         struct work_struct err_work;
 143         struct work_struct hpd_work;
 144         struct workqueue_struct *workqueue;
 145
 146         /* DSI 6G TX buffer*/
 147         struct drm_gem_object *tx_gem_obj;
 148
 149         /* DSI v2 TX buffer */
 150         void *tx_buf;
 151         dma_addr_t tx_buf_paddr;
 152
 153         int tx_size;
 154
 155         u8 *rx_buf;
 156
 157         struct regmap *sfpb;
 158
 159         struct drm_display_mode *mode;
 160
 161         /* connected device info */
 162         struct device_node *device_node;
 163         unsigned int channel;
 164         unsigned int lanes;
 165         enum mipi_dsi_pixel_format format;
 166         unsigned long mode_flags;
 167
 168         /* lane data parsed via DT */
 169         int dlane_swap;
 170         int num_data_lanes;
 171
 172         u32 dma_cmd_ctrl_restore;
 173
 174         bool registered;
 175         bool power_on;
 176         int irq;
 177 };
 178
 179 static u32 dsi_get_bpp(const enum mipi_dsi_pixel_format fmt)
 180 {
 181         switch (fmt) {
 182         case MIPI_DSI_FMT_RGB565:               return 16;
 183         case MIPI_DSI_FMT_RGB666_PACKED:        return 18;
 184         case MIPI_DSI_FMT_RGB666:
 185         case MIPI_DSI_FMT_RGB888:
 186         default:                                return 24;
 187         }
 188 }
 189
 190 static inline u32 dsi_read(struct msm_dsi_host *msm_host, u32 reg)
 191 {
 192         return msm_readl(msm_host->ctrl_base + reg);
 193 }
 194 static inline void dsi_write(struct msm_dsi_host *msm_host, u32 reg, u32 data)
 195 {
 196         msm_writel(data, msm_host->ctrl_base + reg);
 197 }
 198
 199 static int dsi_host_regulator_enable(struct msm_dsi_host *msm_host);
 200 static void dsi_host_regulator_disable(struct msm_dsi_host *msm_host);
 201
 202 static const struct msm_dsi_cfg_handler *dsi_get_config(
 203                                                 struct msm_dsi_host *msm_host)
 204 {
 205         const struct msm_dsi_cfg_handler *cfg_hnd = NULL;
 206         struct device *dev = &msm_host->pdev->dev;
 207         struct regulator *gdsc_reg;
 208         struct clk *ahb_clk;
 209         int ret;
 210         u32 major = 0, minor = 0;
 211
 212         gdsc_reg = regulator_get(dev, "gdsc");
 213         if (IS_ERR(gdsc_reg)) {
 214                 pr_err("%s: cannot get gdsc\n", __func__);
 215                 goto exit;
 216         }
 217
 218         ahb_clk = msm_clk_get(msm_host->pdev, "iface");
 219         if (IS_ERR(ahb_clk)) {
 220                 pr_err("%s: cannot get interface clock\n", __func__);
 221                 goto put_gdsc;
 222         }
 223
 224         pm_runtime_get_sync(dev);
 225
 226         ret = regulator_enable(gdsc_reg);
 227         if (ret) {
 228                 pr_err("%s: unable to enable gdsc\n", __func__);
 229                 goto put_gdsc;
 230         }
 231
 232         ret = clk_prepare_enable(ahb_clk);
 233         if (ret) {
 234                 pr_err("%s: unable to enable ahb_clk\n", __func__);
 235                 goto disable_gdsc;
 236         }
 237
 238         ret = dsi_get_version(msm_host->ctrl_base, &major, &minor);
 239         if (ret) {
 240                 pr_err("%s: Invalid version\n", __func__);
 241                 goto disable_clks;
 242         }
 243
 244         cfg_hnd = msm_dsi_cfg_get(major, minor);
 245
 246         DBG("%s: Version %x:%x\n", __func__, major, minor);
 247
 248 disable_clks:
 249         clk_disable_unprepare(ahb_clk);
 250 disable_gdsc:
 251         regulator_disable(gdsc_reg);
 252         pm_runtime_put_sync(dev);
 253 put_gdsc:
 254         regulator_put(gdsc_reg);
 255 exit:
 256         return cfg_hnd;
 257 }
 258
 259 static inline struct msm_dsi_host *to_msm_dsi_host(struct mipi_dsi_host *host)
 260 {
 261         return container_of(host, struct msm_dsi_host, base);
 262 }
 263
 264 static void dsi_host_regulator_disable(struct msm_dsi_host *msm_host)
 265 {
 266         struct regulator_bulk_data *s = msm_host->supplies;
 267         const struct dsi_reg_entry *regs = msm_host->cfg_hnd->cfg->reg_cfg.regs;
 268         int num = msm_host->cfg_hnd->cfg->reg_cfg.num;
 269         int i;
 270
 271         DBG("");
 272         for (i = num - 1; i >= 0; i--)
 273                 if (regs[i].disable_load >= 0)
 274                         regulator_set_load(s[i].consumer,
 275                                            regs[i].disable_load);
 276
 277         regulator_bulk_disable(num, s);
 278 }
 279
 280 static int dsi_host_regulator_enable(struct msm_dsi_host *msm_host)
 281 {
 282         struct regulator_bulk_data *s = msm_host->supplies;
 283         const struct dsi_reg_entry *regs = msm_host->cfg_hnd->cfg->reg_cfg.regs;
 284         int num = msm_host->cfg_hnd->cfg->reg_cfg.num;
 285         int ret, i;
 286
 287         DBG("");
 288         for (i = 0; i < num; i++) {
 289                 if (regs[i].enable_load >= 0) {
 290                         ret = regulator_set_load(s[i].consumer,
 291                                                  regs[i].enable_load);
 292                         if (ret < 0) {
 293                                 pr_err("regulator %d set op mode failed, %d\n",
 294                                         i, ret);
 295                                 goto fail;
 296                         }
 297                 }
 298         }
 299
 300         ret = regulator_bulk_enable(num, s);
 301         if (ret < 0) {
 302                 pr_err("regulator enable failed, %d\n", ret);
 303                 goto fail;
 304         }
 305
 306         return 0;
 307
 308 fail:
 309         for (i--; i >= 0; i--)
 310                 regulator_set_load(s[i].consumer, regs[i].disable_load);
 311         return ret;
 312 }
 313
 314 static int dsi_regulator_init(struct msm_dsi_host *msm_host)
 315 {
 316         struct regulator_bulk_data *s = msm_host->supplies;
 317         const struct dsi_reg_entry *regs = msm_host->cfg_hnd->cfg->reg_cfg.regs;
 318         int num = msm_host->cfg_hnd->cfg->reg_cfg.num;
 319         int i, ret;
 320
 321         for (i = 0; i < num; i++)
 322                 s[i].supply = regs[i].name;
 323
 324         ret = devm_regulator_bulk_get(&msm_host->pdev->dev, num, s);
 325         if (ret < 0) {
 326                 pr_err("%s: failed to init regulator, ret=%d\n",
 327                                                 __func__, ret);
 328                 return ret;
 329         }
 330
 331         return 0;
 332 }
 333
 334 static int dsi_clk_init(struct msm_dsi_host *msm_host)
 335 {
 336         struct platform_device *pdev = msm_host->pdev;
 337         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 338         const struct msm_dsi_config *cfg = cfg_hnd->cfg;
 339         int i, ret = 0;
 340
 341         /* get bus clocks */
 342         for (i = 0; i < cfg->num_bus_clks; i++) {
 343                 msm_host->bus_clks[i] = msm_clk_get(pdev,
 344                                                 cfg->bus_clk_names[i]);
 345                 if (IS_ERR(msm_host->bus_clks[i])) {
 346                         ret = PTR_ERR(msm_host->bus_clks[i]);
 347                         pr_err("%s: Unable to get %s clock, ret = %d\n",
 348                                 __func__, cfg->bus_clk_names[i], ret);
 349                         goto exit;
 350                 }
 351         }
 352
 353         /* get link and source clocks */
 354         msm_host->byte_clk = msm_clk_get(pdev, "byte");
 355         if (IS_ERR(msm_host->byte_clk)) {
 356                 ret = PTR_ERR(msm_host->byte_clk);
 357                 pr_err("%s: can't find dsi_byte clock. ret=%d\n",
 358                         __func__, ret);
 359                 msm_host->byte_clk = NULL;
 360                 goto exit;
 361         }
 362
 363         msm_host->pixel_clk = msm_clk_get(pdev, "pixel");
 364         if (IS_ERR(msm_host->pixel_clk)) {
 365                 ret = PTR_ERR(msm_host->pixel_clk);
 366                 pr_err("%s: can't find dsi_pixel clock. ret=%d\n",
 367                         __func__, ret);
 368                 msm_host->pixel_clk = NULL;
 369                 goto exit;
 370         }
 371
 372         msm_host->esc_clk = msm_clk_get(pdev, "core");
 373         if (IS_ERR(msm_host->esc_clk)) {
 374                 ret = PTR_ERR(msm_host->esc_clk);
 375                 pr_err("%s: can't find dsi_esc clock. ret=%d\n",
 376                         __func__, ret);
 377                 msm_host->esc_clk = NULL;
 378                 goto exit;
 379         }
 380
 381         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G &&
 382             cfg_hnd->minor >= MSM_DSI_6G_VER_MINOR_V2_2_1) {
 383                 msm_host->byte_intf_clk = msm_clk_get(pdev, "byte_intf");
 384                 if (IS_ERR(msm_host->byte_intf_clk)) {
 385                         ret = PTR_ERR(msm_host->byte_intf_clk);
 386                         pr_err("%s: can't find byte_intf clock. ret=%d\n",
 387                                 __func__, ret);
 388                         goto exit;
 389                 }
 390         } else {
 391                 msm_host->byte_intf_clk = NULL;
 392         }
 393
 394         msm_host->byte_clk_src = clk_get_parent(msm_host->byte_clk);
 395         if (!msm_host->byte_clk_src) {
 396                 ret = -ENODEV;
 397                 pr_err("%s: can't find byte_clk clock. ret=%d\n", __func__, ret);
 398                 goto exit;
 399         }
 400
 401         msm_host->pixel_clk_src = clk_get_parent(msm_host->pixel_clk);
 402         if (!msm_host->pixel_clk_src) {
 403                 ret = -ENODEV;
 404                 pr_err("%s: can't find pixel_clk clock. ret=%d\n", __func__, ret);
 405                 goto exit;
 406         }
 407
 408         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_V2) {
 409                 msm_host->src_clk = msm_clk_get(pdev, "src");
 410                 if (IS_ERR(msm_host->src_clk)) {
 411                         ret = PTR_ERR(msm_host->src_clk);
 412                         pr_err("%s: can't find src clock. ret=%d\n",
 413                                 __func__, ret);
 414                         msm_host->src_clk = NULL;
 415                         goto exit;
 416                 }
 417
 418                 msm_host->esc_clk_src = clk_get_parent(msm_host->esc_clk);
 419                 if (!msm_host->esc_clk_src) {
 420                         ret = -ENODEV;
 421                         pr_err("%s: can't get esc clock parent. ret=%d\n",
 422                                 __func__, ret);
 423                         goto exit;
 424                 }
 425
 426                 msm_host->dsi_clk_src = clk_get_parent(msm_host->src_clk);
 427                 if (!msm_host->dsi_clk_src) {
 428                         ret = -ENODEV;
 429                         pr_err("%s: can't get src clock parent. ret=%d\n",
 430                                 __func__, ret);
 431                 }
 432         }
 433 exit:
 434         return ret;
 435 }
 436
 437 static int dsi_bus_clk_enable(struct msm_dsi_host *msm_host)
 438 {
 439         const struct msm_dsi_config *cfg = msm_host->cfg_hnd->cfg;
 440         int i, ret;
 441
 442         DBG("id=%d", msm_host->id);
 443
 444         for (i = 0; i < cfg->num_bus_clks; i++) {
 445                 ret = clk_prepare_enable(msm_host->bus_clks[i]);
 446                 if (ret) {
 447                         pr_err("%s: failed to enable bus clock %d ret %d\n",
 448                                 __func__, i, ret);
 449                         goto err;
 450                 }
 451         }
 452
 453         return 0;
 454 err:
 455         for (; i > 0; i--)
 456                 clk_disable_unprepare(msm_host->bus_clks[i]);
 457
 458         return ret;
 459 }
 460
 461 static void dsi_bus_clk_disable(struct msm_dsi_host *msm_host)
 462 {
 463         const struct msm_dsi_config *cfg = msm_host->cfg_hnd->cfg;
 464         int i;
 465
 466         DBG("");
 467
 468         for (i = cfg->num_bus_clks - 1; i >= 0; i--)
 469                 clk_disable_unprepare(msm_host->bus_clks[i]);
 470 }
 471
 472 int msm_dsi_runtime_suspend(struct device *dev)
 473 {
 474         struct platform_device *pdev = to_platform_device(dev);
 475         struct msm_dsi *msm_dsi = platform_get_drvdata(pdev);
 476         struct mipi_dsi_host *host = msm_dsi->host;
 477         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
 478
 479         if (!msm_host->cfg_hnd)
 480                 return 0;
 481
 482         dsi_bus_clk_disable(msm_host);
 483
 484         return 0;
 485 }
 486
 487 int msm_dsi_runtime_resume(struct device *dev)
 488 {
 489         struct platform_device *pdev = to_platform_device(dev);
 490         struct msm_dsi *msm_dsi = platform_get_drvdata(pdev);
 491         struct mipi_dsi_host *host = msm_dsi->host;
 492         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
 493
 494         if (!msm_host->cfg_hnd)
 495                 return 0;
 496
 497         return dsi_bus_clk_enable(msm_host);
 498 }
 499
 500 static int dsi_link_clk_enable_6g(struct msm_dsi_host *msm_host)
 501 {
 502         int ret;
 503
 504         DBG("Set clk rates: pclk=%d, byteclk=%d",
 505                 msm_host->mode->clock, msm_host->byte_clk_rate);
 506
 507         ret = clk_set_rate(msm_host->byte_clk, msm_host->byte_clk_rate);
 508         if (ret) {
 509                 pr_err("%s: Failed to set rate byte clk, %d\n", __func__, ret);
 510                 goto error;
 511         }
 512
 513         ret = clk_set_rate(msm_host->pixel_clk, msm_host->mode->clock * 1000);
 514         if (ret) {
 515                 pr_err("%s: Failed to set rate pixel clk, %d\n", __func__, ret);
 516                 goto error;
 517         }
 518
 519         if (msm_host->byte_intf_clk) {
 520                 ret = clk_set_rate(msm_host->byte_intf_clk,
 521                                    msm_host->byte_clk_rate / 2);
 522                 if (ret) {
 523                         pr_err("%s: Failed to set rate byte intf clk, %d\n",
 524                                __func__, ret);
 525                         goto error;
 526                 }
 527         }
 528
 529         ret = clk_prepare_enable(msm_host->esc_clk);
 530         if (ret) {
 531                 pr_err("%s: Failed to enable dsi esc clk\n", __func__);
 532                 goto error;
 533         }
 534
 535         ret = clk_prepare_enable(msm_host->byte_clk);
 536         if (ret) {
 537                 pr_err("%s: Failed to enable dsi byte clk\n", __func__);
 538                 goto byte_clk_err;
 539         }
 540
 541         ret = clk_prepare_enable(msm_host->pixel_clk);
 542         if (ret) {
 543                 pr_err("%s: Failed to enable dsi pixel clk\n", __func__);
 544                 goto pixel_clk_err;
 545         }
 546
 547         if (msm_host->byte_intf_clk) {
 548                 ret = clk_prepare_enable(msm_host->byte_intf_clk);
 549                 if (ret) {
 550                         pr_err("%s: Failed to enable byte intf clk\n",
 551                                __func__);
 552                         goto byte_intf_clk_err;
 553                 }
 554         }
 555
 556         return 0;
 557
 558 byte_intf_clk_err:
 559         clk_disable_unprepare(msm_host->pixel_clk);
 560 pixel_clk_err:
 561         clk_disable_unprepare(msm_host->byte_clk);
 562 byte_clk_err:
 563         clk_disable_unprepare(msm_host->esc_clk);
 564 error:
 565         return ret;
 566 }
 567
 568 static int dsi_link_clk_enable_v2(struct msm_dsi_host *msm_host)
 569 {
 570         int ret;
 571
 572         DBG("Set clk rates: pclk=%d, byteclk=%d, esc_clk=%d, dsi_src_clk=%d",
 573                 msm_host->mode->clock, msm_host->byte_clk_rate,
 574                 msm_host->esc_clk_rate, msm_host->src_clk_rate);
 575
 576         ret = clk_set_rate(msm_host->byte_clk, msm_host->byte_clk_rate);
 577         if (ret) {
 578                 pr_err("%s: Failed to set rate byte clk, %d\n", __func__, ret);
 579                 goto error;
 580         }
 581
 582         ret = clk_set_rate(msm_host->esc_clk, msm_host->esc_clk_rate);
 583         if (ret) {
 584                 pr_err("%s: Failed to set rate esc clk, %d\n", __func__, ret);
 585                 goto error;
 586         }
 587
 588         ret = clk_set_rate(msm_host->src_clk, msm_host->src_clk_rate);
 589         if (ret) {
 590                 pr_err("%s: Failed to set rate src clk, %d\n", __func__, ret);
 591                 goto error;
 592         }
 593
 594         ret = clk_set_rate(msm_host->pixel_clk, msm_host->mode->clock * 1000);
 595         if (ret) {
 596                 pr_err("%s: Failed to set rate pixel clk, %d\n", __func__, ret);
 597                 goto error;
 598         }
 599
 600         ret = clk_prepare_enable(msm_host->byte_clk);
 601         if (ret) {
 602                 pr_err("%s: Failed to enable dsi byte clk\n", __func__);
 603                 goto error;
 604         }
 605
 606         ret = clk_prepare_enable(msm_host->esc_clk);
 607         if (ret) {
 608                 pr_err("%s: Failed to enable dsi esc clk\n", __func__);
 609                 goto esc_clk_err;
 610         }
 611
 612         ret = clk_prepare_enable(msm_host->src_clk);
 613         if (ret) {
 614                 pr_err("%s: Failed to enable dsi src clk\n", __func__);
 615                 goto src_clk_err;
 616         }
 617
 618         ret = clk_prepare_enable(msm_host->pixel_clk);
 619         if (ret) {
 620                 pr_err("%s: Failed to enable dsi pixel clk\n", __func__);
 621                 goto pixel_clk_err;
 622         }
 623
 624         return 0;
 625
 626 pixel_clk_err:
 627         clk_disable_unprepare(msm_host->src_clk);
 628 src_clk_err:
 629         clk_disable_unprepare(msm_host->esc_clk);
 630 esc_clk_err:
 631         clk_disable_unprepare(msm_host->byte_clk);
 632 error:
 633         return ret;
 634 }
 635
 636 static int dsi_link_clk_enable(struct msm_dsi_host *msm_host)
 637 {
 638         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 639
 640         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G)
 641                 return dsi_link_clk_enable_6g(msm_host);
 642         else
 643                 return dsi_link_clk_enable_v2(msm_host);
 644 }
 645
 646 static void dsi_link_clk_disable(struct msm_dsi_host *msm_host)
 647 {
 648         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 649
 650         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
 651                 clk_disable_unprepare(msm_host->esc_clk);
 652                 clk_disable_unprepare(msm_host->pixel_clk);
 653                 if (msm_host->byte_intf_clk)
 654                         clk_disable_unprepare(msm_host->byte_intf_clk);
 655                 clk_disable_unprepare(msm_host->byte_clk);
 656         } else {
 657                 clk_disable_unprepare(msm_host->pixel_clk);
 658                 clk_disable_unprepare(msm_host->src_clk);
 659                 clk_disable_unprepare(msm_host->esc_clk);
 660                 clk_disable_unprepare(msm_host->byte_clk);
 661         }
 662 }
 663
 664 static int dsi_calc_clk_rate(struct msm_dsi_host *msm_host)
 665 {
 666         struct drm_display_mode *mode = msm_host->mode;
 667         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 668         u8 lanes = msm_host->lanes;
 669         u32 bpp = dsi_get_bpp(msm_host->format);
 670         u32 pclk_rate;
 671
 672         if (!mode) {
 673                 pr_err("%s: mode not set\n", __func__);
 674                 return -EINVAL;
 675         }
 676
 677         pclk_rate = mode->clock * 1000;
 678         if (lanes > 0) {
 679                 msm_host->byte_clk_rate = (pclk_rate * bpp) / (8 * lanes);
 680         } else {
 681                 pr_err("%s: forcing mdss_dsi lanes to 1\n", __func__);
 682                 msm_host->byte_clk_rate = (pclk_rate * bpp) / 8;
 683         }
 684
 685         DBG("pclk=%d, bclk=%d", pclk_rate, msm_host->byte_clk_rate);
 686
 687         msm_host->esc_clk_rate = clk_get_rate(msm_host->esc_clk);
 688
 689         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_V2) {
 690                 unsigned int esc_mhz, esc_div;
 691                 unsigned long byte_mhz;
 692
 693                 msm_host->src_clk_rate = (pclk_rate * bpp) / 8;
 694
 695                 /*
 696                  * esc clock is byte clock followed by a 4 bit divider,
 697                  * we need to find an escape clock frequency within the
 698                  * mipi DSI spec range within the maximum divider limit
 699                  * We iterate here between an escape clock frequencey
 700                  * between 20 Mhz to 5 Mhz and pick up the first one
 701                  * that can be supported by our divider
 702                  */
 703
 704                 byte_mhz = msm_host->byte_clk_rate / 1000000;
 705
 706                 for (esc_mhz = 20; esc_mhz >= 5; esc_mhz--) {
 707                         esc_div = DIV_ROUND_UP(byte_mhz, esc_mhz);
 708
 709                         /*
 710                          * TODO: Ideally, we shouldn't know what sort of divider
 711                          * is available in mmss_cc, we're just assuming that
 712                          * it'll always be a 4 bit divider. Need to come up with
 713                          * a better way here.
 714                          */
 715                         if (esc_div >= 1 && esc_div <= 16)
 716                                 break;
 717                 }
 718
 719                 if (esc_mhz < 5)
 720                         return -EINVAL;
 721
 722                 msm_host->esc_clk_rate = msm_host->byte_clk_rate / esc_div;
 723
 724                 DBG("esc=%d, src=%d", msm_host->esc_clk_rate,
 725                         msm_host->src_clk_rate);
 726         }
 727
 728         return 0;
 729 }
 730
 731 static void dsi_intr_ctrl(struct msm_dsi_host *msm_host, u32 mask, int enable)
 732 {
 733         u32 intr;
 734         unsigned long flags;
 735
 736         spin_lock_irqsave(&msm_host->intr_lock, flags);
 737         intr = dsi_read(msm_host, REG_DSI_INTR_CTRL);
 738
 739         if (enable)
 740                 intr |= mask;
 741         else
 742                 intr &= ~mask;
 743
 744         DBG("intr=%x enable=%d", intr, enable);
 745
 746         dsi_write(msm_host, REG_DSI_INTR_CTRL, intr);
 747         spin_unlock_irqrestore(&msm_host->intr_lock, flags);
 748 }
 749
 750 static inline enum dsi_traffic_mode dsi_get_traffic_mode(const u32 mode_flags)
 751 {
 752         if (mode_flags & MIPI_DSI_MODE_VIDEO_BURST)
 753                 return BURST_MODE;
 754         else if (mode_flags & MIPI_DSI_MODE_VIDEO_SYNC_PULSE)
 755                 return NON_BURST_SYNCH_PULSE;
 756
 757         return NON_BURST_SYNCH_EVENT;
 758 }
 759
 760 static inline enum dsi_vid_dst_format dsi_get_vid_fmt(
 761                                 const enum mipi_dsi_pixel_format mipi_fmt)
 762 {
 763         switch (mipi_fmt) {
 764         case MIPI_DSI_FMT_RGB888:       return VID_DST_FORMAT_RGB888;
 765         case MIPI_DSI_FMT_RGB666:       return VID_DST_FORMAT_RGB666_LOOSE;
 766         case MIPI_DSI_FMT_RGB666_PACKED:        return VID_DST_FORMAT_RGB666;
 767         case MIPI_DSI_FMT_RGB565:       return VID_DST_FORMAT_RGB565;
 768         default:                        return VID_DST_FORMAT_RGB888;
 769         }
 770 }
 771
 772 static inline enum dsi_cmd_dst_format dsi_get_cmd_fmt(
 773                                 const enum mipi_dsi_pixel_format mipi_fmt)
 774 {
 775         switch (mipi_fmt) {
 776         case MIPI_DSI_FMT_RGB888:       return CMD_DST_FORMAT_RGB888;
 777         case MIPI_DSI_FMT_RGB666_PACKED:
 778         case MIPI_DSI_FMT_RGB666:       return VID_DST_FORMAT_RGB666;
 779         case MIPI_DSI_FMT_RGB565:       return CMD_DST_FORMAT_RGB565;
 780         default:                        return CMD_DST_FORMAT_RGB888;
 781         }
 782 }
 783
 784 static void dsi_ctrl_config(struct msm_dsi_host *msm_host, bool enable,
 785                         struct msm_dsi_phy_shared_timings *phy_shared_timings)
 786 {
 787         u32 flags = msm_host->mode_flags;
 788         enum mipi_dsi_pixel_format mipi_fmt = msm_host->format;
 789         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
 790         u32 data = 0;
 791
 792         if (!enable) {
 793                 dsi_write(msm_host, REG_DSI_CTRL, 0);
 794                 return;
 795         }
 796
 797         if (flags & MIPI_DSI_MODE_VIDEO) {
 798                 if (flags & MIPI_DSI_MODE_VIDEO_HSE)
 799                         data |= DSI_VID_CFG0_PULSE_MODE_HSA_HE;
 800                 if (flags & MIPI_DSI_MODE_VIDEO_HFP)
 801                         data |= DSI_VID_CFG0_HFP_POWER_STOP;
 802                 if (flags & MIPI_DSI_MODE_VIDEO_HBP)
 803                         data |= DSI_VID_CFG0_HBP_POWER_STOP;
 804                 if (flags & MIPI_DSI_MODE_VIDEO_HSA)
 805                         data |= DSI_VID_CFG0_HSA_POWER_STOP;
 806                 /* Always set low power stop mode for BLLP
 807                  * to let command engine send packets
 808                  */
 809                 data |= DSI_VID_CFG0_EOF_BLLP_POWER_STOP |
 810                         DSI_VID_CFG0_BLLP_POWER_STOP;
 811                 data |= DSI_VID_CFG0_TRAFFIC_MODE(dsi_get_traffic_mode(flags));
 812                 data |= DSI_VID_CFG0_DST_FORMAT(dsi_get_vid_fmt(mipi_fmt));
 813                 data |= DSI_VID_CFG0_VIRT_CHANNEL(msm_host->channel);
 814                 dsi_write(msm_host, REG_DSI_VID_CFG0, data);
 815
 816                 /* Do not swap RGB colors */
 817                 data = DSI_VID_CFG1_RGB_SWAP(SWAP_RGB);
 818                 dsi_write(msm_host, REG_DSI_VID_CFG1, 0);
 819         } else {
 820                 /* Do not swap RGB colors */
 821                 data = DSI_CMD_CFG0_RGB_SWAP(SWAP_RGB);
 822                 data |= DSI_CMD_CFG0_DST_FORMAT(dsi_get_cmd_fmt(mipi_fmt));
 823                 dsi_write(msm_host, REG_DSI_CMD_CFG0, data);
 824
 825                 data = DSI_CMD_CFG1_WR_MEM_START(MIPI_DCS_WRITE_MEMORY_START) |
 826                         DSI_CMD_CFG1_WR_MEM_CONTINUE(
 827                                         MIPI_DCS_WRITE_MEMORY_CONTINUE);
 828                 /* Always insert DCS command */
 829                 data |= DSI_CMD_CFG1_INSERT_DCS_COMMAND;
 830                 dsi_write(msm_host, REG_DSI_CMD_CFG1, data);
 831         }
 832
 833         dsi_write(msm_host, REG_DSI_CMD_DMA_CTRL,
 834                         DSI_CMD_DMA_CTRL_FROM_FRAME_BUFFER |
 835                         DSI_CMD_DMA_CTRL_LOW_POWER);
 836
 837         data = 0;
 838         /* Always assume dedicated TE pin */
 839         data |= DSI_TRIG_CTRL_TE;
 840         data |= DSI_TRIG_CTRL_MDP_TRIGGER(TRIGGER_NONE);
 841         data |= DSI_TRIG_CTRL_DMA_TRIGGER(TRIGGER_SW);
 842         data |= DSI_TRIG_CTRL_STREAM(msm_host->channel);
 843         if ((cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) &&
 844                 (cfg_hnd->minor >= MSM_DSI_6G_VER_MINOR_V1_2))
 845                 data |= DSI_TRIG_CTRL_BLOCK_DMA_WITHIN_FRAME;
 846         dsi_write(msm_host, REG_DSI_TRIG_CTRL, data);
 847
 848         data = DSI_CLKOUT_TIMING_CTRL_T_CLK_POST(phy_shared_timings->clk_post) |
 849                 DSI_CLKOUT_TIMING_CTRL_T_CLK_PRE(phy_shared_timings->clk_pre);
 850         dsi_write(msm_host, REG_DSI_CLKOUT_TIMING_CTRL, data);
 851
 852         if ((cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) &&
 853             (cfg_hnd->minor > MSM_DSI_6G_VER_MINOR_V1_0) &&
 854             phy_shared_timings->clk_pre_inc_by_2)
 855                 dsi_write(msm_host, REG_DSI_T_CLK_PRE_EXTEND,
 856                           DSI_T_CLK_PRE_EXTEND_INC_BY_2_BYTECLK);
 857
 858         data = 0;
 859         if (!(flags & MIPI_DSI_MODE_EOT_PACKET))
 860                 data |= DSI_EOT_PACKET_CTRL_TX_EOT_APPEND;
 861         dsi_write(msm_host, REG_DSI_EOT_PACKET_CTRL, data);
 862
 863         /* allow only ack-err-status to generate interrupt */
 864         dsi_write(msm_host, REG_DSI_ERR_INT_MASK0, 0x13ff3fe0);
 865
 866         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_ERROR, 1);
 867
 868         dsi_write(msm_host, REG_DSI_CLK_CTRL, DSI_CLK_CTRL_ENABLE_CLKS);
 869
 870         data = DSI_CTRL_CLK_EN;
 871
 872         DBG("lane number=%d", msm_host->lanes);
 873         data |= ((DSI_CTRL_LANE0 << msm_host->lanes) - DSI_CTRL_LANE0);
 874
 875         dsi_write(msm_host, REG_DSI_LANE_SWAP_CTRL,
 876                   DSI_LANE_SWAP_CTRL_DLN_SWAP_SEL(msm_host->dlane_swap));
 877
 878         if (!(flags & MIPI_DSI_CLOCK_NON_CONTINUOUS))
 879                 dsi_write(msm_host, REG_DSI_LANE_CTRL,
 880                         DSI_LANE_CTRL_CLKLN_HS_FORCE_REQUEST);
 881
 882         data |= DSI_CTRL_ENABLE;
 883
 884         dsi_write(msm_host, REG_DSI_CTRL, data);
 885 }
 886
 887 static void dsi_timing_setup(struct msm_dsi_host *msm_host)
 888 {
 889         struct drm_display_mode *mode = msm_host->mode;
 890         u32 hs_start = 0, vs_start = 0; /* take sync start as 0 */
 891         u32 h_total = mode->htotal;
 892         u32 v_total = mode->vtotal;
 893         u32 hs_end = mode->hsync_end - mode->hsync_start;
 894         u32 vs_end = mode->vsync_end - mode->vsync_start;
 895         u32 ha_start = h_total - mode->hsync_start;
 896         u32 ha_end = ha_start + mode->hdisplay;
 897         u32 va_start = v_total - mode->vsync_start;
 898         u32 va_end = va_start + mode->vdisplay;
 899         u32 wc;
 900
 901         DBG("");
 902
 903         if (msm_host->mode_flags & MIPI_DSI_MODE_VIDEO) {
 904                 dsi_write(msm_host, REG_DSI_ACTIVE_H,
 905                         DSI_ACTIVE_H_START(ha_start) |
 906                         DSI_ACTIVE_H_END(ha_end));
 907                 dsi_write(msm_host, REG_DSI_ACTIVE_V,
 908                         DSI_ACTIVE_V_START(va_start) |
 909                         DSI_ACTIVE_V_END(va_end));
 910                 dsi_write(msm_host, REG_DSI_TOTAL,
 911                         DSI_TOTAL_H_TOTAL(h_total - 1) |
 912                         DSI_TOTAL_V_TOTAL(v_total - 1));
 913
 914                 dsi_write(msm_host, REG_DSI_ACTIVE_HSYNC,
 915                         DSI_ACTIVE_HSYNC_START(hs_start) |
 916                         DSI_ACTIVE_HSYNC_END(hs_end));
 917                 dsi_write(msm_host, REG_DSI_ACTIVE_VSYNC_HPOS, 0);
 918                 dsi_write(msm_host, REG_DSI_ACTIVE_VSYNC_VPOS,
 919                         DSI_ACTIVE_VSYNC_VPOS_START(vs_start) |
 920                         DSI_ACTIVE_VSYNC_VPOS_END(vs_end));
 921         } else {                /* command mode */
 922                 /* image data and 1 byte write_memory_start cmd */
 923                 wc = mode->hdisplay * dsi_get_bpp(msm_host->format) / 8 + 1;
 924
 925                 dsi_write(msm_host, REG_DSI_CMD_MDP_STREAM_CTRL,
 926                         DSI_CMD_MDP_STREAM_CTRL_WORD_COUNT(wc) |
 927                         DSI_CMD_MDP_STREAM_CTRL_VIRTUAL_CHANNEL(
 928                                         msm_host->channel) |
 929                         DSI_CMD_MDP_STREAM_CTRL_DATA_TYPE(
 930                                         MIPI_DSI_DCS_LONG_WRITE));
 931
 932                 dsi_write(msm_host, REG_DSI_CMD_MDP_STREAM_TOTAL,
 933                         DSI_CMD_MDP_STREAM_TOTAL_H_TOTAL(mode->hdisplay) |
 934                         DSI_CMD_MDP_STREAM_TOTAL_V_TOTAL(mode->vdisplay));
 935         }
 936 }
 937
 938 static void dsi_sw_reset(struct msm_dsi_host *msm_host)
 939 {
 940         dsi_write(msm_host, REG_DSI_CLK_CTRL, DSI_CLK_CTRL_ENABLE_CLKS);
 941         wmb(); /* clocks need to be enabled before reset */
 942
 943         dsi_write(msm_host, REG_DSI_RESET, 1);
 944         wmb(); /* make sure reset happen */
 945         dsi_write(msm_host, REG_DSI_RESET, 0);
 946 }
 947
 948 static void dsi_op_mode_config(struct msm_dsi_host *msm_host,
 949                                         bool video_mode, bool enable)
 950 {
 951         u32 dsi_ctrl;
 952
 953         dsi_ctrl = dsi_read(msm_host, REG_DSI_CTRL);
 954
 955         if (!enable) {
 956                 dsi_ctrl &= ~(DSI_CTRL_ENABLE | DSI_CTRL_VID_MODE_EN |
 957                                 DSI_CTRL_CMD_MODE_EN);
 958                 dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_MDP_DONE |
 959                                         DSI_IRQ_MASK_VIDEO_DONE, 0);
 960         } else {
 961                 if (video_mode) {
 962                         dsi_ctrl |= DSI_CTRL_VID_MODE_EN;
 963                 } else {                /* command mode */
 964                         dsi_ctrl |= DSI_CTRL_CMD_MODE_EN;
 965                         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_MDP_DONE, 1);
 966                 }
 967                 dsi_ctrl |= DSI_CTRL_ENABLE;
 968         }
 969
 970         dsi_write(msm_host, REG_DSI_CTRL, dsi_ctrl);
 971 }
 972
 973 static void dsi_set_tx_power_mode(int mode, struct msm_dsi_host *msm_host)
 974 {
 975         u32 data;
 976
 977         data = dsi_read(msm_host, REG_DSI_CMD_DMA_CTRL);
 978
 979         if (mode == 0)
 980                 data &= ~DSI_CMD_DMA_CTRL_LOW_POWER;
 981         else
 982                 data |= DSI_CMD_DMA_CTRL_LOW_POWER;
 983
 984         dsi_write(msm_host, REG_DSI_CMD_DMA_CTRL, data);
 985 }
 986
 987 static void dsi_wait4video_done(struct msm_dsi_host *msm_host)
 988 {
 989         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_VIDEO_DONE, 1);
 990
 991         reinit_completion(&msm_host->video_comp);
 992
 993         wait_for_completion_timeout(&msm_host->video_comp,
 994                         msecs_to_jiffies(70));
 995
 996         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_VIDEO_DONE, 0);
 997 }
 998
 999 static void dsi_wait4video_eng_busy(struct msm_dsi_host *msm_host)
1000 {
1001         if (!(msm_host->mode_flags & MIPI_DSI_MODE_VIDEO))
1002                 return;
1003
1004         if (msm_host->power_on) {
1005                 dsi_wait4video_done(msm_host);
1006                 /* delay 4 ms to skip BLLP */
1007                 usleep_range(2000, 4000);
1008         }
1009 }
1010
1011 /* dsi_cmd */
1012 static int dsi_tx_buf_alloc(struct msm_dsi_host *msm_host, int size)
1013 {
1014         struct drm_device *dev = msm_host->dev;
1015         struct msm_drm_private *priv = dev->dev_private;
1016         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
1017         int ret;
1018         uint64_t iova;
1019
1020         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
1021                 msm_host->tx_gem_obj = msm_gem_new(dev, size, MSM_BO_UNCACHED);
1022                 if (IS_ERR(msm_host->tx_gem_obj)) {
1023                         ret = PTR_ERR(msm_host->tx_gem_obj);
1024                         pr_err("%s: failed to allocate gem, %d\n",
1025                                 __func__, ret);
1026                         msm_host->tx_gem_obj = NULL;
1027                         return ret;
1028                 }
1029
1030                 ret = msm_gem_get_iova(msm_host->tx_gem_obj,
1031                                 priv->kms->aspace, &iova);
1032                 mutex_unlock(&dev->struct_mutex);
1033                 if (ret) {
1034                         pr_err("%s: failed to get iova, %d\n", __func__, ret);
1035                         return ret;
1036                 }
1037
1038                 if (iova & 0x07) {
1039                         pr_err("%s: buf NOT 8 bytes aligned\n", __func__);
1040                         return -EINVAL;
1041                 }
1042
1043                 msm_host->tx_size = msm_host->tx_gem_obj->size;
1044         } else {
1045                 msm_host->tx_buf = dma_alloc_coherent(dev->dev, size,
1046                                         &msm_host->tx_buf_paddr, GFP_KERNEL);
1047                 if (!msm_host->tx_buf) {
1048                         ret = -ENOMEM;
1049                         pr_err("%s: failed to allocate tx buf, %d\n",
1050                                 __func__, ret);
1051                         return ret;
1052                 }
1053
1054                 msm_host->tx_size = size;
1055         }
1056
1057         return 0;
1058 }
1059
1060 static void dsi_tx_buf_free(struct msm_dsi_host *msm_host)
1061 {
1062         struct drm_device *dev = msm_host->dev;
1063
1064         if (msm_host->tx_gem_obj) {
1065                 msm_gem_put_iova(msm_host->tx_gem_obj, 0);
1066                 drm_gem_object_put_unlocked(msm_host->tx_gem_obj);
1067                 msm_host->tx_gem_obj = NULL;
1068         }
1069
1070         if (msm_host->tx_buf)
1071                 dma_free_coherent(dev->dev, msm_host->tx_size, msm_host->tx_buf,
1072                         msm_host->tx_buf_paddr);
1073 }
1074
1075 /*
1076  * prepare cmd buffer to be txed
1077  */
1078 static int dsi_cmd_dma_add(struct msm_dsi_host *msm_host,
1079                            const struct mipi_dsi_msg *msg)
1080 {
1081         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
1082         struct mipi_dsi_packet packet;
1083         int len;
1084         int ret;
1085         u8 *data;
1086
1087         ret = mipi_dsi_create_packet(&packet, msg);
1088         if (ret) {
1089                 pr_err("%s: create packet failed, %d\n", __func__, ret);
1090                 return ret;
1091         }
1092         len = (packet.size + 3) & (~0x3);
1093
1094         if (len > msm_host->tx_size) {
1095                 pr_err("%s: packet size is too big\n", __func__);
1096                 return -EINVAL;
1097         }
1098
1099         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
1100                 data = msm_gem_get_vaddr(msm_host->tx_gem_obj);
1101                 if (IS_ERR(data)) {
1102                         ret = PTR_ERR(data);
1103                         pr_err("%s: get vaddr failed, %d\n", __func__, ret);
1104                         return ret;
1105                 }
1106         } else {
1107                 data = msm_host->tx_buf;
1108         }
1109
1110         /* MSM specific command format in memory */
1111         data[0] = packet.header[1];
1112         data[1] = packet.header[2];
1113         data[2] = packet.header[0];
1114         data[3] = BIT(7); /* Last packet */
1115         if (mipi_dsi_packet_format_is_long(msg->type))
1116                 data[3] |= BIT(6);
1117         if (msg->rx_buf && msg->rx_len)
1118                 data[3] |= BIT(5);
1119
1120         /* Long packet */
1121         if (packet.payload && packet.payload_length)
1122                 memcpy(data + 4, packet.payload, packet.payload_length);
1123
1124         /* Append 0xff to the end */
1125         if (packet.size < len)
1126                 memset(data + packet.size, 0xff, len - packet.size);
1127
1128         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G)
1129                 msm_gem_put_vaddr(msm_host->tx_gem_obj);
1130
1131         return len;
1132 }
1133
1134 /*
1135  * dsi_short_read1_resp: 1 parameter
1136  */
1137 static int dsi_short_read1_resp(u8 *buf, const struct mipi_dsi_msg *msg)
1138 {
1139         u8 *data = msg->rx_buf;
1140         if (data && (msg->rx_len >= 1)) {
1141                 *data = buf[1]; /* strip out dcs type */
1142                 return 1;
1143         } else {
1144                 pr_err("%s: read data does not match with rx_buf len %zu\n",
1145                         __func__, msg->rx_len);
1146                 return -EINVAL;
1147         }
1148 }
1149
1150 /*
1151  * dsi_short_read2_resp: 2 parameter
1152  */
1153 static int dsi_short_read2_resp(u8 *buf, const struct mipi_dsi_msg *msg)
1154 {
1155         u8 *data = msg->rx_buf;
1156         if (data && (msg->rx_len >= 2)) {
1157                 data[0] = buf[1]; /* strip out dcs type */
1158                 data[1] = buf[2];
1159                 return 2;
1160         } else {
1161                 pr_err("%s: read data does not match with rx_buf len %zu\n",
1162                         __func__, msg->rx_len);
1163                 return -EINVAL;
1164         }
1165 }
1166
1167 static int dsi_long_read_resp(u8 *buf, const struct mipi_dsi_msg *msg)
1168 {
1169         /* strip out 4 byte dcs header */
1170         if (msg->rx_buf && msg->rx_len)
1171                 memcpy(msg->rx_buf, buf + 4, msg->rx_len);
1172
1173         return msg->rx_len;
1174 }
1175
1176 static int dsi_cmd_dma_tx(struct msm_dsi_host *msm_host, int len)
1177 {
1178         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
1179         struct drm_device *dev = msm_host->dev;
1180         struct msm_drm_private *priv = dev->dev_private;
1181         int ret;
1182         uint64_t dma_base;
1183         bool triggered;
1184
1185         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) {
1186                 ret = msm_gem_get_iova(msm_host->tx_gem_obj,
1187                                 priv->kms->aspace, &dma_base);
1188                 if (ret) {
1189                         pr_err("%s: failed to get iova: %d\n", __func__, ret);
1190                         return ret;
1191                 }
1192         } else {
1193                 dma_base = msm_host->tx_buf_paddr;
1194         }
1195
1196         reinit_completion(&msm_host->dma_comp);
1197
1198         dsi_wait4video_eng_busy(msm_host);
1199
1200         triggered = msm_dsi_manager_cmd_xfer_trigger(
1201                                                 msm_host->id, dma_base, len);
1202         if (triggered) {
1203                 ret = wait_for_completion_timeout(&msm_host->dma_comp,
1204                                         msecs_to_jiffies(200));
1205                 DBG("ret=%d", ret);
1206                 if (ret == 0)
1207                         ret = -ETIMEDOUT;
1208                 else
1209                         ret = len;
1210         } else
1211                 ret = len;
1212
1213         return ret;
1214 }
1215
1216 static int dsi_cmd_dma_rx(struct msm_dsi_host *msm_host,
1217                         u8 *buf, int rx_byte, int pkt_size)
1218 {
1219         u32 *lp, *temp, data;
1220         int i, j = 0, cnt;
1221         u32 read_cnt;
1222         u8 reg[16];
1223         int repeated_bytes = 0;
1224         int buf_offset = buf - msm_host->rx_buf;
1225
1226         lp = (u32 *)buf;
1227         temp = (u32 *)reg;
1228         cnt = (rx_byte + 3) >> 2;
1229         if (cnt > 4)
1230                 cnt = 4; /* 4 x 32 bits registers only */
1231
1232         if (rx_byte == 4)
1233                 read_cnt = 4;
1234         else
1235                 read_cnt = pkt_size + 6;
1236
1237         /*
1238          * In case of multiple reads from the panel, after the first read, there
1239          * is possibility that there are some bytes in the payload repeating in
1240          * the RDBK_DATA registers. Since we read all the parameters from the
1241          * panel right from the first byte for every pass. We need to skip the
1242          * repeating bytes and then append the new parameters to the rx buffer.
1243          */
1244         if (read_cnt > 16) {
1245                 int bytes_shifted;
1246                 /* Any data more than 16 bytes will be shifted out.
1247                  * The temp read buffer should already contain these bytes.
1248                  * The remaining bytes in read buffer are the repeated bytes.
1249                  */
1250                 bytes_shifted = read_cnt - 16;
1251                 repeated_bytes = buf_offset - bytes_shifted;
1252         }
1253
1254         for (i = cnt - 1; i >= 0; i--) {
1255                 data = dsi_read(msm_host, REG_DSI_RDBK_DATA(i));
1256                 *temp++ = ntohl(data); /* to host byte order */
1257                 DBG("data = 0x%x and ntohl(data) = 0x%x", data, ntohl(data));
1258         }
1259
1260         for (i = repeated_bytes; i < 16; i++)
1261                 buf[j++] = reg[i];
1262
1263         return j;
1264 }
1265
1266 static int dsi_cmds2buf_tx(struct msm_dsi_host *msm_host,
1267                                 const struct mipi_dsi_msg *msg)
1268 {
1269         int len, ret;
1270         int bllp_len = msm_host->mode->hdisplay *
1271                         dsi_get_bpp(msm_host->format) / 8;
1272
1273         len = dsi_cmd_dma_add(msm_host, msg);
1274         if (!len) {
1275                 pr_err("%s: failed to add cmd type = 0x%x\n",
1276                         __func__,  msg->type);
1277                 return -EINVAL;
1278         }
1279
1280         /* for video mode, do not send cmds more than
1281         * one pixel line, since it only transmit it
1282         * during BLLP.
1283         */
1284         /* TODO: if the command is sent in LP mode, the bit rate is only
1285          * half of esc clk rate. In this case, if the video is already
1286          * actively streaming, we need to check more carefully if the
1287          * command can be fit into one BLLP.
1288          */
1289         if ((msm_host->mode_flags & MIPI_DSI_MODE_VIDEO) && (len > bllp_len)) {
1290                 pr_err("%s: cmd cannot fit into BLLP period, len=%d\n",
1291                         __func__, len);
1292                 return -EINVAL;
1293         }
1294
1295         ret = dsi_cmd_dma_tx(msm_host, len);
1296         if (ret < len) {
1297                 pr_err("%s: cmd dma tx failed, type=0x%x, data0=0x%x, len=%d\n",
1298                         __func__, msg->type, (*(u8 *)(msg->tx_buf)), len);
1299                 return -ECOMM;
1300         }
1301
1302         return len;
1303 }
1304
1305 static void dsi_sw_reset_restore(struct msm_dsi_host *msm_host)
1306 {
1307         u32 data0, data1;
1308
1309         data0 = dsi_read(msm_host, REG_DSI_CTRL);
1310         data1 = data0;
1311         data1 &= ~DSI_CTRL_ENABLE;
1312         dsi_write(msm_host, REG_DSI_CTRL, data1);
1313         /*
1314          * dsi controller need to be disabled before
1315          * clocks turned on
1316          */
1317         wmb();
1318
1319         dsi_write(msm_host, REG_DSI_CLK_CTRL, DSI_CLK_CTRL_ENABLE_CLKS);
1320         wmb();  /* make sure clocks enabled */
1321
1322         /* dsi controller can only be reset while clocks are running */
1323         dsi_write(msm_host, REG_DSI_RESET, 1);
1324         wmb();  /* make sure reset happen */
1325         dsi_write(msm_host, REG_DSI_RESET, 0);
1326         wmb();  /* controller out of reset */
1327         dsi_write(msm_host, REG_DSI_CTRL, data0);
1328         wmb();  /* make sure dsi controller enabled again */
1329 }
1330
1331 static void dsi_hpd_worker(struct work_struct *work)
1332 {
1333         struct msm_dsi_host *msm_host =
1334                 container_of(work, struct msm_dsi_host, hpd_work);
1335
1336         drm_helper_hpd_irq_event(msm_host->dev);
1337 }
1338
1339 static void dsi_err_worker(struct work_struct *work)
1340 {
1341         struct msm_dsi_host *msm_host =
1342                 container_of(work, struct msm_dsi_host, err_work);
1343         u32 status = msm_host->err_work_state;
1344
1345         pr_err_ratelimited("%s: status=%x\n", __func__, status);
1346         if (status & DSI_ERR_STATE_MDP_FIFO_UNDERFLOW)
1347                 dsi_sw_reset_restore(msm_host);
1348
1349         /* It is safe to clear here because error irq is disabled. */
1350         msm_host->err_work_state = 0;
1351
1352         /* enable dsi error interrupt */
1353         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_ERROR, 1);
1354 }
1355
1356 static void dsi_ack_err_status(struct msm_dsi_host *msm_host)
1357 {
1358         u32 status;
1359
1360         status = dsi_read(msm_host, REG_DSI_ACK_ERR_STATUS);
1361
1362         if (status) {
1363                 dsi_write(msm_host, REG_DSI_ACK_ERR_STATUS, status);
1364                 /* Writing of an extra 0 needed to clear error bits */
1365                 dsi_write(msm_host, REG_DSI_ACK_ERR_STATUS, 0);
1366                 msm_host->err_work_state |= DSI_ERR_STATE_ACK;
1367         }
1368 }
1369
1370 static void dsi_timeout_status(struct msm_dsi_host *msm_host)
1371 {
1372         u32 status;
1373
1374         status = dsi_read(msm_host, REG_DSI_TIMEOUT_STATUS);
1375
1376         if (status) {
1377                 dsi_write(msm_host, REG_DSI_TIMEOUT_STATUS, status);
1378                 msm_host->err_work_state |= DSI_ERR_STATE_TIMEOUT;
1379         }
1380 }
1381
1382 static void dsi_dln0_phy_err(struct msm_dsi_host *msm_host)
1383 {
1384         u32 status;
1385
1386         status = dsi_read(msm_host, REG_DSI_DLN0_PHY_ERR);
1387
1388         if (status & (DSI_DLN0_PHY_ERR_DLN0_ERR_ESC |
1389                         DSI_DLN0_PHY_ERR_DLN0_ERR_SYNC_ESC |
1390                         DSI_DLN0_PHY_ERR_DLN0_ERR_CONTROL |
1391                         DSI_DLN0_PHY_ERR_DLN0_ERR_CONTENTION_LP0 |
1392                         DSI_DLN0_PHY_ERR_DLN0_ERR_CONTENTION_LP1)) {
1393                 dsi_write(msm_host, REG_DSI_DLN0_PHY_ERR, status);
1394                 msm_host->err_work_state |= DSI_ERR_STATE_DLN0_PHY;
1395         }
1396 }
1397
1398 static void dsi_fifo_status(struct msm_dsi_host *msm_host)
1399 {
1400         u32 status;
1401
1402         status = dsi_read(msm_host, REG_DSI_FIFO_STATUS);
1403
1404         /* fifo underflow, overflow */
1405         if (status) {
1406                 dsi_write(msm_host, REG_DSI_FIFO_STATUS, status);
1407                 msm_host->err_work_state |= DSI_ERR_STATE_FIFO;
1408                 if (status & DSI_FIFO_STATUS_CMD_MDP_FIFO_UNDERFLOW)
1409                         msm_host->err_work_state |=
1410                                         DSI_ERR_STATE_MDP_FIFO_UNDERFLOW;
1411         }
1412 }
1413
1414 static void dsi_status(struct msm_dsi_host *msm_host)
1415 {
1416         u32 status;
1417
1418         status = dsi_read(msm_host, REG_DSI_STATUS0);
1419
1420         if (status & DSI_STATUS0_INTERLEAVE_OP_CONTENTION) {
1421                 dsi_write(msm_host, REG_DSI_STATUS0, status);
1422                 msm_host->err_work_state |=
1423                         DSI_ERR_STATE_INTERLEAVE_OP_CONTENTION;
1424         }
1425 }
1426
1427 static void dsi_clk_status(struct msm_dsi_host *msm_host)
1428 {
1429         u32 status;
1430
1431         status = dsi_read(msm_host, REG_DSI_CLK_STATUS);
1432
1433         if (status & DSI_CLK_STATUS_PLL_UNLOCKED) {
1434                 dsi_write(msm_host, REG_DSI_CLK_STATUS, status);
1435                 msm_host->err_work_state |= DSI_ERR_STATE_PLL_UNLOCKED;
1436         }
1437 }
1438
1439 static void dsi_error(struct msm_dsi_host *msm_host)
1440 {
1441         /* disable dsi error interrupt */
1442         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_ERROR, 0);
1443
1444         dsi_clk_status(msm_host);
1445         dsi_fifo_status(msm_host);
1446         dsi_ack_err_status(msm_host);
1447         dsi_timeout_status(msm_host);
1448         dsi_status(msm_host);
1449         dsi_dln0_phy_err(msm_host);
1450
1451         queue_work(msm_host->workqueue, &msm_host->err_work);
1452 }
1453
1454 static irqreturn_t dsi_host_irq(int irq, void *ptr)
1455 {
1456         struct msm_dsi_host *msm_host = ptr;
1457         u32 isr;
1458         unsigned long flags;
1459
1460         if (!msm_host->ctrl_base)
1461                 return IRQ_HANDLED;
1462
1463         spin_lock_irqsave(&msm_host->intr_lock, flags);
1464         isr = dsi_read(msm_host, REG_DSI_INTR_CTRL);
1465         dsi_write(msm_host, REG_DSI_INTR_CTRL, isr);
1466         spin_unlock_irqrestore(&msm_host->intr_lock, flags);
1467
1468         DBG("isr=0x%x, id=%d", isr, msm_host->id);
1469
1470         if (isr & DSI_IRQ_ERROR)
1471                 dsi_error(msm_host);
1472
1473         if (isr & DSI_IRQ_VIDEO_DONE)
1474                 complete(&msm_host->video_comp);
1475
1476         if (isr & DSI_IRQ_CMD_DMA_DONE)
1477                 complete(&msm_host->dma_comp);
1478
1479         return IRQ_HANDLED;
1480 }
1481
1482 static int dsi_host_init_panel_gpios(struct msm_dsi_host *msm_host,
1483                         struct device *panel_device)
1484 {
1485         msm_host->disp_en_gpio = devm_gpiod_get_optional(panel_device,
1486                                                          "disp-enable",
1487                                                          GPIOD_OUT_LOW);
1488         if (IS_ERR(msm_host->disp_en_gpio)) {
1489                 DBG("cannot get disp-enable-gpios %ld",
1490                                 PTR_ERR(msm_host->disp_en_gpio));
1491                 return PTR_ERR(msm_host->disp_en_gpio);
1492         }
1493
1494         msm_host->te_gpio = devm_gpiod_get_optional(panel_device, "disp-te",
1495                                                                 GPIOD_IN);
1496         if (IS_ERR(msm_host->te_gpio)) {
1497                 DBG("cannot get disp-te-gpios %ld", PTR_ERR(msm_host->te_gpio));
1498                 return PTR_ERR(msm_host->te_gpio);
1499         }
1500
1501         return 0;
1502 }
1503
1504 static int dsi_host_attach(struct mipi_dsi_host *host,
1505                                         struct mipi_dsi_device *dsi)
1506 {
1507         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1508         int ret;
1509
1510         if (dsi->lanes > msm_host->num_data_lanes)
1511                 return -EINVAL;
1512
1513         msm_host->channel = dsi->channel;
1514         msm_host->lanes = dsi->lanes;
1515         msm_host->format = dsi->format;
1516         msm_host->mode_flags = dsi->mode_flags;
1517
1518         msm_dsi_manager_attach_dsi_device(msm_host->id, dsi->mode_flags);
1519
1520         /* Some gpios defined in panel DT need to be controlled by host */
1521         ret = dsi_host_init_panel_gpios(msm_host, &dsi->dev);
1522         if (ret)
1523                 return ret;
1524
1525         DBG("id=%d", msm_host->id);
1526         if (msm_host->dev)
1527                 queue_work(msm_host->workqueue, &msm_host->hpd_work);
1528
1529         return 0;
1530 }
1531
1532 static int dsi_host_detach(struct mipi_dsi_host *host,
1533                                         struct mipi_dsi_device *dsi)
1534 {
1535         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1536
1537         msm_host->device_node = NULL;
1538
1539         DBG("id=%d", msm_host->id);
1540         if (msm_host->dev)
1541                 queue_work(msm_host->workqueue, &msm_host->hpd_work);
1542
1543         return 0;
1544 }
1545
1546 static ssize_t dsi_host_transfer(struct mipi_dsi_host *host,
1547                                         const struct mipi_dsi_msg *msg)
1548 {
1549         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1550         int ret;
1551
1552         if (!msg || !msm_host->power_on)
1553                 return -EINVAL;
1554
1555         mutex_lock(&msm_host->cmd_mutex);
1556         ret = msm_dsi_manager_cmd_xfer(msm_host->id, msg);
1557         mutex_unlock(&msm_host->cmd_mutex);
1558
1559         return ret;
1560 }
1561
1562 static struct mipi_dsi_host_ops dsi_host_ops = {
1563         .attach = dsi_host_attach,
1564         .detach = dsi_host_detach,
1565         .transfer = dsi_host_transfer,
1566 };
1567
1568 /*
1569  * List of supported physical to logical lane mappings.
1570  * For example, the 2nd entry represents the following mapping:
1571  *
1572  * "3012": Logic 3->Phys 0; Logic 0->Phys 1; Logic 1->Phys 2; Logic 2->Phys 3;
1573  */
1574 static const int supported_data_lane_swaps[][4] = {
1575         { 0, 1, 2, 3 },
1576         { 3, 0, 1, 2 },
1577         { 2, 3, 0, 1 },
1578         { 1, 2, 3, 0 },
1579         { 0, 3, 2, 1 },
1580         { 1, 0, 3, 2 },
1581         { 2, 1, 0, 3 },
1582         { 3, 2, 1, 0 },
1583 };
1584
1585 static int dsi_host_parse_lane_data(struct msm_dsi_host *msm_host,
1586                                     struct device_node *ep)
1587 {
1588         struct device *dev = &msm_host->pdev->dev;
1589         struct property *prop;
1590         u32 lane_map[4];
1591         int ret, i, len, num_lanes;
1592
1593         prop = of_find_property(ep, "data-lanes", &len);
1594         if (!prop) {
1595                 dev_dbg(dev,
1596                         "failed to find data lane mapping, using default\n");
1597                 return 0;
1598         }
1599
1600         num_lanes = len / sizeof(u32);
1601
1602         if (num_lanes < 1 || num_lanes > 4) {
1603                 dev_err(dev, "bad number of data lanes\n");
1604                 return -EINVAL;
1605         }
1606
1607         msm_host->num_data_lanes = num_lanes;
1608
1609         ret = of_property_read_u32_array(ep, "data-lanes", lane_map,
1610                                          num_lanes);
1611         if (ret) {
1612                 dev_err(dev, "failed to read lane data\n");
1613                 return ret;
1614         }
1615
1616         /*
1617          * compare DT specified physical-logical lane mappings with the ones
1618          * supported by hardware
1619          */
1620         for (i = 0; i < ARRAY_SIZE(supported_data_lane_swaps); i++) {
1621                 const int *swap = supported_data_lane_swaps[i];
1622                 int j;
1623
1624                 /*
1625                  * the data-lanes array we get from DT has a logical->physical
1626                  * mapping. The "data lane swap" register field represents
1627                  * supported configurations in a physical->logical mapping.
1628                  * Translate the DT mapping to what we understand and find a
1629                  * configuration that works.
1630                  */
1631                 for (j = 0; j < num_lanes; j++) {
1632                         if (lane_map[j] < 0 || lane_map[j] > 3)
1633                                 dev_err(dev, "bad physical lane entry %u\n",
1634                                         lane_map[j]);
1635
1636                         if (swap[lane_map[j]] != j)
1637                                 break;
1638                 }
1639
1640                 if (j == num_lanes) {
1641                         msm_host->dlane_swap = i;
1642                         return 0;
1643                 }
1644         }
1645
1646         return -EINVAL;
1647 }
1648
1649 static int dsi_host_parse_dt(struct msm_dsi_host *msm_host)
1650 {
1651         struct device *dev = &msm_host->pdev->dev;
1652         struct device_node *np = dev->of_node;
1653         struct device_node *endpoint, *device_node;
1654         int ret = 0;
1655
1656         /*
1657          * Get the endpoint of the output port of the DSI host. In our case,
1658          * this is mapped to port number with reg = 1. Don't return an error if
1659          * the remote endpoint isn't defined. It's possible that there is
1660          * nothing connected to the dsi output.
1661          */
1662         endpoint = of_graph_get_endpoint_by_regs(np, 1, -1);
1663         if (!endpoint) {
1664                 dev_dbg(dev, "%s: no endpoint\n", __func__);
1665                 return 0;
1666         }
1667
1668         ret = dsi_host_parse_lane_data(msm_host, endpoint);
1669         if (ret) {
1670                 dev_err(dev, "%s: invalid lane configuration %d\n",
1671                         __func__, ret);
1672                 goto err;
1673         }
1674
1675         /* Get panel node from the output port's endpoint data */
1676         device_node = of_graph_get_remote_node(np, 1, 0);
1677         if (!device_node) {
1678                 dev_dbg(dev, "%s: no valid device\n", __func__);
1679                 goto err;
1680         }
1681
1682         msm_host->device_node = device_node;
1683
1684         if (of_property_read_bool(np, "syscon-sfpb")) {
1685                 msm_host->sfpb = syscon_regmap_lookup_by_phandle(np,
1686                                         "syscon-sfpb");
1687                 if (IS_ERR(msm_host->sfpb)) {
1688                         dev_err(dev, "%s: failed to get sfpb regmap\n",
1689                                 __func__);
1690                         ret = PTR_ERR(msm_host->sfpb);
1691                 }
1692         }
1693
1694         of_node_put(device_node);
1695
1696 err:
1697         of_node_put(endpoint);
1698
1699         return ret;
1700 }
1701
1702 static int dsi_host_get_id(struct msm_dsi_host *msm_host)
1703 {
1704         struct platform_device *pdev = msm_host->pdev;
1705         const struct msm_dsi_config *cfg = msm_host->cfg_hnd->cfg;
1706         struct resource *res;
1707         int i;
1708
1709         res = platform_get_resource_byname(pdev, IORESOURCE_MEM, "dsi_ctrl");
1710         if (!res)
1711                 return -EINVAL;
1712
1713         for (i = 0; i < cfg->num_dsi; i++) {
1714                 if (cfg->io_start[i] == res->start)
1715                         return i;
1716         }
1717
1718         return -EINVAL;
1719 }
1720
1721 int msm_dsi_host_init(struct msm_dsi *msm_dsi)
1722 {
1723         struct msm_dsi_host *msm_host = NULL;
1724         struct platform_device *pdev = msm_dsi->pdev;
1725         int ret;
1726
1727         msm_host = devm_kzalloc(&pdev->dev, sizeof(*msm_host), GFP_KERNEL);
1728         if (!msm_host) {
1729                 pr_err("%s: FAILED: cannot alloc dsi host\n",
1730                        __func__);
1731                 ret = -ENOMEM;
1732                 goto fail;
1733         }
1734
1735         msm_host->pdev = pdev;
1736         msm_dsi->host = &msm_host->base;
1737
1738         ret = dsi_host_parse_dt(msm_host);
1739         if (ret) {
1740                 pr_err("%s: failed to parse dt\n", __func__);
1741                 goto fail;
1742         }
1743
1744         msm_host->ctrl_base = msm_ioremap(pdev, "dsi_ctrl", "DSI CTRL");
1745         if (IS_ERR(msm_host->ctrl_base)) {
1746                 pr_err("%s: unable to map Dsi ctrl base\n", __func__);
1747                 ret = PTR_ERR(msm_host->ctrl_base);
1748                 goto fail;
1749         }
1750
1751         pm_runtime_enable(&pdev->dev);
1752
1753         msm_host->cfg_hnd = dsi_get_config(msm_host);
1754         if (!msm_host->cfg_hnd) {
1755                 ret = -EINVAL;
1756                 pr_err("%s: get config failed\n", __func__);
1757                 goto fail;
1758         }
1759
1760         msm_host->id = dsi_host_get_id(msm_host);
1761         if (msm_host->id < 0) {
1762                 ret = msm_host->id;
1763                 pr_err("%s: unable to identify DSI host index\n", __func__);
1764                 goto fail;
1765         }
1766
1767         /* fixup base address by io offset */
1768         msm_host->ctrl_base += msm_host->cfg_hnd->cfg->io_offset;
1769
1770         ret = dsi_regulator_init(msm_host);
1771         if (ret) {
1772                 pr_err("%s: regulator init failed\n", __func__);
1773                 goto fail;
1774         }
1775
1776         ret = dsi_clk_init(msm_host);
1777         if (ret) {
1778                 pr_err("%s: unable to initialize dsi clks\n", __func__);
1779                 goto fail;
1780         }
1781
1782         msm_host->rx_buf = devm_kzalloc(&pdev->dev, SZ_4K, GFP_KERNEL);
1783         if (!msm_host->rx_buf) {
1784                 ret = -ENOMEM;
1785                 pr_err("%s: alloc rx temp buf failed\n", __func__);
1786                 goto fail;
1787         }
1788
1789         init_completion(&msm_host->dma_comp);
1790         init_completion(&msm_host->video_comp);
1791         mutex_init(&msm_host->dev_mutex);
1792         mutex_init(&msm_host->cmd_mutex);
1793         spin_lock_init(&msm_host->intr_lock);
1794
1795         /* setup workqueue */
1796         msm_host->workqueue = alloc_ordered_workqueue("dsi_drm_work", 0);
1797         INIT_WORK(&msm_host->err_work, dsi_err_worker);
1798         INIT_WORK(&msm_host->hpd_work, dsi_hpd_worker);
1799
1800         msm_dsi->id = msm_host->id;
1801
1802         DBG("Dsi Host %d initialized", msm_host->id);
1803         return 0;
1804
1805 fail:
1806         return ret;
1807 }
1808
1809 void msm_dsi_host_destroy(struct mipi_dsi_host *host)
1810 {
1811         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1812
1813         DBG("");
1814         dsi_tx_buf_free(msm_host);
1815         if (msm_host->workqueue) {
1816                 flush_workqueue(msm_host->workqueue);
1817                 destroy_workqueue(msm_host->workqueue);
1818                 msm_host->workqueue = NULL;
1819         }
1820
1821         mutex_destroy(&msm_host->cmd_mutex);
1822         mutex_destroy(&msm_host->dev_mutex);
1823
1824         pm_runtime_disable(&msm_host->pdev->dev);
1825 }
1826
1827 int msm_dsi_host_modeset_init(struct mipi_dsi_host *host,
1828                                         struct drm_device *dev)
1829 {
1830         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1831         struct platform_device *pdev = msm_host->pdev;
1832         int ret;
1833
1834         msm_host->irq = irq_of_parse_and_map(pdev->dev.of_node, 0);
1835         if (msm_host->irq < 0) {
1836                 ret = msm_host->irq;
1837                 dev_err(dev->dev, "failed to get irq: %d\n", ret);
1838                 return ret;
1839         }
1840
1841         ret = devm_request_irq(&pdev->dev, msm_host->irq,
1842                         dsi_host_irq, IRQF_TRIGGER_HIGH | IRQF_ONESHOT,
1843                         "dsi_isr", msm_host);
1844         if (ret < 0) {
1845                 dev_err(&pdev->dev, "failed to request IRQ%u: %d\n",
1846                                 msm_host->irq, ret);
1847                 return ret;
1848         }
1849
1850         msm_host->dev = dev;
1851         ret = dsi_tx_buf_alloc(msm_host, SZ_4K);
1852         if (ret) {
1853                 pr_err("%s: alloc tx gem obj failed, %d\n", __func__, ret);
1854                 return ret;
1855         }
1856
1857         return 0;
1858 }
1859
1860 int msm_dsi_host_register(struct mipi_dsi_host *host, bool check_defer)
1861 {
1862         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1863         int ret;
1864
1865         /* Register mipi dsi host */
1866         if (!msm_host->registered) {
1867                 host->dev = &msm_host->pdev->dev;
1868                 host->ops = &dsi_host_ops;
1869                 ret = mipi_dsi_host_register(host);
1870                 if (ret)
1871                         return ret;
1872
1873                 msm_host->registered = true;
1874
1875                 /* If the panel driver has not been probed after host register,
1876                  * we should defer the host's probe.
1877                  * It makes sure panel is connected when fbcon detects
1878                  * connector status and gets the proper display mode to
1879                  * create framebuffer.
1880                  * Don't try to defer if there is nothing connected to the dsi
1881                  * output
1882                  */
1883                 if (check_defer && msm_host->device_node) {
1884                         if (!of_drm_find_panel(msm_host->device_node))
1885                                 if (!of_drm_find_bridge(msm_host->device_node))
1886                                         return -EPROBE_DEFER;
1887                 }
1888         }
1889
1890         return 0;
1891 }
1892
1893 void msm_dsi_host_unregister(struct mipi_dsi_host *host)
1894 {
1895         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1896
1897         if (msm_host->registered) {
1898                 mipi_dsi_host_unregister(host);
1899                 host->dev = NULL;
1900                 host->ops = NULL;
1901                 msm_host->registered = false;
1902         }
1903 }
1904
1905 int msm_dsi_host_xfer_prepare(struct mipi_dsi_host *host,
1906                                 const struct mipi_dsi_msg *msg)
1907 {
1908         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1909
1910         /* TODO: make sure dsi_cmd_mdp is idle.
1911          * Since DSI6G v1.2.0, we can set DSI_TRIG_CTRL.BLOCK_DMA_WITHIN_FRAME
1912          * to ask H/W to wait until cmd mdp is idle. S/W wait is not needed.
1913          * How to handle the old versions? Wait for mdp cmd done?
1914          */
1915
1916         /*
1917          * mdss interrupt is generated in mdp core clock domain
1918          * mdp clock need to be enabled to receive dsi interrupt
1919          */
1920         pm_runtime_get_sync(&msm_host->pdev->dev);
1921         dsi_link_clk_enable(msm_host);
1922
1923         /* TODO: vote for bus bandwidth */
1924
1925         if (!(msg->flags & MIPI_DSI_MSG_USE_LPM))
1926                 dsi_set_tx_power_mode(0, msm_host);
1927
1928         msm_host->dma_cmd_ctrl_restore = dsi_read(msm_host, REG_DSI_CTRL);
1929         dsi_write(msm_host, REG_DSI_CTRL,
1930                 msm_host->dma_cmd_ctrl_restore |
1931                 DSI_CTRL_CMD_MODE_EN |
1932                 DSI_CTRL_ENABLE);
1933         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_DMA_DONE, 1);
1934
1935         return 0;
1936 }
1937
1938 void msm_dsi_host_xfer_restore(struct mipi_dsi_host *host,
1939                                 const struct mipi_dsi_msg *msg)
1940 {
1941         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1942
1943         dsi_intr_ctrl(msm_host, DSI_IRQ_MASK_CMD_DMA_DONE, 0);
1944         dsi_write(msm_host, REG_DSI_CTRL, msm_host->dma_cmd_ctrl_restore);
1945
1946         if (!(msg->flags & MIPI_DSI_MSG_USE_LPM))
1947                 dsi_set_tx_power_mode(1, msm_host);
1948
1949         /* TODO: unvote for bus bandwidth */
1950
1951         dsi_link_clk_disable(msm_host);
1952         pm_runtime_put_autosuspend(&msm_host->pdev->dev);
1953 }
1954
1955 int msm_dsi_host_cmd_tx(struct mipi_dsi_host *host,
1956                                 const struct mipi_dsi_msg *msg)
1957 {
1958         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1959
1960         return dsi_cmds2buf_tx(msm_host, msg);
1961 }
1962
1963 int msm_dsi_host_cmd_rx(struct mipi_dsi_host *host,
1964                                 const struct mipi_dsi_msg *msg)
1965 {
1966         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
1967         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
1968         int data_byte, rx_byte, dlen, end;
1969         int short_response, diff, pkt_size, ret = 0;
1970         char cmd;
1971         int rlen = msg->rx_len;
1972         u8 *buf;
1973
1974         if (rlen <= 2) {
1975                 short_response = 1;
1976                 pkt_size = rlen;
1977                 rx_byte = 4;
1978         } else {
1979                 short_response = 0;
1980                 data_byte = 10; /* first read */
1981                 if (rlen < data_byte)
1982                         pkt_size = rlen;
1983                 else
1984                         pkt_size = data_byte;
1985                 rx_byte = data_byte + 6; /* 4 header + 2 crc */
1986         }
1987
1988         buf = msm_host->rx_buf;
1989         end = 0;
1990         while (!end) {
1991                 u8 tx[2] = {pkt_size & 0xff, pkt_size >> 8};
1992                 struct mipi_dsi_msg max_pkt_size_msg = {
1993                         .channel = msg->channel,
1994                         .type = MIPI_DSI_SET_MAXIMUM_RETURN_PACKET_SIZE,
1995                         .tx_len = 2,
1996                         .tx_buf = tx,
1997                 };
1998
1999                 DBG("rlen=%d pkt_size=%d rx_byte=%d",
2000                         rlen, pkt_size, rx_byte);
2001
2002                 ret = dsi_cmds2buf_tx(msm_host, &max_pkt_size_msg);
2003                 if (ret < 2) {
2004                         pr_err("%s: Set max pkt size failed, %d\n",
2005                                 __func__, ret);
2006                         return -EINVAL;
2007                 }
2008
2009                 if ((cfg_hnd->major == MSM_DSI_VER_MAJOR_6G) &&
2010                         (cfg_hnd->minor >= MSM_DSI_6G_VER_MINOR_V1_1)) {
2011                         /* Clear the RDBK_DATA registers */
2012                         dsi_write(msm_host, REG_DSI_RDBK_DATA_CTRL,
2013                                         DSI_RDBK_DATA_CTRL_CLR);
2014                         wmb(); /* make sure the RDBK registers are cleared */
2015                         dsi_write(msm_host, REG_DSI_RDBK_DATA_CTRL, 0);
2016                         wmb(); /* release cleared status before transfer */
2017                 }
2018
2019                 ret = dsi_cmds2buf_tx(msm_host, msg);
2020                 if (ret < msg->tx_len) {
2021                         pr_err("%s: Read cmd Tx failed, %d\n", __func__, ret);
2022                         return ret;
2023                 }
2024
2025                 /*
2026                  * once cmd_dma_done interrupt received,
2027                  * return data from client is ready and stored
2028                  * at RDBK_DATA register already
2029                  * since rx fifo is 16 bytes, dcs header is kept at first loop,
2030                  * after that dcs header lost during shift into registers
2031                  */
2032                 dlen = dsi_cmd_dma_rx(msm_host, buf, rx_byte, pkt_size);
2033
2034                 if (dlen <= 0)
2035                         return 0;
2036
2037                 if (short_response)
2038                         break;
2039
2040                 if (rlen <= data_byte) {
2041                         diff = data_byte - rlen;
2042                         end = 1;
2043                 } else {
2044                         diff = 0;
2045                         rlen -= data_byte;
2046                 }
2047
2048                 if (!end) {
2049                         dlen -= 2; /* 2 crc */
2050                         dlen -= diff;
2051                         buf += dlen;    /* next start position */
2052                         data_byte = 14; /* NOT first read */
2053                         if (rlen < data_byte)
2054                                 pkt_size += rlen;
2055                         else
2056                                 pkt_size += data_byte;
2057                         DBG("buf=%p dlen=%d diff=%d", buf, dlen, diff);
2058                 }
2059         }
2060
2061         /*
2062          * For single Long read, if the requested rlen < 10,
2063          * we need to shift the start position of rx
2064          * data buffer to skip the bytes which are not
2065          * updated.
2066          */
2067         if (pkt_size < 10 && !short_response)
2068                 buf = msm_host->rx_buf + (10 - rlen);
2069         else
2070                 buf = msm_host->rx_buf;
2071
2072         cmd = buf[0];
2073         switch (cmd) {
2074         case MIPI_DSI_RX_ACKNOWLEDGE_AND_ERROR_REPORT:
2075                 pr_err("%s: rx ACK_ERR_PACLAGE\n", __func__);
2076                 ret = 0;
2077                 break;
2078         case MIPI_DSI_RX_GENERIC_SHORT_READ_RESPONSE_1BYTE:
2079         case MIPI_DSI_RX_DCS_SHORT_READ_RESPONSE_1BYTE:
2080                 ret = dsi_short_read1_resp(buf, msg);
2081                 break;
2082         case MIPI_DSI_RX_GENERIC_SHORT_READ_RESPONSE_2BYTE:
2083         case MIPI_DSI_RX_DCS_SHORT_READ_RESPONSE_2BYTE:
2084                 ret = dsi_short_read2_resp(buf, msg);
2085                 break;
2086         case MIPI_DSI_RX_GENERIC_LONG_READ_RESPONSE:
2087         case MIPI_DSI_RX_DCS_LONG_READ_RESPONSE:
2088                 ret = dsi_long_read_resp(buf, msg);
2089                 break;
2090         default:
2091                 pr_warn("%s:Invalid response cmd\n", __func__);
2092                 ret = 0;
2093         }
2094
2095         return ret;
2096 }
2097
2098 void msm_dsi_host_cmd_xfer_commit(struct mipi_dsi_host *host, u32 dma_base,
2099                                   u32 len)
2100 {
2101         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2102
2103         dsi_write(msm_host, REG_DSI_DMA_BASE, dma_base);
2104         dsi_write(msm_host, REG_DSI_DMA_LEN, len);
2105         dsi_write(msm_host, REG_DSI_TRIG_DMA, 1);
2106
2107         /* Make sure trigger happens */
2108         wmb();
2109 }
2110
2111 int msm_dsi_host_set_src_pll(struct mipi_dsi_host *host,
2112         struct msm_dsi_pll *src_pll)
2113 {
2114         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2115         const struct msm_dsi_cfg_handler *cfg_hnd = msm_host->cfg_hnd;
2116         struct clk *byte_clk_provider, *pixel_clk_provider;
2117         int ret;
2118
2119         ret = msm_dsi_pll_get_clk_provider(src_pll,
2120                                 &byte_clk_provider, &pixel_clk_provider);
2121         if (ret) {
2122                 pr_info("%s: can't get provider from pll, don't set parent\n",
2123                         __func__);
2124                 return 0;
2125         }
2126
2127         ret = clk_set_parent(msm_host->byte_clk_src, byte_clk_provider);
2128         if (ret) {
2129                 pr_err("%s: can't set parent to byte_clk_src. ret=%d\n",
2130                         __func__, ret);
2131                 goto exit;
2132         }
2133
2134         ret = clk_set_parent(msm_host->pixel_clk_src, pixel_clk_provider);
2135         if (ret) {
2136                 pr_err("%s: can't set parent to pixel_clk_src. ret=%d\n",
2137                         __func__, ret);
2138                 goto exit;
2139         }
2140
2141         if (cfg_hnd->major == MSM_DSI_VER_MAJOR_V2) {
2142                 ret = clk_set_parent(msm_host->dsi_clk_src, pixel_clk_provider);
2143                 if (ret) {
2144                         pr_err("%s: can't set parent to dsi_clk_src. ret=%d\n",
2145                                 __func__, ret);
2146                         goto exit;
2147                 }
2148
2149                 ret = clk_set_parent(msm_host->esc_clk_src, byte_clk_provider);
2150                 if (ret) {
2151                         pr_err("%s: can't set parent to esc_clk_src. ret=%d\n",
2152                                 __func__, ret);
2153                         goto exit;
2154                 }
2155         }
2156
2157 exit:
2158         return ret;
2159 }
2160
2161 void msm_dsi_host_reset_phy(struct mipi_dsi_host *host)
2162 {
2163         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2164
2165         DBG("");
2166         dsi_write(msm_host, REG_DSI_PHY_RESET, DSI_PHY_RESET_RESET);
2167         /* Make sure fully reset */
2168         wmb();
2169         udelay(1000);
2170         dsi_write(msm_host, REG_DSI_PHY_RESET, 0);
2171         udelay(100);
2172 }
2173
2174 void msm_dsi_host_get_phy_clk_req(struct mipi_dsi_host *host,
2175         struct msm_dsi_phy_clk_request *clk_req)
2176 {
2177         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2178         int ret;
2179
2180         ret = dsi_calc_clk_rate(msm_host);
2181         if (ret) {
2182                 pr_err("%s: unable to calc clk rate, %d\n", __func__, ret);
2183                 return;
2184         }
2185
2186         clk_req->bitclk_rate = msm_host->byte_clk_rate * 8;
2187         clk_req->escclk_rate = msm_host->esc_clk_rate;
2188 }
2189
2190 int msm_dsi_host_enable(struct mipi_dsi_host *host)
2191 {
2192         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2193
2194         dsi_op_mode_config(msm_host,
2195                 !!(msm_host->mode_flags & MIPI_DSI_MODE_VIDEO), true);
2196
2197         /* TODO: clock should be turned off for command mode,
2198          * and only turned on before MDP START.
2199          * This part of code should be enabled once mdp driver support it.
2200          */
2201         /* if (msm_panel->mode == MSM_DSI_CMD_MODE) {
2202          *      dsi_link_clk_disable(msm_host);
2203          *      pm_runtime_put_autosuspend(&msm_host->pdev->dev);
2204          * }
2205          */
2206
2207         return 0;
2208 }
2209
2210 int msm_dsi_host_disable(struct mipi_dsi_host *host)
2211 {
2212         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2213
2214         dsi_op_mode_config(msm_host,
2215                 !!(msm_host->mode_flags & MIPI_DSI_MODE_VIDEO), false);
2216
2217         /* Since we have disabled INTF, the video engine won't stop so that
2218          * the cmd engine will be blocked.
2219          * Reset to disable video engine so that we can send off cmd.
2220          */
2221         dsi_sw_reset(msm_host);
2222
2223         return 0;
2224 }
2225
2226 static void msm_dsi_sfpb_config(struct msm_dsi_host *msm_host, bool enable)
2227 {
2228         enum sfpb_ahb_arb_master_port_en en;
2229
2230         if (!msm_host->sfpb)
2231                 return;
2232
2233         en = enable ? SFPB_MASTER_PORT_ENABLE : SFPB_MASTER_PORT_DISABLE;
2234
2235         regmap_update_bits(msm_host->sfpb, REG_SFPB_GPREG,
2236                         SFPB_GPREG_MASTER_PORT_EN__MASK,
2237                         SFPB_GPREG_MASTER_PORT_EN(en));
2238 }
2239
2240 int msm_dsi_host_power_on(struct mipi_dsi_host *host,
2241                         struct msm_dsi_phy_shared_timings *phy_shared_timings)
2242 {
2243         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2244         int ret = 0;
2245
2246         mutex_lock(&msm_host->dev_mutex);
2247         if (msm_host->power_on) {
2248                 DBG("dsi host already on");
2249                 goto unlock_ret;
2250         }
2251
2252         msm_dsi_sfpb_config(msm_host, true);
2253
2254         ret = dsi_host_regulator_enable(msm_host);
2255         if (ret) {
2256                 pr_err("%s:Failed to enable vregs.ret=%d\n",
2257                         __func__, ret);
2258                 goto unlock_ret;
2259         }
2260
2261         pm_runtime_get_sync(&msm_host->pdev->dev);
2262         ret = dsi_link_clk_enable(msm_host);
2263         if (ret) {
2264                 pr_err("%s: failed to enable link clocks. ret=%d\n",
2265                        __func__, ret);
2266                 goto fail_disable_reg;
2267         }
2268
2269         ret = pinctrl_pm_select_default_state(&msm_host->pdev->dev);
2270         if (ret) {
2271                 pr_err("%s: failed to set pinctrl default state, %d\n",
2272                         __func__, ret);
2273                 goto fail_disable_clk;
2274         }
2275
2276         dsi_timing_setup(msm_host);
2277         dsi_sw_reset(msm_host);
2278         dsi_ctrl_config(msm_host, true, phy_shared_timings);
2279
2280         if (msm_host->disp_en_gpio)
2281                 gpiod_set_value(msm_host->disp_en_gpio, 1);
2282
2283         msm_host->power_on = true;
2284         mutex_unlock(&msm_host->dev_mutex);
2285
2286         return 0;
2287
2288 fail_disable_clk:
2289         dsi_link_clk_disable(msm_host);
2290         pm_runtime_put_autosuspend(&msm_host->pdev->dev);
2291 fail_disable_reg:
2292         dsi_host_regulator_disable(msm_host);
2293 unlock_ret:
2294         mutex_unlock(&msm_host->dev_mutex);
2295         return ret;
2296 }
2297
2298 int msm_dsi_host_power_off(struct mipi_dsi_host *host)
2299 {
2300         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2301
2302         mutex_lock(&msm_host->dev_mutex);
2303         if (!msm_host->power_on) {
2304                 DBG("dsi host already off");
2305                 goto unlock_ret;
2306         }
2307
2308         dsi_ctrl_config(msm_host, false, NULL);
2309
2310         if (msm_host->disp_en_gpio)
2311                 gpiod_set_value(msm_host->disp_en_gpio, 0);
2312
2313         pinctrl_pm_select_sleep_state(&msm_host->pdev->dev);
2314
2315         dsi_link_clk_disable(msm_host);
2316         pm_runtime_put_autosuspend(&msm_host->pdev->dev);
2317
2318         dsi_host_regulator_disable(msm_host);
2319
2320         msm_dsi_sfpb_config(msm_host, false);
2321
2322         DBG("-");
2323
2324         msm_host->power_on = false;
2325
2326 unlock_ret:
2327         mutex_unlock(&msm_host->dev_mutex);
2328         return 0;
2329 }
2330
2331 int msm_dsi_host_set_display_mode(struct mipi_dsi_host *host,
2332                                         struct drm_display_mode *mode)
2333 {
2334         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2335
2336         if (msm_host->mode) {
2337                 drm_mode_destroy(msm_host->dev, msm_host->mode);
2338                 msm_host->mode = NULL;
2339         }
2340
2341         msm_host->mode = drm_mode_duplicate(msm_host->dev, mode);
2342         if (!msm_host->mode) {
2343                 pr_err("%s: cannot duplicate mode\n", __func__);
2344                 return -ENOMEM;
2345         }
2346
2347         return 0;
2348 }
2349
2350 struct drm_panel *msm_dsi_host_get_panel(struct mipi_dsi_host *host,
2351                                 unsigned long *panel_flags)
2352 {
2353         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2354         struct drm_panel *panel;
2355
2356         panel = of_drm_find_panel(msm_host->device_node);
2357         if (panel_flags)
2358                         *panel_flags = msm_host->mode_flags;
2359
2360         return panel;
2361 }
2362
2363 struct drm_bridge *msm_dsi_host_get_bridge(struct mipi_dsi_host *host)
2364 {
2365         struct msm_dsi_host *msm_host = to_msm_dsi_host(host);
2366
2367         return of_drm_find_bridge(msm_host->device_node);
2368 }