drivers/gpu/drm/amd/amdgpu/amdgpu_gem.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <linux/ktime.h>
  29 #include <linux/module.h>
  30 #include <linux/pagemap.h>
  31 #include <linux/pci.h>
  32 #include <linux/dma-buf.h>
  33
  34 #include <drm/amdgpu_drm.h>
  35 #include <drm/drm_debugfs.h>
  36
  37 #include "amdgpu.h"
  38 #include "amdgpu_display.h"
  39 #include "amdgpu_xgmi.h"
  40
  41 void amdgpu_gem_object_free(struct drm_gem_object *gobj)
  42 {
  43         struct amdgpu_bo *robj = gem_to_amdgpu_bo(gobj);
  44
  45         if (robj) {
  46                 amdgpu_mn_unregister(robj);
  47                 amdgpu_bo_unref(&robj);
  48         }
  49 }
  50
  51 int amdgpu_gem_object_create(struct amdgpu_device *adev, unsigned long size,
  52                              int alignment, u32 initial_domain,
  53                              u64 flags, enum ttm_bo_type type,
  54                              struct dma_resv *resv,
  55                              struct drm_gem_object **obj)
  56 {
  57         struct amdgpu_bo *bo;
  58         struct amdgpu_bo_param bp;
  59         int r;
  60
  61         memset(&bp, 0, sizeof(bp));
  62         *obj = NULL;
  63
  64         bp.size = size;
  65         bp.byte_align = alignment;
  66         bp.type = type;
  67         bp.resv = resv;
  68         bp.preferred_domain = initial_domain;
  69 retry:
  70         bp.flags = flags;
  71         bp.domain = initial_domain;
  72         r = amdgpu_bo_create(adev, &bp, &bo);
  73         if (r) {
  74                 if (r != -ERESTARTSYS) {
  75                         if (flags & AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED) {
  76                                 flags &= ~AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED;
  77                                 goto retry;
  78                         }
  79
  80                         if (initial_domain == AMDGPU_GEM_DOMAIN_VRAM) {
  81                                 initial_domain |= AMDGPU_GEM_DOMAIN_GTT;
  82                                 goto retry;
  83                         }
  84                         DRM_DEBUG("Failed to allocate GEM object (%ld, %d, %u, %d)\n",
  85                                   size, initial_domain, alignment, r);
  86                 }
  87                 return r;
  88         }
  89         *obj = &bo->tbo.base;
  90
  91         return 0;
  92 }
  93
  94 void amdgpu_gem_force_release(struct amdgpu_device *adev)
  95 {
  96         struct drm_device *ddev = adev->ddev;
  97         struct drm_file *file;
  98
  99         mutex_lock(&ddev->filelist_mutex);
 100
 101         list_for_each_entry(file, &ddev->filelist, lhead) {
 102                 struct drm_gem_object *gobj;
 103                 int handle;
 104
 105                 WARN_ONCE(1, "Still active user space clients!\n");
 106                 spin_lock(&file->table_lock);
 107                 idr_for_each_entry(&file->object_idr, gobj, handle) {
 108                         WARN_ONCE(1, "And also active allocations!\n");
 109                         drm_gem_object_put_unlocked(gobj);
 110                 }
 111                 idr_destroy(&file->object_idr);
 112                 spin_unlock(&file->table_lock);
 113         }
 114
 115         mutex_unlock(&ddev->filelist_mutex);
 116 }
 117
 118 /*
 119  * Call from drm_gem_handle_create which appear in both new and open ioctl
 120  * case.
 121  */
 122 int amdgpu_gem_object_open(struct drm_gem_object *obj,
 123                            struct drm_file *file_priv)
 124 {
 125         struct amdgpu_bo *abo = gem_to_amdgpu_bo(obj);
 126         struct amdgpu_device *adev = amdgpu_ttm_adev(abo->tbo.bdev);
 127         struct amdgpu_fpriv *fpriv = file_priv->driver_priv;
 128         struct amdgpu_vm *vm = &fpriv->vm;
 129         struct amdgpu_bo_va *bo_va;
 130         struct mm_struct *mm;
 131         int r;
 132
 133         mm = amdgpu_ttm_tt_get_usermm(abo->tbo.ttm);
 134         if (mm && mm != current->mm)
 135                 return -EPERM;
 136
 137         if (abo->flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID &&
 138             abo->tbo.base.resv != vm->root.base.bo->tbo.base.resv)
 139                 return -EPERM;
 140
 141         r = amdgpu_bo_reserve(abo, false);
 142         if (r)
 143                 return r;
 144
 145         bo_va = amdgpu_vm_bo_find(vm, abo);
 146         if (!bo_va) {
 147                 bo_va = amdgpu_vm_bo_add(adev, vm, abo);
 148         } else {
 149                 ++bo_va->ref_count;
 150         }
 151         amdgpu_bo_unreserve(abo);
 152         return 0;
 153 }
 154
 155 void amdgpu_gem_object_close(struct drm_gem_object *obj,
 156                              struct drm_file *file_priv)
 157 {
 158         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
 159         struct amdgpu_device *adev = amdgpu_ttm_adev(bo->tbo.bdev);
 160         struct amdgpu_fpriv *fpriv = file_priv->driver_priv;
 161         struct amdgpu_vm *vm = &fpriv->vm;
 162
 163         struct amdgpu_bo_list_entry vm_pd;
 164         struct list_head list, duplicates;
 165         struct dma_fence *fence = NULL;
 166         struct ttm_validate_buffer tv;
 167         struct ww_acquire_ctx ticket;
 168         struct amdgpu_bo_va *bo_va;
 169         long r;
 170
 171         INIT_LIST_HEAD(&list);
 172         INIT_LIST_HEAD(&duplicates);
 173
 174         tv.bo = &bo->tbo;
 175         tv.num_shared = 2;
 176         list_add(&tv.head, &list);
 177
 178         amdgpu_vm_get_pd_bo(vm, &list, &vm_pd);
 179
 180         r = ttm_eu_reserve_buffers(&ticket, &list, false, &duplicates);
 181         if (r) {
 182                 dev_err(adev->dev, "leaking bo va because "
 183                         "we fail to reserve bo (%ld)\n", r);
 184                 return;
 185         }
 186         bo_va = amdgpu_vm_bo_find(vm, bo);
 187         if (!bo_va || --bo_va->ref_count)
 188                 goto out_unlock;
 189
 190         amdgpu_vm_bo_rmv(adev, bo_va);
 191         if (!amdgpu_vm_ready(vm))
 192                 goto out_unlock;
 193
 194         fence = dma_resv_get_excl(bo->tbo.base.resv);
 195         if (fence) {
 196                 amdgpu_bo_fence(bo, fence, true);
 197                 fence = NULL;
 198         }
 199
 200         r = amdgpu_vm_clear_freed(adev, vm, &fence);
 201         if (r || !fence)
 202                 goto out_unlock;
 203
 204         amdgpu_bo_fence(bo, fence, true);
 205         dma_fence_put(fence);
 206
 207 out_unlock:
 208         if (unlikely(r < 0))
 209                 dev_err(adev->dev, "failed to clear page "
 210                         "tables on GEM object close (%ld)\n", r);
 211         ttm_eu_backoff_reservation(&ticket, &list);
 212 }
 213
 214 /*
 215  * GEM ioctls.
 216  */
 217 int amdgpu_gem_create_ioctl(struct drm_device *dev, void *data,
 218                             struct drm_file *filp)
 219 {
 220         struct amdgpu_device *adev = dev->dev_private;
 221         struct amdgpu_fpriv *fpriv = filp->driver_priv;
 222         struct amdgpu_vm *vm = &fpriv->vm;
 223         union drm_amdgpu_gem_create *args = data;
 224         uint64_t flags = args->in.domain_flags;
 225         uint64_t size = args->in.bo_size;
 226         struct dma_resv *resv = NULL;
 227         struct drm_gem_object *gobj;
 228         uint32_t handle;
 229         int r;
 230
 231         /* reject invalid gem flags */
 232         if (flags & ~(AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED |
 233                       AMDGPU_GEM_CREATE_NO_CPU_ACCESS |
 234                       AMDGPU_GEM_CREATE_CPU_GTT_USWC |
 235                       AMDGPU_GEM_CREATE_VRAM_CLEARED |
 236                       AMDGPU_GEM_CREATE_VM_ALWAYS_VALID |
 237                       AMDGPU_GEM_CREATE_EXPLICIT_SYNC))
 238
 239                 return -EINVAL;
 240
 241         /* reject invalid gem domains */
 242         if (args->in.domains & ~AMDGPU_GEM_DOMAIN_MASK)
 243                 return -EINVAL;
 244
 245         /* create a gem object to contain this object in */
 246         if (args->in.domains & (AMDGPU_GEM_DOMAIN_GDS |
 247             AMDGPU_GEM_DOMAIN_GWS | AMDGPU_GEM_DOMAIN_OA)) {
 248                 if (flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID) {
 249                         /* if gds bo is created from user space, it must be
 250                          * passed to bo list
 251                          */
 252                         DRM_ERROR("GDS bo cannot be per-vm-bo\n");
 253                         return -EINVAL;
 254                 }
 255                 flags |= AMDGPU_GEM_CREATE_NO_CPU_ACCESS;
 256         }
 257
 258         if (flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID) {
 259                 r = amdgpu_bo_reserve(vm->root.base.bo, false);
 260                 if (r)
 261                         return r;
 262
 263                 resv = vm->root.base.bo->tbo.base.resv;
 264         }
 265
 266         r = amdgpu_gem_object_create(adev, size, args->in.alignment,
 267                                      (u32)(0xffffffff & args->in.domains),
 268                                      flags, ttm_bo_type_device, resv, &gobj);
 269         if (flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID) {
 270                 if (!r) {
 271                         struct amdgpu_bo *abo = gem_to_amdgpu_bo(gobj);
 272
 273                         abo->parent = amdgpu_bo_ref(vm->root.base.bo);
 274                 }
 275                 amdgpu_bo_unreserve(vm->root.base.bo);
 276         }
 277         if (r)
 278                 return r;
 279
 280         r = drm_gem_handle_create(filp, gobj, &handle);
 281         /* drop reference from allocate - handle holds it now */
 282         drm_gem_object_put_unlocked(gobj);
 283         if (r)
 284                 return r;
 285
 286         memset(args, 0, sizeof(*args));
 287         args->out.handle = handle;
 288         return 0;
 289 }
 290
 291 int amdgpu_gem_userptr_ioctl(struct drm_device *dev, void *data,
 292                              struct drm_file *filp)
 293 {
 294         struct ttm_operation_ctx ctx = { true, false };
 295         struct amdgpu_device *adev = dev->dev_private;
 296         struct drm_amdgpu_gem_userptr *args = data;
 297         struct drm_gem_object *gobj;
 298         struct amdgpu_bo *bo;
 299         uint32_t handle;
 300         int r;
 301
 302         args->addr = untagged_addr(args->addr);
 303
 304         if (offset_in_page(args->addr | args->size))
 305                 return -EINVAL;
 306
 307         /* reject unknown flag values */
 308         if (args->flags & ~(AMDGPU_GEM_USERPTR_READONLY |
 309             AMDGPU_GEM_USERPTR_ANONONLY | AMDGPU_GEM_USERPTR_VALIDATE |
 310             AMDGPU_GEM_USERPTR_REGISTER))
 311                 return -EINVAL;
 312
 313         if (!(args->flags & AMDGPU_GEM_USERPTR_READONLY) &&
 314              !(args->flags & AMDGPU_GEM_USERPTR_REGISTER)) {
 315
 316                 /* if we want to write to it we must install a MMU notifier */
 317                 return -EACCES;
 318         }
 319
 320         /* create a gem object to contain this object in */
 321         r = amdgpu_gem_object_create(adev, args->size, 0, AMDGPU_GEM_DOMAIN_CPU,
 322                                      0, ttm_bo_type_device, NULL, &gobj);
 323         if (r)
 324                 return r;
 325
 326         bo = gem_to_amdgpu_bo(gobj);
 327         bo->preferred_domains = AMDGPU_GEM_DOMAIN_GTT;
 328         bo->allowed_domains = AMDGPU_GEM_DOMAIN_GTT;
 329         r = amdgpu_ttm_tt_set_userptr(bo->tbo.ttm, args->addr, args->flags);
 330         if (r)
 331                 goto release_object;
 332
 333         if (args->flags & AMDGPU_GEM_USERPTR_REGISTER) {
 334                 r = amdgpu_mn_register(bo, args->addr);
 335                 if (r)
 336                         goto release_object;
 337         }
 338
 339         if (args->flags & AMDGPU_GEM_USERPTR_VALIDATE) {
 340                 r = amdgpu_ttm_tt_get_user_pages(bo, bo->tbo.ttm->pages);
 341                 if (r)
 342                         goto release_object;
 343
 344                 r = amdgpu_bo_reserve(bo, true);
 345                 if (r)
 346                         goto user_pages_done;
 347
 348                 amdgpu_bo_placement_from_domain(bo, AMDGPU_GEM_DOMAIN_GTT);
 349                 r = ttm_bo_validate(&bo->tbo, &bo->placement, &ctx);
 350                 amdgpu_bo_unreserve(bo);
 351                 if (r)
 352                         goto user_pages_done;
 353         }
 354
 355         r = drm_gem_handle_create(filp, gobj, &handle);
 356         if (r)
 357                 goto user_pages_done;
 358
 359         args->handle = handle;
 360
 361 user_pages_done:
 362         if (args->flags & AMDGPU_GEM_USERPTR_VALIDATE)
 363                 amdgpu_ttm_tt_get_user_pages_done(bo->tbo.ttm);
 364
 365 release_object:
 366         drm_gem_object_put_unlocked(gobj);
 367
 368         return r;
 369 }
 370
 371 int amdgpu_mode_dumb_mmap(struct drm_file *filp,
 372                           struct drm_device *dev,
 373                           uint32_t handle, uint64_t *offset_p)
 374 {
 375         struct drm_gem_object *gobj;
 376         struct amdgpu_bo *robj;
 377
 378         gobj = drm_gem_object_lookup(filp, handle);
 379         if (gobj == NULL) {
 380                 return -ENOENT;
 381         }
 382         robj = gem_to_amdgpu_bo(gobj);
 383         if (amdgpu_ttm_tt_get_usermm(robj->tbo.ttm) ||
 384             (robj->flags & AMDGPU_GEM_CREATE_NO_CPU_ACCESS)) {
 385                 drm_gem_object_put_unlocked(gobj);
 386                 return -EPERM;
 387         }
 388         *offset_p = amdgpu_bo_mmap_offset(robj);
 389         drm_gem_object_put_unlocked(gobj);
 390         return 0;
 391 }
 392
 393 int amdgpu_gem_mmap_ioctl(struct drm_device *dev, void *data,
 394                           struct drm_file *filp)
 395 {
 396         union drm_amdgpu_gem_mmap *args = data;
 397         uint32_t handle = args->in.handle;
 398         memset(args, 0, sizeof(*args));
 399         return amdgpu_mode_dumb_mmap(filp, dev, handle, &args->out.addr_ptr);
 400 }
 401
 402 /**
 403  * amdgpu_gem_timeout - calculate jiffies timeout from absolute value
 404  *
 405  * @timeout_ns: timeout in ns
 406  *
 407  * Calculate the timeout in jiffies from an absolute timeout in ns.
 408  */
 409 unsigned long amdgpu_gem_timeout(uint64_t timeout_ns)
 410 {
 411         unsigned long timeout_jiffies;
 412         ktime_t timeout;
 413
 414         /* clamp timeout if it's to large */
 415         if (((int64_t)timeout_ns) < 0)
 416                 return MAX_SCHEDULE_TIMEOUT;
 417
 418         timeout = ktime_sub(ns_to_ktime(timeout_ns), ktime_get());
 419         if (ktime_to_ns(timeout) < 0)
 420                 return 0;
 421
 422         timeout_jiffies = nsecs_to_jiffies(ktime_to_ns(timeout));
 423         /*  clamp timeout to avoid unsigned-> signed overflow */
 424         if (timeout_jiffies > MAX_SCHEDULE_TIMEOUT )
 425                 return MAX_SCHEDULE_TIMEOUT - 1;
 426
 427         return timeout_jiffies;
 428 }
 429
 430 int amdgpu_gem_wait_idle_ioctl(struct drm_device *dev, void *data,
 431                               struct drm_file *filp)
 432 {
 433         union drm_amdgpu_gem_wait_idle *args = data;
 434         struct drm_gem_object *gobj;
 435         struct amdgpu_bo *robj;
 436         uint32_t handle = args->in.handle;
 437         unsigned long timeout = amdgpu_gem_timeout(args->in.timeout);
 438         int r = 0;
 439         long ret;
 440
 441         gobj = drm_gem_object_lookup(filp, handle);
 442         if (gobj == NULL) {
 443                 return -ENOENT;
 444         }
 445         robj = gem_to_amdgpu_bo(gobj);
 446         ret = dma_resv_wait_timeout_rcu(robj->tbo.base.resv, true, true,
 447                                                   timeout);
 448
 449         /* ret == 0 means not signaled,
 450          * ret > 0 means signaled
 451          * ret < 0 means interrupted before timeout
 452          */
 453         if (ret >= 0) {
 454                 memset(args, 0, sizeof(*args));
 455                 args->out.status = (ret == 0);
 456         } else
 457                 r = ret;
 458
 459         drm_gem_object_put_unlocked(gobj);
 460         return r;
 461 }
 462
 463 int amdgpu_gem_metadata_ioctl(struct drm_device *dev, void *data,
 464                                 struct drm_file *filp)
 465 {
 466         struct drm_amdgpu_gem_metadata *args = data;
 467         struct drm_gem_object *gobj;
 468         struct amdgpu_bo *robj;
 469         int r = -1;
 470
 471         DRM_DEBUG("%d \n", args->handle);
 472         gobj = drm_gem_object_lookup(filp, args->handle);
 473         if (gobj == NULL)
 474                 return -ENOENT;
 475         robj = gem_to_amdgpu_bo(gobj);
 476
 477         r = amdgpu_bo_reserve(robj, false);
 478         if (unlikely(r != 0))
 479                 goto out;
 480
 481         if (args->op == AMDGPU_GEM_METADATA_OP_GET_METADATA) {
 482                 amdgpu_bo_get_tiling_flags(robj, &args->data.tiling_info);
 483                 r = amdgpu_bo_get_metadata(robj, args->data.data,
 484                                            sizeof(args->data.data),
 485                                            &args->data.data_size_bytes,
 486                                            &args->data.flags);
 487         } else if (args->op == AMDGPU_GEM_METADATA_OP_SET_METADATA) {
 488                 if (args->data.data_size_bytes > sizeof(args->data.data)) {
 489                         r = -EINVAL;
 490                         goto unreserve;
 491                 }
 492                 r = amdgpu_bo_set_tiling_flags(robj, args->data.tiling_info);
 493                 if (!r)
 494                         r = amdgpu_bo_set_metadata(robj, args->data.data,
 495                                                    args->data.data_size_bytes,
 496                                                    args->data.flags);
 497         }
 498
 499 unreserve:
 500         amdgpu_bo_unreserve(robj);
 501 out:
 502         drm_gem_object_put_unlocked(gobj);
 503         return r;
 504 }
 505
 506 /**
 507  * amdgpu_gem_va_update_vm -update the bo_va in its VM
 508  *
 509  * @adev: amdgpu_device pointer
 510  * @vm: vm to update
 511  * @bo_va: bo_va to update
 512  * @operation: map, unmap or clear
 513  *
 514  * Update the bo_va directly after setting its address. Errors are not
 515  * vital here, so they are not reported back to userspace.
 516  */
 517 static void amdgpu_gem_va_update_vm(struct amdgpu_device *adev,
 518                                     struct amdgpu_vm *vm,
 519                                     struct amdgpu_bo_va *bo_va,
 520                                     uint32_t operation)
 521 {
 522         int r;
 523
 524         if (!amdgpu_vm_ready(vm))
 525                 return;
 526
 527         r = amdgpu_vm_clear_freed(adev, vm, NULL);
 528         if (r)
 529                 goto error;
 530
 531         if (operation == AMDGPU_VA_OP_MAP ||
 532             operation == AMDGPU_VA_OP_REPLACE) {
 533                 r = amdgpu_vm_bo_update(adev, bo_va, false);
 534                 if (r)
 535                         goto error;
 536         }
 537
 538         r = amdgpu_vm_update_pdes(adev, vm, false);
 539
 540 error:
 541         if (r && r != -ERESTARTSYS)
 542                 DRM_ERROR("Couldn't update BO_VA (%d)\n", r);
 543 }
 544
 545 /**
 546  * amdgpu_gem_va_map_flags - map GEM UAPI flags into hardware flags
 547  *
 548  * @adev: amdgpu_device pointer
 549  * @flags: GEM UAPI flags
 550  *
 551  * Returns the GEM UAPI flags mapped into hardware for the ASIC.
 552  */
 553 uint64_t amdgpu_gem_va_map_flags(struct amdgpu_device *adev, uint32_t flags)
 554 {
 555         uint64_t pte_flag = 0;
 556
 557         if (flags & AMDGPU_VM_PAGE_EXECUTABLE)
 558                 pte_flag |= AMDGPU_PTE_EXECUTABLE;
 559         if (flags & AMDGPU_VM_PAGE_READABLE)
 560                 pte_flag |= AMDGPU_PTE_READABLE;
 561         if (flags & AMDGPU_VM_PAGE_WRITEABLE)
 562                 pte_flag |= AMDGPU_PTE_WRITEABLE;
 563         if (flags & AMDGPU_VM_PAGE_PRT)
 564                 pte_flag |= AMDGPU_PTE_PRT;
 565
 566         if (adev->gmc.gmc_funcs->map_mtype)
 567                 pte_flag |= amdgpu_gmc_map_mtype(adev,
 568                                                  flags & AMDGPU_VM_MTYPE_MASK);
 569
 570         return pte_flag;
 571 }
 572
 573 int amdgpu_gem_va_ioctl(struct drm_device *dev, void *data,
 574                           struct drm_file *filp)
 575 {
 576         const uint32_t valid_flags = AMDGPU_VM_DELAY_UPDATE |
 577                 AMDGPU_VM_PAGE_READABLE | AMDGPU_VM_PAGE_WRITEABLE |
 578                 AMDGPU_VM_PAGE_EXECUTABLE | AMDGPU_VM_MTYPE_MASK;
 579         const uint32_t prt_flags = AMDGPU_VM_DELAY_UPDATE |
 580                 AMDGPU_VM_PAGE_PRT;
 581
 582         struct drm_amdgpu_gem_va *args = data;
 583         struct drm_gem_object *gobj;
 584         struct amdgpu_device *adev = dev->dev_private;
 585         struct amdgpu_fpriv *fpriv = filp->driver_priv;
 586         struct amdgpu_bo *abo;
 587         struct amdgpu_bo_va *bo_va;
 588         struct amdgpu_bo_list_entry vm_pd;
 589         struct ttm_validate_buffer tv;
 590         struct ww_acquire_ctx ticket;
 591         struct list_head list, duplicates;
 592         uint64_t va_flags;
 593         int r = 0;
 594
 595         if (args->va_address < AMDGPU_VA_RESERVED_SIZE) {
 596                 dev_dbg(&dev->pdev->dev,
 597                         "va_address 0x%LX is in reserved area 0x%LX\n",
 598                         args->va_address, AMDGPU_VA_RESERVED_SIZE);
 599                 return -EINVAL;
 600         }
 601
 602         if (args->va_address >= AMDGPU_GMC_HOLE_START &&
 603             args->va_address < AMDGPU_GMC_HOLE_END) {
 604                 dev_dbg(&dev->pdev->dev,
 605                         "va_address 0x%LX is in VA hole 0x%LX-0x%LX\n",
 606                         args->va_address, AMDGPU_GMC_HOLE_START,
 607                         AMDGPU_GMC_HOLE_END);
 608                 return -EINVAL;
 609         }
 610
 611         args->va_address &= AMDGPU_GMC_HOLE_MASK;
 612
 613         if ((args->flags & ~valid_flags) && (args->flags & ~prt_flags)) {
 614                 dev_dbg(&dev->pdev->dev, "invalid flags combination 0x%08X\n",
 615                         args->flags);
 616                 return -EINVAL;
 617         }
 618
 619         switch (args->operation) {
 620         case AMDGPU_VA_OP_MAP:
 621         case AMDGPU_VA_OP_UNMAP:
 622         case AMDGPU_VA_OP_CLEAR:
 623         case AMDGPU_VA_OP_REPLACE:
 624                 break;
 625         default:
 626                 dev_dbg(&dev->pdev->dev, "unsupported operation %d\n",
 627                         args->operation);
 628                 return -EINVAL;
 629         }
 630
 631         INIT_LIST_HEAD(&list);
 632         INIT_LIST_HEAD(&duplicates);
 633         if ((args->operation != AMDGPU_VA_OP_CLEAR) &&
 634             !(args->flags & AMDGPU_VM_PAGE_PRT)) {
 635                 gobj = drm_gem_object_lookup(filp, args->handle);
 636                 if (gobj == NULL)
 637                         return -ENOENT;
 638                 abo = gem_to_amdgpu_bo(gobj);
 639                 tv.bo = &abo->tbo;
 640                 if (abo->flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID)
 641                         tv.num_shared = 1;
 642                 else
 643                         tv.num_shared = 0;
 644                 list_add(&tv.head, &list);
 645         } else {
 646                 gobj = NULL;
 647                 abo = NULL;
 648         }
 649
 650         amdgpu_vm_get_pd_bo(&fpriv->vm, &list, &vm_pd);
 651
 652         r = ttm_eu_reserve_buffers(&ticket, &list, true, &duplicates);
 653         if (r)
 654                 goto error_unref;
 655
 656         if (abo) {
 657                 bo_va = amdgpu_vm_bo_find(&fpriv->vm, abo);
 658                 if (!bo_va) {
 659                         r = -ENOENT;
 660                         goto error_backoff;
 661                 }
 662         } else if (args->operation != AMDGPU_VA_OP_CLEAR) {
 663                 bo_va = fpriv->prt_va;
 664         } else {
 665                 bo_va = NULL;
 666         }
 667
 668         switch (args->operation) {
 669         case AMDGPU_VA_OP_MAP:
 670                 va_flags = amdgpu_gem_va_map_flags(adev, args->flags);
 671                 r = amdgpu_vm_bo_map(adev, bo_va, args->va_address,
 672                                      args->offset_in_bo, args->map_size,
 673                                      va_flags);
 674                 break;
 675         case AMDGPU_VA_OP_UNMAP:
 676                 r = amdgpu_vm_bo_unmap(adev, bo_va, args->va_address);
 677                 break;
 678
 679         case AMDGPU_VA_OP_CLEAR:
 680                 r = amdgpu_vm_bo_clear_mappings(adev, &fpriv->vm,
 681                                                 args->va_address,
 682                                                 args->map_size);
 683                 break;
 684         case AMDGPU_VA_OP_REPLACE:
 685                 va_flags = amdgpu_gem_va_map_flags(adev, args->flags);
 686                 r = amdgpu_vm_bo_replace_map(adev, bo_va, args->va_address,
 687                                              args->offset_in_bo, args->map_size,
 688                                              va_flags);
 689                 break;
 690         default:
 691                 break;
 692         }
 693         if (!r && !(args->flags & AMDGPU_VM_DELAY_UPDATE) && !amdgpu_vm_debug)
 694                 amdgpu_gem_va_update_vm(adev, &fpriv->vm, bo_va,
 695                                         args->operation);
 696
 697 error_backoff:
 698         ttm_eu_backoff_reservation(&ticket, &list);
 699
 700 error_unref:
 701         drm_gem_object_put_unlocked(gobj);
 702         return r;
 703 }
 704
 705 int amdgpu_gem_op_ioctl(struct drm_device *dev, void *data,
 706                         struct drm_file *filp)
 707 {
 708         struct amdgpu_device *adev = dev->dev_private;
 709         struct drm_amdgpu_gem_op *args = data;
 710         struct drm_gem_object *gobj;
 711         struct amdgpu_vm_bo_base *base;
 712         struct amdgpu_bo *robj;
 713         int r;
 714
 715         gobj = drm_gem_object_lookup(filp, args->handle);
 716         if (gobj == NULL) {
 717                 return -ENOENT;
 718         }
 719         robj = gem_to_amdgpu_bo(gobj);
 720
 721         r = amdgpu_bo_reserve(robj, false);
 722         if (unlikely(r))
 723                 goto out;
 724
 725         switch (args->op) {
 726         case AMDGPU_GEM_OP_GET_GEM_CREATE_INFO: {
 727                 struct drm_amdgpu_gem_create_in info;
 728                 void __user *out = u64_to_user_ptr(args->value);
 729
 730                 info.bo_size = robj->tbo.base.size;
 731                 info.alignment = robj->tbo.mem.page_alignment << PAGE_SHIFT;
 732                 info.domains = robj->preferred_domains;
 733                 info.domain_flags = robj->flags;
 734                 amdgpu_bo_unreserve(robj);
 735                 if (copy_to_user(out, &info, sizeof(info)))
 736                         r = -EFAULT;
 737                 break;
 738         }
 739         case AMDGPU_GEM_OP_SET_PLACEMENT:
 740                 if (robj->prime_shared_count && (args->value & AMDGPU_GEM_DOMAIN_VRAM)) {
 741                         r = -EINVAL;
 742                         amdgpu_bo_unreserve(robj);
 743                         break;
 744                 }
 745                 if (amdgpu_ttm_tt_get_usermm(robj->tbo.ttm)) {
 746                         r = -EPERM;
 747                         amdgpu_bo_unreserve(robj);
 748                         break;
 749                 }
 750                 for (base = robj->vm_bo; base; base = base->next)
 751                         if (amdgpu_xgmi_same_hive(amdgpu_ttm_adev(robj->tbo.bdev),
 752                                 amdgpu_ttm_adev(base->vm->root.base.bo->tbo.bdev))) {
 753                                 r = -EINVAL;
 754                                 amdgpu_bo_unreserve(robj);
 755                                 goto out;
 756                         }
 757
 758
 759                 robj->preferred_domains = args->value & (AMDGPU_GEM_DOMAIN_VRAM |
 760                                                         AMDGPU_GEM_DOMAIN_GTT |
 761                                                         AMDGPU_GEM_DOMAIN_CPU);
 762                 robj->allowed_domains = robj->preferred_domains;
 763                 if (robj->allowed_domains == AMDGPU_GEM_DOMAIN_VRAM)
 764                         robj->allowed_domains |= AMDGPU_GEM_DOMAIN_GTT;
 765
 766                 if (robj->flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID)
 767                         amdgpu_vm_bo_invalidate(adev, robj, true);
 768
 769                 amdgpu_bo_unreserve(robj);
 770                 break;
 771         default:
 772                 amdgpu_bo_unreserve(robj);
 773                 r = -EINVAL;
 774         }
 775
 776 out:
 777         drm_gem_object_put_unlocked(gobj);
 778         return r;
 779 }
 780
 781 int amdgpu_mode_dumb_create(struct drm_file *file_priv,
 782                             struct drm_device *dev,
 783                             struct drm_mode_create_dumb *args)
 784 {
 785         struct amdgpu_device *adev = dev->dev_private;
 786         struct drm_gem_object *gobj;
 787         uint32_t handle;
 788         u64 flags = AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED |
 789                     AMDGPU_GEM_CREATE_CPU_GTT_USWC;
 790         u32 domain;
 791         int r;
 792
 793         /*
 794          * The buffer returned from this function should be cleared, but
 795          * it can only be done if the ring is enabled or we'll fail to
 796          * create the buffer.
 797          */
 798         if (adev->mman.buffer_funcs_enabled)
 799                 flags |= AMDGPU_GEM_CREATE_VRAM_CLEARED;
 800
 801         args->pitch = amdgpu_align_pitch(adev, args->width,
 802                                          DIV_ROUND_UP(args->bpp, 8), 0);
 803         args->size = (u64)args->pitch * args->height;
 804         args->size = ALIGN(args->size, PAGE_SIZE);
 805         domain = amdgpu_bo_get_preferred_pin_domain(adev,
 806                                 amdgpu_display_supported_domains(adev, flags));
 807         r = amdgpu_gem_object_create(adev, args->size, 0, domain, flags,
 808                                      ttm_bo_type_device, NULL, &gobj);
 809         if (r)
 810                 return -ENOMEM;
 811
 812         r = drm_gem_handle_create(file_priv, gobj, &handle);
 813         /* drop reference from allocate - handle holds it now */
 814         drm_gem_object_put_unlocked(gobj);
 815         if (r) {
 816                 return r;
 817         }
 818         args->handle = handle;
 819         return 0;
 820 }
 821
 822 #if defined(CONFIG_DEBUG_FS)
 823
 824 #define amdgpu_debugfs_gem_bo_print_flag(m, bo, flag)   \
 825         if (bo->flags & (AMDGPU_GEM_CREATE_ ## flag)) { \
 826                 seq_printf((m), " " #flag);             \
 827         }
 828
 829 static int amdgpu_debugfs_gem_bo_info(int id, void *ptr, void *data)
 830 {
 831         struct drm_gem_object *gobj = ptr;
 832         struct amdgpu_bo *bo = gem_to_amdgpu_bo(gobj);
 833         struct seq_file *m = data;
 834
 835         struct dma_buf_attachment *attachment;
 836         struct dma_buf *dma_buf;
 837         unsigned domain;
 838         const char *placement;
 839         unsigned pin_count;
 840
 841         domain = amdgpu_mem_type_to_domain(bo->tbo.mem.mem_type);
 842         switch (domain) {
 843         case AMDGPU_GEM_DOMAIN_VRAM:
 844                 placement = "VRAM";
 845                 break;
 846         case AMDGPU_GEM_DOMAIN_GTT:
 847                 placement = " GTT";
 848                 break;
 849         case AMDGPU_GEM_DOMAIN_CPU:
 850         default:
 851                 placement = " CPU";
 852                 break;
 853         }
 854         seq_printf(m, "\t0x%08x: %12ld byte %s",
 855                    id, amdgpu_bo_size(bo), placement);
 856
 857         pin_count = READ_ONCE(bo->pin_count);
 858         if (pin_count)
 859                 seq_printf(m, " pin count %d", pin_count);
 860
 861         dma_buf = READ_ONCE(bo->tbo.base.dma_buf);
 862         attachment = READ_ONCE(bo->tbo.base.import_attach);
 863
 864         if (attachment)
 865                 seq_printf(m, " imported from %p%s", dma_buf,
 866                            attachment->peer2peer ? " P2P" : "");
 867         else if (dma_buf)
 868                 seq_printf(m, " exported as %p", dma_buf);
 869
 870         amdgpu_debugfs_gem_bo_print_flag(m, bo, CPU_ACCESS_REQUIRED);
 871         amdgpu_debugfs_gem_bo_print_flag(m, bo, NO_CPU_ACCESS);
 872         amdgpu_debugfs_gem_bo_print_flag(m, bo, CPU_GTT_USWC);
 873         amdgpu_debugfs_gem_bo_print_flag(m, bo, VRAM_CLEARED);
 874         amdgpu_debugfs_gem_bo_print_flag(m, bo, SHADOW);
 875         amdgpu_debugfs_gem_bo_print_flag(m, bo, VRAM_CONTIGUOUS);
 876         amdgpu_debugfs_gem_bo_print_flag(m, bo, VM_ALWAYS_VALID);
 877         amdgpu_debugfs_gem_bo_print_flag(m, bo, EXPLICIT_SYNC);
 878
 879         seq_printf(m, "\n");
 880
 881         return 0;
 882 }
 883
 884 static int amdgpu_debugfs_gem_info(struct seq_file *m, void *data)
 885 {
 886         struct drm_info_node *node = (struct drm_info_node *)m->private;
 887         struct drm_device *dev = node->minor->dev;
 888         struct drm_file *file;
 889         int r;
 890
 891         r = mutex_lock_interruptible(&dev->filelist_mutex);
 892         if (r)
 893                 return r;
 894
 895         list_for_each_entry(file, &dev->filelist, lhead) {
 896                 struct task_struct *task;
 897
 898                 /*
 899                  * Although we have a valid reference on file->pid, that does
 900                  * not guarantee that the task_struct who called get_pid() is
 901                  * still alive (e.g. get_pid(current) => fork() => exit()).
 902                  * Therefore, we need to protect this ->comm access using RCU.
 903                  */
 904                 rcu_read_lock();
 905                 task = pid_task(file->pid, PIDTYPE_PID);
 906                 seq_printf(m, "pid %8d command %s:\n", pid_nr(file->pid),
 907                            task ? task->comm : "<unknown>");
 908                 rcu_read_unlock();
 909
 910                 spin_lock(&file->table_lock);
 911                 idr_for_each(&file->object_idr, amdgpu_debugfs_gem_bo_info, m);
 912                 spin_unlock(&file->table_lock);
 913         }
 914
 915         mutex_unlock(&dev->filelist_mutex);
 916         return 0;
 917 }
 918
 919 static const struct drm_info_list amdgpu_debugfs_gem_list[] = {
 920         {"amdgpu_gem_info", &amdgpu_debugfs_gem_info, 0, NULL},
 921 };
 922 #endif
 923
 924 int amdgpu_debugfs_gem_init(struct amdgpu_device *adev)
 925 {
 926 #if defined(CONFIG_DEBUG_FS)
 927         return amdgpu_debugfs_add_files(adev, amdgpu_debugfs_gem_list, 1);
 928 #endif
 929         return 0;
 930 }