arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_DEVMEM_IS_ALLOWED
   7         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   8         select ARCH_HAS_ELF_RANDOMIZE
   9         select ARCH_HAS_GCOV_PROFILE_ALL
  10         select ARCH_HAS_SG_CHAIN
  11         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  12         select ARCH_USE_CMPXCHG_LOCKREF
  13         select ARCH_SUPPORTS_ATOMIC_RMW
  14         select ARCH_WANT_OPTIONAL_GPIOLIB
  15         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  16         select ARCH_WANT_FRAME_POINTERS
  17         select ARM_AMBA
  18         select ARM_ARCH_TIMER
  19         select ARM_GIC
  20         select AUDIT_ARCH_COMPAT_GENERIC
  21         select ARM_GIC_V2M if PCI_MSI
  22         select ARM_GIC_V3
  23         select ARM_GIC_V3_ITS if PCI_MSI
  24         select ARM_PSCI_FW
  25         select BUILDTIME_EXTABLE_SORT
  26         select CLONE_BACKWARDS
  27         select COMMON_CLK
  28         select CPU_PM if (SUSPEND || CPU_IDLE)
  29         select DCACHE_WORD_ACCESS
  30         select EDAC_SUPPORT
  31         select FRAME_POINTER
  32         select GENERIC_ALLOCATOR
  33         select GENERIC_CLOCKEVENTS
  34         select GENERIC_CLOCKEVENTS_BROADCAST
  35         select GENERIC_CPU_AUTOPROBE
  36         select GENERIC_EARLY_IOREMAP
  37         select GENERIC_IDLE_POLL_SETUP
  38         select GENERIC_IRQ_PROBE
  39         select GENERIC_IRQ_SHOW
  40         select GENERIC_IRQ_SHOW_LEVEL
  41         select GENERIC_PCI_IOMAP
  42         select GENERIC_SCHED_CLOCK
  43         select GENERIC_SMP_IDLE_THREAD
  44         select GENERIC_STRNCPY_FROM_USER
  45         select GENERIC_STRNLEN_USER
  46         select GENERIC_TIME_VSYSCALL
  47         select HANDLE_DOMAIN_IRQ
  48         select HARDIRQS_SW_RESEND
  49         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  50         select HAVE_ARCH_AUDITSYSCALL
  51         select HAVE_ARCH_BITREVERSE
  52         select HAVE_ARCH_JUMP_LABEL
  53         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  54         select HAVE_ARCH_KGDB
  55         select HAVE_ARCH_SECCOMP_FILTER
  56         select HAVE_ARCH_TRACEHOOK
  57         select HAVE_BPF_JIT
  58         select HAVE_C_RECORDMCOUNT
  59         select HAVE_CC_STACKPROTECTOR
  60         select HAVE_CMPXCHG_DOUBLE
  61         select HAVE_CMPXCHG_LOCAL
  62         select HAVE_DEBUG_BUGVERBOSE
  63         select HAVE_DEBUG_KMEMLEAK
  64         select HAVE_DMA_API_DEBUG
  65         select HAVE_DMA_ATTRS
  66         select HAVE_DMA_CONTIGUOUS
  67         select HAVE_DYNAMIC_FTRACE
  68         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  69         select HAVE_FTRACE_MCOUNT_RECORD
  70         select HAVE_FUNCTION_TRACER
  71         select HAVE_FUNCTION_GRAPH_TRACER
  72         select HAVE_GENERIC_DMA_COHERENT
  73         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  74         select HAVE_MEMBLOCK
  75         select HAVE_PATA_PLATFORM
  76         select HAVE_PERF_EVENTS
  77         select HAVE_PERF_REGS
  78         select HAVE_PERF_USER_STACK_DUMP
  79         select HAVE_RCU_TABLE_FREE
  80         select HAVE_SYSCALL_TRACEPOINTS
  81         select IOMMU_DMA if IOMMU_SUPPORT
  82         select IRQ_DOMAIN
  83         select IRQ_FORCED_THREADING
  84         select MODULES_USE_ELF_RELA
  85         select NO_BOOTMEM
  86         select OF
  87         select OF_EARLY_FLATTREE
  88         select OF_RESERVED_MEM
  89         select PERF_USE_VMALLOC
  90         select POWER_RESET
  91         select POWER_SUPPLY
  92         select RTC_LIB
  93         select SPARSE_IRQ
  94         select SYSCTL_EXCEPTION_TRACE
  95         select HAVE_CONTEXT_TRACKING
  96         help
  97           ARM 64-bit (AArch64) Linux support.
  98
  99 config 64BIT
 100         def_bool y
 101
 102 config ARCH_PHYS_ADDR_T_64BIT
 103         def_bool y
 104
 105 config MMU
 106         def_bool y
 107
 108 config NO_IOPORT_MAP
 109         def_bool y if !PCI
 110
 111 config STACKTRACE_SUPPORT
 112         def_bool y
 113
 114 config ILLEGAL_POINTER_VALUE
 115         hex
 116         default 0xdead000000000000
 117
 118 config LOCKDEP_SUPPORT
 119         def_bool y
 120
 121 config TRACE_IRQFLAGS_SUPPORT
 122         def_bool y
 123
 124 config RWSEM_XCHGADD_ALGORITHM
 125         def_bool y
 126
 127 config GENERIC_BUG
 128         def_bool y
 129         depends on BUG
 130
 131 config GENERIC_BUG_RELATIVE_POINTERS
 132         def_bool y
 133         depends on GENERIC_BUG
 134
 135 config GENERIC_HWEIGHT
 136         def_bool y
 137
 138 config GENERIC_CSUM
 139         def_bool y
 140
 141 config GENERIC_CALIBRATE_DELAY
 142         def_bool y
 143
 144 config ZONE_DMA
 145         def_bool y
 146
 147 config HAVE_GENERIC_RCU_GUP
 148         def_bool y
 149
 150 config ARCH_DMA_ADDR_T_64BIT
 151         def_bool y
 152
 153 config NEED_DMA_MAP_STATE
 154         def_bool y
 155
 156 config NEED_SG_DMA_LENGTH
 157         def_bool y
 158
 159 config SMP
 160         def_bool y
 161
 162 config SWIOTLB
 163         def_bool y
 164
 165 config IOMMU_HELPER
 166         def_bool SWIOTLB
 167
 168 config KERNEL_MODE_NEON
 169         def_bool y
 170
 171 config FIX_EARLYCON_MEM
 172         def_bool y
 173
 174 config PGTABLE_LEVELS
 175         int
 176         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 177         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 178         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 179         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 180         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 181         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 182
 183 source "init/Kconfig"
 184
 185 source "kernel/Kconfig.freezer"
 186
 187 source "arch/arm64/Kconfig.platforms"
 188
 189 menu "Bus support"
 190
 191 config PCI
 192         bool "PCI support"
 193         help
 194           This feature enables support for PCI bus system. If you say Y
 195           here, the kernel will include drivers and infrastructure code
 196           to support PCI bus devices.
 197
 198 config PCI_DOMAINS
 199         def_bool PCI
 200
 201 config PCI_DOMAINS_GENERIC
 202         def_bool PCI
 203
 204 config PCI_SYSCALL
 205         def_bool PCI
 206
 207 source "drivers/pci/Kconfig"
 208 source "drivers/pci/pcie/Kconfig"
 209 source "drivers/pci/hotplug/Kconfig"
 210
 211 endmenu
 212
 213 menu "Kernel Features"
 214
 215 menu "ARM errata workarounds via the alternatives framework"
 216
 217 config ARM64_ERRATUM_826319
 218         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 219         default y
 220         help
 221           This option adds an alternative code sequence to work around ARM
 222           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 223           AXI master interface and an L2 cache.
 224
 225           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 226           and is unable to accept a certain write via this interface, it will
 227           not progress on read data presented on the read data channel and the
 228           system can deadlock.
 229
 230           The workaround promotes data cache clean instructions to
 231           data cache clean-and-invalidate.
 232           Please note that this does not necessarily enable the workaround,
 233           as it depends on the alternative framework, which will only patch
 234           the kernel if an affected CPU is detected.
 235
 236           If unsure, say Y.
 237
 238 config ARM64_ERRATUM_827319
 239         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 240         default y
 241         help
 242           This option adds an alternative code sequence to work around ARM
 243           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 244           master interface and an L2 cache.
 245
 246           Under certain conditions this erratum can cause a clean line eviction
 247           to occur at the same time as another transaction to the same address
 248           on the AMBA 5 CHI interface, which can cause data corruption if the
 249           interconnect reorders the two transactions.
 250
 251           The workaround promotes data cache clean instructions to
 252           data cache clean-and-invalidate.
 253           Please note that this does not necessarily enable the workaround,
 254           as it depends on the alternative framework, which will only patch
 255           the kernel if an affected CPU is detected.
 256
 257           If unsure, say Y.
 258
 259 config ARM64_ERRATUM_824069
 260         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 261         default y
 262         help
 263           This option adds an alternative code sequence to work around ARM
 264           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 265           to a coherent interconnect.
 266
 267           If a Cortex-A53 processor is executing a store or prefetch for
 268           write instruction at the same time as a processor in another
 269           cluster is executing a cache maintenance operation to the same
 270           address, then this erratum might cause a clean cache line to be
 271           incorrectly marked as dirty.
 272
 273           The workaround promotes data cache clean instructions to
 274           data cache clean-and-invalidate.
 275           Please note that this option does not necessarily enable the
 276           workaround, as it depends on the alternative framework, which will
 277           only patch the kernel if an affected CPU is detected.
 278
 279           If unsure, say Y.
 280
 281 config ARM64_ERRATUM_819472
 282         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 283         default y
 284         help
 285           This option adds an alternative code sequence to work around ARM
 286           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 287           present when it is connected to a coherent interconnect.
 288
 289           If the processor is executing a load and store exclusive sequence at
 290           the same time as a processor in another cluster is executing a cache
 291           maintenance operation to the same address, then this erratum might
 292           cause data corruption.
 293
 294           The workaround promotes data cache clean instructions to
 295           data cache clean-and-invalidate.
 296           Please note that this does not necessarily enable the workaround,
 297           as it depends on the alternative framework, which will only patch
 298           the kernel if an affected CPU is detected.
 299
 300           If unsure, say Y.
 301
 302 config ARM64_ERRATUM_832075
 303         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 304         default y
 305         help
 306           This option adds an alternative code sequence to work around ARM
 307           erratum 832075 on Cortex-A57 parts up to r1p2.
 308
 309           Affected Cortex-A57 parts might deadlock when exclusive load/store
 310           instructions to Write-Back memory are mixed with Device loads.
 311
 312           The workaround is to promote device loads to use Load-Acquire
 313           semantics.
 314           Please note that this does not necessarily enable the workaround,
 315           as it depends on the alternative framework, which will only patch
 316           the kernel if an affected CPU is detected.
 317
 318           If unsure, say Y.
 319
 320 config ARM64_ERRATUM_834220
 321         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 322         depends on KVM
 323         default y
 324         help
 325           This option adds an alternative code sequence to work around ARM
 326           erratum 834220 on Cortex-A57 parts up to r1p2.
 327
 328           Affected Cortex-A57 parts might report a Stage 2 translation
 329           fault as the result of a Stage 1 fault for load crossing a
 330           page boundary when there is a permission or device memory
 331           alignment fault at Stage 1 and a translation fault at Stage 2.
 332
 333           The workaround is to verify that the Stage 1 translation
 334           doesn't generate a fault before handling the Stage 2 fault.
 335           Please note that this does not necessarily enable the workaround,
 336           as it depends on the alternative framework, which will only patch
 337           the kernel if an affected CPU is detected.
 338
 339           If unsure, say Y.
 340
 341 config ARM64_ERRATUM_845719
 342         bool "Cortex-A53: 845719: a load might read incorrect data"
 343         depends on COMPAT
 344         default y
 345         help
 346           This option adds an alternative code sequence to work around ARM
 347           erratum 845719 on Cortex-A53 parts up to r0p4.
 348
 349           When running a compat (AArch32) userspace on an affected Cortex-A53
 350           part, a load at EL0 from a virtual address that matches the bottom 32
 351           bits of the virtual address used by a recent load at (AArch64) EL1
 352           might return incorrect data.
 353
 354           The workaround is to write the contextidr_el1 register on exception
 355           return to a 32-bit task.
 356           Please note that this does not necessarily enable the workaround,
 357           as it depends on the alternative framework, which will only patch
 358           the kernel if an affected CPU is detected.
 359
 360           If unsure, say Y.
 361
 362 config ARM64_ERRATUM_843419
 363         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 364         depends on MODULES
 365         default y
 366         help
 367           This option builds kernel modules using the large memory model in
 368           order to avoid the use of the ADRP instruction, which can cause
 369           a subsequent memory access to use an incorrect address on Cortex-A53
 370           parts up to r0p4.
 371
 372           Note that the kernel itself must be linked with a version of ld
 373           which fixes potentially affected ADRP instructions through the
 374           use of veneers.
 375
 376           If unsure, say Y.
 377
 378 config CAVIUM_ERRATUM_22375
 379         bool "Cavium erratum 22375, 24313"
 380         default y
 381         help
 382           Enable workaround for erratum 22375, 24313.
 383
 384           This implements two gicv3-its errata workarounds for ThunderX. Both
 385           with small impact affecting only ITS table allocation.
 386
 387             erratum 22375: only alloc 8MB table size
 388             erratum 24313: ignore memory access type
 389
 390           The fixes are in ITS initialization and basically ignore memory access
 391           type and table size provided by the TYPER and BASER registers.
 392
 393           If unsure, say Y.
 394
 395 config CAVIUM_ERRATUM_23154
 396         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 397         default y
 398         help
 399           The gicv3 of ThunderX requires a modified version for
 400           reading the IAR status to ensure data synchronization
 401           (access to icc_iar1_el1 is not sync'ed before and after).
 402
 403           If unsure, say Y.
 404
 405 endmenu
 406
 407
 408 choice
 409         prompt "Page size"
 410         default ARM64_4K_PAGES
 411         help
 412           Page size (translation granule) configuration.
 413
 414 config ARM64_4K_PAGES
 415         bool "4KB"
 416         help
 417           This feature enables 4KB pages support.
 418
 419 config ARM64_16K_PAGES
 420         bool "16KB"
 421         help
 422           The system will use 16KB pages support. AArch32 emulation
 423           requires applications compiled with 16K (or a multiple of 16K)
 424           aligned segments.
 425
 426 config ARM64_64K_PAGES
 427         bool "64KB"
 428         help
 429           This feature enables 64KB pages support (4KB by default)
 430           allowing only two levels of page tables and faster TLB
 431           look-up. AArch32 emulation requires applications compiled
 432           with 64K aligned segments.
 433
 434 endchoice
 435
 436 choice
 437         prompt "Virtual address space size"
 438         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 439         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 440         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 441         help
 442           Allows choosing one of multiple possible virtual address
 443           space sizes. The level of translation table is determined by
 444           a combination of page size and virtual address space size.
 445
 446 config ARM64_VA_BITS_36
 447         bool "36-bit" if EXPERT
 448         depends on ARM64_16K_PAGES
 449
 450 config ARM64_VA_BITS_39
 451         bool "39-bit"
 452         depends on ARM64_4K_PAGES
 453
 454 config ARM64_VA_BITS_42
 455         bool "42-bit"
 456         depends on ARM64_64K_PAGES
 457
 458 config ARM64_VA_BITS_47
 459         bool "47-bit"
 460         depends on ARM64_16K_PAGES
 461
 462 config ARM64_VA_BITS_48
 463         bool "48-bit"
 464
 465 endchoice
 466
 467 config ARM64_VA_BITS
 468         int
 469         default 36 if ARM64_VA_BITS_36
 470         default 39 if ARM64_VA_BITS_39
 471         default 42 if ARM64_VA_BITS_42
 472         default 47 if ARM64_VA_BITS_47
 473         default 48 if ARM64_VA_BITS_48
 474
 475 config CPU_BIG_ENDIAN
 476        bool "Build big-endian kernel"
 477        help
 478          Say Y if you plan on running a kernel in big-endian mode.
 479
 480 config SCHED_MC
 481         bool "Multi-core scheduler support"
 482         help
 483           Multi-core scheduler support improves the CPU scheduler's decision
 484           making when dealing with multi-core CPU chips at a cost of slightly
 485           increased overhead in some places. If unsure say N here.
 486
 487 config SCHED_SMT
 488         bool "SMT scheduler support"
 489         help
 490           Improves the CPU scheduler's decision making when dealing with
 491           MultiThreading at a cost of slightly increased overhead in some
 492           places. If unsure say N here.
 493
 494 config NR_CPUS
 495         int "Maximum number of CPUs (2-4096)"
 496         range 2 4096
 497         # These have to remain sorted largest to smallest
 498         default "64"
 499
 500 config HOTPLUG_CPU
 501         bool "Support for hot-pluggable CPUs"
 502         select GENERIC_IRQ_MIGRATION
 503         help
 504           Say Y here to experiment with turning CPUs off and on.  CPUs
 505           can be controlled through /sys/devices/system/cpu.
 506
 507 source kernel/Kconfig.preempt
 508 source kernel/Kconfig.hz
 509
 510 config ARCH_HAS_HOLES_MEMORYMODEL
 511         def_bool y if SPARSEMEM
 512
 513 config ARCH_SPARSEMEM_ENABLE
 514         def_bool y
 515         select SPARSEMEM_VMEMMAP_ENABLE
 516
 517 config ARCH_SPARSEMEM_DEFAULT
 518         def_bool ARCH_SPARSEMEM_ENABLE
 519
 520 config ARCH_SELECT_MEMORY_MODEL
 521         def_bool ARCH_SPARSEMEM_ENABLE
 522
 523 config HAVE_ARCH_PFN_VALID
 524         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 525
 526 config HW_PERF_EVENTS
 527         def_bool y
 528         depends on ARM_PMU
 529
 530 config SYS_SUPPORTS_HUGETLBFS
 531         def_bool y
 532
 533 config ARCH_WANT_GENERAL_HUGETLB
 534         def_bool y
 535
 536 config ARCH_WANT_HUGE_PMD_SHARE
 537         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 538
 539 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 540         def_bool y
 541
 542 config ARCH_HAS_CACHE_LINE_SIZE
 543         def_bool y
 544
 545 source "mm/Kconfig"
 546
 547 config SECCOMP
 548         bool "Enable seccomp to safely compute untrusted bytecode"
 549         ---help---
 550           This kernel feature is useful for number crunching applications
 551           that may need to compute untrusted bytecode during their
 552           execution. By using pipes or other transports made available to
 553           the process as file descriptors supporting the read/write
 554           syscalls, it's possible to isolate those applications in
 555           their own address space using seccomp. Once seccomp is
 556           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 557           and the task is only allowed to execute a few safe syscalls
 558           defined by each seccomp mode.
 559
 560 config XEN_DOM0
 561         def_bool y
 562         depends on XEN
 563
 564 config XEN
 565         bool "Xen guest support on ARM64"
 566         depends on ARM64 && OF
 567         select SWIOTLB_XEN
 568         help
 569           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 570
 571 config FORCE_MAX_ZONEORDER
 572         int
 573         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 574         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 575         default "11"
 576         help
 577           The kernel memory allocator divides physically contiguous memory
 578           blocks into "zones", where each zone is a power of two number of
 579           pages.  This option selects the largest power of two that the kernel
 580           keeps in the memory allocator.  If you need to allocate very large
 581           blocks of physically contiguous memory, then you may need to
 582           increase this value.
 583
 584           This config option is actually maximum order plus one. For example,
 585           a value of 11 means that the largest free memory block is 2^10 pages.
 586
 587           We make sure that we can allocate upto a HugePage size for each configuration.
 588           Hence we have :
 589                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 590
 591           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 592           4M allocations matching the default size used by generic code.
 593
 594 menuconfig ARMV8_DEPRECATED
 595         bool "Emulate deprecated/obsolete ARMv8 instructions"
 596         depends on COMPAT
 597         help
 598           Legacy software support may require certain instructions
 599           that have been deprecated or obsoleted in the architecture.
 600
 601           Enable this config to enable selective emulation of these
 602           features.
 603
 604           If unsure, say Y
 605
 606 if ARMV8_DEPRECATED
 607
 608 config SWP_EMULATION
 609         bool "Emulate SWP/SWPB instructions"
 610         help
 611           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 612           they are always undefined. Say Y here to enable software
 613           emulation of these instructions for userspace using LDXR/STXR.
 614
 615           In some older versions of glibc [<=2.8] SWP is used during futex
 616           trylock() operations with the assumption that the code will not
 617           be preempted. This invalid assumption may be more likely to fail
 618           with SWP emulation enabled, leading to deadlock of the user
 619           application.
 620
 621           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 622           on an external transaction monitoring block called a global
 623           monitor to maintain update atomicity. If your system does not
 624           implement a global monitor, this option can cause programs that
 625           perform SWP operations to uncached memory to deadlock.
 626
 627           If unsure, say Y
 628
 629 config CP15_BARRIER_EMULATION
 630         bool "Emulate CP15 Barrier instructions"
 631         help
 632           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 633           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 634           strongly recommended to use the ISB, DSB, and DMB
 635           instructions instead.
 636
 637           Say Y here to enable software emulation of these
 638           instructions for AArch32 userspace code. When this option is
 639           enabled, CP15 barrier usage is traced which can help
 640           identify software that needs updating.
 641
 642           If unsure, say Y
 643
 644 config SETEND_EMULATION
 645         bool "Emulate SETEND instruction"
 646         help
 647           The SETEND instruction alters the data-endianness of the
 648           AArch32 EL0, and is deprecated in ARMv8.
 649
 650           Say Y here to enable software emulation of the instruction
 651           for AArch32 userspace code.
 652
 653           Note: All the cpus on the system must have mixed endian support at EL0
 654           for this feature to be enabled. If a new CPU - which doesn't support mixed
 655           endian - is hotplugged in after this feature has been enabled, there could
 656           be unexpected results in the applications.
 657
 658           If unsure, say Y
 659 endif
 660
 661 menu "ARMv8.1 architectural features"
 662
 663 config ARM64_HW_AFDBM
 664         bool "Support for hardware updates of the Access and Dirty page flags"
 665         default y
 666         help
 667           The ARMv8.1 architecture extensions introduce support for
 668           hardware updates of the access and dirty information in page
 669           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 670           capable processors, accesses to pages with PTE_AF cleared will
 671           set this bit instead of raising an access flag fault.
 672           Similarly, writes to read-only pages with the DBM bit set will
 673           clear the read-only bit (AP[2]) instead of raising a
 674           permission fault.
 675
 676           Kernels built with this configuration option enabled continue
 677           to work on pre-ARMv8.1 hardware and the performance impact is
 678           minimal. If unsure, say Y.
 679
 680 config ARM64_PAN
 681         bool "Enable support for Privileged Access Never (PAN)"
 682         default y
 683         help
 684          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 685          prevents the kernel or hypervisor from accessing user-space (EL0)
 686          memory directly.
 687
 688          Choosing this option will cause any unprotected (not using
 689          copy_to_user et al) memory access to fail with a permission fault.
 690
 691          The feature is detected at runtime, and will remain as a 'nop'
 692          instruction if the cpu does not implement the feature.
 693
 694 config ARM64_LSE_ATOMICS
 695         bool "Atomic instructions"
 696         help
 697           As part of the Large System Extensions, ARMv8.1 introduces new
 698           atomic instructions that are designed specifically to scale in
 699           very large systems.
 700
 701           Say Y here to make use of these instructions for the in-kernel
 702           atomic routines. This incurs a small overhead on CPUs that do
 703           not support these instructions and requires the kernel to be
 704           built with binutils >= 2.25.
 705
 706 endmenu
 707
 708 endmenu
 709
 710 menu "Boot options"
 711
 712 config CMDLINE
 713         string "Default kernel command string"
 714         default ""
 715         help
 716           Provide a set of default command-line options at build time by
 717           entering them here. As a minimum, you should specify the the
 718           root device (e.g. root=/dev/nfs).
 719
 720 config CMDLINE_FORCE
 721         bool "Always use the default kernel command string"
 722         help
 723           Always use the default kernel command string, even if the boot
 724           loader passes other arguments to the kernel.
 725           This is useful if you cannot or don't want to change the
 726           command-line options your boot loader passes to the kernel.
 727
 728 config EFI_STUB
 729         bool
 730
 731 config EFI
 732         bool "UEFI runtime support"
 733         depends on OF && !CPU_BIG_ENDIAN
 734         select LIBFDT
 735         select UCS2_STRING
 736         select EFI_PARAMS_FROM_FDT
 737         select EFI_RUNTIME_WRAPPERS
 738         select EFI_STUB
 739         select EFI_ARMSTUB
 740         default y
 741         help
 742           This option provides support for runtime services provided
 743           by UEFI firmware (such as non-volatile variables, realtime
 744           clock, and platform reset). A UEFI stub is also provided to
 745           allow the kernel to be booted as an EFI application. This
 746           is only useful on systems that have UEFI firmware.
 747
 748 config DMI
 749         bool "Enable support for SMBIOS (DMI) tables"
 750         depends on EFI
 751         default y
 752         help
 753           This enables SMBIOS/DMI feature for systems.
 754
 755           This option is only useful on systems that have UEFI firmware.
 756           However, even with this option, the resultant kernel should
 757           continue to boot on existing non-UEFI platforms.
 758
 759 endmenu
 760
 761 menu "Userspace binary formats"
 762
 763 source "fs/Kconfig.binfmt"
 764
 765 config COMPAT
 766         bool "Kernel support for 32-bit EL0"
 767         depends on ARM64_4K_PAGES || EXPERT
 768         select COMPAT_BINFMT_ELF
 769         select HAVE_UID16
 770         select OLD_SIGSUSPEND3
 771         select COMPAT_OLD_SIGACTION
 772         help
 773           This option enables support for a 32-bit EL0 running under a 64-bit
 774           kernel at EL1. AArch32-specific components such as system calls,
 775           the user helper functions, VFP support and the ptrace interface are
 776           handled appropriately by the kernel.
 777
 778           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 779           that you will only be able to execute AArch32 binaries that were compiled
 780           with page size aligned segments.
 781
 782           If you want to execute 32-bit userspace applications, say Y.
 783
 784 config SYSVIPC_COMPAT
 785         def_bool y
 786         depends on COMPAT && SYSVIPC
 787
 788 endmenu
 789
 790 menu "Power management options"
 791
 792 source "kernel/power/Kconfig"
 793
 794 config ARCH_SUSPEND_POSSIBLE
 795         def_bool y
 796
 797 endmenu
 798
 799 menu "CPU Power Management"
 800
 801 source "drivers/cpuidle/Kconfig"
 802
 803 source "drivers/cpufreq/Kconfig"
 804
 805 endmenu
 806
 807 source "net/Kconfig"
 808
 809 source "drivers/Kconfig"
 810
 811 source "drivers/firmware/Kconfig"
 812
 813 source "drivers/acpi/Kconfig"
 814
 815 source "fs/Kconfig"
 816
 817 source "arch/arm64/kvm/Kconfig"
 818
 819 source "arch/arm64/Kconfig.debug"
 820
 821 source "security/Kconfig"
 822
 823 source "crypto/Kconfig"
 824 if CRYPTO
 825 source "arch/arm64/crypto/Kconfig"
 826 endif
 827
 828 source "lib/Kconfig"