drivers/gpu/drm/gma500/psb_drv.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /**************************************************************************
   3  * Copyright (c) 2007-2011, Intel Corporation.
   4  * All Rights Reserved.
   5  *
   6  **************************************************************************/
   7
   8 #ifndef _PSB_DRV_H_
   9 #define _PSB_DRV_H_
  10
  11 #include <linux/kref.h>
  12 #include <linux/mm_types.h>
  13
  14 #include <drm/drm_device.h>
  15
  16 #include "gtt.h"
  17 #include "intel_bios.h"
  18 #include "mmu.h"
  19 #include "oaktrail.h"
  20 #include "opregion.h"
  21 #include "power.h"
  22 #include "psb_intel_drv.h"
  23 #include "psb_reg.h"
  24
  25 #define DRIVER_AUTHOR "Alan Cox <[email protected]> and others"
  26
  27 #define DRIVER_NAME "gma500"
  28 #define DRIVER_DESC "DRM driver for the Intel GMA500, GMA600, GMA3600, GMA3650"
  29 #define DRIVER_DATE "20140314"
  30
  31 #define DRIVER_MAJOR 1
  32 #define DRIVER_MINOR 0
  33 #define DRIVER_PATCHLEVEL 0
  34
  35 /* Append new drm mode definition here, align with libdrm definition */
  36 #define DRM_MODE_SCALE_NO_SCALE         2
  37
  38 #define IS_PSB(drm) ((to_pci_dev((drm)->dev)->device & 0xfffe) == 0x8108)
  39 #define IS_MRST(drm) ((to_pci_dev((drm)->dev)->device & 0xfff0) == 0x4100)
  40 #define IS_CDV(drm) ((to_pci_dev((drm)->dev)->device & 0xfff0) == 0x0be0)
  41
  42 /* Hardware offsets */
  43 #define PSB_VDC_OFFSET           0x00000000
  44 #define PSB_VDC_SIZE             0x000080000
  45 #define MRST_MMIO_SIZE           0x0000C0000
  46 #define PSB_SGX_SIZE             0x8000
  47 #define PSB_SGX_OFFSET           0x00040000
  48 #define MRST_SGX_OFFSET          0x00080000
  49
  50 /* PCI resource identifiers */
  51 #define PSB_MMIO_RESOURCE        0
  52 #define PSB_AUX_RESOURCE         0
  53 #define PSB_GATT_RESOURCE        2
  54 #define PSB_GTT_RESOURCE         3
  55
  56 /* PCI configuration */
  57 #define PSB_GMCH_CTRL            0x52
  58 #define PSB_BSM                  0x5C
  59 #define _PSB_GMCH_ENABLED        0x4
  60 #define PSB_PGETBL_CTL           0x2020
  61 #define _PSB_PGETBL_ENABLED      0x00000001
  62 #define PSB_SGX_2D_SLAVE_PORT    0x4000
  63 #define PSB_LPC_GBA              0x44
  64
  65 /* TODO: To get rid of */
  66 #define PSB_TT_PRIV0_LIMIT       (256*1024*1024)
  67 #define PSB_TT_PRIV0_PLIMIT      (PSB_TT_PRIV0_LIMIT >> PAGE_SHIFT)
  68
  69 /* SGX side MMU definitions (these can probably go) */
  70
  71 /* Flags for external memory type field */
  72 #define PSB_MMU_CACHED_MEMORY     0x0001        /* Bind to MMU only */
  73 #define PSB_MMU_RO_MEMORY         0x0002        /* MMU RO memory */
  74 #define PSB_MMU_WO_MEMORY         0x0004        /* MMU WO memory */
  75
  76 /* PTE's and PDE's */
  77 #define PSB_PDE_MASK              0x003FFFFF
  78 #define PSB_PDE_SHIFT             22
  79 #define PSB_PTE_SHIFT             12
  80
  81 /* Cache control */
  82 #define PSB_PTE_VALID             0x0001        /* PTE / PDE valid */
  83 #define PSB_PTE_WO                0x0002        /* Write only */
  84 #define PSB_PTE_RO                0x0004        /* Read only */
  85 #define PSB_PTE_CACHED            0x0008        /* CPU cache coherent */
  86
  87 /* VDC registers and bits */
  88 #define PSB_MSVDX_CLOCKGATING     0x2064
  89 #define PSB_TOPAZ_CLOCKGATING     0x2068
  90 #define PSB_HWSTAM                0x2098
  91 #define PSB_INSTPM                0x20C0
  92 #define PSB_INT_IDENTITY_R        0x20A4
  93 #define _PSB_IRQ_ASLE             (1<<0)
  94 #define _MDFLD_PIPEC_EVENT_FLAG   (1<<2)
  95 #define _MDFLD_PIPEC_VBLANK_FLAG  (1<<3)
  96 #define _PSB_DPST_PIPEB_FLAG      (1<<4)
  97 #define _MDFLD_PIPEB_EVENT_FLAG   (1<<4)
  98 #define _PSB_VSYNC_PIPEB_FLAG     (1<<5)
  99 #define _PSB_DPST_PIPEA_FLAG      (1<<6)
 100 #define _PSB_PIPEA_EVENT_FLAG     (1<<6)
 101 #define _PSB_VSYNC_PIPEA_FLAG     (1<<7)
 102 #define _PSB_IRQ_DISP_HOTSYNC     (1<<17)
 103 #define _PSB_IRQ_SGX_FLAG         (1<<18)
 104 #define _PSB_IRQ_MSVDX_FLAG       (1<<19)
 105 #define _LNC_IRQ_TOPAZ_FLAG       (1<<20)
 106
 107 #define _PSB_PIPE_EVENT_FLAG    (_PSB_VSYNC_PIPEA_FLAG | \
 108                                  _PSB_VSYNC_PIPEB_FLAG)
 109
 110 #define PSB_INT_IDENTITY_R        0x20A4
 111 #define PSB_INT_MASK_R            0x20A8
 112 #define PSB_INT_ENABLE_R          0x20A0
 113
 114 #define _PSB_MMU_ER_MASK      0x0001FF00
 115 #define _PSB_MMU_ER_HOST      (1 << 16)
 116 #define GPIOA                   0x5010
 117 #define GPIOB                   0x5014
 118 #define GPIOC                   0x5018
 119 #define GPIOD                   0x501c
 120 #define GPIOE                   0x5020
 121 #define GPIOF                   0x5024
 122 #define GPIOG                   0x5028
 123 #define GPIOH                   0x502c
 124 #define GPIO_CLOCK_DIR_MASK             (1 << 0)
 125 #define GPIO_CLOCK_DIR_IN               (0 << 1)
 126 #define GPIO_CLOCK_DIR_OUT              (1 << 1)
 127 #define GPIO_CLOCK_VAL_MASK             (1 << 2)
 128 #define GPIO_CLOCK_VAL_OUT              (1 << 3)
 129 #define GPIO_CLOCK_VAL_IN               (1 << 4)
 130 #define GPIO_CLOCK_PULLUP_DISABLE       (1 << 5)
 131 #define GPIO_DATA_DIR_MASK              (1 << 8)
 132 #define GPIO_DATA_DIR_IN                (0 << 9)
 133 #define GPIO_DATA_DIR_OUT               (1 << 9)
 134 #define GPIO_DATA_VAL_MASK              (1 << 10)
 135 #define GPIO_DATA_VAL_OUT               (1 << 11)
 136 #define GPIO_DATA_VAL_IN                (1 << 12)
 137 #define GPIO_DATA_PULLUP_DISABLE        (1 << 13)
 138
 139 #define VCLK_DIVISOR_VGA0   0x6000
 140 #define VCLK_DIVISOR_VGA1   0x6004
 141 #define VCLK_POST_DIV       0x6010
 142
 143 #define PSB_COMM_2D (PSB_ENGINE_2D << 4)
 144 #define PSB_COMM_3D (PSB_ENGINE_3D << 4)
 145 #define PSB_COMM_TA (PSB_ENGINE_TA << 4)
 146 #define PSB_COMM_HP (PSB_ENGINE_HP << 4)
 147 #define PSB_COMM_USER_IRQ (1024 >> 2)
 148 #define PSB_COMM_USER_IRQ_LOST (PSB_COMM_USER_IRQ + 1)
 149 #define PSB_COMM_FW (2048 >> 2)
 150
 151 #define PSB_UIRQ_VISTEST               1
 152 #define PSB_UIRQ_OOM_REPLY             2
 153 #define PSB_UIRQ_FIRE_TA_REPLY         3
 154 #define PSB_UIRQ_FIRE_RASTER_REPLY     4
 155
 156 #define PSB_2D_SIZE (256*1024*1024)
 157 #define PSB_MAX_RELOC_PAGES 1024
 158
 159 #define PSB_LOW_REG_OFFS 0x0204
 160 #define PSB_HIGH_REG_OFFS 0x0600
 161
 162 #define PSB_NUM_VBLANKS 2
 163
 164
 165 #define PSB_2D_SIZE (256*1024*1024)
 166 #define PSB_MAX_RELOC_PAGES 1024
 167
 168 #define PSB_LOW_REG_OFFS 0x0204
 169 #define PSB_HIGH_REG_OFFS 0x0600
 170
 171 #define PSB_NUM_VBLANKS 2
 172 #define PSB_WATCHDOG_DELAY (HZ * 2)
 173 #define PSB_LID_DELAY (HZ / 10)
 174
 175 #define PSB_MAX_BRIGHTNESS              100
 176
 177 #define PSB_PWR_STATE_ON                1
 178 #define PSB_PWR_STATE_OFF               2
 179
 180 #define PSB_PMPOLICY_NOPM               0
 181 #define PSB_PMPOLICY_CLOCKGATING        1
 182 #define PSB_PMPOLICY_POWERDOWN          2
 183
 184 #define PSB_PMSTATE_POWERUP             0
 185 #define PSB_PMSTATE_CLOCKGATED          1
 186 #define PSB_PMSTATE_POWERDOWN           2
 187 #define PSB_PCIx_MSI_ADDR_LOC           0x94
 188 #define PSB_PCIx_MSI_DATA_LOC           0x98
 189
 190 /* Medfield crystal settings */
 191 #define KSEL_CRYSTAL_19 1
 192 #define KSEL_BYPASS_19 5
 193 #define KSEL_BYPASS_25 6
 194 #define KSEL_BYPASS_83_100 7
 195
 196 struct opregion_header;
 197 struct opregion_acpi;
 198 struct opregion_swsci;
 199 struct opregion_asle;
 200
 201 struct psb_intel_opregion {
 202         struct opregion_header *header;
 203         struct opregion_acpi *acpi;
 204         struct opregion_swsci *swsci;
 205         struct opregion_asle *asle;
 206         void *vbt;
 207         u32 __iomem *lid_state;
 208         struct work_struct asle_work;
 209 };
 210
 211 struct sdvo_device_mapping {
 212         u8 initialized;
 213         u8 dvo_port;
 214         u8 slave_addr;
 215         u8 dvo_wiring;
 216         u8 i2c_pin;
 217         u8 i2c_speed;
 218         u8 ddc_pin;
 219 };
 220
 221 struct intel_gmbus {
 222         struct i2c_adapter adapter;
 223         struct i2c_adapter *force_bit;
 224         u32 reg0;
 225 };
 226
 227 /* Register offset maps */
 228 struct psb_offset {
 229         u32     fp0;
 230         u32     fp1;
 231         u32     cntr;
 232         u32     conf;
 233         u32     src;
 234         u32     dpll;
 235         u32     dpll_md;
 236         u32     htotal;
 237         u32     hblank;
 238         u32     hsync;
 239         u32     vtotal;
 240         u32     vblank;
 241         u32     vsync;
 242         u32     stride;
 243         u32     size;
 244         u32     pos;
 245         u32     surf;
 246         u32     addr;
 247         u32     base;
 248         u32     status;
 249         u32     linoff;
 250         u32     tileoff;
 251         u32     palette;
 252 };
 253
 254 /*
 255  *      Register save state. This is used to hold the context when the
 256  *      device is powered off. In the case of Oaktrail this can (but does not
 257  *      yet) include screen blank. Operations occuring during the save
 258  *      update the register cache instead.
 259  */
 260
 261 /* Common status for pipes */
 262 struct psb_pipe {
 263         u32     fp0;
 264         u32     fp1;
 265         u32     cntr;
 266         u32     conf;
 267         u32     src;
 268         u32     dpll;
 269         u32     dpll_md;
 270         u32     htotal;
 271         u32     hblank;
 272         u32     hsync;
 273         u32     vtotal;
 274         u32     vblank;
 275         u32     vsync;
 276         u32     stride;
 277         u32     size;
 278         u32     pos;
 279         u32     base;
 280         u32     surf;
 281         u32     addr;
 282         u32     status;
 283         u32     linoff;
 284         u32     tileoff;
 285         u32     palette[256];
 286 };
 287
 288 struct psb_state {
 289         uint32_t saveVCLK_DIVISOR_VGA0;
 290         uint32_t saveVCLK_DIVISOR_VGA1;
 291         uint32_t saveVCLK_POST_DIV;
 292         uint32_t saveVGACNTRL;
 293         uint32_t saveADPA;
 294         uint32_t saveLVDS;
 295         uint32_t saveDVOA;
 296         uint32_t saveDVOB;
 297         uint32_t saveDVOC;
 298         uint32_t savePP_ON;
 299         uint32_t savePP_OFF;
 300         uint32_t savePP_CONTROL;
 301         uint32_t savePP_CYCLE;
 302         uint32_t savePFIT_CONTROL;
 303         uint32_t saveCLOCKGATING;
 304         uint32_t saveDSPARB;
 305         uint32_t savePFIT_AUTO_RATIOS;
 306         uint32_t savePFIT_PGM_RATIOS;
 307         uint32_t savePP_ON_DELAYS;
 308         uint32_t savePP_OFF_DELAYS;
 309         uint32_t savePP_DIVISOR;
 310         uint32_t saveBCLRPAT_A;
 311         uint32_t saveBCLRPAT_B;
 312         uint32_t savePERF_MODE;
 313         uint32_t saveDSPFW1;
 314         uint32_t saveDSPFW2;
 315         uint32_t saveDSPFW3;
 316         uint32_t saveDSPFW4;
 317         uint32_t saveDSPFW5;
 318         uint32_t saveDSPFW6;
 319         uint32_t saveCHICKENBIT;
 320         uint32_t saveDSPACURSOR_CTRL;
 321         uint32_t saveDSPBCURSOR_CTRL;
 322         uint32_t saveDSPACURSOR_BASE;
 323         uint32_t saveDSPBCURSOR_BASE;
 324         uint32_t saveDSPACURSOR_POS;
 325         uint32_t saveDSPBCURSOR_POS;
 326         uint32_t saveOV_OVADD;
 327         uint32_t saveOV_OGAMC0;
 328         uint32_t saveOV_OGAMC1;
 329         uint32_t saveOV_OGAMC2;
 330         uint32_t saveOV_OGAMC3;
 331         uint32_t saveOV_OGAMC4;
 332         uint32_t saveOV_OGAMC5;
 333         uint32_t saveOVC_OVADD;
 334         uint32_t saveOVC_OGAMC0;
 335         uint32_t saveOVC_OGAMC1;
 336         uint32_t saveOVC_OGAMC2;
 337         uint32_t saveOVC_OGAMC3;
 338         uint32_t saveOVC_OGAMC4;
 339         uint32_t saveOVC_OGAMC5;
 340
 341         /* DPST register save */
 342         uint32_t saveHISTOGRAM_INT_CONTROL_REG;
 343         uint32_t saveHISTOGRAM_LOGIC_CONTROL_REG;
 344         uint32_t savePWM_CONTROL_LOGIC;
 345 };
 346
 347 struct cdv_state {
 348         uint32_t saveDSPCLK_GATE_D;
 349         uint32_t saveRAMCLK_GATE_D;
 350         uint32_t saveDSPARB;
 351         uint32_t saveDSPFW[6];
 352         uint32_t saveADPA;
 353         uint32_t savePP_CONTROL;
 354         uint32_t savePFIT_PGM_RATIOS;
 355         uint32_t saveLVDS;
 356         uint32_t savePFIT_CONTROL;
 357         uint32_t savePP_ON_DELAYS;
 358         uint32_t savePP_OFF_DELAYS;
 359         uint32_t savePP_CYCLE;
 360         uint32_t saveVGACNTRL;
 361         uint32_t saveIER;
 362         uint32_t saveIMR;
 363         u8       saveLBB;
 364 };
 365
 366 struct psb_save_area {
 367         struct psb_pipe pipe[3];
 368         uint32_t saveBSM;
 369         uint32_t saveVBT;
 370         union {
 371                 struct psb_state psb;
 372                 struct cdv_state cdv;
 373         };
 374         uint32_t saveBLC_PWM_CTL2;
 375         uint32_t saveBLC_PWM_CTL;
 376 };
 377
 378 struct psb_ops;
 379
 380 #define PSB_NUM_PIPE            3
 381
 382 struct intel_scu_ipc_dev;
 383
 384 struct drm_psb_private {
 385         struct drm_device dev;
 386
 387         struct pci_dev *aux_pdev; /* Currently only used by mrst */
 388         struct pci_dev *lpc_pdev; /* Currently only used by mrst */
 389         const struct psb_ops *ops;
 390         const struct psb_offset *regmap;
 391
 392         struct child_device_config *child_dev;
 393         int child_dev_num;
 394
 395         struct psb_gtt gtt;
 396
 397         /* GTT Memory manager */
 398         struct psb_gtt_mm *gtt_mm;
 399         struct page *scratch_page;
 400         u32 __iomem *gtt_map;
 401         uint32_t stolen_base;
 402         u8 __iomem *vram_addr;
 403         unsigned long vram_stolen_size;
 404         u16 gmch_ctrl;          /* Saved GTT setup */
 405         u32 pge_ctl;
 406
 407         struct mutex gtt_mutex;
 408         struct resource *gtt_mem;       /* Our PCI resource */
 409
 410         struct mutex mmap_mutex;
 411
 412         struct psb_mmu_driver *mmu;
 413         struct psb_mmu_pd *pf_pd;
 414
 415         /* Register base */
 416         uint8_t __iomem *sgx_reg;
 417         uint8_t __iomem *vdc_reg;
 418         uint8_t __iomem *aux_reg; /* Auxillary vdc pipe regs */
 419         uint16_t lpc_gpio_base;
 420         uint32_t gatt_free_offset;
 421
 422         /* Fencing / irq */
 423         uint32_t vdc_irq_mask;
 424         uint32_t pipestat[PSB_NUM_PIPE];
 425
 426         spinlock_t irqmask_lock;
 427
 428         /* Power */
 429         bool pm_initialized;
 430
 431         /* Modesetting */
 432         struct psb_intel_mode_device mode_dev;
 433         bool modeset;   /* true if we have done the mode_device setup */
 434
 435         struct drm_crtc *plane_to_crtc_mapping[PSB_NUM_PIPE];
 436         struct drm_crtc *pipe_to_crtc_mapping[PSB_NUM_PIPE];
 437         uint32_t num_pipe;
 438
 439         /* OSPM info (Power management base) (TODO: can go ?) */
 440         uint32_t ospm_base;
 441
 442         /* Sizes info */
 443         u32 fuse_reg_value;
 444         u32 video_device_fuse;
 445
 446         /* PCI revision ID for B0:D2:F0 */
 447         uint8_t platform_rev_id;
 448
 449         /* gmbus */
 450         struct intel_gmbus *gmbus;
 451         uint8_t __iomem *gmbus_reg;
 452
 453         /* Used by SDVO */
 454         int crt_ddc_pin;
 455         /* FIXME: The mappings should be parsed from bios but for now we can
 456                   pretend there are no mappings available */
 457         struct sdvo_device_mapping sdvo_mappings[2];
 458         u32 hotplug_supported_mask;
 459         struct drm_property *broadcast_rgb_property;
 460         struct drm_property *force_audio_property;
 461
 462         /* LVDS info */
 463         int backlight_duty_cycle;       /* restore backlight to this value */
 464         bool panel_wants_dither;
 465         struct drm_display_mode *panel_fixed_mode;
 466         struct drm_display_mode *lfp_lvds_vbt_mode;
 467         struct drm_display_mode *sdvo_lvds_vbt_mode;
 468
 469         struct bdb_lvds_backlight *lvds_bl; /* LVDS backlight info from VBT */
 470         struct gma_i2c_chan *lvds_i2c_bus; /* FIXME: Remove this? */
 471
 472         /* Feature bits from the VBIOS */
 473         unsigned int int_tv_support:1;
 474         unsigned int lvds_dither:1;
 475         unsigned int lvds_vbt:1;
 476         unsigned int int_crt_support:1;
 477         unsigned int lvds_use_ssc:1;
 478         int lvds_ssc_freq;
 479         bool is_lvds_on;
 480         bool is_mipi_on;
 481         bool lvds_enabled_in_vbt;
 482         u32 mipi_ctrl_display;
 483
 484         unsigned int core_freq;
 485         uint32_t iLVDS_enable;
 486
 487         /* MID specific */
 488         bool use_msi;
 489         bool has_gct;
 490         struct oaktrail_gct_data gct_data;
 491
 492         /* Oaktrail HDMI state */
 493         struct oaktrail_hdmi_dev *hdmi_priv;
 494
 495         /* Register state */
 496         struct psb_save_area regs;
 497
 498         /* Hotplug handling */
 499         struct work_struct hotplug_work;
 500
 501         /* LID-Switch */
 502         spinlock_t lid_lock;
 503         struct timer_list lid_timer;
 504         struct psb_intel_opregion opregion;
 505         u32 lid_last_state;
 506
 507         /* Watchdog */
 508         uint32_t apm_reg;
 509         uint16_t apm_base;
 510
 511         /*
 512          * Used for modifying backlight from
 513          * xrandr -- consider removing and using HAL instead
 514          */
 515         struct intel_scu_ipc_dev *scu;
 516         struct backlight_device *backlight_device;
 517         struct drm_property *backlight_property;
 518         bool backlight_enabled;
 519         int backlight_level;
 520         uint32_t blc_adj1;
 521         uint32_t blc_adj2;
 522
 523         bool dsr_enable;
 524         u32 dsr_fb_update;
 525         bool dpi_panel_on[3];
 526         void *dsi_configs[2];
 527         u32 bpp;
 528         u32 bpp2;
 529
 530         u32 pipeconf[3];
 531         u32 dspcntr[3];
 532
 533         bool dplla_96mhz;       /* DPLL data from the VBT */
 534
 535         struct {
 536                 int rate;
 537                 int lanes;
 538                 int preemphasis;
 539                 int vswing;
 540
 541                 bool initialized;
 542                 bool support;
 543                 int bpp;
 544                 struct edp_power_seq pps;
 545         } edp;
 546         uint8_t panel_type;
 547 };
 548
 549 static inline struct drm_psb_private *to_drm_psb_private(struct drm_device *dev)
 550 {
 551         return container_of(dev, struct drm_psb_private, dev);
 552 }
 553
 554 /* Operations for each board type */
 555 struct psb_ops {
 556         const char *name;
 557         int pipes;              /* Number of output pipes */
 558         int crtcs;              /* Number of CRTCs */
 559         int sgx_offset;         /* Base offset of SGX device */
 560         int hdmi_mask;          /* Mask of HDMI CRTCs */
 561         int lvds_mask;          /* Mask of LVDS CRTCs */
 562         int sdvo_mask;          /* Mask of SDVO CRTCs */
 563         int cursor_needs_phys;  /* If cursor base reg need physical address */
 564
 565         /* Sub functions */
 566         struct drm_crtc_helper_funcs const *crtc_helper;
 567         const struct gma_clock_funcs *clock_funcs;
 568
 569         /* Setup hooks */
 570         int (*chip_setup)(struct drm_device *dev);
 571         void (*chip_teardown)(struct drm_device *dev);
 572         /* Optional helper caller after modeset */
 573         void (*errata)(struct drm_device *dev);
 574
 575         /* Display management hooks */
 576         int (*output_init)(struct drm_device *dev);
 577         int (*hotplug)(struct drm_device *dev);
 578         void (*hotplug_enable)(struct drm_device *dev, bool on);
 579         /* Power management hooks */
 580         void (*init_pm)(struct drm_device *dev);
 581         int (*save_regs)(struct drm_device *dev);
 582         int (*restore_regs)(struct drm_device *dev);
 583         void (*save_crtc)(struct drm_crtc *crtc);
 584         void (*restore_crtc)(struct drm_crtc *crtc);
 585         int (*power_up)(struct drm_device *dev);
 586         int (*power_down)(struct drm_device *dev);
 587         void (*update_wm)(struct drm_device *dev, struct drm_crtc *crtc);
 588         void (*disable_sr)(struct drm_device *dev);
 589
 590         void (*lvds_bl_power)(struct drm_device *dev, bool on);
 591
 592         /* Backlight */
 593         int (*backlight_init)(struct drm_device *dev);
 594         void (*backlight_set)(struct drm_device *dev, int level);
 595         int (*backlight_get)(struct drm_device *dev);
 596         const char *backlight_name;
 597
 598         int i2c_bus;            /* I2C bus identifier for Moorestown */
 599 };
 600
 601 /* psb_lid.c */
 602 extern void psb_lid_timer_init(struct drm_psb_private *dev_priv);
 603 extern void psb_lid_timer_takedown(struct drm_psb_private *dev_priv);
 604
 605 /* modesetting */
 606 extern void psb_modeset_init(struct drm_device *dev);
 607 extern void psb_modeset_cleanup(struct drm_device *dev);
 608
 609 /* framebuffer */
 610 struct drm_framebuffer *psb_framebuffer_create(struct drm_device *dev,
 611                                                const struct drm_mode_fb_cmd2 *mode_cmd,
 612                                                struct drm_gem_object *obj);
 613
 614 /* fbdev */
 615 #if defined(CONFIG_DRM_FBDEV_EMULATION)
 616 void psb_fbdev_setup(struct drm_psb_private *dev_priv);
 617 #else
 618 static inline void psb_fbdev_setup(struct drm_psb_private *dev_priv)
 619 { }
 620 #endif
 621
 622 /* backlight.c */
 623 int gma_backlight_init(struct drm_device *dev);
 624 void gma_backlight_exit(struct drm_device *dev);
 625 void gma_backlight_disable(struct drm_device *dev);
 626 void gma_backlight_enable(struct drm_device *dev);
 627 void gma_backlight_set(struct drm_device *dev, int v);
 628
 629 /* oaktrail_crtc.c */
 630 extern const struct drm_crtc_helper_funcs oaktrail_helper_funcs;
 631
 632 /* oaktrail_lvds.c */
 633 extern void oaktrail_lvds_init(struct drm_device *dev,
 634                     struct psb_intel_mode_device *mode_dev);
 635
 636 /* psb_intel_display.c */
 637 extern const struct drm_crtc_helper_funcs psb_intel_helper_funcs;
 638
 639 /* psb_intel_lvds.c */
 640 extern const struct drm_connector_helper_funcs
 641                                         psb_intel_lvds_connector_helper_funcs;
 642 extern const struct drm_connector_funcs psb_intel_lvds_connector_funcs;
 643
 644 /* gem.c */
 645 extern int psb_gem_dumb_create(struct drm_file *file, struct drm_device *dev,
 646                         struct drm_mode_create_dumb *args);
 647
 648 /* psb_device.c */
 649 extern const struct psb_ops psb_chip_ops;
 650
 651 /* oaktrail_device.c */
 652 extern const struct psb_ops oaktrail_chip_ops;
 653
 654 /* cdv_device.c */
 655 extern const struct psb_ops cdv_chip_ops;
 656
 657 /* Utilities */
 658 static inline uint32_t REGISTER_READ(struct drm_device *dev, uint32_t reg)
 659 {
 660         struct drm_psb_private *dev_priv = to_drm_psb_private(dev);
 661         return ioread32(dev_priv->vdc_reg + reg);
 662 }
 663
 664 static inline uint32_t REGISTER_READ_AUX(struct drm_device *dev, uint32_t reg)
 665 {
 666         struct drm_psb_private *dev_priv = to_drm_psb_private(dev);
 667         return ioread32(dev_priv->aux_reg + reg);
 668 }
 669
 670 #define REG_READ(reg)          REGISTER_READ(dev, (reg))
 671 #define REG_READ_AUX(reg)      REGISTER_READ_AUX(dev, (reg))
 672
 673 /* Useful for post reads */
 674 static inline uint32_t REGISTER_READ_WITH_AUX(struct drm_device *dev,
 675                                               uint32_t reg, int aux)
 676 {
 677         uint32_t val;
 678
 679         if (aux)
 680                 val = REG_READ_AUX(reg);
 681         else
 682                 val = REG_READ(reg);
 683
 684         return val;
 685 }
 686
 687 #define REG_READ_WITH_AUX(reg, aux) REGISTER_READ_WITH_AUX(dev, (reg), (aux))
 688
 689 static inline void REGISTER_WRITE(struct drm_device *dev, uint32_t reg,
 690                                   uint32_t val)
 691 {
 692         struct drm_psb_private *dev_priv = to_drm_psb_private(dev);
 693         iowrite32((val), dev_priv->vdc_reg + (reg));
 694 }
 695
 696 static inline void REGISTER_WRITE_AUX(struct drm_device *dev, uint32_t reg,
 697                                       uint32_t val)
 698 {
 699         struct drm_psb_private *dev_priv = to_drm_psb_private(dev);
 700         iowrite32((val), dev_priv->aux_reg + (reg));
 701 }
 702
 703 #define REG_WRITE(reg, val)     REGISTER_WRITE(dev, (reg), (val))
 704 #define REG_WRITE_AUX(reg, val) REGISTER_WRITE_AUX(dev, (reg), (val))
 705
 706 static inline void REGISTER_WRITE_WITH_AUX(struct drm_device *dev, uint32_t reg,
 707                                       uint32_t val, int aux)
 708 {
 709         if (aux)
 710                 REG_WRITE_AUX(reg, val);
 711         else
 712                 REG_WRITE(reg, val);
 713 }
 714
 715 #define REG_WRITE_WITH_AUX(reg, val, aux) REGISTER_WRITE_WITH_AUX(dev, (reg), (val), (aux))
 716
 717 static inline void REGISTER_WRITE16(struct drm_device *dev,
 718                                         uint32_t reg, uint32_t val)
 719 {
 720         struct drm_psb_private *dev_priv = to_drm_psb_private(dev);
 721         iowrite16((val), dev_priv->vdc_reg + (reg));
 722 }
 723
 724 #define REG_WRITE16(reg, val)     REGISTER_WRITE16(dev, (reg), (val))
 725
 726 static inline void REGISTER_WRITE8(struct drm_device *dev,
 727                                        uint32_t reg, uint32_t val)
 728 {
 729         struct drm_psb_private *dev_priv = to_drm_psb_private(dev);
 730         iowrite8((val), dev_priv->vdc_reg + (reg));
 731 }
 732
 733 #define REG_WRITE8(reg, val)            REGISTER_WRITE8(dev, (reg), (val))
 734
 735 #define PSB_WVDC32(_val, _offs)         iowrite32(_val, dev_priv->vdc_reg + (_offs))
 736 #define PSB_RVDC32(_offs)               ioread32(dev_priv->vdc_reg + (_offs))
 737
 738 #define PSB_RSGX32(_offs)               ioread32(dev_priv->sgx_reg + (_offs))
 739 #define PSB_WSGX32(_val, _offs)         iowrite32(_val, dev_priv->sgx_reg + (_offs))
 740
 741 #define PSB_WMSVDX32(_val, _offs)       iowrite32(_val, dev_priv->msvdx_reg + (_offs))
 742 #define PSB_RMSVDX32(_offs)             ioread32(dev_priv->msvdx_reg + (_offs))
 743
 744 #endif