drivers/gpu/drm/amd/amdgpu/amdgpu_drv.c

   1 /**
   2  * \file amdgpu_drv.c
   3  * AMD Amdgpu driver
   4  *
   5  * \author Gareth Hughes <[email protected]>
   6  */
   7
   8 /*
   9  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
  10  * All Rights Reserved.
  11  *
  12  * Permission is hereby granted, free of charge, to any person obtaining a
  13  * copy of this software and associated documentation files (the "Software"),
  14  * to deal in the Software without restriction, including without limitation
  15  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  16  * and/or sell copies of the Software, and to permit persons to whom the
  17  * Software is furnished to do so, subject to the following conditions:
  18  *
  19  * The above copyright notice and this permission notice (including the next
  20  * paragraph) shall be included in all copies or substantial portions of the
  21  * Software.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  24  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  25  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  26  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  27  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  28  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  29  * OTHER DEALINGS IN THE SOFTWARE.
  30  */
  31
  32 #include <drm/drmP.h>
  33 #include <drm/amdgpu_drm.h>
  34 #include <drm/drm_gem.h>
  35 #include "amdgpu_drv.h"
  36
  37 #include <drm/drm_pciids.h>
  38 #include <linux/console.h>
  39 #include <linux/module.h>
  40 #include <linux/pm_runtime.h>
  41 #include <linux/vga_switcheroo.h>
  42 #include "drm_crtc_helper.h"
  43
  44 #include "amdgpu.h"
  45 #include "amdgpu_irq.h"
  46
  47 #include "amdgpu_amdkfd.h"
  48
  49 /*
  50  * KMS wrapper.
  51  * - 3.0.0 - initial driver
  52  * - 3.1.0 - allow reading more status registers (GRBM, SRBM, SDMA, CP)
  53  * - 3.2.0 - GFX8: Uses EOP_TC_WB_ACTION_EN, so UMDs don't have to do the same
  54  *           at the end of IBs.
  55  * - 3.3.0 - Add VM support for UVD on supported hardware.
  56  * - 3.4.0 - Add AMDGPU_INFO_NUM_EVICTIONS.
  57  */
  58 #define KMS_DRIVER_MAJOR        3
  59 #define KMS_DRIVER_MINOR        4
  60 #define KMS_DRIVER_PATCHLEVEL   0
  61
  62 int amdgpu_vram_limit = 0;
  63 int amdgpu_gart_size = -1; /* auto */
  64 int amdgpu_benchmarking = 0;
  65 int amdgpu_testing = 0;
  66 int amdgpu_audio = -1;
  67 int amdgpu_disp_priority = 0;
  68 int amdgpu_hw_i2c = 0;
  69 int amdgpu_pcie_gen2 = -1;
  70 int amdgpu_msi = -1;
  71 int amdgpu_lockup_timeout = 0;
  72 int amdgpu_dpm = -1;
  73 int amdgpu_smc_load_fw = 1;
  74 int amdgpu_aspm = -1;
  75 int amdgpu_runtime_pm = -1;
  76 unsigned amdgpu_ip_block_mask = 0xffffffff;
  77 int amdgpu_bapm = -1;
  78 int amdgpu_deep_color = 0;
  79 int amdgpu_vm_size = 64;
  80 int amdgpu_vm_block_size = -1;
  81 int amdgpu_vm_fault_stop = 0;
  82 int amdgpu_vm_debug = 0;
  83 int amdgpu_exp_hw_support = 0;
  84 int amdgpu_sched_jobs = 32;
  85 int amdgpu_sched_hw_submission = 2;
  86 int amdgpu_powerplay = -1;
  87 int amdgpu_powercontainment = 1;
  88 int amdgpu_sclk_deep_sleep_en = 1;
  89 unsigned amdgpu_pcie_gen_cap = 0;
  90 unsigned amdgpu_pcie_lane_cap = 0;
  91 unsigned amdgpu_cg_mask = 0xffffffff;
  92 unsigned amdgpu_pg_mask = 0xffffffff;
  93 char *amdgpu_disable_cu = NULL;
  94 char *amdgpu_virtual_display = NULL;
  95
  96 MODULE_PARM_DESC(vramlimit, "Restrict VRAM for testing, in megabytes");
  97 module_param_named(vramlimit, amdgpu_vram_limit, int, 0600);
  98
  99 MODULE_PARM_DESC(gartsize, "Size of PCIE/IGP gart to setup in megabytes (32, 64, etc., -1 = auto)");
 100 module_param_named(gartsize, amdgpu_gart_size, int, 0600);
 101
 102 MODULE_PARM_DESC(benchmark, "Run benchmark");
 103 module_param_named(benchmark, amdgpu_benchmarking, int, 0444);
 104
 105 MODULE_PARM_DESC(test, "Run tests");
 106 module_param_named(test, amdgpu_testing, int, 0444);
 107
 108 MODULE_PARM_DESC(audio, "Audio enable (-1 = auto, 0 = disable, 1 = enable)");
 109 module_param_named(audio, amdgpu_audio, int, 0444);
 110
 111 MODULE_PARM_DESC(disp_priority, "Display Priority (0 = auto, 1 = normal, 2 = high)");
 112 module_param_named(disp_priority, amdgpu_disp_priority, int, 0444);
 113
 114 MODULE_PARM_DESC(hw_i2c, "hw i2c engine enable (0 = disable)");
 115 module_param_named(hw_i2c, amdgpu_hw_i2c, int, 0444);
 116
 117 MODULE_PARM_DESC(pcie_gen2, "PCIE Gen2 mode (-1 = auto, 0 = disable, 1 = enable)");
 118 module_param_named(pcie_gen2, amdgpu_pcie_gen2, int, 0444);
 119
 120 MODULE_PARM_DESC(msi, "MSI support (1 = enable, 0 = disable, -1 = auto)");
 121 module_param_named(msi, amdgpu_msi, int, 0444);
 122
 123 MODULE_PARM_DESC(lockup_timeout, "GPU lockup timeout in ms (default 0 = disable)");
 124 module_param_named(lockup_timeout, amdgpu_lockup_timeout, int, 0444);
 125
 126 MODULE_PARM_DESC(dpm, "DPM support (1 = enable, 0 = disable, -1 = auto)");
 127 module_param_named(dpm, amdgpu_dpm, int, 0444);
 128
 129 MODULE_PARM_DESC(smc_load_fw, "SMC firmware loading(1 = enable, 0 = disable)");
 130 module_param_named(smc_load_fw, amdgpu_smc_load_fw, int, 0444);
 131
 132 MODULE_PARM_DESC(aspm, "ASPM support (1 = enable, 0 = disable, -1 = auto)");
 133 module_param_named(aspm, amdgpu_aspm, int, 0444);
 134
 135 MODULE_PARM_DESC(runpm, "PX runtime pm (1 = force enable, 0 = disable, -1 = PX only default)");
 136 module_param_named(runpm, amdgpu_runtime_pm, int, 0444);
 137
 138 MODULE_PARM_DESC(ip_block_mask, "IP Block Mask (all blocks enabled (default))");
 139 module_param_named(ip_block_mask, amdgpu_ip_block_mask, uint, 0444);
 140
 141 MODULE_PARM_DESC(bapm, "BAPM support (1 = enable, 0 = disable, -1 = auto)");
 142 module_param_named(bapm, amdgpu_bapm, int, 0444);
 143
 144 MODULE_PARM_DESC(deep_color, "Deep Color support (1 = enable, 0 = disable (default))");
 145 module_param_named(deep_color, amdgpu_deep_color, int, 0444);
 146
 147 MODULE_PARM_DESC(vm_size, "VM address space size in gigabytes (default 64GB)");
 148 module_param_named(vm_size, amdgpu_vm_size, int, 0444);
 149
 150 MODULE_PARM_DESC(vm_block_size, "VM page table size in bits (default depending on vm_size)");
 151 module_param_named(vm_block_size, amdgpu_vm_block_size, int, 0444);
 152
 153 MODULE_PARM_DESC(vm_fault_stop, "Stop on VM fault (0 = never (default), 1 = print first, 2 = always)");
 154 module_param_named(vm_fault_stop, amdgpu_vm_fault_stop, int, 0444);
 155
 156 MODULE_PARM_DESC(vm_debug, "Debug VM handling (0 = disabled (default), 1 = enabled)");
 157 module_param_named(vm_debug, amdgpu_vm_debug, int, 0644);
 158
 159 MODULE_PARM_DESC(exp_hw_support, "experimental hw support (1 = enable, 0 = disable (default))");
 160 module_param_named(exp_hw_support, amdgpu_exp_hw_support, int, 0444);
 161
 162 MODULE_PARM_DESC(sched_jobs, "the max number of jobs supported in the sw queue (default 32)");
 163 module_param_named(sched_jobs, amdgpu_sched_jobs, int, 0444);
 164
 165 MODULE_PARM_DESC(sched_hw_submission, "the max number of HW submissions (default 2)");
 166 module_param_named(sched_hw_submission, amdgpu_sched_hw_submission, int, 0444);
 167
 168 #ifdef CONFIG_DRM_AMD_POWERPLAY
 169 MODULE_PARM_DESC(powerplay, "Powerplay component (1 = enable, 0 = disable, -1 = auto (default))");
 170 module_param_named(powerplay, amdgpu_powerplay, int, 0444);
 171
 172 MODULE_PARM_DESC(powercontainment, "Power Containment (1 = enable (default), 0 = disable)");
 173 module_param_named(powercontainment, amdgpu_powercontainment, int, 0444);
 174 #endif
 175
 176 MODULE_PARM_DESC(sclkdeepsleep, "SCLK Deep Sleep (1 = enable (default), 0 = disable)");
 177 module_param_named(sclkdeepsleep, amdgpu_sclk_deep_sleep_en, int, 0444);
 178
 179 MODULE_PARM_DESC(pcie_gen_cap, "PCIE Gen Caps (0: autodetect (default))");
 180 module_param_named(pcie_gen_cap, amdgpu_pcie_gen_cap, uint, 0444);
 181
 182 MODULE_PARM_DESC(pcie_lane_cap, "PCIE Lane Caps (0: autodetect (default))");
 183 module_param_named(pcie_lane_cap, amdgpu_pcie_lane_cap, uint, 0444);
 184
 185 MODULE_PARM_DESC(cg_mask, "Clockgating flags mask (0 = disable clock gating)");
 186 module_param_named(cg_mask, amdgpu_cg_mask, uint, 0444);
 187
 188 MODULE_PARM_DESC(pg_mask, "Powergating flags mask (0 = disable power gating)");
 189 module_param_named(pg_mask, amdgpu_pg_mask, uint, 0444);
 190
 191 MODULE_PARM_DESC(disable_cu, "Disable CUs (se.sh.cu,...)");
 192 module_param_named(disable_cu, amdgpu_disable_cu, charp, 0444);
 193
 194 MODULE_PARM_DESC(virtual_display, "Enable virtual display feature (the virtual_display will be set like xxxx:xx:xx.x;xxxx:xx:xx.x)");
 195 module_param_named(virtual_display, amdgpu_virtual_display, charp, 0444);
 196
 197 static const struct pci_device_id pciidlist[] = {
 198 #ifdef CONFIG_DRM_AMDGPU_CIK
 199         /* Kaveri */
 200         {0x1002, 0x1304, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 201         {0x1002, 0x1305, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 202         {0x1002, 0x1306, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 203         {0x1002, 0x1307, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 204         {0x1002, 0x1309, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 205         {0x1002, 0x130A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 206         {0x1002, 0x130B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 207         {0x1002, 0x130C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 208         {0x1002, 0x130D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 209         {0x1002, 0x130E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 210         {0x1002, 0x130F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 211         {0x1002, 0x1310, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 212         {0x1002, 0x1311, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 213         {0x1002, 0x1312, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 214         {0x1002, 0x1313, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 215         {0x1002, 0x1315, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 216         {0x1002, 0x1316, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 217         {0x1002, 0x1317, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 218         {0x1002, 0x1318, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
 219         {0x1002, 0x131B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 220         {0x1002, 0x131C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 221         {0x1002, 0x131D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
 222         /* Bonaire */
 223         {0x1002, 0x6640, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 224         {0x1002, 0x6641, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 225         {0x1002, 0x6646, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 226         {0x1002, 0x6647, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
 227         {0x1002, 0x6649, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 228         {0x1002, 0x6650, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 229         {0x1002, 0x6651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 230         {0x1002, 0x6658, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 231         {0x1002, 0x665c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 232         {0x1002, 0x665d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 233         {0x1002, 0x665f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
 234         /* Hawaii */
 235         {0x1002, 0x67A0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 236         {0x1002, 0x67A1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 237         {0x1002, 0x67A2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 238         {0x1002, 0x67A8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 239         {0x1002, 0x67A9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 240         {0x1002, 0x67AA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 241         {0x1002, 0x67B0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 242         {0x1002, 0x67B1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 243         {0x1002, 0x67B8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 244         {0x1002, 0x67B9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 245         {0x1002, 0x67BA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 246         {0x1002, 0x67BE, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
 247         /* Kabini */
 248         {0x1002, 0x9830, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 249         {0x1002, 0x9831, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 250         {0x1002, 0x9832, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 251         {0x1002, 0x9833, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 252         {0x1002, 0x9834, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 253         {0x1002, 0x9835, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 254         {0x1002, 0x9836, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 255         {0x1002, 0x9837, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 256         {0x1002, 0x9838, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 257         {0x1002, 0x9839, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 258         {0x1002, 0x983a, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 259         {0x1002, 0x983b, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
 260         {0x1002, 0x983c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 261         {0x1002, 0x983d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 262         {0x1002, 0x983e, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 263         {0x1002, 0x983f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
 264         /* mullins */
 265         {0x1002, 0x9850, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 266         {0x1002, 0x9851, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 267         {0x1002, 0x9852, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 268         {0x1002, 0x9853, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 269         {0x1002, 0x9854, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 270         {0x1002, 0x9855, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 271         {0x1002, 0x9856, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 272         {0x1002, 0x9857, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 273         {0x1002, 0x9858, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 274         {0x1002, 0x9859, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 275         {0x1002, 0x985A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 276         {0x1002, 0x985B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 277         {0x1002, 0x985C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 278         {0x1002, 0x985D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 279         {0x1002, 0x985E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 280         {0x1002, 0x985F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
 281 #endif
 282         /* topaz */
 283         {0x1002, 0x6900, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 284         {0x1002, 0x6901, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 285         {0x1002, 0x6902, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 286         {0x1002, 0x6903, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 287         {0x1002, 0x6907, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
 288         /* tonga */
 289         {0x1002, 0x6920, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 290         {0x1002, 0x6921, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 291         {0x1002, 0x6928, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 292         {0x1002, 0x6929, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 293         {0x1002, 0x692B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 294         {0x1002, 0x692F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 295         {0x1002, 0x6930, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 296         {0x1002, 0x6938, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 297         {0x1002, 0x6939, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
 298         /* fiji */
 299         {0x1002, 0x7300, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_FIJI},
 300         /* carrizo */
 301         {0x1002, 0x9870, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 302         {0x1002, 0x9874, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 303         {0x1002, 0x9875, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 304         {0x1002, 0x9876, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 305         {0x1002, 0x9877, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
 306         /* stoney */
 307         {0x1002, 0x98E4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_STONEY|AMD_IS_APU},
 308         /* Polaris11 */
 309         {0x1002, 0x67E0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 310         {0x1002, 0x67E3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 311         {0x1002, 0x67E8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 312         {0x1002, 0x67EB, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 313         {0x1002, 0x67EF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 314         {0x1002, 0x67FF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 315         {0x1002, 0x67E1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 316         {0x1002, 0x67E7, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 317         {0x1002, 0x67E9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
 318         /* Polaris10 */
 319         {0x1002, 0x67C0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 320         {0x1002, 0x67C1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 321         {0x1002, 0x67C2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 322         {0x1002, 0x67C4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 323         {0x1002, 0x67C7, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 324         {0x1002, 0x67DF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 325         {0x1002, 0x67C8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 326         {0x1002, 0x67C9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 327         {0x1002, 0x67CA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 328         {0x1002, 0x67CC, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 329         {0x1002, 0x67CF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
 330
 331         {0, 0, 0}
 332 };
 333
 334 MODULE_DEVICE_TABLE(pci, pciidlist);
 335
 336 static struct drm_driver kms_driver;
 337
 338 static int amdgpu_kick_out_firmware_fb(struct pci_dev *pdev)
 339 {
 340         struct apertures_struct *ap;
 341         bool primary = false;
 342
 343         ap = alloc_apertures(1);
 344         if (!ap)
 345                 return -ENOMEM;
 346
 347         ap->ranges[0].base = pci_resource_start(pdev, 0);
 348         ap->ranges[0].size = pci_resource_len(pdev, 0);
 349
 350 #ifdef CONFIG_X86
 351         primary = pdev->resource[PCI_ROM_RESOURCE].flags & IORESOURCE_ROM_SHADOW;
 352 #endif
 353         remove_conflicting_framebuffers(ap, "amdgpudrmfb", primary);
 354         kfree(ap);
 355
 356         return 0;
 357 }
 358
 359 static int amdgpu_pci_probe(struct pci_dev *pdev,
 360                             const struct pci_device_id *ent)
 361 {
 362         unsigned long flags = ent->driver_data;
 363         int ret;
 364
 365         if ((flags & AMD_EXP_HW_SUPPORT) && !amdgpu_exp_hw_support) {
 366                 DRM_INFO("This hardware requires experimental hardware support.\n"
 367                          "See modparam exp_hw_support\n");
 368                 return -ENODEV;
 369         }
 370
 371         /*
 372          * Initialize amdkfd before starting radeon. If it was not loaded yet,
 373          * defer radeon probing
 374          */
 375         ret = amdgpu_amdkfd_init();
 376         if (ret == -EPROBE_DEFER)
 377                 return ret;
 378
 379         /* Get rid of things like offb */
 380         ret = amdgpu_kick_out_firmware_fb(pdev);
 381         if (ret)
 382                 return ret;
 383
 384         return drm_get_pci_dev(pdev, ent, &kms_driver);
 385 }
 386
 387 static void
 388 amdgpu_pci_remove(struct pci_dev *pdev)
 389 {
 390         struct drm_device *dev = pci_get_drvdata(pdev);
 391
 392         drm_put_dev(dev);
 393 }
 394
 395 static int amdgpu_pmops_suspend(struct device *dev)
 396 {
 397         struct pci_dev *pdev = to_pci_dev(dev);
 398         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 399         return amdgpu_suspend_kms(drm_dev, true, true);
 400 }
 401
 402 static int amdgpu_pmops_resume(struct device *dev)
 403 {
 404         struct pci_dev *pdev = to_pci_dev(dev);
 405         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 406         return amdgpu_resume_kms(drm_dev, true, true);
 407 }
 408
 409 static int amdgpu_pmops_freeze(struct device *dev)
 410 {
 411         struct pci_dev *pdev = to_pci_dev(dev);
 412         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 413         return amdgpu_suspend_kms(drm_dev, false, true);
 414 }
 415
 416 static int amdgpu_pmops_thaw(struct device *dev)
 417 {
 418         struct pci_dev *pdev = to_pci_dev(dev);
 419         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 420         return amdgpu_resume_kms(drm_dev, false, true);
 421 }
 422
 423 static int amdgpu_pmops_runtime_suspend(struct device *dev)
 424 {
 425         struct pci_dev *pdev = to_pci_dev(dev);
 426         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 427         int ret;
 428
 429         if (!amdgpu_device_is_px(drm_dev)) {
 430                 pm_runtime_forbid(dev);
 431                 return -EBUSY;
 432         }
 433
 434         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 435         drm_kms_helper_poll_disable(drm_dev);
 436         vga_switcheroo_set_dynamic_switch(pdev, VGA_SWITCHEROO_OFF);
 437
 438         ret = amdgpu_suspend_kms(drm_dev, false, false);
 439         pci_save_state(pdev);
 440         pci_disable_device(pdev);
 441         pci_ignore_hotplug(pdev);
 442         if (amdgpu_is_atpx_hybrid())
 443                 pci_set_power_state(pdev, PCI_D3cold);
 444         else if (!amdgpu_has_atpx_dgpu_power_cntl())
 445                 pci_set_power_state(pdev, PCI_D3hot);
 446         drm_dev->switch_power_state = DRM_SWITCH_POWER_DYNAMIC_OFF;
 447
 448         return 0;
 449 }
 450
 451 static int amdgpu_pmops_runtime_resume(struct device *dev)
 452 {
 453         struct pci_dev *pdev = to_pci_dev(dev);
 454         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 455         int ret;
 456
 457         if (!amdgpu_device_is_px(drm_dev))
 458                 return -EINVAL;
 459
 460         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
 461
 462         if (amdgpu_is_atpx_hybrid() ||
 463             !amdgpu_has_atpx_dgpu_power_cntl())
 464                 pci_set_power_state(pdev, PCI_D0);
 465         pci_restore_state(pdev);
 466         ret = pci_enable_device(pdev);
 467         if (ret)
 468                 return ret;
 469         pci_set_master(pdev);
 470
 471         ret = amdgpu_resume_kms(drm_dev, false, false);
 472         drm_kms_helper_poll_enable(drm_dev);
 473         vga_switcheroo_set_dynamic_switch(pdev, VGA_SWITCHEROO_ON);
 474         drm_dev->switch_power_state = DRM_SWITCH_POWER_ON;
 475         return 0;
 476 }
 477
 478 static int amdgpu_pmops_runtime_idle(struct device *dev)
 479 {
 480         struct pci_dev *pdev = to_pci_dev(dev);
 481         struct drm_device *drm_dev = pci_get_drvdata(pdev);
 482         struct drm_crtc *crtc;
 483
 484         if (!amdgpu_device_is_px(drm_dev)) {
 485                 pm_runtime_forbid(dev);
 486                 return -EBUSY;
 487         }
 488
 489         list_for_each_entry(crtc, &drm_dev->mode_config.crtc_list, head) {
 490                 if (crtc->enabled) {
 491                         DRM_DEBUG_DRIVER("failing to power off - crtc active\n");
 492                         return -EBUSY;
 493                 }
 494         }
 495
 496         pm_runtime_mark_last_busy(dev);
 497         pm_runtime_autosuspend(dev);
 498         /* we don't want the main rpm_idle to call suspend - we want to autosuspend */
 499         return 1;
 500 }
 501
 502 long amdgpu_drm_ioctl(struct file *filp,
 503                       unsigned int cmd, unsigned long arg)
 504 {
 505         struct drm_file *file_priv = filp->private_data;
 506         struct drm_device *dev;
 507         long ret;
 508         dev = file_priv->minor->dev;
 509         ret = pm_runtime_get_sync(dev->dev);
 510         if (ret < 0)
 511                 return ret;
 512
 513         ret = drm_ioctl(filp, cmd, arg);
 514
 515         pm_runtime_mark_last_busy(dev->dev);
 516         pm_runtime_put_autosuspend(dev->dev);
 517         return ret;
 518 }
 519
 520 static const struct dev_pm_ops amdgpu_pm_ops = {
 521         .suspend = amdgpu_pmops_suspend,
 522         .resume = amdgpu_pmops_resume,
 523         .freeze = amdgpu_pmops_freeze,
 524         .thaw = amdgpu_pmops_thaw,
 525         .poweroff = amdgpu_pmops_freeze,
 526         .restore = amdgpu_pmops_resume,
 527         .runtime_suspend = amdgpu_pmops_runtime_suspend,
 528         .runtime_resume = amdgpu_pmops_runtime_resume,
 529         .runtime_idle = amdgpu_pmops_runtime_idle,
 530 };
 531
 532 static const struct file_operations amdgpu_driver_kms_fops = {
 533         .owner = THIS_MODULE,
 534         .open = drm_open,
 535         .release = drm_release,
 536         .unlocked_ioctl = amdgpu_drm_ioctl,
 537         .mmap = amdgpu_mmap,
 538         .poll = drm_poll,
 539         .read = drm_read,
 540 #ifdef CONFIG_COMPAT
 541         .compat_ioctl = amdgpu_kms_compat_ioctl,
 542 #endif
 543 };
 544
 545 static struct drm_driver kms_driver = {
 546         .driver_features =
 547             DRIVER_USE_AGP |
 548             DRIVER_HAVE_IRQ | DRIVER_IRQ_SHARED | DRIVER_GEM |
 549             DRIVER_PRIME | DRIVER_RENDER | DRIVER_MODESET,
 550         .dev_priv_size = 0,
 551         .load = amdgpu_driver_load_kms,
 552         .open = amdgpu_driver_open_kms,
 553         .preclose = amdgpu_driver_preclose_kms,
 554         .postclose = amdgpu_driver_postclose_kms,
 555         .lastclose = amdgpu_driver_lastclose_kms,
 556         .set_busid = drm_pci_set_busid,
 557         .unload = amdgpu_driver_unload_kms,
 558         .get_vblank_counter = amdgpu_get_vblank_counter_kms,
 559         .enable_vblank = amdgpu_enable_vblank_kms,
 560         .disable_vblank = amdgpu_disable_vblank_kms,
 561         .get_vblank_timestamp = amdgpu_get_vblank_timestamp_kms,
 562         .get_scanout_position = amdgpu_get_crtc_scanoutpos,
 563 #if defined(CONFIG_DEBUG_FS)
 564         .debugfs_init = amdgpu_debugfs_init,
 565         .debugfs_cleanup = amdgpu_debugfs_cleanup,
 566 #endif
 567         .irq_preinstall = amdgpu_irq_preinstall,
 568         .irq_postinstall = amdgpu_irq_postinstall,
 569         .irq_uninstall = amdgpu_irq_uninstall,
 570         .irq_handler = amdgpu_irq_handler,
 571         .ioctls = amdgpu_ioctls_kms,
 572         .gem_free_object_unlocked = amdgpu_gem_object_free,
 573         .gem_open_object = amdgpu_gem_object_open,
 574         .gem_close_object = amdgpu_gem_object_close,
 575         .dumb_create = amdgpu_mode_dumb_create,
 576         .dumb_map_offset = amdgpu_mode_dumb_mmap,
 577         .dumb_destroy = drm_gem_dumb_destroy,
 578         .fops = &amdgpu_driver_kms_fops,
 579
 580         .prime_handle_to_fd = drm_gem_prime_handle_to_fd,
 581         .prime_fd_to_handle = drm_gem_prime_fd_to_handle,
 582         .gem_prime_export = amdgpu_gem_prime_export,
 583         .gem_prime_import = drm_gem_prime_import,
 584         .gem_prime_pin = amdgpu_gem_prime_pin,
 585         .gem_prime_unpin = amdgpu_gem_prime_unpin,
 586         .gem_prime_res_obj = amdgpu_gem_prime_res_obj,
 587         .gem_prime_get_sg_table = amdgpu_gem_prime_get_sg_table,
 588         .gem_prime_import_sg_table = amdgpu_gem_prime_import_sg_table,
 589         .gem_prime_vmap = amdgpu_gem_prime_vmap,
 590         .gem_prime_vunmap = amdgpu_gem_prime_vunmap,
 591
 592         .name = DRIVER_NAME,
 593         .desc = DRIVER_DESC,
 594         .date = DRIVER_DATE,
 595         .major = KMS_DRIVER_MAJOR,
 596         .minor = KMS_DRIVER_MINOR,
 597         .patchlevel = KMS_DRIVER_PATCHLEVEL,
 598 };
 599
 600 static struct drm_driver *driver;
 601 static struct pci_driver *pdriver;
 602
 603 static struct pci_driver amdgpu_kms_pci_driver = {
 604         .name = DRIVER_NAME,
 605         .id_table = pciidlist,
 606         .probe = amdgpu_pci_probe,
 607         .remove = amdgpu_pci_remove,
 608         .driver.pm = &amdgpu_pm_ops,
 609 };
 610
 611
 612
 613 static int __init amdgpu_init(void)
 614 {
 615         amdgpu_sync_init();
 616         amdgpu_fence_slab_init();
 617         if (vgacon_text_force()) {
 618                 DRM_ERROR("VGACON disables amdgpu kernel modesetting.\n");
 619                 return -EINVAL;
 620         }
 621         DRM_INFO("amdgpu kernel modesetting enabled.\n");
 622         driver = &kms_driver;
 623         pdriver = &amdgpu_kms_pci_driver;
 624         driver->num_ioctls = amdgpu_max_kms_ioctl;
 625         amdgpu_register_atpx_handler();
 626         /* let modprobe override vga console setting */
 627         return drm_pci_init(driver, pdriver);
 628 }
 629
 630 static void __exit amdgpu_exit(void)
 631 {
 632         amdgpu_amdkfd_fini();
 633         drm_pci_exit(driver, pdriver);
 634         amdgpu_unregister_atpx_handler();
 635         amdgpu_sync_fini();
 636         amdgpu_fence_slab_fini();
 637 }
 638
 639 module_init(amdgpu_init);
 640 module_exit(amdgpu_exit);
 641
 642 MODULE_AUTHOR(DRIVER_AUTHOR);
 643 MODULE_DESCRIPTION(DRIVER_DESC);
 644 MODULE_LICENSE("GPL and additional rights");