drivers/gpu/drm/amd/amdgpu/amdgpu_irq.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28
  29 /**
  30  * DOC: Interrupt Handling
  31  *
  32  * Interrupts generated within GPU hardware raise interrupt requests that are
  33  * passed to amdgpu IRQ handler which is responsible for detecting source and
  34  * type of the interrupt and dispatching matching handlers. If handling an
  35  * interrupt requires calling kernel functions that may sleep processing is
  36  * dispatched to work handlers.
  37  *
  38  * If MSI functionality is not disabled by module parameter then MSI
  39  * support will be enabled.
  40  *
  41  * For GPU interrupt sources that may be driven by another driver, IRQ domain
  42  * support is used (with mapping between virtual and hardware IRQs).
  43  */
  44
  45 #include <linux/irq.h>
  46 #include <drm/drmP.h>
  47 #include <drm/drm_crtc_helper.h>
  48 #include <drm/amdgpu_drm.h>
  49 #include "amdgpu.h"
  50 #include "amdgpu_ih.h"
  51 #include "atom.h"
  52 #include "amdgpu_connectors.h"
  53 #include "amdgpu_trace.h"
  54 #include "amdgpu_amdkfd.h"
  55
  56 #include <linux/pm_runtime.h>
  57
  58 #ifdef CONFIG_DRM_AMD_DC
  59 #include "amdgpu_dm_irq.h"
  60 #endif
  61
  62 #define AMDGPU_WAIT_IDLE_TIMEOUT 200
  63
  64 /**
  65  * amdgpu_hotplug_work_func - work handler for display hotplug event
  66  *
  67  * @work: work struct pointer
  68  *
  69  * This is the hotplug event work handler (all ASICs).
  70  * The work gets scheduled from the IRQ handler if there
  71  * was a hotplug interrupt.  It walks through the connector table
  72  * and calls hotplug handler for each connector. After this, it sends
  73  * a DRM hotplug event to alert userspace.
  74  *
  75  * This design approach is required in order to defer hotplug event handling
  76  * from the IRQ handler to a work handler because hotplug handler has to use
  77  * mutexes which cannot be locked in an IRQ handler (since &mutex_lock may
  78  * sleep).
  79  */
  80 static void amdgpu_hotplug_work_func(struct work_struct *work)
  81 {
  82         struct amdgpu_device *adev = container_of(work, struct amdgpu_device,
  83                                                   hotplug_work);
  84         struct drm_device *dev = adev->ddev;
  85         struct drm_mode_config *mode_config = &dev->mode_config;
  86         struct drm_connector *connector;
  87
  88         mutex_lock(&mode_config->mutex);
  89         list_for_each_entry(connector, &mode_config->connector_list, head)
  90                 amdgpu_connector_hotplug(connector);
  91         mutex_unlock(&mode_config->mutex);
  92         /* Just fire off a uevent and let userspace tell us what to do */
  93         drm_helper_hpd_irq_event(dev);
  94 }
  95
  96 /**
  97  * amdgpu_irq_disable_all - disable *all* interrupts
  98  *
  99  * @adev: amdgpu device pointer
 100  *
 101  * Disable all types of interrupts from all sources.
 102  */
 103 void amdgpu_irq_disable_all(struct amdgpu_device *adev)
 104 {
 105         unsigned long irqflags;
 106         unsigned i, j, k;
 107         int r;
 108
 109         spin_lock_irqsave(&adev->irq.lock, irqflags);
 110         for (i = 0; i < AMDGPU_IRQ_CLIENTID_MAX; ++i) {
 111                 if (!adev->irq.client[i].sources)
 112                         continue;
 113
 114                 for (j = 0; j < AMDGPU_MAX_IRQ_SRC_ID; ++j) {
 115                         struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];
 116
 117                         if (!src || !src->funcs->set || !src->num_types)
 118                                 continue;
 119
 120                         for (k = 0; k < src->num_types; ++k) {
 121                                 atomic_set(&src->enabled_types[k], 0);
 122                                 r = src->funcs->set(adev, src, k,
 123                                                     AMDGPU_IRQ_STATE_DISABLE);
 124                                 if (r)
 125                                         DRM_ERROR("error disabling interrupt (%d)\n",
 126                                                   r);
 127                         }
 128                 }
 129         }
 130         spin_unlock_irqrestore(&adev->irq.lock, irqflags);
 131 }
 132
 133 /**
 134  * amdgpu_irq_callback - callback from the IH ring
 135  *
 136  * @adev: amdgpu device pointer
 137  * @ih: amdgpu ih ring
 138  *
 139  * Callback from IH ring processing to handle the entry at the current position
 140  * and advance the read pointer.
 141  */
 142 static void amdgpu_irq_callback(struct amdgpu_device *adev,
 143                                 struct amdgpu_ih_ring *ih)
 144 {
 145         u32 ring_index = ih->rptr >> 2;
 146         struct amdgpu_iv_entry entry;
 147
 148         entry.iv_entry = (const uint32_t *)&ih->ring[ring_index];
 149         amdgpu_ih_decode_iv(adev, &entry);
 150
 151         trace_amdgpu_iv(ih - &adev->irq.ih, &entry);
 152
 153         amdgpu_irq_dispatch(adev, &entry);
 154 }
 155
 156 /**
 157  * amdgpu_irq_handler - IRQ handler
 158  *
 159  * @irq: IRQ number (unused)
 160  * @arg: pointer to DRM device
 161  *
 162  * IRQ handler for amdgpu driver (all ASICs).
 163  *
 164  * Returns:
 165  * result of handling the IRQ, as defined by &irqreturn_t
 166  */
 167 irqreturn_t amdgpu_irq_handler(int irq, void *arg)
 168 {
 169         struct drm_device *dev = (struct drm_device *) arg;
 170         struct amdgpu_device *adev = dev->dev_private;
 171         irqreturn_t ret;
 172
 173         ret = amdgpu_ih_process(adev, &adev->irq.ih, amdgpu_irq_callback);
 174         if (ret == IRQ_HANDLED)
 175                 pm_runtime_mark_last_busy(dev->dev);
 176         return ret;
 177 }
 178
 179 /**
 180  * amdgpu_irq_handle_ih1 - kick of processing for IH1
 181  *
 182  * @work: work structure in struct amdgpu_irq
 183  *
 184  * Kick of processing IH ring 1.
 185  */
 186 static void amdgpu_irq_handle_ih1(struct work_struct *work)
 187 {
 188         struct amdgpu_device *adev = container_of(work, struct amdgpu_device,
 189                                                   irq.ih1_work);
 190
 191         amdgpu_ih_process(adev, &adev->irq.ih1, amdgpu_irq_callback);
 192 }
 193
 194 /**
 195  * amdgpu_irq_handle_ih2 - kick of processing for IH2
 196  *
 197  * @work: work structure in struct amdgpu_irq
 198  *
 199  * Kick of processing IH ring 2.
 200  */
 201 static void amdgpu_irq_handle_ih2(struct work_struct *work)
 202 {
 203         struct amdgpu_device *adev = container_of(work, struct amdgpu_device,
 204                                                   irq.ih2_work);
 205
 206         amdgpu_ih_process(adev, &adev->irq.ih2, amdgpu_irq_callback);
 207 }
 208
 209 /**
 210  * amdgpu_msi_ok - check whether MSI functionality is enabled
 211  *
 212  * @adev: amdgpu device pointer (unused)
 213  *
 214  * Checks whether MSI functionality has been disabled via module parameter
 215  * (all ASICs).
 216  *
 217  * Returns:
 218  * *true* if MSIs are allowed to be enabled or *false* otherwise
 219  */
 220 static bool amdgpu_msi_ok(struct amdgpu_device *adev)
 221 {
 222         if (amdgpu_msi == 1)
 223                 return true;
 224         else if (amdgpu_msi == 0)
 225                 return false;
 226
 227         return true;
 228 }
 229
 230 /**
 231  * amdgpu_irq_init - initialize interrupt handling
 232  *
 233  * @adev: amdgpu device pointer
 234  *
 235  * Sets up work functions for hotplug and reset interrupts, enables MSI
 236  * functionality, initializes vblank, hotplug and reset interrupt handling.
 237  *
 238  * Returns:
 239  * 0 on success or error code on failure
 240  */
 241 int amdgpu_irq_init(struct amdgpu_device *adev)
 242 {
 243         int r = 0;
 244
 245         spin_lock_init(&adev->irq.lock);
 246
 247         /* Enable MSI if not disabled by module parameter */
 248         adev->irq.msi_enabled = false;
 249
 250         if (amdgpu_msi_ok(adev)) {
 251                 int ret = pci_enable_msi(adev->pdev);
 252                 if (!ret) {
 253                         adev->irq.msi_enabled = true;
 254                         dev_dbg(adev->dev, "amdgpu: using MSI.\n");
 255                 }
 256         }
 257
 258         if (!amdgpu_device_has_dc_support(adev)) {
 259                 if (!adev->enable_virtual_display)
 260                         /* Disable vblank IRQs aggressively for power-saving */
 261                         /* XXX: can this be enabled for DC? */
 262                         adev->ddev->vblank_disable_immediate = true;
 263
 264                 r = drm_vblank_init(adev->ddev, adev->mode_info.num_crtc);
 265                 if (r)
 266                         return r;
 267
 268                 /* Pre-DCE11 */
 269                 INIT_WORK(&adev->hotplug_work,
 270                                 amdgpu_hotplug_work_func);
 271         }
 272
 273         INIT_WORK(&adev->irq.ih1_work, amdgpu_irq_handle_ih1);
 274         INIT_WORK(&adev->irq.ih2_work, amdgpu_irq_handle_ih2);
 275
 276         adev->irq.installed = true;
 277         r = drm_irq_install(adev->ddev, adev->ddev->pdev->irq);
 278         if (r) {
 279                 adev->irq.installed = false;
 280                 if (!amdgpu_device_has_dc_support(adev))
 281                         flush_work(&adev->hotplug_work);
 282                 return r;
 283         }
 284         adev->ddev->max_vblank_count = 0x00ffffff;
 285
 286         DRM_DEBUG("amdgpu: irq initialized.\n");
 287         return 0;
 288 }
 289
 290 /**
 291  * amdgpu_irq_fini - shut down interrupt handling
 292  *
 293  * @adev: amdgpu device pointer
 294  *
 295  * Tears down work functions for hotplug and reset interrupts, disables MSI
 296  * functionality, shuts down vblank, hotplug and reset interrupt handling,
 297  * turns off interrupts from all sources (all ASICs).
 298  */
 299 void amdgpu_irq_fini(struct amdgpu_device *adev)
 300 {
 301         unsigned i, j;
 302
 303         if (adev->irq.installed) {
 304                 drm_irq_uninstall(adev->ddev);
 305                 adev->irq.installed = false;
 306                 if (adev->irq.msi_enabled)
 307                         pci_disable_msi(adev->pdev);
 308                 if (!amdgpu_device_has_dc_support(adev))
 309                         flush_work(&adev->hotplug_work);
 310         }
 311
 312         for (i = 0; i < AMDGPU_IRQ_CLIENTID_MAX; ++i) {
 313                 if (!adev->irq.client[i].sources)
 314                         continue;
 315
 316                 for (j = 0; j < AMDGPU_MAX_IRQ_SRC_ID; ++j) {
 317                         struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];
 318
 319                         if (!src)
 320                                 continue;
 321
 322                         kfree(src->enabled_types);
 323                         src->enabled_types = NULL;
 324                         if (src->data) {
 325                                 kfree(src->data);
 326                                 kfree(src);
 327                                 adev->irq.client[i].sources[j] = NULL;
 328                         }
 329                 }
 330                 kfree(adev->irq.client[i].sources);
 331                 adev->irq.client[i].sources = NULL;
 332         }
 333 }
 334
 335 /**
 336  * amdgpu_irq_add_id - register IRQ source
 337  *
 338  * @adev: amdgpu device pointer
 339  * @client_id: client id
 340  * @src_id: source id
 341  * @source: IRQ source pointer
 342  *
 343  * Registers IRQ source on a client.
 344  *
 345  * Returns:
 346  * 0 on success or error code otherwise
 347  */
 348 int amdgpu_irq_add_id(struct amdgpu_device *adev,
 349                       unsigned client_id, unsigned src_id,
 350                       struct amdgpu_irq_src *source)
 351 {
 352         if (client_id >= AMDGPU_IRQ_CLIENTID_MAX)
 353                 return -EINVAL;
 354
 355         if (src_id >= AMDGPU_MAX_IRQ_SRC_ID)
 356                 return -EINVAL;
 357
 358         if (!source->funcs)
 359                 return -EINVAL;
 360
 361         if (!adev->irq.client[client_id].sources) {
 362                 adev->irq.client[client_id].sources =
 363                         kcalloc(AMDGPU_MAX_IRQ_SRC_ID,
 364                                 sizeof(struct amdgpu_irq_src *),
 365                                 GFP_KERNEL);
 366                 if (!adev->irq.client[client_id].sources)
 367                         return -ENOMEM;
 368         }
 369
 370         if (adev->irq.client[client_id].sources[src_id] != NULL)
 371                 return -EINVAL;
 372
 373         if (source->num_types && !source->enabled_types) {
 374                 atomic_t *types;
 375
 376                 types = kcalloc(source->num_types, sizeof(atomic_t),
 377                                 GFP_KERNEL);
 378                 if (!types)
 379                         return -ENOMEM;
 380
 381                 source->enabled_types = types;
 382         }
 383
 384         adev->irq.client[client_id].sources[src_id] = source;
 385         return 0;
 386 }
 387
 388 /**
 389  * amdgpu_irq_dispatch - dispatch IRQ to IP blocks
 390  *
 391  * @adev: amdgpu device pointer
 392  * @entry: interrupt vector pointer
 393  *
 394  * Dispatches IRQ to IP blocks.
 395  */
 396 void amdgpu_irq_dispatch(struct amdgpu_device *adev,
 397                          struct amdgpu_iv_entry *entry)
 398 {
 399         unsigned client_id = entry->client_id;
 400         unsigned src_id = entry->src_id;
 401         struct amdgpu_irq_src *src;
 402         bool handled = false;
 403         int r;
 404
 405         if (client_id >= AMDGPU_IRQ_CLIENTID_MAX) {
 406                 DRM_DEBUG("Invalid client_id in IV: %d\n", client_id);
 407
 408         } else  if (src_id >= AMDGPU_MAX_IRQ_SRC_ID) {
 409                 DRM_DEBUG("Invalid src_id in IV: %d\n", src_id);
 410
 411         } else if (adev->irq.virq[src_id]) {
 412                 generic_handle_irq(irq_find_mapping(adev->irq.domain, src_id));
 413
 414         } else if (!adev->irq.client[client_id].sources) {
 415                 DRM_DEBUG("Unregistered interrupt client_id: %d src_id: %d\n",
 416                           client_id, src_id);
 417
 418         } else if ((src = adev->irq.client[client_id].sources[src_id])) {
 419                 r = src->funcs->process(adev, src, entry);
 420                 if (r < 0)
 421                         DRM_ERROR("error processing interrupt (%d)\n", r);
 422                 else if (r)
 423                         handled = true;
 424
 425         } else {
 426                 DRM_DEBUG("Unhandled interrupt src_id: %d\n", src_id);
 427         }
 428
 429         /* Send it to amdkfd as well if it isn't already handled */
 430         if (!handled)
 431                 amdgpu_amdkfd_interrupt(adev, entry->iv_entry);
 432 }
 433
 434 /**
 435  * amdgpu_irq_update - update hardware interrupt state
 436  *
 437  * @adev: amdgpu device pointer
 438  * @src: interrupt source pointer
 439  * @type: type of interrupt
 440  *
 441  * Updates interrupt state for the specific source (all ASICs).
 442  */
 443 int amdgpu_irq_update(struct amdgpu_device *adev,
 444                              struct amdgpu_irq_src *src, unsigned type)
 445 {
 446         unsigned long irqflags;
 447         enum amdgpu_interrupt_state state;
 448         int r;
 449
 450         spin_lock_irqsave(&adev->irq.lock, irqflags);
 451
 452         /* We need to determine after taking the lock, otherwise
 453            we might disable just enabled interrupts again */
 454         if (amdgpu_irq_enabled(adev, src, type))
 455                 state = AMDGPU_IRQ_STATE_ENABLE;
 456         else
 457                 state = AMDGPU_IRQ_STATE_DISABLE;
 458
 459         r = src->funcs->set(adev, src, type, state);
 460         spin_unlock_irqrestore(&adev->irq.lock, irqflags);
 461         return r;
 462 }
 463
 464 /**
 465  * amdgpu_irq_gpu_reset_resume_helper - update interrupt states on all sources
 466  *
 467  * @adev: amdgpu device pointer
 468  *
 469  * Updates state of all types of interrupts on all sources on resume after
 470  * reset.
 471  */
 472 void amdgpu_irq_gpu_reset_resume_helper(struct amdgpu_device *adev)
 473 {
 474         int i, j, k;
 475
 476         for (i = 0; i < AMDGPU_IRQ_CLIENTID_MAX; ++i) {
 477                 if (!adev->irq.client[i].sources)
 478                         continue;
 479
 480                 for (j = 0; j < AMDGPU_MAX_IRQ_SRC_ID; ++j) {
 481                         struct amdgpu_irq_src *src = adev->irq.client[i].sources[j];
 482
 483                         if (!src)
 484                                 continue;
 485                         for (k = 0; k < src->num_types; k++)
 486                                 amdgpu_irq_update(adev, src, k);
 487                 }
 488         }
 489 }
 490
 491 /**
 492  * amdgpu_irq_get - enable interrupt
 493  *
 494  * @adev: amdgpu device pointer
 495  * @src: interrupt source pointer
 496  * @type: type of interrupt
 497  *
 498  * Enables specified type of interrupt on the specified source (all ASICs).
 499  *
 500  * Returns:
 501  * 0 on success or error code otherwise
 502  */
 503 int amdgpu_irq_get(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 504                    unsigned type)
 505 {
 506         if (!adev->ddev->irq_enabled)
 507                 return -ENOENT;
 508
 509         if (type >= src->num_types)
 510                 return -EINVAL;
 511
 512         if (!src->enabled_types || !src->funcs->set)
 513                 return -EINVAL;
 514
 515         if (atomic_inc_return(&src->enabled_types[type]) == 1)
 516                 return amdgpu_irq_update(adev, src, type);
 517
 518         return 0;
 519 }
 520
 521 /**
 522  * amdgpu_irq_put - disable interrupt
 523  *
 524  * @adev: amdgpu device pointer
 525  * @src: interrupt source pointer
 526  * @type: type of interrupt
 527  *
 528  * Enables specified type of interrupt on the specified source (all ASICs).
 529  *
 530  * Returns:
 531  * 0 on success or error code otherwise
 532  */
 533 int amdgpu_irq_put(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 534                    unsigned type)
 535 {
 536         if (!adev->ddev->irq_enabled)
 537                 return -ENOENT;
 538
 539         if (type >= src->num_types)
 540                 return -EINVAL;
 541
 542         if (!src->enabled_types || !src->funcs->set)
 543                 return -EINVAL;
 544
 545         if (atomic_dec_and_test(&src->enabled_types[type]))
 546                 return amdgpu_irq_update(adev, src, type);
 547
 548         return 0;
 549 }
 550
 551 /**
 552  * amdgpu_irq_enabled - check whether interrupt is enabled or not
 553  *
 554  * @adev: amdgpu device pointer
 555  * @src: interrupt source pointer
 556  * @type: type of interrupt
 557  *
 558  * Checks whether the given type of interrupt is enabled on the given source.
 559  *
 560  * Returns:
 561  * *true* if interrupt is enabled, *false* if interrupt is disabled or on
 562  * invalid parameters
 563  */
 564 bool amdgpu_irq_enabled(struct amdgpu_device *adev, struct amdgpu_irq_src *src,
 565                         unsigned type)
 566 {
 567         if (!adev->ddev->irq_enabled)
 568                 return false;
 569
 570         if (type >= src->num_types)
 571                 return false;
 572
 573         if (!src->enabled_types || !src->funcs->set)
 574                 return false;
 575
 576         return !!atomic_read(&src->enabled_types[type]);
 577 }
 578
 579 /* XXX: Generic IRQ handling */
 580 static void amdgpu_irq_mask(struct irq_data *irqd)
 581 {
 582         /* XXX */
 583 }
 584
 585 static void amdgpu_irq_unmask(struct irq_data *irqd)
 586 {
 587         /* XXX */
 588 }
 589
 590 /* amdgpu hardware interrupt chip descriptor */
 591 static struct irq_chip amdgpu_irq_chip = {
 592         .name = "amdgpu-ih",
 593         .irq_mask = amdgpu_irq_mask,
 594         .irq_unmask = amdgpu_irq_unmask,
 595 };
 596
 597 /**
 598  * amdgpu_irqdomain_map - create mapping between virtual and hardware IRQ numbers
 599  *
 600  * @d: amdgpu IRQ domain pointer (unused)
 601  * @irq: virtual IRQ number
 602  * @hwirq: hardware irq number
 603  *
 604  * Current implementation assigns simple interrupt handler to the given virtual
 605  * IRQ.
 606  *
 607  * Returns:
 608  * 0 on success or error code otherwise
 609  */
 610 static int amdgpu_irqdomain_map(struct irq_domain *d,
 611                                 unsigned int irq, irq_hw_number_t hwirq)
 612 {
 613         if (hwirq >= AMDGPU_MAX_IRQ_SRC_ID)
 614                 return -EPERM;
 615
 616         irq_set_chip_and_handler(irq,
 617                                  &amdgpu_irq_chip, handle_simple_irq);
 618         return 0;
 619 }
 620
 621 /* Implementation of methods for amdgpu IRQ domain */
 622 static const struct irq_domain_ops amdgpu_hw_irqdomain_ops = {
 623         .map = amdgpu_irqdomain_map,
 624 };
 625
 626 /**
 627  * amdgpu_irq_add_domain - create a linear IRQ domain
 628  *
 629  * @adev: amdgpu device pointer
 630  *
 631  * Creates an IRQ domain for GPU interrupt sources
 632  * that may be driven by another driver (e.g., ACP).
 633  *
 634  * Returns:
 635  * 0 on success or error code otherwise
 636  */
 637 int amdgpu_irq_add_domain(struct amdgpu_device *adev)
 638 {
 639         adev->irq.domain = irq_domain_add_linear(NULL, AMDGPU_MAX_IRQ_SRC_ID,
 640                                                  &amdgpu_hw_irqdomain_ops, adev);
 641         if (!adev->irq.domain) {
 642                 DRM_ERROR("GPU irq add domain failed\n");
 643                 return -ENODEV;
 644         }
 645
 646         return 0;
 647 }
 648
 649 /**
 650  * amdgpu_irq_remove_domain - remove the IRQ domain
 651  *
 652  * @adev: amdgpu device pointer
 653  *
 654  * Removes the IRQ domain for GPU interrupt sources
 655  * that may be driven by another driver (e.g., ACP).
 656  */
 657 void amdgpu_irq_remove_domain(struct amdgpu_device *adev)
 658 {
 659         if (adev->irq.domain) {
 660                 irq_domain_remove(adev->irq.domain);
 661                 adev->irq.domain = NULL;
 662         }
 663 }
 664
 665 /**
 666  * amdgpu_irq_create_mapping - create mapping between domain Linux IRQs
 667  *
 668  * @adev: amdgpu device pointer
 669  * @src_id: IH source id
 670  *
 671  * Creates mapping between a domain IRQ (GPU IH src id) and a Linux IRQ
 672  * Use this for components that generate a GPU interrupt, but are driven
 673  * by a different driver (e.g., ACP).
 674  *
 675  * Returns:
 676  * Linux IRQ
 677  */
 678 unsigned amdgpu_irq_create_mapping(struct amdgpu_device *adev, unsigned src_id)
 679 {
 680         adev->irq.virq[src_id] = irq_create_mapping(adev->irq.domain, src_id);
 681
 682         return adev->irq.virq[src_id];
 683 }