drivers/gpu/drm/panel/panel-simple.c

   1 /*
   2  * Copyright (C) 2013, NVIDIA Corporation.  All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sub license,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the
  12  * next paragraph) shall be included in all copies or substantial portions
  13  * of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  21  * DEALINGS IN THE SOFTWARE.
  22  */
  23
  24 #include <linux/delay.h>
  25 #include <linux/gpio/consumer.h>
  26 #include <linux/iopoll.h>
  27 #include <linux/module.h>
  28 #include <linux/of_platform.h>
  29 #include <linux/platform_device.h>
  30 #include <linux/regulator/consumer.h>
  31
  32 #include <video/display_timing.h>
  33 #include <video/of_display_timing.h>
  34 #include <video/videomode.h>
  35
  36 #include <drm/drm_crtc.h>
  37 #include <drm/drm_device.h>
  38 #include <drm/drm_mipi_dsi.h>
  39 #include <drm/drm_panel.h>
  40
  41 /**
  42  * @modes: Pointer to array of fixed modes appropriate for this panel.  If
  43  *         only one mode then this can just be the address of this the mode.
  44  *         NOTE: cannot be used with "timings" and also if this is specified
  45  *         then you cannot override the mode in the device tree.
  46  * @num_modes: Number of elements in modes array.
  47  * @timings: Pointer to array of display timings.  NOTE: cannot be used with
  48  *           "modes" and also these will be used to validate a device tree
  49  *           override if one is present.
  50  * @num_timings: Number of elements in timings array.
  51  * @bpc: Bits per color.
  52  * @size: Structure containing the physical size of this panel.
  53  * @delay: Structure containing various delay values for this panel.
  54  * @bus_format: See MEDIA_BUS_FMT_... defines.
  55  * @bus_flags: See DRM_BUS_FLAG_... defines.
  56  */
  57 struct panel_desc {
  58         const struct drm_display_mode *modes;
  59         unsigned int num_modes;
  60         const struct display_timing *timings;
  61         unsigned int num_timings;
  62
  63         unsigned int bpc;
  64
  65         /**
  66          * @width: width (in millimeters) of the panel's active display area
  67          * @height: height (in millimeters) of the panel's active display area
  68          */
  69         struct {
  70                 unsigned int width;
  71                 unsigned int height;
  72         } size;
  73
  74         /**
  75          * @prepare: the time (in milliseconds) that it takes for the panel to
  76          *           become ready and start receiving video data
  77          * @hpd_absent_delay: Add this to the prepare delay if we know Hot
  78          *                    Plug Detect isn't used.
  79          * @enable: the time (in milliseconds) that it takes for the panel to
  80          *          display the first valid frame after starting to receive
  81          *          video data
  82          * @disable: the time (in milliseconds) that it takes for the panel to
  83          *           turn the display off (no content is visible)
  84          * @unprepare: the time (in milliseconds) that it takes for the panel
  85          *             to power itself down completely
  86          */
  87         struct {
  88                 unsigned int prepare;
  89                 unsigned int hpd_absent_delay;
  90                 unsigned int enable;
  91                 unsigned int disable;
  92                 unsigned int unprepare;
  93         } delay;
  94
  95         u32 bus_format;
  96         u32 bus_flags;
  97         int connector_type;
  98 };
  99
 100 struct panel_simple {
 101         struct drm_panel base;
 102         bool prepared;
 103         bool enabled;
 104         bool no_hpd;
 105
 106         const struct panel_desc *desc;
 107
 108         struct regulator *supply;
 109         struct i2c_adapter *ddc;
 110
 111         struct gpio_desc *enable_gpio;
 112         struct gpio_desc *hpd_gpio;
 113
 114         struct drm_display_mode override_mode;
 115 };
 116
 117 static inline struct panel_simple *to_panel_simple(struct drm_panel *panel)
 118 {
 119         return container_of(panel, struct panel_simple, base);
 120 }
 121
 122 static unsigned int panel_simple_get_timings_modes(struct panel_simple *panel,
 123                                                    struct drm_connector *connector)
 124 {
 125         struct drm_display_mode *mode;
 126         unsigned int i, num = 0;
 127
 128         for (i = 0; i < panel->desc->num_timings; i++) {
 129                 const struct display_timing *dt = &panel->desc->timings[i];
 130                 struct videomode vm;
 131
 132                 videomode_from_timing(dt, &vm);
 133                 mode = drm_mode_create(connector->dev);
 134                 if (!mode) {
 135                         dev_err(panel->base.dev, "failed to add mode %ux%u\n",
 136                                 dt->hactive.typ, dt->vactive.typ);
 137                         continue;
 138                 }
 139
 140                 drm_display_mode_from_videomode(&vm, mode);
 141
 142                 mode->type |= DRM_MODE_TYPE_DRIVER;
 143
 144                 if (panel->desc->num_timings == 1)
 145                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 146
 147                 drm_mode_probed_add(connector, mode);
 148                 num++;
 149         }
 150
 151         return num;
 152 }
 153
 154 static unsigned int panel_simple_get_display_modes(struct panel_simple *panel,
 155                                                    struct drm_connector *connector)
 156 {
 157         struct drm_display_mode *mode;
 158         unsigned int i, num = 0;
 159
 160         for (i = 0; i < panel->desc->num_modes; i++) {
 161                 const struct drm_display_mode *m = &panel->desc->modes[i];
 162
 163                 mode = drm_mode_duplicate(connector->dev, m);
 164                 if (!mode) {
 165                         dev_err(panel->base.dev, "failed to add mode %ux%u@%u\n",
 166                                 m->hdisplay, m->vdisplay, m->vrefresh);
 167                         continue;
 168                 }
 169
 170                 mode->type |= DRM_MODE_TYPE_DRIVER;
 171
 172                 if (panel->desc->num_modes == 1)
 173                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 174
 175                 drm_mode_set_name(mode);
 176
 177                 drm_mode_probed_add(connector, mode);
 178                 num++;
 179         }
 180
 181         return num;
 182 }
 183
 184 static int panel_simple_get_non_edid_modes(struct panel_simple *panel,
 185                                            struct drm_connector *connector)
 186 {
 187         struct drm_display_mode *mode;
 188         bool has_override = panel->override_mode.type;
 189         unsigned int num = 0;
 190
 191         if (!panel->desc)
 192                 return 0;
 193
 194         if (has_override) {
 195                 mode = drm_mode_duplicate(connector->dev,
 196                                           &panel->override_mode);
 197                 if (mode) {
 198                         drm_mode_probed_add(connector, mode);
 199                         num = 1;
 200                 } else {
 201                         dev_err(panel->base.dev, "failed to add override mode\n");
 202                 }
 203         }
 204
 205         /* Only add timings if override was not there or failed to validate */
 206         if (num == 0 && panel->desc->num_timings)
 207                 num = panel_simple_get_timings_modes(panel, connector);
 208
 209         /*
 210          * Only add fixed modes if timings/override added no mode.
 211          *
 212          * We should only ever have either the display timings specified
 213          * or a fixed mode. Anything else is rather bogus.
 214          */
 215         WARN_ON(panel->desc->num_timings && panel->desc->num_modes);
 216         if (num == 0)
 217                 num = panel_simple_get_display_modes(panel, connector);
 218
 219         connector->display_info.bpc = panel->desc->bpc;
 220         connector->display_info.width_mm = panel->desc->size.width;
 221         connector->display_info.height_mm = panel->desc->size.height;
 222         if (panel->desc->bus_format)
 223                 drm_display_info_set_bus_formats(&connector->display_info,
 224                                                  &panel->desc->bus_format, 1);
 225         connector->display_info.bus_flags = panel->desc->bus_flags;
 226
 227         return num;
 228 }
 229
 230 static int panel_simple_disable(struct drm_panel *panel)
 231 {
 232         struct panel_simple *p = to_panel_simple(panel);
 233
 234         if (!p->enabled)
 235                 return 0;
 236
 237         if (p->desc->delay.disable)
 238                 msleep(p->desc->delay.disable);
 239
 240         p->enabled = false;
 241
 242         return 0;
 243 }
 244
 245 static int panel_simple_unprepare(struct drm_panel *panel)
 246 {
 247         struct panel_simple *p = to_panel_simple(panel);
 248
 249         if (!p->prepared)
 250                 return 0;
 251
 252         gpiod_set_value_cansleep(p->enable_gpio, 0);
 253
 254         regulator_disable(p->supply);
 255
 256         if (p->desc->delay.unprepare)
 257                 msleep(p->desc->delay.unprepare);
 258
 259         p->prepared = false;
 260
 261         return 0;
 262 }
 263
 264 static int panel_simple_get_hpd_gpio(struct device *dev,
 265                                      struct panel_simple *p, bool from_probe)
 266 {
 267         int err;
 268
 269         p->hpd_gpio = devm_gpiod_get_optional(dev, "hpd", GPIOD_IN);
 270         if (IS_ERR(p->hpd_gpio)) {
 271                 err = PTR_ERR(p->hpd_gpio);
 272
 273                 /*
 274                  * If we're called from probe we won't consider '-EPROBE_DEFER'
 275                  * to be an error--we'll leave the error code in "hpd_gpio".
 276                  * When we try to use it we'll try again.  This allows for
 277                  * circular dependencies where the component providing the
 278                  * hpd gpio needs the panel to init before probing.
 279                  */
 280                 if (err != -EPROBE_DEFER || !from_probe) {
 281                         dev_err(dev, "failed to get 'hpd' GPIO: %d\n", err);
 282                         return err;
 283                 }
 284         }
 285
 286         return 0;
 287 }
 288
 289 static int panel_simple_prepare(struct drm_panel *panel)
 290 {
 291         struct panel_simple *p = to_panel_simple(panel);
 292         unsigned int delay;
 293         int err;
 294         int hpd_asserted;
 295
 296         if (p->prepared)
 297                 return 0;
 298
 299         err = regulator_enable(p->supply);
 300         if (err < 0) {
 301                 dev_err(panel->dev, "failed to enable supply: %d\n", err);
 302                 return err;
 303         }
 304
 305         gpiod_set_value_cansleep(p->enable_gpio, 1);
 306
 307         delay = p->desc->delay.prepare;
 308         if (p->no_hpd)
 309                 delay += p->desc->delay.hpd_absent_delay;
 310         if (delay)
 311                 msleep(delay);
 312
 313         if (p->hpd_gpio) {
 314                 if (IS_ERR(p->hpd_gpio)) {
 315                         err = panel_simple_get_hpd_gpio(panel->dev, p, false);
 316                         if (err)
 317                                 return err;
 318                 }
 319
 320                 err = readx_poll_timeout(gpiod_get_value_cansleep, p->hpd_gpio,
 321                                          hpd_asserted, hpd_asserted,
 322                                          1000, 2000000);
 323                 if (hpd_asserted < 0)
 324                         err = hpd_asserted;
 325
 326                 if (err) {
 327                         dev_err(panel->dev,
 328                                 "error waiting for hpd GPIO: %d\n", err);
 329                         return err;
 330                 }
 331         }
 332
 333         p->prepared = true;
 334
 335         return 0;
 336 }
 337
 338 static int panel_simple_enable(struct drm_panel *panel)
 339 {
 340         struct panel_simple *p = to_panel_simple(panel);
 341
 342         if (p->enabled)
 343                 return 0;
 344
 345         if (p->desc->delay.enable)
 346                 msleep(p->desc->delay.enable);
 347
 348         p->enabled = true;
 349
 350         return 0;
 351 }
 352
 353 static int panel_simple_get_modes(struct drm_panel *panel,
 354                                   struct drm_connector *connector)
 355 {
 356         struct panel_simple *p = to_panel_simple(panel);
 357         int num = 0;
 358
 359         /* probe EDID if a DDC bus is available */
 360         if (p->ddc) {
 361                 struct edid *edid = drm_get_edid(connector, p->ddc);
 362
 363                 drm_connector_update_edid_property(connector, edid);
 364                 if (edid) {
 365                         num += drm_add_edid_modes(connector, edid);
 366                         kfree(edid);
 367                 }
 368         }
 369
 370         /* add hard-coded panel modes */
 371         num += panel_simple_get_non_edid_modes(p, connector);
 372
 373         return num;
 374 }
 375
 376 static int panel_simple_get_timings(struct drm_panel *panel,
 377                                     unsigned int num_timings,
 378                                     struct display_timing *timings)
 379 {
 380         struct panel_simple *p = to_panel_simple(panel);
 381         unsigned int i;
 382
 383         if (p->desc->num_timings < num_timings)
 384                 num_timings = p->desc->num_timings;
 385
 386         if (timings)
 387                 for (i = 0; i < num_timings; i++)
 388                         timings[i] = p->desc->timings[i];
 389
 390         return p->desc->num_timings;
 391 }
 392
 393 static const struct drm_panel_funcs panel_simple_funcs = {
 394         .disable = panel_simple_disable,
 395         .unprepare = panel_simple_unprepare,
 396         .prepare = panel_simple_prepare,
 397         .enable = panel_simple_enable,
 398         .get_modes = panel_simple_get_modes,
 399         .get_timings = panel_simple_get_timings,
 400 };
 401
 402 static struct panel_desc panel_dpi;
 403
 404 static int panel_dpi_probe(struct device *dev,
 405                            struct panel_simple *panel)
 406 {
 407         struct display_timing *timing;
 408         const struct device_node *np;
 409         struct panel_desc *desc;
 410         unsigned int bus_flags;
 411         struct videomode vm;
 412         int ret;
 413
 414         np = dev->of_node;
 415         desc = devm_kzalloc(dev, sizeof(*desc), GFP_KERNEL);
 416         if (!desc)
 417                 return -ENOMEM;
 418
 419         timing = devm_kzalloc(dev, sizeof(*timing), GFP_KERNEL);
 420         if (!timing)
 421                 return -ENOMEM;
 422
 423         ret = of_get_display_timing(np, "panel-timing", timing);
 424         if (ret < 0) {
 425                 dev_err(dev, "%pOF: no panel-timing node found for \"panel-dpi\" binding\n",
 426                         np);
 427                 return ret;
 428         }
 429
 430         desc->timings = timing;
 431         desc->num_timings = 1;
 432
 433         of_property_read_u32(np, "width-mm", &desc->size.width);
 434         of_property_read_u32(np, "height-mm", &desc->size.height);
 435
 436         /* Extract bus_flags from display_timing */
 437         bus_flags = 0;
 438         vm.flags = timing->flags;
 439         drm_bus_flags_from_videomode(&vm, &bus_flags);
 440         desc->bus_flags = bus_flags;
 441
 442         /* We do not know the connector for the DT node, so guess it */
 443         desc->connector_type = DRM_MODE_CONNECTOR_DPI;
 444
 445         panel->desc = desc;
 446
 447         return 0;
 448 }
 449
 450 #define PANEL_SIMPLE_BOUNDS_CHECK(to_check, bounds, field) \
 451         (to_check->field.typ >= bounds->field.min && \
 452          to_check->field.typ <= bounds->field.max)
 453 static void panel_simple_parse_panel_timing_node(struct device *dev,
 454                                                  struct panel_simple *panel,
 455                                                  const struct display_timing *ot)
 456 {
 457         const struct panel_desc *desc = panel->desc;
 458         struct videomode vm;
 459         unsigned int i;
 460
 461         if (WARN_ON(desc->num_modes)) {
 462                 dev_err(dev, "Reject override mode: panel has a fixed mode\n");
 463                 return;
 464         }
 465         if (WARN_ON(!desc->num_timings)) {
 466                 dev_err(dev, "Reject override mode: no timings specified\n");
 467                 return;
 468         }
 469
 470         for (i = 0; i < panel->desc->num_timings; i++) {
 471                 const struct display_timing *dt = &panel->desc->timings[i];
 472
 473                 if (!PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hactive) ||
 474                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hfront_porch) ||
 475                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hback_porch) ||
 476                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hsync_len) ||
 477                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vactive) ||
 478                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vfront_porch) ||
 479                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vback_porch) ||
 480                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vsync_len))
 481                         continue;
 482
 483                 if (ot->flags != dt->flags)
 484                         continue;
 485
 486                 videomode_from_timing(ot, &vm);
 487                 drm_display_mode_from_videomode(&vm, &panel->override_mode);
 488                 panel->override_mode.type |= DRM_MODE_TYPE_DRIVER |
 489                                              DRM_MODE_TYPE_PREFERRED;
 490                 break;
 491         }
 492
 493         if (WARN_ON(!panel->override_mode.type))
 494                 dev_err(dev, "Reject override mode: No display_timing found\n");
 495 }
 496
 497 static int panel_simple_probe(struct device *dev, const struct panel_desc *desc)
 498 {
 499         struct panel_simple *panel;
 500         struct display_timing dt;
 501         struct device_node *ddc;
 502         int err;
 503
 504         panel = devm_kzalloc(dev, sizeof(*panel), GFP_KERNEL);
 505         if (!panel)
 506                 return -ENOMEM;
 507
 508         panel->enabled = false;
 509         panel->prepared = false;
 510         panel->desc = desc;
 511
 512         panel->no_hpd = of_property_read_bool(dev->of_node, "no-hpd");
 513         if (!panel->no_hpd) {
 514                 err = panel_simple_get_hpd_gpio(dev, panel, true);
 515                 if (err)
 516                         return err;
 517         }
 518
 519         panel->supply = devm_regulator_get(dev, "power");
 520         if (IS_ERR(panel->supply))
 521                 return PTR_ERR(panel->supply);
 522
 523         panel->enable_gpio = devm_gpiod_get_optional(dev, "enable",
 524                                                      GPIOD_OUT_LOW);
 525         if (IS_ERR(panel->enable_gpio)) {
 526                 err = PTR_ERR(panel->enable_gpio);
 527                 if (err != -EPROBE_DEFER)
 528                         dev_err(dev, "failed to request GPIO: %d\n", err);
 529                 return err;
 530         }
 531
 532         ddc = of_parse_phandle(dev->of_node, "ddc-i2c-bus", 0);
 533         if (ddc) {
 534                 panel->ddc = of_find_i2c_adapter_by_node(ddc);
 535                 of_node_put(ddc);
 536
 537                 if (!panel->ddc)
 538                         return -EPROBE_DEFER;
 539         }
 540
 541         if (desc == &panel_dpi) {
 542                 /* Handle the generic panel-dpi binding */
 543                 err = panel_dpi_probe(dev, panel);
 544                 if (err)
 545                         goto free_ddc;
 546         } else {
 547                 if (!of_get_display_timing(dev->of_node, "panel-timing", &dt))
 548                         panel_simple_parse_panel_timing_node(dev, panel, &dt);
 549         }
 550
 551         drm_panel_init(&panel->base, dev, &panel_simple_funcs,
 552                        desc->connector_type);
 553
 554         err = drm_panel_of_backlight(&panel->base);
 555         if (err)
 556                 goto free_ddc;
 557
 558         err = drm_panel_add(&panel->base);
 559         if (err < 0)
 560                 goto free_ddc;
 561
 562         dev_set_drvdata(dev, panel);
 563
 564         return 0;
 565
 566 free_ddc:
 567         if (panel->ddc)
 568                 put_device(&panel->ddc->dev);
 569
 570         return err;
 571 }
 572
 573 static int panel_simple_remove(struct device *dev)
 574 {
 575         struct panel_simple *panel = dev_get_drvdata(dev);
 576
 577         drm_panel_remove(&panel->base);
 578         drm_panel_disable(&panel->base);
 579         drm_panel_unprepare(&panel->base);
 580
 581         if (panel->ddc)
 582                 put_device(&panel->ddc->dev);
 583
 584         return 0;
 585 }
 586
 587 static void panel_simple_shutdown(struct device *dev)
 588 {
 589         struct panel_simple *panel = dev_get_drvdata(dev);
 590
 591         drm_panel_disable(&panel->base);
 592         drm_panel_unprepare(&panel->base);
 593 }
 594
 595 static const struct drm_display_mode ampire_am_480272h3tmqw_t01h_mode = {
 596         .clock = 9000,
 597         .hdisplay = 480,
 598         .hsync_start = 480 + 2,
 599         .hsync_end = 480 + 2 + 41,
 600         .htotal = 480 + 2 + 41 + 2,
 601         .vdisplay = 272,
 602         .vsync_start = 272 + 2,
 603         .vsync_end = 272 + 2 + 10,
 604         .vtotal = 272 + 2 + 10 + 2,
 605         .vrefresh = 60,
 606         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 607 };
 608
 609 static const struct panel_desc ampire_am_480272h3tmqw_t01h = {
 610         .modes = &ampire_am_480272h3tmqw_t01h_mode,
 611         .num_modes = 1,
 612         .bpc = 8,
 613         .size = {
 614                 .width = 105,
 615                 .height = 67,
 616         },
 617         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 618 };
 619
 620 static const struct drm_display_mode ampire_am800480r3tmqwa1h_mode = {
 621         .clock = 33333,
 622         .hdisplay = 800,
 623         .hsync_start = 800 + 0,
 624         .hsync_end = 800 + 0 + 255,
 625         .htotal = 800 + 0 + 255 + 0,
 626         .vdisplay = 480,
 627         .vsync_start = 480 + 2,
 628         .vsync_end = 480 + 2 + 45,
 629         .vtotal = 480 + 2 + 45 + 0,
 630         .vrefresh = 60,
 631         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 632 };
 633
 634 static const struct panel_desc ampire_am800480r3tmqwa1h = {
 635         .modes = &ampire_am800480r3tmqwa1h_mode,
 636         .num_modes = 1,
 637         .bpc = 6,
 638         .size = {
 639                 .width = 152,
 640                 .height = 91,
 641         },
 642         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 643 };
 644
 645 static const struct display_timing santek_st0700i5y_rbslw_f_timing = {
 646         .pixelclock = { 26400000, 33300000, 46800000 },
 647         .hactive = { 800, 800, 800 },
 648         .hfront_porch = { 16, 210, 354 },
 649         .hback_porch = { 45, 36, 6 },
 650         .hsync_len = { 1, 10, 40 },
 651         .vactive = { 480, 480, 480 },
 652         .vfront_porch = { 7, 22, 147 },
 653         .vback_porch = { 22, 13, 3 },
 654         .vsync_len = { 1, 10, 20 },
 655         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
 656                 DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE
 657 };
 658
 659 static const struct panel_desc armadeus_st0700_adapt = {
 660         .timings = &santek_st0700i5y_rbslw_f_timing,
 661         .num_timings = 1,
 662         .bpc = 6,
 663         .size = {
 664                 .width = 154,
 665                 .height = 86,
 666         },
 667         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 668         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
 669 };
 670
 671 static const struct drm_display_mode auo_b101aw03_mode = {
 672         .clock = 51450,
 673         .hdisplay = 1024,
 674         .hsync_start = 1024 + 156,
 675         .hsync_end = 1024 + 156 + 8,
 676         .htotal = 1024 + 156 + 8 + 156,
 677         .vdisplay = 600,
 678         .vsync_start = 600 + 16,
 679         .vsync_end = 600 + 16 + 6,
 680         .vtotal = 600 + 16 + 6 + 16,
 681         .vrefresh = 60,
 682 };
 683
 684 static const struct panel_desc auo_b101aw03 = {
 685         .modes = &auo_b101aw03_mode,
 686         .num_modes = 1,
 687         .bpc = 6,
 688         .size = {
 689                 .width = 223,
 690                 .height = 125,
 691         },
 692 };
 693
 694 static const struct display_timing auo_b101ean01_timing = {
 695         .pixelclock = { 65300000, 72500000, 75000000 },
 696         .hactive = { 1280, 1280, 1280 },
 697         .hfront_porch = { 18, 119, 119 },
 698         .hback_porch = { 21, 21, 21 },
 699         .hsync_len = { 32, 32, 32 },
 700         .vactive = { 800, 800, 800 },
 701         .vfront_porch = { 4, 4, 4 },
 702         .vback_porch = { 8, 8, 8 },
 703         .vsync_len = { 18, 20, 20 },
 704 };
 705
 706 static const struct panel_desc auo_b101ean01 = {
 707         .timings = &auo_b101ean01_timing,
 708         .num_timings = 1,
 709         .bpc = 6,
 710         .size = {
 711                 .width = 217,
 712                 .height = 136,
 713         },
 714 };
 715
 716 static const struct drm_display_mode auo_b101xtn01_mode = {
 717         .clock = 72000,
 718         .hdisplay = 1366,
 719         .hsync_start = 1366 + 20,
 720         .hsync_end = 1366 + 20 + 70,
 721         .htotal = 1366 + 20 + 70,
 722         .vdisplay = 768,
 723         .vsync_start = 768 + 14,
 724         .vsync_end = 768 + 14 + 42,
 725         .vtotal = 768 + 14 + 42,
 726         .vrefresh = 60,
 727         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 728 };
 729
 730 static const struct panel_desc auo_b101xtn01 = {
 731         .modes = &auo_b101xtn01_mode,
 732         .num_modes = 1,
 733         .bpc = 6,
 734         .size = {
 735                 .width = 223,
 736                 .height = 125,
 737         },
 738 };
 739
 740 static const struct drm_display_mode auo_b116xak01_mode = {
 741         .clock = 69300,
 742         .hdisplay = 1366,
 743         .hsync_start = 1366 + 48,
 744         .hsync_end = 1366 + 48 + 32,
 745         .htotal = 1366 + 48 + 32 + 10,
 746         .vdisplay = 768,
 747         .vsync_start = 768 + 4,
 748         .vsync_end = 768 + 4 + 6,
 749         .vtotal = 768 + 4 + 6 + 15,
 750         .vrefresh = 60,
 751         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 752 };
 753
 754 static const struct panel_desc auo_b116xak01 = {
 755         .modes = &auo_b116xak01_mode,
 756         .num_modes = 1,
 757         .bpc = 6,
 758         .size = {
 759                 .width = 256,
 760                 .height = 144,
 761         },
 762         .delay = {
 763                 .hpd_absent_delay = 200,
 764         },
 765         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 766         .connector_type = DRM_MODE_CONNECTOR_eDP,
 767 };
 768
 769 static const struct drm_display_mode auo_b116xw03_mode = {
 770         .clock = 70589,
 771         .hdisplay = 1366,
 772         .hsync_start = 1366 + 40,
 773         .hsync_end = 1366 + 40 + 40,
 774         .htotal = 1366 + 40 + 40 + 32,
 775         .vdisplay = 768,
 776         .vsync_start = 768 + 10,
 777         .vsync_end = 768 + 10 + 12,
 778         .vtotal = 768 + 10 + 12 + 6,
 779         .vrefresh = 60,
 780 };
 781
 782 static const struct panel_desc auo_b116xw03 = {
 783         .modes = &auo_b116xw03_mode,
 784         .num_modes = 1,
 785         .bpc = 6,
 786         .size = {
 787                 .width = 256,
 788                 .height = 144,
 789         },
 790 };
 791
 792 static const struct drm_display_mode auo_b133xtn01_mode = {
 793         .clock = 69500,
 794         .hdisplay = 1366,
 795         .hsync_start = 1366 + 48,
 796         .hsync_end = 1366 + 48 + 32,
 797         .htotal = 1366 + 48 + 32 + 20,
 798         .vdisplay = 768,
 799         .vsync_start = 768 + 3,
 800         .vsync_end = 768 + 3 + 6,
 801         .vtotal = 768 + 3 + 6 + 13,
 802         .vrefresh = 60,
 803 };
 804
 805 static const struct panel_desc auo_b133xtn01 = {
 806         .modes = &auo_b133xtn01_mode,
 807         .num_modes = 1,
 808         .bpc = 6,
 809         .size = {
 810                 .width = 293,
 811                 .height = 165,
 812         },
 813 };
 814
 815 static const struct drm_display_mode auo_b133htn01_mode = {
 816         .clock = 150660,
 817         .hdisplay = 1920,
 818         .hsync_start = 1920 + 172,
 819         .hsync_end = 1920 + 172 + 80,
 820         .htotal = 1920 + 172 + 80 + 60,
 821         .vdisplay = 1080,
 822         .vsync_start = 1080 + 25,
 823         .vsync_end = 1080 + 25 + 10,
 824         .vtotal = 1080 + 25 + 10 + 10,
 825         .vrefresh = 60,
 826 };
 827
 828 static const struct panel_desc auo_b133htn01 = {
 829         .modes = &auo_b133htn01_mode,
 830         .num_modes = 1,
 831         .bpc = 6,
 832         .size = {
 833                 .width = 293,
 834                 .height = 165,
 835         },
 836         .delay = {
 837                 .prepare = 105,
 838                 .enable = 20,
 839                 .unprepare = 50,
 840         },
 841 };
 842
 843 static const struct display_timing auo_g070vvn01_timings = {
 844         .pixelclock = { 33300000, 34209000, 45000000 },
 845         .hactive = { 800, 800, 800 },
 846         .hfront_porch = { 20, 40, 200 },
 847         .hback_porch = { 87, 40, 1 },
 848         .hsync_len = { 1, 48, 87 },
 849         .vactive = { 480, 480, 480 },
 850         .vfront_porch = { 5, 13, 200 },
 851         .vback_porch = { 31, 31, 29 },
 852         .vsync_len = { 1, 1, 3 },
 853 };
 854
 855 static const struct panel_desc auo_g070vvn01 = {
 856         .timings = &auo_g070vvn01_timings,
 857         .num_timings = 1,
 858         .bpc = 8,
 859         .size = {
 860                 .width = 152,
 861                 .height = 91,
 862         },
 863         .delay = {
 864                 .prepare = 200,
 865                 .enable = 50,
 866                 .disable = 50,
 867                 .unprepare = 1000,
 868         },
 869 };
 870
 871 static const struct drm_display_mode auo_g101evn010_mode = {
 872         .clock = 68930,
 873         .hdisplay = 1280,
 874         .hsync_start = 1280 + 82,
 875         .hsync_end = 1280 + 82 + 2,
 876         .htotal = 1280 + 82 + 2 + 84,
 877         .vdisplay = 800,
 878         .vsync_start = 800 + 8,
 879         .vsync_end = 800 + 8 + 2,
 880         .vtotal = 800 + 8 + 2 + 6,
 881         .vrefresh = 60,
 882 };
 883
 884 static const struct panel_desc auo_g101evn010 = {
 885         .modes = &auo_g101evn010_mode,
 886         .num_modes = 1,
 887         .bpc = 6,
 888         .size = {
 889                 .width = 216,
 890                 .height = 135,
 891         },
 892         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 893         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 894 };
 895
 896 static const struct drm_display_mode auo_g104sn02_mode = {
 897         .clock = 40000,
 898         .hdisplay = 800,
 899         .hsync_start = 800 + 40,
 900         .hsync_end = 800 + 40 + 216,
 901         .htotal = 800 + 40 + 216 + 128,
 902         .vdisplay = 600,
 903         .vsync_start = 600 + 10,
 904         .vsync_end = 600 + 10 + 35,
 905         .vtotal = 600 + 10 + 35 + 2,
 906         .vrefresh = 60,
 907 };
 908
 909 static const struct panel_desc auo_g104sn02 = {
 910         .modes = &auo_g104sn02_mode,
 911         .num_modes = 1,
 912         .bpc = 8,
 913         .size = {
 914                 .width = 211,
 915                 .height = 158,
 916         },
 917 };
 918
 919 static const struct drm_display_mode auo_g121ean01_mode = {
 920         .clock = 66700,
 921         .hdisplay = 1280,
 922         .hsync_start = 1280 + 58,
 923         .hsync_end = 1280 + 58 + 8,
 924         .htotal = 1280 + 58 + 8 + 70,
 925         .vdisplay = 800,
 926         .vsync_start = 800 + 6,
 927         .vsync_end = 800 + 6 + 4,
 928         .vtotal = 800 + 6 + 4 + 10,
 929         .vrefresh = 60,
 930 };
 931
 932 static const struct panel_desc auo_g121ean01 = {
 933         .modes = &auo_g121ean01_mode,
 934         .num_modes = 1,
 935         .bpc = 8,
 936         .size = {
 937                 .width = 261,
 938                 .height = 163,
 939         },
 940         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 941         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 942 };
 943
 944 static const struct display_timing auo_g133han01_timings = {
 945         .pixelclock = { 134000000, 141200000, 149000000 },
 946         .hactive = { 1920, 1920, 1920 },
 947         .hfront_porch = { 39, 58, 77 },
 948         .hback_porch = { 59, 88, 117 },
 949         .hsync_len = { 28, 42, 56 },
 950         .vactive = { 1080, 1080, 1080 },
 951         .vfront_porch = { 3, 8, 11 },
 952         .vback_porch = { 5, 14, 19 },
 953         .vsync_len = { 4, 14, 19 },
 954 };
 955
 956 static const struct panel_desc auo_g133han01 = {
 957         .timings = &auo_g133han01_timings,
 958         .num_timings = 1,
 959         .bpc = 8,
 960         .size = {
 961                 .width = 293,
 962                 .height = 165,
 963         },
 964         .delay = {
 965                 .prepare = 200,
 966                 .enable = 50,
 967                 .disable = 50,
 968                 .unprepare = 1000,
 969         },
 970         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
 971         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 972 };
 973
 974 static const struct drm_display_mode auo_g156xtn01_mode = {
 975         .clock = 76000,
 976         .hdisplay = 1366,
 977         .hsync_start = 1366 + 33,
 978         .hsync_end = 1366 + 33 + 67,
 979         .htotal = 1560,
 980         .vdisplay = 768,
 981         .vsync_start = 768 + 4,
 982         .vsync_end = 768 + 4 + 4,
 983         .vtotal = 806,
 984         .vrefresh = 60,
 985 };
 986
 987 static const struct panel_desc auo_g156xtn01 = {
 988         .modes = &auo_g156xtn01_mode,
 989         .num_modes = 1,
 990         .bpc = 8,
 991         .size = {
 992                 .width = 344,
 993                 .height = 194,
 994         },
 995         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 996         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 997 };
 998
 999 static const struct display_timing auo_g185han01_timings = {
1000         .pixelclock = { 120000000, 144000000, 175000000 },
1001         .hactive = { 1920, 1920, 1920 },
1002         .hfront_porch = { 36, 120, 148 },
1003         .hback_porch = { 24, 88, 108 },
1004         .hsync_len = { 20, 48, 64 },
1005         .vactive = { 1080, 1080, 1080 },
1006         .vfront_porch = { 6, 10, 40 },
1007         .vback_porch = { 2, 5, 20 },
1008         .vsync_len = { 2, 5, 20 },
1009 };
1010
1011 static const struct panel_desc auo_g185han01 = {
1012         .timings = &auo_g185han01_timings,
1013         .num_timings = 1,
1014         .bpc = 8,
1015         .size = {
1016                 .width = 409,
1017                 .height = 230,
1018         },
1019         .delay = {
1020                 .prepare = 50,
1021                 .enable = 200,
1022                 .disable = 110,
1023                 .unprepare = 1000,
1024         },
1025         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1026         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1027 };
1028
1029 static const struct display_timing auo_g190ean01_timings = {
1030         .pixelclock = { 90000000, 108000000, 135000000 },
1031         .hactive = { 1280, 1280, 1280 },
1032         .hfront_porch = { 126, 184, 1266 },
1033         .hback_porch = { 84, 122, 844 },
1034         .hsync_len = { 70, 102, 704 },
1035         .vactive = { 1024, 1024, 1024 },
1036         .vfront_porch = { 4, 26, 76 },
1037         .vback_porch = { 2, 8, 25 },
1038         .vsync_len = { 2, 8, 25 },
1039 };
1040
1041 static const struct panel_desc auo_g190ean01 = {
1042         .timings = &auo_g190ean01_timings,
1043         .num_timings = 1,
1044         .bpc = 8,
1045         .size = {
1046                 .width = 376,
1047                 .height = 301,
1048         },
1049         .delay = {
1050                 .prepare = 50,
1051                 .enable = 200,
1052                 .disable = 110,
1053                 .unprepare = 1000,
1054         },
1055         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1056         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1057 };
1058
1059 static const struct display_timing auo_p320hvn03_timings = {
1060         .pixelclock = { 106000000, 148500000, 164000000 },
1061         .hactive = { 1920, 1920, 1920 },
1062         .hfront_porch = { 25, 50, 130 },
1063         .hback_porch = { 25, 50, 130 },
1064         .hsync_len = { 20, 40, 105 },
1065         .vactive = { 1080, 1080, 1080 },
1066         .vfront_porch = { 8, 17, 150 },
1067         .vback_porch = { 8, 17, 150 },
1068         .vsync_len = { 4, 11, 100 },
1069 };
1070
1071 static const struct panel_desc auo_p320hvn03 = {
1072         .timings = &auo_p320hvn03_timings,
1073         .num_timings = 1,
1074         .bpc = 8,
1075         .size = {
1076                 .width = 698,
1077                 .height = 393,
1078         },
1079         .delay = {
1080                 .prepare = 1,
1081                 .enable = 450,
1082                 .unprepare = 500,
1083         },
1084         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1085         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1086 };
1087
1088 static const struct drm_display_mode auo_t215hvn01_mode = {
1089         .clock = 148800,
1090         .hdisplay = 1920,
1091         .hsync_start = 1920 + 88,
1092         .hsync_end = 1920 + 88 + 44,
1093         .htotal = 1920 + 88 + 44 + 148,
1094         .vdisplay = 1080,
1095         .vsync_start = 1080 + 4,
1096         .vsync_end = 1080 + 4 + 5,
1097         .vtotal = 1080 + 4 + 5 + 36,
1098         .vrefresh = 60,
1099 };
1100
1101 static const struct panel_desc auo_t215hvn01 = {
1102         .modes = &auo_t215hvn01_mode,
1103         .num_modes = 1,
1104         .bpc = 8,
1105         .size = {
1106                 .width = 430,
1107                 .height = 270,
1108         },
1109         .delay = {
1110                 .disable = 5,
1111                 .unprepare = 1000,
1112         }
1113 };
1114
1115 static const struct drm_display_mode avic_tm070ddh03_mode = {
1116         .clock = 51200,
1117         .hdisplay = 1024,
1118         .hsync_start = 1024 + 160,
1119         .hsync_end = 1024 + 160 + 4,
1120         .htotal = 1024 + 160 + 4 + 156,
1121         .vdisplay = 600,
1122         .vsync_start = 600 + 17,
1123         .vsync_end = 600 + 17 + 1,
1124         .vtotal = 600 + 17 + 1 + 17,
1125         .vrefresh = 60,
1126 };
1127
1128 static const struct panel_desc avic_tm070ddh03 = {
1129         .modes = &avic_tm070ddh03_mode,
1130         .num_modes = 1,
1131         .bpc = 8,
1132         .size = {
1133                 .width = 154,
1134                 .height = 90,
1135         },
1136         .delay = {
1137                 .prepare = 20,
1138                 .enable = 200,
1139                 .disable = 200,
1140         },
1141 };
1142
1143 static const struct drm_display_mode bananapi_s070wv20_ct16_mode = {
1144         .clock = 30000,
1145         .hdisplay = 800,
1146         .hsync_start = 800 + 40,
1147         .hsync_end = 800 + 40 + 48,
1148         .htotal = 800 + 40 + 48 + 40,
1149         .vdisplay = 480,
1150         .vsync_start = 480 + 13,
1151         .vsync_end = 480 + 13 + 3,
1152         .vtotal = 480 + 13 + 3 + 29,
1153 };
1154
1155 static const struct panel_desc bananapi_s070wv20_ct16 = {
1156         .modes = &bananapi_s070wv20_ct16_mode,
1157         .num_modes = 1,
1158         .bpc = 6,
1159         .size = {
1160                 .width = 154,
1161                 .height = 86,
1162         },
1163 };
1164
1165 static const struct drm_display_mode boe_hv070wsa_mode = {
1166         .clock = 42105,
1167         .hdisplay = 1024,
1168         .hsync_start = 1024 + 30,
1169         .hsync_end = 1024 + 30 + 30,
1170         .htotal = 1024 + 30 + 30 + 30,
1171         .vdisplay = 600,
1172         .vsync_start = 600 + 10,
1173         .vsync_end = 600 + 10 + 10,
1174         .vtotal = 600 + 10 + 10 + 10,
1175         .vrefresh = 60,
1176 };
1177
1178 static const struct panel_desc boe_hv070wsa = {
1179         .modes = &boe_hv070wsa_mode,
1180         .num_modes = 1,
1181         .size = {
1182                 .width = 154,
1183                 .height = 90,
1184         },
1185 };
1186
1187 static const struct drm_display_mode boe_nv101wxmn51_modes[] = {
1188         {
1189                 .clock = 71900,
1190                 .hdisplay = 1280,
1191                 .hsync_start = 1280 + 48,
1192                 .hsync_end = 1280 + 48 + 32,
1193                 .htotal = 1280 + 48 + 32 + 80,
1194                 .vdisplay = 800,
1195                 .vsync_start = 800 + 3,
1196                 .vsync_end = 800 + 3 + 5,
1197                 .vtotal = 800 + 3 + 5 + 24,
1198                 .vrefresh = 60,
1199         },
1200         {
1201                 .clock = 57500,
1202                 .hdisplay = 1280,
1203                 .hsync_start = 1280 + 48,
1204                 .hsync_end = 1280 + 48 + 32,
1205                 .htotal = 1280 + 48 + 32 + 80,
1206                 .vdisplay = 800,
1207                 .vsync_start = 800 + 3,
1208                 .vsync_end = 800 + 3 + 5,
1209                 .vtotal = 800 + 3 + 5 + 24,
1210                 .vrefresh = 48,
1211         },
1212 };
1213
1214 static const struct panel_desc boe_nv101wxmn51 = {
1215         .modes = boe_nv101wxmn51_modes,
1216         .num_modes = ARRAY_SIZE(boe_nv101wxmn51_modes),
1217         .bpc = 8,
1218         .size = {
1219                 .width = 217,
1220                 .height = 136,
1221         },
1222         .delay = {
1223                 .prepare = 210,
1224                 .enable = 50,
1225                 .unprepare = 160,
1226         },
1227 };
1228
1229 /* Also used for boe_nv133fhm_n62 */
1230 static const struct drm_display_mode boe_nv133fhm_n61_modes = {
1231         .clock = 147840,
1232         .hdisplay = 1920,
1233         .hsync_start = 1920 + 48,
1234         .hsync_end = 1920 + 48 + 32,
1235         .htotal = 1920 + 48 + 32 + 200,
1236         .vdisplay = 1080,
1237         .vsync_start = 1080 + 3,
1238         .vsync_end = 1080 + 3 + 6,
1239         .vtotal = 1080 + 3 + 6 + 31,
1240         .vrefresh = 60,
1241 };
1242
1243 /* Also used for boe_nv133fhm_n62 */
1244 static const struct panel_desc boe_nv133fhm_n61 = {
1245         .modes = &boe_nv133fhm_n61_modes,
1246         .num_modes = 1,
1247         .bpc = 6,
1248         .size = {
1249                 .width = 294,
1250                 .height = 165,
1251         },
1252         .delay = {
1253                 .hpd_absent_delay = 200,
1254                 .unprepare = 500,
1255         },
1256         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1257         .bus_flags = DRM_BUS_FLAG_DATA_MSB_TO_LSB,
1258         .connector_type = DRM_MODE_CONNECTOR_eDP,
1259 };
1260
1261 static const struct drm_display_mode boe_nv140fhmn49_modes[] = {
1262         {
1263                 .clock = 148500,
1264                 .hdisplay = 1920,
1265                 .hsync_start = 1920 + 48,
1266                 .hsync_end = 1920 + 48 + 32,
1267                 .htotal = 2200,
1268                 .vdisplay = 1080,
1269                 .vsync_start = 1080 + 3,
1270                 .vsync_end = 1080 + 3 + 5,
1271                 .vtotal = 1125,
1272                 .vrefresh = 60,
1273         },
1274 };
1275
1276 static const struct panel_desc boe_nv140fhmn49 = {
1277         .modes = boe_nv140fhmn49_modes,
1278         .num_modes = ARRAY_SIZE(boe_nv140fhmn49_modes),
1279         .bpc = 6,
1280         .size = {
1281                 .width = 309,
1282                 .height = 174,
1283         },
1284         .delay = {
1285                 .prepare = 210,
1286                 .enable = 50,
1287                 .unprepare = 160,
1288         },
1289         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1290         .connector_type = DRM_MODE_CONNECTOR_eDP,
1291 };
1292
1293 static const struct drm_display_mode cdtech_s043wq26h_ct7_mode = {
1294         .clock = 9000,
1295         .hdisplay = 480,
1296         .hsync_start = 480 + 5,
1297         .hsync_end = 480 + 5 + 5,
1298         .htotal = 480 + 5 + 5 + 40,
1299         .vdisplay = 272,
1300         .vsync_start = 272 + 8,
1301         .vsync_end = 272 + 8 + 8,
1302         .vtotal = 272 + 8 + 8 + 8,
1303         .vrefresh = 60,
1304         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1305 };
1306
1307 static const struct panel_desc cdtech_s043wq26h_ct7 = {
1308         .modes = &cdtech_s043wq26h_ct7_mode,
1309         .num_modes = 1,
1310         .bpc = 8,
1311         .size = {
1312                 .width = 95,
1313                 .height = 54,
1314         },
1315         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1316 };
1317
1318 static const struct drm_display_mode cdtech_s070wv95_ct16_mode = {
1319         .clock = 35000,
1320         .hdisplay = 800,
1321         .hsync_start = 800 + 40,
1322         .hsync_end = 800 + 40 + 40,
1323         .htotal = 800 + 40 + 40 + 48,
1324         .vdisplay = 480,
1325         .vsync_start = 480 + 29,
1326         .vsync_end = 480 + 29 + 13,
1327         .vtotal = 480 + 29 + 13 + 3,
1328         .vrefresh = 60,
1329         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1330 };
1331
1332 static const struct panel_desc cdtech_s070wv95_ct16 = {
1333         .modes = &cdtech_s070wv95_ct16_mode,
1334         .num_modes = 1,
1335         .bpc = 8,
1336         .size = {
1337                 .width = 154,
1338                 .height = 85,
1339         },
1340 };
1341
1342 static const struct drm_display_mode chunghwa_claa070wp03xg_mode = {
1343         .clock = 66770,
1344         .hdisplay = 800,
1345         .hsync_start = 800 + 49,
1346         .hsync_end = 800 + 49 + 33,
1347         .htotal = 800 + 49 + 33 + 17,
1348         .vdisplay = 1280,
1349         .vsync_start = 1280 + 1,
1350         .vsync_end = 1280 + 1 + 7,
1351         .vtotal = 1280 + 1 + 7 + 15,
1352         .vrefresh = 60,
1353         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1354 };
1355
1356 static const struct panel_desc chunghwa_claa070wp03xg = {
1357         .modes = &chunghwa_claa070wp03xg_mode,
1358         .num_modes = 1,
1359         .bpc = 6,
1360         .size = {
1361                 .width = 94,
1362                 .height = 150,
1363         },
1364 };
1365
1366 static const struct drm_display_mode chunghwa_claa101wa01a_mode = {
1367         .clock = 72070,
1368         .hdisplay = 1366,
1369         .hsync_start = 1366 + 58,
1370         .hsync_end = 1366 + 58 + 58,
1371         .htotal = 1366 + 58 + 58 + 58,
1372         .vdisplay = 768,
1373         .vsync_start = 768 + 4,
1374         .vsync_end = 768 + 4 + 4,
1375         .vtotal = 768 + 4 + 4 + 4,
1376         .vrefresh = 60,
1377 };
1378
1379 static const struct panel_desc chunghwa_claa101wa01a = {
1380         .modes = &chunghwa_claa101wa01a_mode,
1381         .num_modes = 1,
1382         .bpc = 6,
1383         .size = {
1384                 .width = 220,
1385                 .height = 120,
1386         },
1387 };
1388
1389 static const struct drm_display_mode chunghwa_claa101wb01_mode = {
1390         .clock = 69300,
1391         .hdisplay = 1366,
1392         .hsync_start = 1366 + 48,
1393         .hsync_end = 1366 + 48 + 32,
1394         .htotal = 1366 + 48 + 32 + 20,
1395         .vdisplay = 768,
1396         .vsync_start = 768 + 16,
1397         .vsync_end = 768 + 16 + 8,
1398         .vtotal = 768 + 16 + 8 + 16,
1399         .vrefresh = 60,
1400 };
1401
1402 static const struct panel_desc chunghwa_claa101wb01 = {
1403         .modes = &chunghwa_claa101wb01_mode,
1404         .num_modes = 1,
1405         .bpc = 6,
1406         .size = {
1407                 .width = 223,
1408                 .height = 125,
1409         },
1410 };
1411
1412 static const struct drm_display_mode dataimage_scf0700c48ggu18_mode = {
1413         .clock = 33260,
1414         .hdisplay = 800,
1415         .hsync_start = 800 + 40,
1416         .hsync_end = 800 + 40 + 128,
1417         .htotal = 800 + 40 + 128 + 88,
1418         .vdisplay = 480,
1419         .vsync_start = 480 + 10,
1420         .vsync_end = 480 + 10 + 2,
1421         .vtotal = 480 + 10 + 2 + 33,
1422         .vrefresh = 60,
1423         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1424 };
1425
1426 static const struct panel_desc dataimage_scf0700c48ggu18 = {
1427         .modes = &dataimage_scf0700c48ggu18_mode,
1428         .num_modes = 1,
1429         .bpc = 8,
1430         .size = {
1431                 .width = 152,
1432                 .height = 91,
1433         },
1434         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1435         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1436 };
1437
1438 static const struct display_timing dlc_dlc0700yzg_1_timing = {
1439         .pixelclock = { 45000000, 51200000, 57000000 },
1440         .hactive = { 1024, 1024, 1024 },
1441         .hfront_porch = { 100, 106, 113 },
1442         .hback_porch = { 100, 106, 113 },
1443         .hsync_len = { 100, 108, 114 },
1444         .vactive = { 600, 600, 600 },
1445         .vfront_porch = { 8, 11, 15 },
1446         .vback_porch = { 8, 11, 15 },
1447         .vsync_len = { 9, 13, 15 },
1448         .flags = DISPLAY_FLAGS_DE_HIGH,
1449 };
1450
1451 static const struct panel_desc dlc_dlc0700yzg_1 = {
1452         .timings = &dlc_dlc0700yzg_1_timing,
1453         .num_timings = 1,
1454         .bpc = 6,
1455         .size = {
1456                 .width = 154,
1457                 .height = 86,
1458         },
1459         .delay = {
1460                 .prepare = 30,
1461                 .enable = 200,
1462                 .disable = 200,
1463         },
1464         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1465         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1466 };
1467
1468 static const struct display_timing dlc_dlc1010gig_timing = {
1469         .pixelclock = { 68900000, 71100000, 73400000 },
1470         .hactive = { 1280, 1280, 1280 },
1471         .hfront_porch = { 43, 53, 63 },
1472         .hback_porch = { 43, 53, 63 },
1473         .hsync_len = { 44, 54, 64 },
1474         .vactive = { 800, 800, 800 },
1475         .vfront_porch = { 5, 8, 11 },
1476         .vback_porch = { 5, 8, 11 },
1477         .vsync_len = { 5, 7, 11 },
1478         .flags = DISPLAY_FLAGS_DE_HIGH,
1479 };
1480
1481 static const struct panel_desc dlc_dlc1010gig = {
1482         .timings = &dlc_dlc1010gig_timing,
1483         .num_timings = 1,
1484         .bpc = 8,
1485         .size = {
1486                 .width = 216,
1487                 .height = 135,
1488         },
1489         .delay = {
1490                 .prepare = 60,
1491                 .enable = 150,
1492                 .disable = 100,
1493                 .unprepare = 60,
1494         },
1495         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1496         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1497 };
1498
1499 static const struct drm_display_mode edt_et035012dm6_mode = {
1500         .clock = 6500,
1501         .hdisplay = 320,
1502         .hsync_start = 320 + 20,
1503         .hsync_end = 320 + 20 + 30,
1504         .htotal = 320 + 20 + 68,
1505         .vdisplay = 240,
1506         .vsync_start = 240 + 4,
1507         .vsync_end = 240 + 4 + 4,
1508         .vtotal = 240 + 4 + 4 + 14,
1509         .vrefresh = 60,
1510         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1511 };
1512
1513 static const struct panel_desc edt_et035012dm6 = {
1514         .modes = &edt_et035012dm6_mode,
1515         .num_modes = 1,
1516         .bpc = 8,
1517         .size = {
1518                 .width = 70,
1519                 .height = 52,
1520         },
1521         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1522         .bus_flags = DRM_BUS_FLAG_DE_LOW | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
1523 };
1524
1525 static const struct drm_display_mode edt_etm043080dh6gp_mode = {
1526         .clock = 10870,
1527         .hdisplay = 480,
1528         .hsync_start = 480 + 8,
1529         .hsync_end = 480 + 8 + 4,
1530         .htotal = 480 + 8 + 4 + 41,
1531
1532         /*
1533          * IWG22M: Y resolution changed for "dc_linuxfb" module crashing while
1534          * fb_align
1535          */
1536
1537         .vdisplay = 288,
1538         .vsync_start = 288 + 2,
1539         .vsync_end = 288 + 2 + 4,
1540         .vtotal = 288 + 2 + 4 + 10,
1541         .vrefresh = 60,
1542 };
1543
1544 static const struct panel_desc edt_etm043080dh6gp = {
1545         .modes = &edt_etm043080dh6gp_mode,
1546         .num_modes = 1,
1547         .bpc = 8,
1548         .size = {
1549                 .width = 100,
1550                 .height = 65,
1551         },
1552         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1553         .connector_type = DRM_MODE_CONNECTOR_DPI,
1554 };
1555
1556 static const struct drm_display_mode edt_etm0430g0dh6_mode = {
1557         .clock = 9000,
1558         .hdisplay = 480,
1559         .hsync_start = 480 + 2,
1560         .hsync_end = 480 + 2 + 41,
1561         .htotal = 480 + 2 + 41 + 2,
1562         .vdisplay = 272,
1563         .vsync_start = 272 + 2,
1564         .vsync_end = 272 + 2 + 10,
1565         .vtotal = 272 + 2 + 10 + 2,
1566         .vrefresh = 60,
1567         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1568 };
1569
1570 static const struct panel_desc edt_etm0430g0dh6 = {
1571         .modes = &edt_etm0430g0dh6_mode,
1572         .num_modes = 1,
1573         .bpc = 6,
1574         .size = {
1575                 .width = 95,
1576                 .height = 54,
1577         },
1578 };
1579
1580 static const struct drm_display_mode edt_et057090dhu_mode = {
1581         .clock = 25175,
1582         .hdisplay = 640,
1583         .hsync_start = 640 + 16,
1584         .hsync_end = 640 + 16 + 30,
1585         .htotal = 640 + 16 + 30 + 114,
1586         .vdisplay = 480,
1587         .vsync_start = 480 + 10,
1588         .vsync_end = 480 + 10 + 3,
1589         .vtotal = 480 + 10 + 3 + 32,
1590         .vrefresh = 60,
1591         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1592 };
1593
1594 static const struct panel_desc edt_et057090dhu = {
1595         .modes = &edt_et057090dhu_mode,
1596         .num_modes = 1,
1597         .bpc = 6,
1598         .size = {
1599                 .width = 115,
1600                 .height = 86,
1601         },
1602         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1603         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1604 };
1605
1606 static const struct drm_display_mode edt_etm0700g0dh6_mode = {
1607         .clock = 33260,
1608         .hdisplay = 800,
1609         .hsync_start = 800 + 40,
1610         .hsync_end = 800 + 40 + 128,
1611         .htotal = 800 + 40 + 128 + 88,
1612         .vdisplay = 480,
1613         .vsync_start = 480 + 10,
1614         .vsync_end = 480 + 10 + 2,
1615         .vtotal = 480 + 10 + 2 + 33,
1616         .vrefresh = 60,
1617         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1618 };
1619
1620 static const struct panel_desc edt_etm0700g0dh6 = {
1621         .modes = &edt_etm0700g0dh6_mode,
1622         .num_modes = 1,
1623         .bpc = 6,
1624         .size = {
1625                 .width = 152,
1626                 .height = 91,
1627         },
1628         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1629         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1630 };
1631
1632 static const struct panel_desc edt_etm0700g0bdh6 = {
1633         .modes = &edt_etm0700g0dh6_mode,
1634         .num_modes = 1,
1635         .bpc = 6,
1636         .size = {
1637                 .width = 152,
1638                 .height = 91,
1639         },
1640         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1641         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1642 };
1643
1644 static const struct display_timing evervision_vgg804821_timing = {
1645         .pixelclock = { 27600000, 33300000, 50000000 },
1646         .hactive = { 800, 800, 800 },
1647         .hfront_porch = { 40, 66, 70 },
1648         .hback_porch = { 40, 67, 70 },
1649         .hsync_len = { 40, 67, 70 },
1650         .vactive = { 480, 480, 480 },
1651         .vfront_porch = { 6, 10, 10 },
1652         .vback_porch = { 7, 11, 11 },
1653         .vsync_len = { 7, 11, 11 },
1654         .flags = DISPLAY_FLAGS_HSYNC_HIGH | DISPLAY_FLAGS_VSYNC_HIGH |
1655                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
1656                  DISPLAY_FLAGS_SYNC_NEGEDGE,
1657 };
1658
1659 static const struct panel_desc evervision_vgg804821 = {
1660         .timings = &evervision_vgg804821_timing,
1661         .num_timings = 1,
1662         .bpc = 8,
1663         .size = {
1664                 .width = 108,
1665                 .height = 64,
1666         },
1667         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1668         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
1669 };
1670
1671 static const struct drm_display_mode foxlink_fl500wvr00_a0t_mode = {
1672         .clock = 32260,
1673         .hdisplay = 800,
1674         .hsync_start = 800 + 168,
1675         .hsync_end = 800 + 168 + 64,
1676         .htotal = 800 + 168 + 64 + 88,
1677         .vdisplay = 480,
1678         .vsync_start = 480 + 37,
1679         .vsync_end = 480 + 37 + 2,
1680         .vtotal = 480 + 37 + 2 + 8,
1681         .vrefresh = 60,
1682 };
1683
1684 static const struct panel_desc foxlink_fl500wvr00_a0t = {
1685         .modes = &foxlink_fl500wvr00_a0t_mode,
1686         .num_modes = 1,
1687         .bpc = 8,
1688         .size = {
1689                 .width = 108,
1690                 .height = 65,
1691         },
1692         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1693 };
1694
1695 static const struct drm_display_mode frida_frd350h54004_mode = {
1696         .clock = 6000,
1697         .hdisplay = 320,
1698         .hsync_start = 320 + 44,
1699         .hsync_end = 320 + 44 + 16,
1700         .htotal = 320 + 44 + 16 + 20,
1701         .vdisplay = 240,
1702         .vsync_start = 240 + 2,
1703         .vsync_end = 240 + 2 + 6,
1704         .vtotal = 240 + 2 + 6 + 2,
1705         .vrefresh = 60,
1706         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
1707 };
1708
1709 static const struct panel_desc frida_frd350h54004 = {
1710         .modes = &frida_frd350h54004_mode,
1711         .num_modes = 1,
1712         .bpc = 8,
1713         .size = {
1714                 .width = 77,
1715                 .height = 64,
1716         },
1717         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1718         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
1719         .connector_type = DRM_MODE_CONNECTOR_DPI,
1720 };
1721
1722 static const struct drm_display_mode friendlyarm_hd702e_mode = {
1723         .clock          = 67185,
1724         .hdisplay       = 800,
1725         .hsync_start    = 800 + 20,
1726         .hsync_end      = 800 + 20 + 24,
1727         .htotal         = 800 + 20 + 24 + 20,
1728         .vdisplay       = 1280,
1729         .vsync_start    = 1280 + 4,
1730         .vsync_end      = 1280 + 4 + 8,
1731         .vtotal         = 1280 + 4 + 8 + 4,
1732         .vrefresh       = 60,
1733         .flags          = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1734 };
1735
1736 static const struct panel_desc friendlyarm_hd702e = {
1737         .modes = &friendlyarm_hd702e_mode,
1738         .num_modes = 1,
1739         .size = {
1740                 .width  = 94,
1741                 .height = 151,
1742         },
1743 };
1744
1745 static const struct drm_display_mode giantplus_gpg482739qs5_mode = {
1746         .clock = 9000,
1747         .hdisplay = 480,
1748         .hsync_start = 480 + 5,
1749         .hsync_end = 480 + 5 + 1,
1750         .htotal = 480 + 5 + 1 + 40,
1751         .vdisplay = 272,
1752         .vsync_start = 272 + 8,
1753         .vsync_end = 272 + 8 + 1,
1754         .vtotal = 272 + 8 + 1 + 8,
1755         .vrefresh = 60,
1756 };
1757
1758 static const struct panel_desc giantplus_gpg482739qs5 = {
1759         .modes = &giantplus_gpg482739qs5_mode,
1760         .num_modes = 1,
1761         .bpc = 8,
1762         .size = {
1763                 .width = 95,
1764                 .height = 54,
1765         },
1766         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1767 };
1768
1769 static const struct display_timing giantplus_gpm940b0_timing = {
1770         .pixelclock = { 13500000, 27000000, 27500000 },
1771         .hactive = { 320, 320, 320 },
1772         .hfront_porch = { 14, 686, 718 },
1773         .hback_porch = { 50, 70, 255 },
1774         .hsync_len = { 1, 1, 1 },
1775         .vactive = { 240, 240, 240 },
1776         .vfront_porch = { 1, 1, 179 },
1777         .vback_porch = { 1, 21, 31 },
1778         .vsync_len = { 1, 1, 6 },
1779         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
1780 };
1781
1782 static const struct panel_desc giantplus_gpm940b0 = {
1783         .timings = &giantplus_gpm940b0_timing,
1784         .num_timings = 1,
1785         .bpc = 8,
1786         .size = {
1787                 .width = 60,
1788                 .height = 45,
1789         },
1790         .bus_format = MEDIA_BUS_FMT_RGB888_3X8,
1791         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_NEGEDGE,
1792 };
1793
1794 static const struct display_timing hannstar_hsd070pww1_timing = {
1795         .pixelclock = { 64300000, 71100000, 82000000 },
1796         .hactive = { 1280, 1280, 1280 },
1797         .hfront_porch = { 1, 1, 10 },
1798         .hback_porch = { 1, 1, 10 },
1799         /*
1800          * According to the data sheet, the minimum horizontal blanking interval
1801          * is 54 clocks (1 + 52 + 1), but tests with a Nitrogen6X have shown the
1802          * minimum working horizontal blanking interval to be 60 clocks.
1803          */
1804         .hsync_len = { 58, 158, 661 },
1805         .vactive = { 800, 800, 800 },
1806         .vfront_porch = { 1, 1, 10 },
1807         .vback_porch = { 1, 1, 10 },
1808         .vsync_len = { 1, 21, 203 },
1809         .flags = DISPLAY_FLAGS_DE_HIGH,
1810 };
1811
1812 static const struct panel_desc hannstar_hsd070pww1 = {
1813         .timings = &hannstar_hsd070pww1_timing,
1814         .num_timings = 1,
1815         .bpc = 6,
1816         .size = {
1817                 .width = 151,
1818                 .height = 94,
1819         },
1820         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1821         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1822 };
1823
1824 static const struct display_timing hannstar_hsd100pxn1_timing = {
1825         .pixelclock = { 55000000, 65000000, 75000000 },
1826         .hactive = { 1024, 1024, 1024 },
1827         .hfront_porch = { 40, 40, 40 },
1828         .hback_porch = { 220, 220, 220 },
1829         .hsync_len = { 20, 60, 100 },
1830         .vactive = { 768, 768, 768 },
1831         .vfront_porch = { 7, 7, 7 },
1832         .vback_porch = { 21, 21, 21 },
1833         .vsync_len = { 10, 10, 10 },
1834         .flags = DISPLAY_FLAGS_DE_HIGH,
1835 };
1836
1837 static const struct panel_desc hannstar_hsd100pxn1 = {
1838         .timings = &hannstar_hsd100pxn1_timing,
1839         .num_timings = 1,
1840         .bpc = 6,
1841         .size = {
1842                 .width = 203,
1843                 .height = 152,
1844         },
1845         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1846         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1847 };
1848
1849 static const struct drm_display_mode hitachi_tx23d38vm0caa_mode = {
1850         .clock = 33333,
1851         .hdisplay = 800,
1852         .hsync_start = 800 + 85,
1853         .hsync_end = 800 + 85 + 86,
1854         .htotal = 800 + 85 + 86 + 85,
1855         .vdisplay = 480,
1856         .vsync_start = 480 + 16,
1857         .vsync_end = 480 + 16 + 13,
1858         .vtotal = 480 + 16 + 13 + 16,
1859         .vrefresh = 60,
1860 };
1861
1862 static const struct panel_desc hitachi_tx23d38vm0caa = {
1863         .modes = &hitachi_tx23d38vm0caa_mode,
1864         .num_modes = 1,
1865         .bpc = 6,
1866         .size = {
1867                 .width = 195,
1868                 .height = 117,
1869         },
1870         .delay = {
1871                 .enable = 160,
1872                 .disable = 160,
1873         },
1874 };
1875
1876 static const struct drm_display_mode innolux_at043tn24_mode = {
1877         .clock = 9000,
1878         .hdisplay = 480,
1879         .hsync_start = 480 + 2,
1880         .hsync_end = 480 + 2 + 41,
1881         .htotal = 480 + 2 + 41 + 2,
1882         .vdisplay = 272,
1883         .vsync_start = 272 + 2,
1884         .vsync_end = 272 + 2 + 10,
1885         .vtotal = 272 + 2 + 10 + 2,
1886         .vrefresh = 60,
1887         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1888 };
1889
1890 static const struct panel_desc innolux_at043tn24 = {
1891         .modes = &innolux_at043tn24_mode,
1892         .num_modes = 1,
1893         .bpc = 8,
1894         .size = {
1895                 .width = 95,
1896                 .height = 54,
1897         },
1898         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1899         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1900 };
1901
1902 static const struct drm_display_mode innolux_at070tn92_mode = {
1903         .clock = 33333,
1904         .hdisplay = 800,
1905         .hsync_start = 800 + 210,
1906         .hsync_end = 800 + 210 + 20,
1907         .htotal = 800 + 210 + 20 + 46,
1908         .vdisplay = 480,
1909         .vsync_start = 480 + 22,
1910         .vsync_end = 480 + 22 + 10,
1911         .vtotal = 480 + 22 + 23 + 10,
1912         .vrefresh = 60,
1913 };
1914
1915 static const struct panel_desc innolux_at070tn92 = {
1916         .modes = &innolux_at070tn92_mode,
1917         .num_modes = 1,
1918         .size = {
1919                 .width = 154,
1920                 .height = 86,
1921         },
1922         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1923 };
1924
1925 static const struct display_timing innolux_g070y2_l01_timing = {
1926         .pixelclock = { 28000000, 29500000, 32000000 },
1927         .hactive = { 800, 800, 800 },
1928         .hfront_porch = { 61, 91, 141 },
1929         .hback_porch = { 60, 90, 140 },
1930         .hsync_len = { 12, 12, 12 },
1931         .vactive = { 480, 480, 480 },
1932         .vfront_porch = { 4, 9, 30 },
1933         .vback_porch = { 4, 8, 28 },
1934         .vsync_len = { 2, 2, 2 },
1935         .flags = DISPLAY_FLAGS_DE_HIGH,
1936 };
1937
1938 static const struct panel_desc innolux_g070y2_l01 = {
1939         .timings = &innolux_g070y2_l01_timing,
1940         .num_timings = 1,
1941         .bpc = 6,
1942         .size = {
1943                 .width = 152,
1944                 .height = 91,
1945         },
1946         .delay = {
1947                 .prepare = 10,
1948                 .enable = 100,
1949                 .disable = 100,
1950                 .unprepare = 800,
1951         },
1952         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1953         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1954 };
1955
1956 static const struct display_timing innolux_g101ice_l01_timing = {
1957         .pixelclock = { 60400000, 71100000, 74700000 },
1958         .hactive = { 1280, 1280, 1280 },
1959         .hfront_porch = { 41, 80, 100 },
1960         .hback_porch = { 40, 79, 99 },
1961         .hsync_len = { 1, 1, 1 },
1962         .vactive = { 800, 800, 800 },
1963         .vfront_porch = { 5, 11, 14 },
1964         .vback_porch = { 4, 11, 14 },
1965         .vsync_len = { 1, 1, 1 },
1966         .flags = DISPLAY_FLAGS_DE_HIGH,
1967 };
1968
1969 static const struct panel_desc innolux_g101ice_l01 = {
1970         .timings = &innolux_g101ice_l01_timing,
1971         .num_timings = 1,
1972         .bpc = 8,
1973         .size = {
1974                 .width = 217,
1975                 .height = 135,
1976         },
1977         .delay = {
1978                 .enable = 200,
1979                 .disable = 200,
1980         },
1981         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1982         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1983 };
1984
1985 static const struct display_timing innolux_g121i1_l01_timing = {
1986         .pixelclock = { 67450000, 71000000, 74550000 },
1987         .hactive = { 1280, 1280, 1280 },
1988         .hfront_porch = { 40, 80, 160 },
1989         .hback_porch = { 39, 79, 159 },
1990         .hsync_len = { 1, 1, 1 },
1991         .vactive = { 800, 800, 800 },
1992         .vfront_porch = { 5, 11, 100 },
1993         .vback_porch = { 4, 11, 99 },
1994         .vsync_len = { 1, 1, 1 },
1995 };
1996
1997 static const struct panel_desc innolux_g121i1_l01 = {
1998         .timings = &innolux_g121i1_l01_timing,
1999         .num_timings = 1,
2000         .bpc = 6,
2001         .size = {
2002                 .width = 261,
2003                 .height = 163,
2004         },
2005         .delay = {
2006                 .enable = 200,
2007                 .disable = 20,
2008         },
2009         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2010         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2011 };
2012
2013 static const struct drm_display_mode innolux_g121x1_l03_mode = {
2014         .clock = 65000,
2015         .hdisplay = 1024,
2016         .hsync_start = 1024 + 0,
2017         .hsync_end = 1024 + 1,
2018         .htotal = 1024 + 0 + 1 + 320,
2019         .vdisplay = 768,
2020         .vsync_start = 768 + 38,
2021         .vsync_end = 768 + 38 + 1,
2022         .vtotal = 768 + 38 + 1 + 0,
2023         .vrefresh = 60,
2024         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2025 };
2026
2027 static const struct panel_desc innolux_g121x1_l03 = {
2028         .modes = &innolux_g121x1_l03_mode,
2029         .num_modes = 1,
2030         .bpc = 6,
2031         .size = {
2032                 .width = 246,
2033                 .height = 185,
2034         },
2035         .delay = {
2036                 .enable = 200,
2037                 .unprepare = 200,
2038                 .disable = 400,
2039         },
2040 };
2041
2042 /*
2043  * Datasheet specifies that at 60 Hz refresh rate:
2044  * - total horizontal time: { 1506, 1592, 1716 }
2045  * - total vertical time: { 788, 800, 868 }
2046  *
2047  * ...but doesn't go into exactly how that should be split into a front
2048  * porch, back porch, or sync length.  For now we'll leave a single setting
2049  * here which allows a bit of tweaking of the pixel clock at the expense of
2050  * refresh rate.
2051  */
2052 static const struct display_timing innolux_n116bge_timing = {
2053         .pixelclock = { 72600000, 76420000, 80240000 },
2054         .hactive = { 1366, 1366, 1366 },
2055         .hfront_porch = { 136, 136, 136 },
2056         .hback_porch = { 60, 60, 60 },
2057         .hsync_len = { 30, 30, 30 },
2058         .vactive = { 768, 768, 768 },
2059         .vfront_porch = { 8, 8, 8 },
2060         .vback_porch = { 12, 12, 12 },
2061         .vsync_len = { 12, 12, 12 },
2062         .flags = DISPLAY_FLAGS_VSYNC_LOW | DISPLAY_FLAGS_HSYNC_LOW,
2063 };
2064
2065 static const struct panel_desc innolux_n116bge = {
2066         .timings = &innolux_n116bge_timing,
2067         .num_timings = 1,
2068         .bpc = 6,
2069         .size = {
2070                 .width = 256,
2071                 .height = 144,
2072         },
2073 };
2074
2075 static const struct drm_display_mode innolux_n156bge_l21_mode = {
2076         .clock = 69300,
2077         .hdisplay = 1366,
2078         .hsync_start = 1366 + 16,
2079         .hsync_end = 1366 + 16 + 34,
2080         .htotal = 1366 + 16 + 34 + 50,
2081         .vdisplay = 768,
2082         .vsync_start = 768 + 2,
2083         .vsync_end = 768 + 2 + 6,
2084         .vtotal = 768 + 2 + 6 + 12,
2085         .vrefresh = 60,
2086 };
2087
2088 static const struct panel_desc innolux_n156bge_l21 = {
2089         .modes = &innolux_n156bge_l21_mode,
2090         .num_modes = 1,
2091         .bpc = 6,
2092         .size = {
2093                 .width = 344,
2094                 .height = 193,
2095         },
2096 };
2097
2098 static const struct drm_display_mode innolux_p120zdg_bf1_mode = {
2099         .clock = 206016,
2100         .hdisplay = 2160,
2101         .hsync_start = 2160 + 48,
2102         .hsync_end = 2160 + 48 + 32,
2103         .htotal = 2160 + 48 + 32 + 80,
2104         .vdisplay = 1440,
2105         .vsync_start = 1440 + 3,
2106         .vsync_end = 1440 + 3 + 10,
2107         .vtotal = 1440 + 3 + 10 + 27,
2108         .vrefresh = 60,
2109         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
2110 };
2111
2112 static const struct panel_desc innolux_p120zdg_bf1 = {
2113         .modes = &innolux_p120zdg_bf1_mode,
2114         .num_modes = 1,
2115         .bpc = 8,
2116         .size = {
2117                 .width = 254,
2118                 .height = 169,
2119         },
2120         .delay = {
2121                 .hpd_absent_delay = 200,
2122                 .unprepare = 500,
2123         },
2124 };
2125
2126 static const struct drm_display_mode innolux_zj070na_01p_mode = {
2127         .clock = 51501,
2128         .hdisplay = 1024,
2129         .hsync_start = 1024 + 128,
2130         .hsync_end = 1024 + 128 + 64,
2131         .htotal = 1024 + 128 + 64 + 128,
2132         .vdisplay = 600,
2133         .vsync_start = 600 + 16,
2134         .vsync_end = 600 + 16 + 4,
2135         .vtotal = 600 + 16 + 4 + 16,
2136         .vrefresh = 60,
2137 };
2138
2139 static const struct panel_desc innolux_zj070na_01p = {
2140         .modes = &innolux_zj070na_01p_mode,
2141         .num_modes = 1,
2142         .bpc = 6,
2143         .size = {
2144                 .width = 154,
2145                 .height = 90,
2146         },
2147 };
2148
2149 static const struct drm_display_mode ivo_m133nwf4_r0_mode = {
2150         .clock = 138778,
2151         .hdisplay = 1920,
2152         .hsync_start = 1920 + 24,
2153         .hsync_end = 1920 + 24 + 48,
2154         .htotal = 1920 + 24 + 48 + 88,
2155         .vdisplay = 1080,
2156         .vsync_start = 1080 + 3,
2157         .vsync_end = 1080 + 3 + 12,
2158         .vtotal = 1080 + 3 + 12 + 17,
2159         .vrefresh = 60,
2160         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
2161 };
2162
2163 static const struct panel_desc ivo_m133nwf4_r0 = {
2164         .modes = &ivo_m133nwf4_r0_mode,
2165         .num_modes = 1,
2166         .bpc = 8,
2167         .size = {
2168                 .width = 294,
2169                 .height = 165,
2170         },
2171         .delay = {
2172                 .hpd_absent_delay = 200,
2173                 .unprepare = 500,
2174         },
2175         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2176         .bus_flags = DRM_BUS_FLAG_DATA_MSB_TO_LSB,
2177         .connector_type = DRM_MODE_CONNECTOR_eDP,
2178 };
2179
2180 static const struct display_timing koe_tx14d24vm1bpa_timing = {
2181         .pixelclock = { 5580000, 5850000, 6200000 },
2182         .hactive = { 320, 320, 320 },
2183         .hfront_porch = { 30, 30, 30 },
2184         .hback_porch = { 30, 30, 30 },
2185         .hsync_len = { 1, 5, 17 },
2186         .vactive = { 240, 240, 240 },
2187         .vfront_porch = { 6, 6, 6 },
2188         .vback_porch = { 5, 5, 5 },
2189         .vsync_len = { 1, 2, 11 },
2190         .flags = DISPLAY_FLAGS_DE_HIGH,
2191 };
2192
2193 static const struct panel_desc koe_tx14d24vm1bpa = {
2194         .timings = &koe_tx14d24vm1bpa_timing,
2195         .num_timings = 1,
2196         .bpc = 6,
2197         .size = {
2198                 .width = 115,
2199                 .height = 86,
2200         },
2201 };
2202
2203 static const struct display_timing koe_tx31d200vm0baa_timing = {
2204         .pixelclock = { 39600000, 43200000, 48000000 },
2205         .hactive = { 1280, 1280, 1280 },
2206         .hfront_porch = { 16, 36, 56 },
2207         .hback_porch = { 16, 36, 56 },
2208         .hsync_len = { 8, 8, 8 },
2209         .vactive = { 480, 480, 480 },
2210         .vfront_porch = { 6, 21, 33 },
2211         .vback_porch = { 6, 21, 33 },
2212         .vsync_len = { 8, 8, 8 },
2213         .flags = DISPLAY_FLAGS_DE_HIGH,
2214 };
2215
2216 static const struct panel_desc koe_tx31d200vm0baa = {
2217         .timings = &koe_tx31d200vm0baa_timing,
2218         .num_timings = 1,
2219         .bpc = 6,
2220         .size = {
2221                 .width = 292,
2222                 .height = 109,
2223         },
2224         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2225         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2226 };
2227
2228 static const struct display_timing kyo_tcg121xglp_timing = {
2229         .pixelclock = { 52000000, 65000000, 71000000 },
2230         .hactive = { 1024, 1024, 1024 },
2231         .hfront_porch = { 2, 2, 2 },
2232         .hback_porch = { 2, 2, 2 },
2233         .hsync_len = { 86, 124, 244 },
2234         .vactive = { 768, 768, 768 },
2235         .vfront_porch = { 2, 2, 2 },
2236         .vback_porch = { 2, 2, 2 },
2237         .vsync_len = { 6, 34, 73 },
2238         .flags = DISPLAY_FLAGS_DE_HIGH,
2239 };
2240
2241 static const struct panel_desc kyo_tcg121xglp = {
2242         .timings = &kyo_tcg121xglp_timing,
2243         .num_timings = 1,
2244         .bpc = 8,
2245         .size = {
2246                 .width = 246,
2247                 .height = 184,
2248         },
2249         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2250         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2251 };
2252
2253 static const struct drm_display_mode lemaker_bl035_rgb_002_mode = {
2254         .clock = 7000,
2255         .hdisplay = 320,
2256         .hsync_start = 320 + 20,
2257         .hsync_end = 320 + 20 + 30,
2258         .htotal = 320 + 20 + 30 + 38,
2259         .vdisplay = 240,
2260         .vsync_start = 240 + 4,
2261         .vsync_end = 240 + 4 + 3,
2262         .vtotal = 240 + 4 + 3 + 15,
2263         .vrefresh = 60,
2264 };
2265
2266 static const struct panel_desc lemaker_bl035_rgb_002 = {
2267         .modes = &lemaker_bl035_rgb_002_mode,
2268         .num_modes = 1,
2269         .size = {
2270                 .width = 70,
2271                 .height = 52,
2272         },
2273         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2274         .bus_flags = DRM_BUS_FLAG_DE_LOW,
2275 };
2276
2277 static const struct drm_display_mode lg_lb070wv8_mode = {
2278         .clock = 33246,
2279         .hdisplay = 800,
2280         .hsync_start = 800 + 88,
2281         .hsync_end = 800 + 88 + 80,
2282         .htotal = 800 + 88 + 80 + 88,
2283         .vdisplay = 480,
2284         .vsync_start = 480 + 10,
2285         .vsync_end = 480 + 10 + 25,
2286         .vtotal = 480 + 10 + 25 + 10,
2287         .vrefresh = 60,
2288 };
2289
2290 static const struct panel_desc lg_lb070wv8 = {
2291         .modes = &lg_lb070wv8_mode,
2292         .num_modes = 1,
2293         .bpc = 16,
2294         .size = {
2295                 .width = 151,
2296                 .height = 91,
2297         },
2298         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2299         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2300 };
2301
2302 static const struct drm_display_mode lg_lp079qx1_sp0v_mode = {
2303         .clock = 200000,
2304         .hdisplay = 1536,
2305         .hsync_start = 1536 + 12,
2306         .hsync_end = 1536 + 12 + 16,
2307         .htotal = 1536 + 12 + 16 + 48,
2308         .vdisplay = 2048,
2309         .vsync_start = 2048 + 8,
2310         .vsync_end = 2048 + 8 + 4,
2311         .vtotal = 2048 + 8 + 4 + 8,
2312         .vrefresh = 60,
2313         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2314 };
2315
2316 static const struct panel_desc lg_lp079qx1_sp0v = {
2317         .modes = &lg_lp079qx1_sp0v_mode,
2318         .num_modes = 1,
2319         .size = {
2320                 .width = 129,
2321                 .height = 171,
2322         },
2323 };
2324
2325 static const struct drm_display_mode lg_lp097qx1_spa1_mode = {
2326         .clock = 205210,
2327         .hdisplay = 2048,
2328         .hsync_start = 2048 + 150,
2329         .hsync_end = 2048 + 150 + 5,
2330         .htotal = 2048 + 150 + 5 + 5,
2331         .vdisplay = 1536,
2332         .vsync_start = 1536 + 3,
2333         .vsync_end = 1536 + 3 + 1,
2334         .vtotal = 1536 + 3 + 1 + 9,
2335         .vrefresh = 60,
2336 };
2337
2338 static const struct panel_desc lg_lp097qx1_spa1 = {
2339         .modes = &lg_lp097qx1_spa1_mode,
2340         .num_modes = 1,
2341         .size = {
2342                 .width = 208,
2343                 .height = 147,
2344         },
2345 };
2346
2347 static const struct drm_display_mode lg_lp120up1_mode = {
2348         .clock = 162300,
2349         .hdisplay = 1920,
2350         .hsync_start = 1920 + 40,
2351         .hsync_end = 1920 + 40 + 40,
2352         .htotal = 1920 + 40 + 40+ 80,
2353         .vdisplay = 1280,
2354         .vsync_start = 1280 + 4,
2355         .vsync_end = 1280 + 4 + 4,
2356         .vtotal = 1280 + 4 + 4 + 12,
2357         .vrefresh = 60,
2358 };
2359
2360 static const struct panel_desc lg_lp120up1 = {
2361         .modes = &lg_lp120up1_mode,
2362         .num_modes = 1,
2363         .bpc = 8,
2364         .size = {
2365                 .width = 267,
2366                 .height = 183,
2367         },
2368         .connector_type = DRM_MODE_CONNECTOR_eDP,
2369 };
2370
2371 static const struct drm_display_mode lg_lp129qe_mode = {
2372         .clock = 285250,
2373         .hdisplay = 2560,
2374         .hsync_start = 2560 + 48,
2375         .hsync_end = 2560 + 48 + 32,
2376         .htotal = 2560 + 48 + 32 + 80,
2377         .vdisplay = 1700,
2378         .vsync_start = 1700 + 3,
2379         .vsync_end = 1700 + 3 + 10,
2380         .vtotal = 1700 + 3 + 10 + 36,
2381         .vrefresh = 60,
2382 };
2383
2384 static const struct panel_desc lg_lp129qe = {
2385         .modes = &lg_lp129qe_mode,
2386         .num_modes = 1,
2387         .bpc = 8,
2388         .size = {
2389                 .width = 272,
2390                 .height = 181,
2391         },
2392 };
2393
2394 static const struct display_timing logictechno_lt161010_2nh_timing = {
2395         .pixelclock = { 26400000, 33300000, 46800000 },
2396         .hactive = { 800, 800, 800 },
2397         .hfront_porch = { 16, 210, 354 },
2398         .hback_porch = { 46, 46, 46 },
2399         .hsync_len = { 1, 20, 40 },
2400         .vactive = { 480, 480, 480 },
2401         .vfront_porch = { 7, 22, 147 },
2402         .vback_porch = { 23, 23, 23 },
2403         .vsync_len = { 1, 10, 20 },
2404         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2405                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2406                  DISPLAY_FLAGS_SYNC_POSEDGE,
2407 };
2408
2409 static const struct panel_desc logictechno_lt161010_2nh = {
2410         .timings = &logictechno_lt161010_2nh_timing,
2411         .num_timings = 1,
2412         .size = {
2413                 .width = 154,
2414                 .height = 86,
2415         },
2416         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2417         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
2418                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
2419                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
2420         .connector_type = DRM_MODE_CONNECTOR_DPI,
2421 };
2422
2423 static const struct display_timing logictechno_lt170410_2whc_timing = {
2424         .pixelclock = { 68900000, 71100000, 73400000 },
2425         .hactive = { 1280, 1280, 1280 },
2426         .hfront_porch = { 23, 60, 71 },
2427         .hback_porch = { 23, 60, 71 },
2428         .hsync_len = { 15, 40, 47 },
2429         .vactive = { 800, 800, 800 },
2430         .vfront_porch = { 5, 7, 10 },
2431         .vback_porch = { 5, 7, 10 },
2432         .vsync_len = { 6, 9, 12 },
2433         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2434                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2435                  DISPLAY_FLAGS_SYNC_POSEDGE,
2436 };
2437
2438 static const struct panel_desc logictechno_lt170410_2whc = {
2439         .timings = &logictechno_lt170410_2whc_timing,
2440         .num_timings = 1,
2441         .size = {
2442                 .width = 217,
2443                 .height = 136,
2444         },
2445         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2446         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
2447                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
2448                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
2449         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2450 };
2451
2452 static const struct drm_display_mode mitsubishi_aa070mc01_mode = {
2453         .clock = 30400,
2454         .hdisplay = 800,
2455         .hsync_start = 800 + 0,
2456         .hsync_end = 800 + 1,
2457         .htotal = 800 + 0 + 1 + 160,
2458         .vdisplay = 480,
2459         .vsync_start = 480 + 0,
2460         .vsync_end = 480 + 48 + 1,
2461         .vtotal = 480 + 48 + 1 + 0,
2462         .vrefresh = 60,
2463         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2464 };
2465
2466 static const struct drm_display_mode logicpd_type_28_mode = {
2467         .clock = 9107,
2468         .hdisplay = 480,
2469         .hsync_start = 480 + 3,
2470         .hsync_end = 480 + 3 + 42,
2471         .htotal = 480 + 3 + 42 + 2,
2472
2473         .vdisplay = 272,
2474         .vsync_start = 272 + 2,
2475         .vsync_end = 272 + 2 + 11,
2476         .vtotal = 272 + 2 + 11 + 3,
2477         .vrefresh = 60,
2478         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
2479 };
2480
2481 static const struct panel_desc logicpd_type_28 = {
2482         .modes = &logicpd_type_28_mode,
2483         .num_modes = 1,
2484         .bpc = 8,
2485         .size = {
2486                 .width = 105,
2487                 .height = 67,
2488         },
2489         .delay = {
2490                 .prepare = 200,
2491                 .enable = 200,
2492                 .unprepare = 200,
2493                 .disable = 200,
2494         },
2495         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2496         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2497                      DRM_BUS_FLAG_SYNC_DRIVE_NEGEDGE,
2498 };
2499
2500 static const struct panel_desc mitsubishi_aa070mc01 = {
2501         .modes = &mitsubishi_aa070mc01_mode,
2502         .num_modes = 1,
2503         .bpc = 8,
2504         .size = {
2505                 .width = 152,
2506                 .height = 91,
2507         },
2508
2509         .delay = {
2510                 .enable = 200,
2511                 .unprepare = 200,
2512                 .disable = 400,
2513         },
2514         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2515         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2516         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2517 };
2518
2519 static const struct display_timing nec_nl12880bc20_05_timing = {
2520         .pixelclock = { 67000000, 71000000, 75000000 },
2521         .hactive = { 1280, 1280, 1280 },
2522         .hfront_porch = { 2, 30, 30 },
2523         .hback_porch = { 6, 100, 100 },
2524         .hsync_len = { 2, 30, 30 },
2525         .vactive = { 800, 800, 800 },
2526         .vfront_porch = { 5, 5, 5 },
2527         .vback_porch = { 11, 11, 11 },
2528         .vsync_len = { 7, 7, 7 },
2529 };
2530
2531 static const struct panel_desc nec_nl12880bc20_05 = {
2532         .timings = &nec_nl12880bc20_05_timing,
2533         .num_timings = 1,
2534         .bpc = 8,
2535         .size = {
2536                 .width = 261,
2537                 .height = 163,
2538         },
2539         .delay = {
2540                 .enable = 50,
2541                 .disable = 50,
2542         },
2543         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2544         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2545 };
2546
2547 static const struct drm_display_mode nec_nl4827hc19_05b_mode = {
2548         .clock = 10870,
2549         .hdisplay = 480,
2550         .hsync_start = 480 + 2,
2551         .hsync_end = 480 + 2 + 41,
2552         .htotal = 480 + 2 + 41 + 2,
2553         .vdisplay = 272,
2554         .vsync_start = 272 + 2,
2555         .vsync_end = 272 + 2 + 4,
2556         .vtotal = 272 + 2 + 4 + 2,
2557         .vrefresh = 74,
2558         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2559 };
2560
2561 static const struct panel_desc nec_nl4827hc19_05b = {
2562         .modes = &nec_nl4827hc19_05b_mode,
2563         .num_modes = 1,
2564         .bpc = 8,
2565         .size = {
2566                 .width = 95,
2567                 .height = 54,
2568         },
2569         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2570         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2571 };
2572
2573 static const struct drm_display_mode netron_dy_e231732_mode = {
2574         .clock = 66000,
2575         .hdisplay = 1024,
2576         .hsync_start = 1024 + 160,
2577         .hsync_end = 1024 + 160 + 70,
2578         .htotal = 1024 + 160 + 70 + 90,
2579         .vdisplay = 600,
2580         .vsync_start = 600 + 127,
2581         .vsync_end = 600 + 127 + 20,
2582         .vtotal = 600 + 127 + 20 + 3,
2583         .vrefresh = 60,
2584 };
2585
2586 static const struct panel_desc netron_dy_e231732 = {
2587         .modes = &netron_dy_e231732_mode,
2588         .num_modes = 1,
2589         .size = {
2590                 .width = 154,
2591                 .height = 87,
2592         },
2593         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2594 };
2595
2596 static const struct drm_display_mode neweast_wjfh116008a_modes[] = {
2597         {
2598                 .clock = 138500,
2599                 .hdisplay = 1920,
2600                 .hsync_start = 1920 + 48,
2601                 .hsync_end = 1920 + 48 + 32,
2602                 .htotal = 1920 + 48 + 32 + 80,
2603                 .vdisplay = 1080,
2604                 .vsync_start = 1080 + 3,
2605                 .vsync_end = 1080 + 3 + 5,
2606                 .vtotal = 1080 + 3 + 5 + 23,
2607                 .vrefresh = 60,
2608                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2609         }, {
2610                 .clock = 110920,
2611                 .hdisplay = 1920,
2612                 .hsync_start = 1920 + 48,
2613                 .hsync_end = 1920 + 48 + 32,
2614                 .htotal = 1920 + 48 + 32 + 80,
2615                 .vdisplay = 1080,
2616                 .vsync_start = 1080 + 3,
2617                 .vsync_end = 1080 + 3 + 5,
2618                 .vtotal = 1080 + 3 + 5 + 23,
2619                 .vrefresh = 48,
2620                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2621         }
2622 };
2623
2624 static const struct panel_desc neweast_wjfh116008a = {
2625         .modes = neweast_wjfh116008a_modes,
2626         .num_modes = 2,
2627         .bpc = 6,
2628         .size = {
2629                 .width = 260,
2630                 .height = 150,
2631         },
2632         .delay = {
2633                 .prepare = 110,
2634                 .enable = 20,
2635                 .unprepare = 500,
2636         },
2637         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2638         .connector_type = DRM_MODE_CONNECTOR_eDP,
2639 };
2640
2641 static const struct drm_display_mode newhaven_nhd_43_480272ef_atxl_mode = {
2642         .clock = 9000,
2643         .hdisplay = 480,
2644         .hsync_start = 480 + 2,
2645         .hsync_end = 480 + 2 + 41,
2646         .htotal = 480 + 2 + 41 + 2,
2647         .vdisplay = 272,
2648         .vsync_start = 272 + 2,
2649         .vsync_end = 272 + 2 + 10,
2650         .vtotal = 272 + 2 + 10 + 2,
2651         .vrefresh = 60,
2652         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2653 };
2654
2655 static const struct panel_desc newhaven_nhd_43_480272ef_atxl = {
2656         .modes = &newhaven_nhd_43_480272ef_atxl_mode,
2657         .num_modes = 1,
2658         .bpc = 8,
2659         .size = {
2660                 .width = 95,
2661                 .height = 54,
2662         },
2663         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2664         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2665                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2666 };
2667
2668 static const struct display_timing nlt_nl192108ac18_02d_timing = {
2669         .pixelclock = { 130000000, 148350000, 163000000 },
2670         .hactive = { 1920, 1920, 1920 },
2671         .hfront_porch = { 80, 100, 100 },
2672         .hback_porch = { 100, 120, 120 },
2673         .hsync_len = { 50, 60, 60 },
2674         .vactive = { 1080, 1080, 1080 },
2675         .vfront_porch = { 12, 30, 30 },
2676         .vback_porch = { 4, 10, 10 },
2677         .vsync_len = { 4, 5, 5 },
2678 };
2679
2680 static const struct panel_desc nlt_nl192108ac18_02d = {
2681         .timings = &nlt_nl192108ac18_02d_timing,
2682         .num_timings = 1,
2683         .bpc = 8,
2684         .size = {
2685                 .width = 344,
2686                 .height = 194,
2687         },
2688         .delay = {
2689                 .unprepare = 500,
2690         },
2691         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2692         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2693 };
2694
2695 static const struct drm_display_mode nvd_9128_mode = {
2696         .clock = 29500,
2697         .hdisplay = 800,
2698         .hsync_start = 800 + 130,
2699         .hsync_end = 800 + 130 + 98,
2700         .htotal = 800 + 0 + 130 + 98,
2701         .vdisplay = 480,
2702         .vsync_start = 480 + 10,
2703         .vsync_end = 480 + 10 + 50,
2704         .vtotal = 480 + 0 + 10 + 50,
2705 };
2706
2707 static const struct panel_desc nvd_9128 = {
2708         .modes = &nvd_9128_mode,
2709         .num_modes = 1,
2710         .bpc = 8,
2711         .size = {
2712                 .width = 156,
2713                 .height = 88,
2714         },
2715         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2716         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2717 };
2718
2719 static const struct display_timing okaya_rs800480t_7x0gp_timing = {
2720         .pixelclock = { 30000000, 30000000, 40000000 },
2721         .hactive = { 800, 800, 800 },
2722         .hfront_porch = { 40, 40, 40 },
2723         .hback_porch = { 40, 40, 40 },
2724         .hsync_len = { 1, 48, 48 },
2725         .vactive = { 480, 480, 480 },
2726         .vfront_porch = { 13, 13, 13 },
2727         .vback_porch = { 29, 29, 29 },
2728         .vsync_len = { 3, 3, 3 },
2729         .flags = DISPLAY_FLAGS_DE_HIGH,
2730 };
2731
2732 static const struct panel_desc okaya_rs800480t_7x0gp = {
2733         .timings = &okaya_rs800480t_7x0gp_timing,
2734         .num_timings = 1,
2735         .bpc = 6,
2736         .size = {
2737                 .width = 154,
2738                 .height = 87,
2739         },
2740         .delay = {
2741                 .prepare = 41,
2742                 .enable = 50,
2743                 .unprepare = 41,
2744                 .disable = 50,
2745         },
2746         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2747 };
2748
2749 static const struct drm_display_mode olimex_lcd_olinuxino_43ts_mode = {
2750         .clock = 9000,
2751         .hdisplay = 480,
2752         .hsync_start = 480 + 5,
2753         .hsync_end = 480 + 5 + 30,
2754         .htotal = 480 + 5 + 30 + 10,
2755         .vdisplay = 272,
2756         .vsync_start = 272 + 8,
2757         .vsync_end = 272 + 8 + 5,
2758         .vtotal = 272 + 8 + 5 + 3,
2759         .vrefresh = 60,
2760 };
2761
2762 static const struct panel_desc olimex_lcd_olinuxino_43ts = {
2763         .modes = &olimex_lcd_olinuxino_43ts_mode,
2764         .num_modes = 1,
2765         .size = {
2766                 .width = 95,
2767                 .height = 54,
2768         },
2769         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2770 };
2771
2772 /*
2773  * 800x480 CVT. The panel appears to be quite accepting, at least as far as
2774  * pixel clocks, but this is the timing that was being used in the Adafruit
2775  * installation instructions.
2776  */
2777 static const struct drm_display_mode ontat_yx700wv03_mode = {
2778         .clock = 29500,
2779         .hdisplay = 800,
2780         .hsync_start = 824,
2781         .hsync_end = 896,
2782         .htotal = 992,
2783         .vdisplay = 480,
2784         .vsync_start = 483,
2785         .vsync_end = 493,
2786         .vtotal = 500,
2787         .vrefresh = 60,
2788         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2789 };
2790
2791 /*
2792  * Specification at:
2793  * https://www.adafruit.com/images/product-files/2406/c3163.pdf
2794  */
2795 static const struct panel_desc ontat_yx700wv03 = {
2796         .modes = &ontat_yx700wv03_mode,
2797         .num_modes = 1,
2798         .bpc = 8,
2799         .size = {
2800                 .width = 154,
2801                 .height = 83,
2802         },
2803         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2804 };
2805
2806 static const struct drm_display_mode ortustech_com37h3m_mode  = {
2807         .clock = 22230,
2808         .hdisplay = 480,
2809         .hsync_start = 480 + 40,
2810         .hsync_end = 480 + 40 + 10,
2811         .htotal = 480 + 40 + 10 + 40,
2812         .vdisplay = 640,
2813         .vsync_start = 640 + 4,
2814         .vsync_end = 640 + 4 + 2,
2815         .vtotal = 640 + 4 + 2 + 4,
2816         .vrefresh = 60,
2817         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2818 };
2819
2820 static const struct panel_desc ortustech_com37h3m = {
2821         .modes = &ortustech_com37h3m_mode,
2822         .num_modes = 1,
2823         .bpc = 8,
2824         .size = {
2825                 .width = 56,    /* 56.16mm */
2826                 .height = 75,   /* 74.88mm */
2827         },
2828         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2829         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE |
2830                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2831 };
2832
2833 static const struct drm_display_mode ortustech_com43h4m85ulc_mode  = {
2834         .clock = 25000,
2835         .hdisplay = 480,
2836         .hsync_start = 480 + 10,
2837         .hsync_end = 480 + 10 + 10,
2838         .htotal = 480 + 10 + 10 + 15,
2839         .vdisplay = 800,
2840         .vsync_start = 800 + 3,
2841         .vsync_end = 800 + 3 + 3,
2842         .vtotal = 800 + 3 + 3 + 3,
2843         .vrefresh = 60,
2844 };
2845
2846 static const struct panel_desc ortustech_com43h4m85ulc = {
2847         .modes = &ortustech_com43h4m85ulc_mode,
2848         .num_modes = 1,
2849         .bpc = 8,
2850         .size = {
2851                 .width = 56,
2852                 .height = 93,
2853         },
2854         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2855         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2856         .connector_type = DRM_MODE_CONNECTOR_DPI,
2857 };
2858
2859 static const struct drm_display_mode osddisplays_osd070t1718_19ts_mode  = {
2860         .clock = 33000,
2861         .hdisplay = 800,
2862         .hsync_start = 800 + 210,
2863         .hsync_end = 800 + 210 + 30,
2864         .htotal = 800 + 210 + 30 + 16,
2865         .vdisplay = 480,
2866         .vsync_start = 480 + 22,
2867         .vsync_end = 480 + 22 + 13,
2868         .vtotal = 480 + 22 + 13 + 10,
2869         .vrefresh = 60,
2870         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2871 };
2872
2873 static const struct panel_desc osddisplays_osd070t1718_19ts = {
2874         .modes = &osddisplays_osd070t1718_19ts_mode,
2875         .num_modes = 1,
2876         .bpc = 8,
2877         .size = {
2878                 .width = 152,
2879                 .height = 91,
2880         },
2881         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2882         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
2883                 DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
2884         .connector_type = DRM_MODE_CONNECTOR_DPI,
2885 };
2886
2887 static const struct drm_display_mode pda_91_00156_a0_mode = {
2888         .clock = 33300,
2889         .hdisplay = 800,
2890         .hsync_start = 800 + 1,
2891         .hsync_end = 800 + 1 + 64,
2892         .htotal = 800 + 1 + 64 + 64,
2893         .vdisplay = 480,
2894         .vsync_start = 480 + 1,
2895         .vsync_end = 480 + 1 + 23,
2896         .vtotal = 480 + 1 + 23 + 22,
2897         .vrefresh = 60,
2898 };
2899
2900 static const struct panel_desc pda_91_00156_a0  = {
2901         .modes = &pda_91_00156_a0_mode,
2902         .num_modes = 1,
2903         .size = {
2904                 .width = 152,
2905                 .height = 91,
2906         },
2907         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2908 };
2909
2910
2911 static const struct drm_display_mode qd43003c0_40_mode = {
2912         .clock = 9000,
2913         .hdisplay = 480,
2914         .hsync_start = 480 + 8,
2915         .hsync_end = 480 + 8 + 4,
2916         .htotal = 480 + 8 + 4 + 39,
2917         .vdisplay = 272,
2918         .vsync_start = 272 + 4,
2919         .vsync_end = 272 + 4 + 10,
2920         .vtotal = 272 + 4 + 10 + 2,
2921         .vrefresh = 60,
2922 };
2923
2924 static const struct panel_desc qd43003c0_40 = {
2925         .modes = &qd43003c0_40_mode,
2926         .num_modes = 1,
2927         .bpc = 8,
2928         .size = {
2929                 .width = 95,
2930                 .height = 53,
2931         },
2932         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2933 };
2934
2935 static const struct display_timing rocktech_rk070er9427_timing = {
2936         .pixelclock = { 26400000, 33300000, 46800000 },
2937         .hactive = { 800, 800, 800 },
2938         .hfront_porch = { 16, 210, 354 },
2939         .hback_porch = { 46, 46, 46 },
2940         .hsync_len = { 1, 1, 1 },
2941         .vactive = { 480, 480, 480 },
2942         .vfront_porch = { 7, 22, 147 },
2943         .vback_porch = { 23, 23, 23 },
2944         .vsync_len = { 1, 1, 1 },
2945         .flags = DISPLAY_FLAGS_DE_HIGH,
2946 };
2947
2948 static const struct panel_desc rocktech_rk070er9427 = {
2949         .timings = &rocktech_rk070er9427_timing,
2950         .num_timings = 1,
2951         .bpc = 6,
2952         .size = {
2953                 .width = 154,
2954                 .height = 86,
2955         },
2956         .delay = {
2957                 .prepare = 41,
2958                 .enable = 50,
2959                 .unprepare = 41,
2960                 .disable = 50,
2961         },
2962         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2963 };
2964
2965 static const struct drm_display_mode rocktech_rk101ii01d_ct_mode = {
2966         .clock = 71100,
2967         .hdisplay = 1280,
2968         .hsync_start = 1280 + 48,
2969         .hsync_end = 1280 + 48 + 32,
2970         .htotal = 1280 + 48 + 32 + 80,
2971         .vdisplay = 800,
2972         .vsync_start = 800 + 2,
2973         .vsync_end = 800 + 2 + 5,
2974         .vtotal = 800 + 2 + 5 + 16,
2975         .vrefresh = 60,
2976 };
2977
2978 static const struct panel_desc rocktech_rk101ii01d_ct = {
2979         .modes = &rocktech_rk101ii01d_ct_mode,
2980         .num_modes = 1,
2981         .size = {
2982                 .width = 217,
2983                 .height = 136,
2984         },
2985         .delay = {
2986                 .prepare = 50,
2987                 .disable = 50,
2988         },
2989         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2990         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2991         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2992 };
2993
2994 static const struct drm_display_mode samsung_lsn122dl01_c01_mode = {
2995         .clock = 271560,
2996         .hdisplay = 2560,
2997         .hsync_start = 2560 + 48,
2998         .hsync_end = 2560 + 48 + 32,
2999         .htotal = 2560 + 48 + 32 + 80,
3000         .vdisplay = 1600,
3001         .vsync_start = 1600 + 2,
3002         .vsync_end = 1600 + 2 + 5,
3003         .vtotal = 1600 + 2 + 5 + 57,
3004         .vrefresh = 60,
3005 };
3006
3007 static const struct panel_desc samsung_lsn122dl01_c01 = {
3008         .modes = &samsung_lsn122dl01_c01_mode,
3009         .num_modes = 1,
3010         .size = {
3011                 .width = 263,
3012                 .height = 164,
3013         },
3014 };
3015
3016 static const struct drm_display_mode samsung_ltn101nt05_mode = {
3017         .clock = 54030,
3018         .hdisplay = 1024,
3019         .hsync_start = 1024 + 24,
3020         .hsync_end = 1024 + 24 + 136,
3021         .htotal = 1024 + 24 + 136 + 160,
3022         .vdisplay = 600,
3023         .vsync_start = 600 + 3,
3024         .vsync_end = 600 + 3 + 6,
3025         .vtotal = 600 + 3 + 6 + 61,
3026         .vrefresh = 60,
3027 };
3028
3029 static const struct panel_desc samsung_ltn101nt05 = {
3030         .modes = &samsung_ltn101nt05_mode,
3031         .num_modes = 1,
3032         .bpc = 6,
3033         .size = {
3034                 .width = 223,
3035                 .height = 125,
3036         },
3037 };
3038
3039 static const struct drm_display_mode samsung_ltn140at29_301_mode = {
3040         .clock = 76300,
3041         .hdisplay = 1366,
3042         .hsync_start = 1366 + 64,
3043         .hsync_end = 1366 + 64 + 48,
3044         .htotal = 1366 + 64 + 48 + 128,
3045         .vdisplay = 768,
3046         .vsync_start = 768 + 2,
3047         .vsync_end = 768 + 2 + 5,
3048         .vtotal = 768 + 2 + 5 + 17,
3049         .vrefresh = 60,
3050 };
3051
3052 static const struct panel_desc samsung_ltn140at29_301 = {
3053         .modes = &samsung_ltn140at29_301_mode,
3054         .num_modes = 1,
3055         .bpc = 6,
3056         .size = {
3057                 .width = 320,
3058                 .height = 187,
3059         },
3060 };
3061
3062 static const struct display_timing satoz_sat050at40h12r2_timing = {
3063         .pixelclock = {33300000, 33300000, 50000000},
3064         .hactive = {800, 800, 800},
3065         .hfront_porch = {16, 210, 354},
3066         .hback_porch = {46, 46, 46},
3067         .hsync_len = {1, 1, 40},
3068         .vactive = {480, 480, 480},
3069         .vfront_porch = {7, 22, 147},
3070         .vback_porch = {23, 23, 23},
3071         .vsync_len = {1, 1, 20},
3072 };
3073
3074 static const struct panel_desc satoz_sat050at40h12r2 = {
3075         .timings = &satoz_sat050at40h12r2_timing,
3076         .num_timings = 1,
3077         .bpc = 8,
3078         .size = {
3079                 .width = 108,
3080                 .height = 65,
3081         },
3082         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3083         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3084 };
3085
3086 static const struct drm_display_mode sharp_ld_d5116z01b_mode = {
3087         .clock = 168480,
3088         .hdisplay = 1920,
3089         .hsync_start = 1920 + 48,
3090         .hsync_end = 1920 + 48 + 32,
3091         .htotal = 1920 + 48 + 32 + 80,
3092         .vdisplay = 1280,
3093         .vsync_start = 1280 + 3,
3094         .vsync_end = 1280 + 3 + 10,
3095         .vtotal = 1280 + 3 + 10 + 57,
3096         .vrefresh = 60,
3097         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
3098 };
3099
3100 static const struct panel_desc sharp_ld_d5116z01b = {
3101         .modes = &sharp_ld_d5116z01b_mode,
3102         .num_modes = 1,
3103         .bpc = 8,
3104         .size = {
3105                 .width = 260,
3106                 .height = 120,
3107         },
3108         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3109         .bus_flags = DRM_BUS_FLAG_DATA_MSB_TO_LSB,
3110 };
3111
3112 static const struct drm_display_mode sharp_lq070y3dg3b_mode = {
3113         .clock = 33260,
3114         .hdisplay = 800,
3115         .hsync_start = 800 + 64,
3116         .hsync_end = 800 + 64 + 128,
3117         .htotal = 800 + 64 + 128 + 64,
3118         .vdisplay = 480,
3119         .vsync_start = 480 + 8,
3120         .vsync_end = 480 + 8 + 2,
3121         .vtotal = 480 + 8 + 2 + 35,
3122         .vrefresh = 60,
3123         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
3124 };
3125
3126 static const struct panel_desc sharp_lq070y3dg3b = {
3127         .modes = &sharp_lq070y3dg3b_mode,
3128         .num_modes = 1,
3129         .bpc = 8,
3130         .size = {
3131                 .width = 152,   /* 152.4mm */
3132                 .height = 91,   /* 91.4mm */
3133         },
3134         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3135         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE |
3136                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
3137 };
3138
3139 static const struct drm_display_mode sharp_lq035q7db03_mode = {
3140         .clock = 5500,
3141         .hdisplay = 240,
3142         .hsync_start = 240 + 16,
3143         .hsync_end = 240 + 16 + 7,
3144         .htotal = 240 + 16 + 7 + 5,
3145         .vdisplay = 320,
3146         .vsync_start = 320 + 9,
3147         .vsync_end = 320 + 9 + 1,
3148         .vtotal = 320 + 9 + 1 + 7,
3149         .vrefresh = 60,
3150 };
3151
3152 static const struct panel_desc sharp_lq035q7db03 = {
3153         .modes = &sharp_lq035q7db03_mode,
3154         .num_modes = 1,
3155         .bpc = 6,
3156         .size = {
3157                 .width = 54,
3158                 .height = 72,
3159         },
3160         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3161 };
3162
3163 static const struct display_timing sharp_lq101k1ly04_timing = {
3164         .pixelclock = { 60000000, 65000000, 80000000 },
3165         .hactive = { 1280, 1280, 1280 },
3166         .hfront_porch = { 20, 20, 20 },
3167         .hback_porch = { 20, 20, 20 },
3168         .hsync_len = { 10, 10, 10 },
3169         .vactive = { 800, 800, 800 },
3170         .vfront_porch = { 4, 4, 4 },
3171         .vback_porch = { 4, 4, 4 },
3172         .vsync_len = { 4, 4, 4 },
3173         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
3174 };
3175
3176 static const struct panel_desc sharp_lq101k1ly04 = {
3177         .timings = &sharp_lq101k1ly04_timing,
3178         .num_timings = 1,
3179         .bpc = 8,
3180         .size = {
3181                 .width = 217,
3182                 .height = 136,
3183         },
3184         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
3185         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3186 };
3187
3188 static const struct display_timing sharp_lq123p1jx31_timing = {
3189         .pixelclock = { 252750000, 252750000, 266604720 },
3190         .hactive = { 2400, 2400, 2400 },
3191         .hfront_porch = { 48, 48, 48 },
3192         .hback_porch = { 80, 80, 84 },
3193         .hsync_len = { 32, 32, 32 },
3194         .vactive = { 1600, 1600, 1600 },
3195         .vfront_porch = { 3, 3, 3 },
3196         .vback_porch = { 33, 33, 120 },
3197         .vsync_len = { 10, 10, 10 },
3198         .flags = DISPLAY_FLAGS_VSYNC_LOW | DISPLAY_FLAGS_HSYNC_LOW,
3199 };
3200
3201 static const struct panel_desc sharp_lq123p1jx31 = {
3202         .timings = &sharp_lq123p1jx31_timing,
3203         .num_timings = 1,
3204         .bpc = 8,
3205         .size = {
3206                 .width = 259,
3207                 .height = 173,
3208         },
3209         .delay = {
3210                 .prepare = 110,
3211                 .enable = 50,
3212                 .unprepare = 550,
3213         },
3214 };
3215
3216 static const struct display_timing sharp_ls020b1dd01d_timing = {
3217         .pixelclock = { 2000000, 4200000, 5000000 },
3218         .hactive = { 240, 240, 240 },
3219         .hfront_porch = { 66, 66, 66 },
3220         .hback_porch = { 1, 1, 1 },
3221         .hsync_len = { 1, 1, 1 },
3222         .vactive = { 160, 160, 160 },
3223         .vfront_porch = { 52, 52, 52 },
3224         .vback_porch = { 6, 6, 6 },
3225         .vsync_len = { 10, 10, 10 },
3226         .flags = DISPLAY_FLAGS_HSYNC_HIGH | DISPLAY_FLAGS_VSYNC_LOW,
3227 };
3228
3229 static const struct panel_desc sharp_ls020b1dd01d = {
3230         .timings = &sharp_ls020b1dd01d_timing,
3231         .num_timings = 1,
3232         .bpc = 6,
3233         .size = {
3234                 .width = 42,
3235                 .height = 28,
3236         },
3237         .bus_format = MEDIA_BUS_FMT_RGB565_1X16,
3238         .bus_flags = DRM_BUS_FLAG_DE_HIGH
3239                    | DRM_BUS_FLAG_PIXDATA_NEGEDGE
3240                    | DRM_BUS_FLAG_SHARP_SIGNALS,
3241 };
3242
3243 static const struct drm_display_mode shelly_sca07010_bfn_lnn_mode = {
3244         .clock = 33300,
3245         .hdisplay = 800,
3246         .hsync_start = 800 + 1,
3247         .hsync_end = 800 + 1 + 64,
3248         .htotal = 800 + 1 + 64 + 64,
3249         .vdisplay = 480,
3250         .vsync_start = 480 + 1,
3251         .vsync_end = 480 + 1 + 23,
3252         .vtotal = 480 + 1 + 23 + 22,
3253         .vrefresh = 60,
3254 };
3255
3256 static const struct panel_desc shelly_sca07010_bfn_lnn = {
3257         .modes = &shelly_sca07010_bfn_lnn_mode,
3258         .num_modes = 1,
3259         .size = {
3260                 .width = 152,
3261                 .height = 91,
3262         },
3263         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3264 };
3265
3266 static const struct drm_display_mode starry_kr070pe2t_mode = {
3267         .clock = 33000,
3268         .hdisplay = 800,
3269         .hsync_start = 800 + 209,
3270         .hsync_end = 800 + 209 + 1,
3271         .htotal = 800 + 209 + 1 + 45,
3272         .vdisplay = 480,
3273         .vsync_start = 480 + 22,
3274         .vsync_end = 480 + 22 + 1,
3275         .vtotal = 480 + 22 + 1 + 22,
3276         .vrefresh = 60,
3277 };
3278
3279 static const struct panel_desc starry_kr070pe2t = {
3280         .modes = &starry_kr070pe2t_mode,
3281         .num_modes = 1,
3282         .bpc = 8,
3283         .size = {
3284                 .width = 152,
3285                 .height = 86,
3286         },
3287         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3288         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
3289         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3290 };
3291
3292 static const struct drm_display_mode starry_kr122ea0sra_mode = {
3293         .clock = 147000,
3294         .hdisplay = 1920,
3295         .hsync_start = 1920 + 16,
3296         .hsync_end = 1920 + 16 + 16,
3297         .htotal = 1920 + 16 + 16 + 32,
3298         .vdisplay = 1200,
3299         .vsync_start = 1200 + 15,
3300         .vsync_end = 1200 + 15 + 2,
3301         .vtotal = 1200 + 15 + 2 + 18,
3302         .vrefresh = 60,
3303         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3304 };
3305
3306 static const struct panel_desc starry_kr122ea0sra = {
3307         .modes = &starry_kr122ea0sra_mode,
3308         .num_modes = 1,
3309         .size = {
3310                 .width = 263,
3311                 .height = 164,
3312         },
3313         .delay = {
3314                 .prepare = 10 + 200,
3315                 .enable = 50,
3316                 .unprepare = 10 + 500,
3317         },
3318 };
3319
3320 static const struct drm_display_mode tfc_s9700rtwv43tr_01b_mode = {
3321         .clock = 30000,
3322         .hdisplay = 800,
3323         .hsync_start = 800 + 39,
3324         .hsync_end = 800 + 39 + 47,
3325         .htotal = 800 + 39 + 47 + 39,
3326         .vdisplay = 480,
3327         .vsync_start = 480 + 13,
3328         .vsync_end = 480 + 13 + 2,
3329         .vtotal = 480 + 13 + 2 + 29,
3330         .vrefresh = 62,
3331 };
3332
3333 static const struct panel_desc tfc_s9700rtwv43tr_01b = {
3334         .modes = &tfc_s9700rtwv43tr_01b_mode,
3335         .num_modes = 1,
3336         .bpc = 8,
3337         .size = {
3338                 .width = 155,
3339                 .height = 90,
3340         },
3341         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3342         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
3343 };
3344
3345 static const struct display_timing tianma_tm070jdhg30_timing = {
3346         .pixelclock = { 62600000, 68200000, 78100000 },
3347         .hactive = { 1280, 1280, 1280 },
3348         .hfront_porch = { 15, 64, 159 },
3349         .hback_porch = { 5, 5, 5 },
3350         .hsync_len = { 1, 1, 256 },
3351         .vactive = { 800, 800, 800 },
3352         .vfront_porch = { 3, 40, 99 },
3353         .vback_porch = { 2, 2, 2 },
3354         .vsync_len = { 1, 1, 128 },
3355         .flags = DISPLAY_FLAGS_DE_HIGH,
3356 };
3357
3358 static const struct panel_desc tianma_tm070jdhg30 = {
3359         .timings = &tianma_tm070jdhg30_timing,
3360         .num_timings = 1,
3361         .bpc = 8,
3362         .size = {
3363                 .width = 151,
3364                 .height = 95,
3365         },
3366         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3367         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3368 };
3369
3370 static const struct display_timing tianma_tm070rvhg71_timing = {
3371         .pixelclock = { 27700000, 29200000, 39600000 },
3372         .hactive = { 800, 800, 800 },
3373         .hfront_porch = { 12, 40, 212 },
3374         .hback_porch = { 88, 88, 88 },
3375         .hsync_len = { 1, 1, 40 },
3376         .vactive = { 480, 480, 480 },
3377         .vfront_porch = { 1, 13, 88 },
3378         .vback_porch = { 32, 32, 32 },
3379         .vsync_len = { 1, 1, 3 },
3380         .flags = DISPLAY_FLAGS_DE_HIGH,
3381 };
3382
3383 static const struct panel_desc tianma_tm070rvhg71 = {
3384         .timings = &tianma_tm070rvhg71_timing,
3385         .num_timings = 1,
3386         .bpc = 8,
3387         .size = {
3388                 .width = 154,
3389                 .height = 86,
3390         },
3391         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3392         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3393 };
3394
3395 static const struct drm_display_mode ti_nspire_cx_lcd_mode[] = {
3396         {
3397                 .clock = 10000,
3398                 .hdisplay = 320,
3399                 .hsync_start = 320 + 50,
3400                 .hsync_end = 320 + 50 + 6,
3401                 .htotal = 320 + 50 + 6 + 38,
3402                 .vdisplay = 240,
3403                 .vsync_start = 240 + 3,
3404                 .vsync_end = 240 + 3 + 1,
3405                 .vtotal = 240 + 3 + 1 + 17,
3406                 .vrefresh = 60,
3407                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3408         },
3409 };
3410
3411 static const struct panel_desc ti_nspire_cx_lcd_panel = {
3412         .modes = ti_nspire_cx_lcd_mode,
3413         .num_modes = 1,
3414         .bpc = 8,
3415         .size = {
3416                 .width = 65,
3417                 .height = 49,
3418         },
3419         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3420         .bus_flags = DRM_BUS_FLAG_PIXDATA_NEGEDGE,
3421 };
3422
3423 static const struct drm_display_mode ti_nspire_classic_lcd_mode[] = {
3424         {
3425                 .clock = 10000,
3426                 .hdisplay = 320,
3427                 .hsync_start = 320 + 6,
3428                 .hsync_end = 320 + 6 + 6,
3429                 .htotal = 320 + 6 + 6 + 6,
3430                 .vdisplay = 240,
3431                 .vsync_start = 240 + 0,
3432                 .vsync_end = 240 + 0 + 1,
3433                 .vtotal = 240 + 0 + 1 + 0,
3434                 .vrefresh = 60,
3435                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
3436         },
3437 };
3438
3439 static const struct panel_desc ti_nspire_classic_lcd_panel = {
3440         .modes = ti_nspire_classic_lcd_mode,
3441         .num_modes = 1,
3442         /* The grayscale panel has 8 bit for the color .. Y (black) */
3443         .bpc = 8,
3444         .size = {
3445                 .width = 71,
3446                 .height = 53,
3447         },
3448         /* This is the grayscale bus format */
3449         .bus_format = MEDIA_BUS_FMT_Y8_1X8,
3450         .bus_flags = DRM_BUS_FLAG_PIXDATA_POSEDGE,
3451 };
3452
3453 static const struct drm_display_mode toshiba_lt089ac29000_mode = {
3454         .clock = 79500,
3455         .hdisplay = 1280,
3456         .hsync_start = 1280 + 192,
3457         .hsync_end = 1280 + 192 + 128,
3458         .htotal = 1280 + 192 + 128 + 64,
3459         .vdisplay = 768,
3460         .vsync_start = 768 + 20,
3461         .vsync_end = 768 + 20 + 7,
3462         .vtotal = 768 + 20 + 7 + 3,
3463         .vrefresh = 60,
3464 };
3465
3466 static const struct panel_desc toshiba_lt089ac29000 = {
3467         .modes = &toshiba_lt089ac29000_mode,
3468         .num_modes = 1,
3469         .size = {
3470                 .width = 194,
3471                 .height = 116,
3472         },
3473         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
3474         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
3475         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3476 };
3477
3478 static const struct drm_display_mode tpk_f07a_0102_mode = {
3479         .clock = 33260,
3480         .hdisplay = 800,
3481         .hsync_start = 800 + 40,
3482         .hsync_end = 800 + 40 + 128,
3483         .htotal = 800 + 40 + 128 + 88,
3484         .vdisplay = 480,
3485         .vsync_start = 480 + 10,
3486         .vsync_end = 480 + 10 + 2,
3487         .vtotal = 480 + 10 + 2 + 33,
3488         .vrefresh = 60,
3489 };
3490
3491 static const struct panel_desc tpk_f07a_0102 = {
3492         .modes = &tpk_f07a_0102_mode,
3493         .num_modes = 1,
3494         .size = {
3495                 .width = 152,
3496                 .height = 91,
3497         },
3498         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
3499 };
3500
3501 static const struct drm_display_mode tpk_f10a_0102_mode = {
3502         .clock = 45000,
3503         .hdisplay = 1024,
3504         .hsync_start = 1024 + 176,
3505         .hsync_end = 1024 + 176 + 5,
3506         .htotal = 1024 + 176 + 5 + 88,
3507         .vdisplay = 600,
3508         .vsync_start = 600 + 20,
3509         .vsync_end = 600 + 20 + 5,
3510         .vtotal = 600 + 20 + 5 + 25,
3511         .vrefresh = 60,
3512 };
3513
3514 static const struct panel_desc tpk_f10a_0102 = {
3515         .modes = &tpk_f10a_0102_mode,
3516         .num_modes = 1,
3517         .size = {
3518                 .width = 223,
3519                 .height = 125,
3520         },
3521 };
3522
3523 static const struct display_timing urt_umsh_8596md_timing = {
3524         .pixelclock = { 33260000, 33260000, 33260000 },
3525         .hactive = { 800, 800, 800 },
3526         .hfront_porch = { 41, 41, 41 },
3527         .hback_porch = { 216 - 128, 216 - 128, 216 - 128 },
3528         .hsync_len = { 71, 128, 128 },
3529         .vactive = { 480, 480, 480 },
3530         .vfront_porch = { 10, 10, 10 },
3531         .vback_porch = { 35 - 2, 35 - 2, 35 - 2 },
3532         .vsync_len = { 2, 2, 2 },
3533         .flags = DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
3534                 DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
3535 };
3536
3537 static const struct panel_desc urt_umsh_8596md_lvds = {
3538         .timings = &urt_umsh_8596md_timing,
3539         .num_timings = 1,
3540         .bpc = 6,
3541         .size = {
3542                 .width = 152,
3543                 .height = 91,
3544         },
3545         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
3546         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3547 };
3548
3549 static const struct panel_desc urt_umsh_8596md_parallel = {
3550         .timings = &urt_umsh_8596md_timing,
3551         .num_timings = 1,
3552         .bpc = 6,
3553         .size = {
3554                 .width = 152,
3555                 .height = 91,
3556         },
3557         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3558 };
3559
3560 static const struct drm_display_mode vl050_8048nt_c01_mode = {
3561         .clock = 33333,
3562         .hdisplay = 800,
3563         .hsync_start = 800 + 210,
3564         .hsync_end = 800 + 210 + 20,
3565         .htotal = 800 + 210 + 20 + 46,
3566         .vdisplay =  480,
3567         .vsync_start = 480 + 22,
3568         .vsync_end = 480 + 22 + 10,
3569         .vtotal = 480 + 22 + 10 + 23,
3570         .vrefresh = 60,
3571         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
3572 };
3573
3574 static const struct panel_desc vl050_8048nt_c01 = {
3575         .modes = &vl050_8048nt_c01_mode,
3576         .num_modes = 1,
3577         .bpc = 8,
3578         .size = {
3579                 .width = 120,
3580                 .height = 76,
3581         },
3582         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3583         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_POSEDGE,
3584 };
3585
3586 static const struct drm_display_mode winstar_wf35ltiacd_mode = {
3587         .clock = 6410,
3588         .hdisplay = 320,
3589         .hsync_start = 320 + 20,
3590         .hsync_end = 320 + 20 + 30,
3591         .htotal = 320 + 20 + 30 + 38,
3592         .vdisplay = 240,
3593         .vsync_start = 240 + 4,
3594         .vsync_end = 240 + 4 + 3,
3595         .vtotal = 240 + 4 + 3 + 15,
3596         .vrefresh = 60,
3597         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3598 };
3599
3600 static const struct panel_desc winstar_wf35ltiacd = {
3601         .modes = &winstar_wf35ltiacd_mode,
3602         .num_modes = 1,
3603         .bpc = 8,
3604         .size = {
3605                 .width = 70,
3606                 .height = 53,
3607         },
3608         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3609 };
3610
3611 static const struct drm_display_mode arm_rtsm_mode[] = {
3612         {
3613                 .clock = 65000,
3614                 .hdisplay = 1024,
3615                 .hsync_start = 1024 + 24,
3616                 .hsync_end = 1024 + 24 + 136,
3617                 .htotal = 1024 + 24 + 136 + 160,
3618                 .vdisplay = 768,
3619                 .vsync_start = 768 + 3,
3620                 .vsync_end = 768 + 3 + 6,
3621                 .vtotal = 768 + 3 + 6 + 29,
3622                 .vrefresh = 60,
3623                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3624         },
3625 };
3626
3627 static const struct panel_desc arm_rtsm = {
3628         .modes = arm_rtsm_mode,
3629         .num_modes = 1,
3630         .bpc = 8,
3631         .size = {
3632                 .width = 400,
3633                 .height = 300,
3634         },
3635         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3636 };
3637
3638 static const struct of_device_id platform_of_match[] = {
3639         {
3640                 .compatible = "ampire,am-480272h3tmqw-t01h",
3641                 .data = &ampire_am_480272h3tmqw_t01h,
3642         }, {
3643                 .compatible = "ampire,am800480r3tmqwa1h",
3644                 .data = &ampire_am800480r3tmqwa1h,
3645         }, {
3646                 .compatible = "arm,rtsm-display",
3647                 .data = &arm_rtsm,
3648         }, {
3649                 .compatible = "armadeus,st0700-adapt",
3650                 .data = &armadeus_st0700_adapt,
3651         }, {
3652                 .compatible = "auo,b101aw03",
3653                 .data = &auo_b101aw03,
3654         }, {
3655                 .compatible = "auo,b101ean01",
3656                 .data = &auo_b101ean01,
3657         }, {
3658                 .compatible = "auo,b101xtn01",
3659                 .data = &auo_b101xtn01,
3660         }, {
3661                 .compatible = "auo,b116xa01",
3662                 .data = &auo_b116xak01,
3663         }, {
3664                 .compatible = "auo,b116xw03",
3665                 .data = &auo_b116xw03,
3666         }, {
3667                 .compatible = "auo,b133htn01",
3668                 .data = &auo_b133htn01,
3669         }, {
3670                 .compatible = "auo,b133xtn01",
3671                 .data = &auo_b133xtn01,
3672         }, {
3673                 .compatible = "auo,g070vvn01",
3674                 .data = &auo_g070vvn01,
3675         }, {
3676                 .compatible = "auo,g101evn010",
3677                 .data = &auo_g101evn010,
3678         }, {
3679                 .compatible = "auo,g104sn02",
3680                 .data = &auo_g104sn02,
3681         }, {
3682                 .compatible = "auo,g121ean01",
3683                 .data = &auo_g121ean01,
3684         }, {
3685                 .compatible = "auo,g133han01",
3686                 .data = &auo_g133han01,
3687         }, {
3688                 .compatible = "auo,g156xtn01",
3689                 .data = &auo_g156xtn01,
3690         }, {
3691                 .compatible = "auo,g185han01",
3692                 .data = &auo_g185han01,
3693         }, {
3694                 .compatible = "auo,g190ean01",
3695                 .data = &auo_g190ean01,
3696         }, {
3697                 .compatible = "auo,p320hvn03",
3698                 .data = &auo_p320hvn03,
3699         }, {
3700                 .compatible = "auo,t215hvn01",
3701                 .data = &auo_t215hvn01,
3702         }, {
3703                 .compatible = "avic,tm070ddh03",
3704                 .data = &avic_tm070ddh03,
3705         }, {
3706                 .compatible = "bananapi,s070wv20-ct16",
3707                 .data = &bananapi_s070wv20_ct16,
3708         }, {
3709                 .compatible = "boe,hv070wsa-100",
3710                 .data = &boe_hv070wsa
3711         }, {
3712                 .compatible = "boe,nv101wxmn51",
3713                 .data = &boe_nv101wxmn51,
3714         }, {
3715                 .compatible = "boe,nv133fhm-n61",
3716                 .data = &boe_nv133fhm_n61,
3717         }, {
3718                 .compatible = "boe,nv133fhm-n62",
3719                 .data = &boe_nv133fhm_n61,
3720         }, {
3721                 .compatible = "boe,nv140fhmn49",
3722                 .data = &boe_nv140fhmn49,
3723         }, {
3724                 .compatible = "cdtech,s043wq26h-ct7",
3725                 .data = &cdtech_s043wq26h_ct7,
3726         }, {
3727                 .compatible = "cdtech,s070wv95-ct16",
3728                 .data = &cdtech_s070wv95_ct16,
3729         }, {
3730                 .compatible = "chunghwa,claa070wp03xg",
3731                 .data = &chunghwa_claa070wp03xg,
3732         }, {
3733                 .compatible = "chunghwa,claa101wa01a",
3734                 .data = &chunghwa_claa101wa01a
3735         }, {
3736                 .compatible = "chunghwa,claa101wb01",
3737                 .data = &chunghwa_claa101wb01
3738         }, {
3739                 .compatible = "dataimage,scf0700c48ggu18",
3740                 .data = &dataimage_scf0700c48ggu18,
3741         }, {
3742                 .compatible = "dlc,dlc0700yzg-1",
3743                 .data = &dlc_dlc0700yzg_1,
3744         }, {
3745                 .compatible = "dlc,dlc1010gig",
3746                 .data = &dlc_dlc1010gig,
3747         }, {
3748                 .compatible = "edt,et035012dm6",
3749                 .data = &edt_et035012dm6,
3750         }, {
3751                 .compatible = "edt,etm043080dh6gp",
3752                 .data = &edt_etm043080dh6gp,
3753         }, {
3754                 .compatible = "edt,etm0430g0dh6",
3755                 .data = &edt_etm0430g0dh6,
3756         }, {
3757                 .compatible = "edt,et057090dhu",
3758                 .data = &edt_et057090dhu,
3759         }, {
3760                 .compatible = "edt,et070080dh6",
3761                 .data = &edt_etm0700g0dh6,
3762         }, {
3763                 .compatible = "edt,etm0700g0dh6",
3764                 .data = &edt_etm0700g0dh6,
3765         }, {
3766                 .compatible = "edt,etm0700g0bdh6",
3767                 .data = &edt_etm0700g0bdh6,
3768         }, {
3769                 .compatible = "edt,etm0700g0edh6",
3770                 .data = &edt_etm0700g0bdh6,
3771         }, {
3772                 .compatible = "evervision,vgg804821",
3773                 .data = &evervision_vgg804821,
3774         }, {
3775                 .compatible = "foxlink,fl500wvr00-a0t",
3776                 .data = &foxlink_fl500wvr00_a0t,
3777         }, {
3778                 .compatible = "frida,frd350h54004",
3779                 .data = &frida_frd350h54004,
3780         }, {
3781                 .compatible = "friendlyarm,hd702e",
3782                 .data = &friendlyarm_hd702e,
3783         }, {
3784                 .compatible = "giantplus,gpg482739qs5",
3785                 .data = &giantplus_gpg482739qs5
3786         }, {
3787                 .compatible = "giantplus,gpm940b0",
3788                 .data = &giantplus_gpm940b0,
3789         }, {
3790                 .compatible = "hannstar,hsd070pww1",
3791                 .data = &hannstar_hsd070pww1,
3792         }, {
3793                 .compatible = "hannstar,hsd100pxn1",
3794                 .data = &hannstar_hsd100pxn1,
3795         }, {
3796                 .compatible = "hit,tx23d38vm0caa",
3797                 .data = &hitachi_tx23d38vm0caa
3798         }, {
3799                 .compatible = "innolux,at043tn24",
3800                 .data = &innolux_at043tn24,
3801         }, {
3802                 .compatible = "innolux,at070tn92",
3803                 .data = &innolux_at070tn92,
3804         }, {
3805                 .compatible = "innolux,g070y2-l01",
3806                 .data = &innolux_g070y2_l01,
3807         }, {
3808                 .compatible = "innolux,g101ice-l01",
3809                 .data = &innolux_g101ice_l01
3810         }, {
3811                 .compatible = "innolux,g121i1-l01",
3812                 .data = &innolux_g121i1_l01
3813         }, {
3814                 .compatible = "innolux,g121x1-l03",
3815                 .data = &innolux_g121x1_l03,
3816         }, {
3817                 .compatible = "innolux,n116bge",
3818                 .data = &innolux_n116bge,
3819         }, {
3820                 .compatible = "innolux,n156bge-l21",
3821                 .data = &innolux_n156bge_l21,
3822         }, {
3823                 .compatible = "innolux,p120zdg-bf1",
3824                 .data = &innolux_p120zdg_bf1,
3825         }, {
3826                 .compatible = "innolux,zj070na-01p",
3827                 .data = &innolux_zj070na_01p,
3828         }, {
3829                 .compatible = "ivo,m133nwf4-r0",
3830                 .data = &ivo_m133nwf4_r0,
3831         }, {
3832                 .compatible = "koe,tx14d24vm1bpa",
3833                 .data = &koe_tx14d24vm1bpa,
3834         }, {
3835                 .compatible = "koe,tx31d200vm0baa",
3836                 .data = &koe_tx31d200vm0baa,
3837         }, {
3838                 .compatible = "kyo,tcg121xglp",
3839                 .data = &kyo_tcg121xglp,
3840         }, {
3841                 .compatible = "lemaker,bl035-rgb-002",
3842                 .data = &lemaker_bl035_rgb_002,
3843         }, {
3844                 .compatible = "lg,lb070wv8",
3845                 .data = &lg_lb070wv8,
3846         }, {
3847                 .compatible = "lg,lp079qx1-sp0v",
3848                 .data = &lg_lp079qx1_sp0v,
3849         }, {
3850                 .compatible = "lg,lp097qx1-spa1",
3851                 .data = &lg_lp097qx1_spa1,
3852         }, {
3853                 .compatible = "lg,lp120up1",
3854                 .data = &lg_lp120up1,
3855         }, {
3856                 .compatible = "lg,lp129qe",
3857                 .data = &lg_lp129qe,
3858         }, {
3859                 .compatible = "logicpd,type28",
3860                 .data = &logicpd_type_28,
3861         }, {
3862                 .compatible = "logictechno,lt161010-2nhc",
3863                 .data = &logictechno_lt161010_2nh,
3864         }, {
3865                 .compatible = "logictechno,lt161010-2nhr",
3866                 .data = &logictechno_lt161010_2nh,
3867         }, {
3868                 .compatible = "logictechno,lt170410-2whc",
3869                 .data = &logictechno_lt170410_2whc,
3870         }, {
3871                 .compatible = "mitsubishi,aa070mc01-ca1",
3872                 .data = &mitsubishi_aa070mc01,
3873         }, {
3874                 .compatible = "nec,nl12880bc20-05",
3875                 .data = &nec_nl12880bc20_05,
3876         }, {
3877                 .compatible = "nec,nl4827hc19-05b",
3878                 .data = &nec_nl4827hc19_05b,
3879         }, {
3880                 .compatible = "netron-dy,e231732",
3881                 .data = &netron_dy_e231732,
3882         }, {
3883                 .compatible = "neweast,wjfh116008a",
3884                 .data = &neweast_wjfh116008a,
3885         }, {
3886                 .compatible = "newhaven,nhd-4.3-480272ef-atxl",
3887                 .data = &newhaven_nhd_43_480272ef_atxl,
3888         }, {
3889                 .compatible = "nlt,nl192108ac18-02d",
3890                 .data = &nlt_nl192108ac18_02d,
3891         }, {
3892                 .compatible = "nvd,9128",
3893                 .data = &nvd_9128,
3894         }, {
3895                 .compatible = "okaya,rs800480t-7x0gp",
3896                 .data = &okaya_rs800480t_7x0gp,
3897         }, {
3898                 .compatible = "olimex,lcd-olinuxino-43-ts",
3899                 .data = &olimex_lcd_olinuxino_43ts,
3900         }, {
3901                 .compatible = "ontat,yx700wv03",
3902                 .data = &ontat_yx700wv03,
3903         }, {
3904                 .compatible = "ortustech,com37h3m05dtc",
3905                 .data = &ortustech_com37h3m,
3906         }, {
3907                 .compatible = "ortustech,com37h3m99dtc",
3908                 .data = &ortustech_com37h3m,
3909         }, {
3910                 .compatible = "ortustech,com43h4m85ulc",
3911                 .data = &ortustech_com43h4m85ulc,
3912         }, {
3913                 .compatible = "osddisplays,osd070t1718-19ts",
3914                 .data = &osddisplays_osd070t1718_19ts,
3915         }, {
3916                 .compatible = "pda,91-00156-a0",
3917                 .data = &pda_91_00156_a0,
3918         }, {
3919                 .compatible = "qiaodian,qd43003c0-40",
3920                 .data = &qd43003c0_40,
3921         }, {
3922                 .compatible = "rocktech,rk070er9427",
3923                 .data = &rocktech_rk070er9427,
3924         }, {
3925                 .compatible = "rocktech,rk101ii01d-ct",
3926                 .data = &rocktech_rk101ii01d_ct,
3927         }, {
3928                 .compatible = "samsung,lsn122dl01-c01",
3929                 .data = &samsung_lsn122dl01_c01,
3930         }, {
3931                 .compatible = "samsung,ltn101nt05",
3932                 .data = &samsung_ltn101nt05,
3933         }, {
3934                 .compatible = "samsung,ltn140at29-301",
3935                 .data = &samsung_ltn140at29_301,
3936         }, {
3937                 .compatible = "satoz,sat050at40h12r2",
3938                 .data = &satoz_sat050at40h12r2,
3939         }, {
3940                 .compatible = "sharp,ld-d5116z01b",
3941                 .data = &sharp_ld_d5116z01b,
3942         }, {
3943                 .compatible = "sharp,lq035q7db03",
3944                 .data = &sharp_lq035q7db03,
3945         }, {
3946                 .compatible = "sharp,lq070y3dg3b",
3947                 .data = &sharp_lq070y3dg3b,
3948         }, {
3949                 .compatible = "sharp,lq101k1ly04",
3950                 .data = &sharp_lq101k1ly04,
3951         }, {
3952                 .compatible = "sharp,lq123p1jx31",
3953                 .data = &sharp_lq123p1jx31,
3954         }, {
3955                 .compatible = "sharp,ls020b1dd01d",
3956                 .data = &sharp_ls020b1dd01d,
3957         }, {
3958                 .compatible = "shelly,sca07010-bfn-lnn",
3959                 .data = &shelly_sca07010_bfn_lnn,
3960         }, {
3961                 .compatible = "starry,kr070pe2t",
3962                 .data = &starry_kr070pe2t,
3963         }, {
3964                 .compatible = "starry,kr122ea0sra",
3965                 .data = &starry_kr122ea0sra,
3966         }, {
3967                 .compatible = "tfc,s9700rtwv43tr-01b",
3968                 .data = &tfc_s9700rtwv43tr_01b,
3969         }, {
3970                 .compatible = "tianma,tm070jdhg30",
3971                 .data = &tianma_tm070jdhg30,
3972         }, {
3973                 .compatible = "tianma,tm070rvhg71",
3974                 .data = &tianma_tm070rvhg71,
3975         }, {
3976                 .compatible = "ti,nspire-cx-lcd-panel",
3977                 .data = &ti_nspire_cx_lcd_panel,
3978         }, {
3979                 .compatible = "ti,nspire-classic-lcd-panel",
3980                 .data = &ti_nspire_classic_lcd_panel,
3981         }, {
3982                 .compatible = "toshiba,lt089ac29000",
3983                 .data = &toshiba_lt089ac29000,
3984         }, {
3985                 .compatible = "tpk,f07a-0102",
3986                 .data = &tpk_f07a_0102,
3987         }, {
3988                 .compatible = "tpk,f10a-0102",
3989                 .data = &tpk_f10a_0102,
3990         }, {
3991                 .compatible = "urt,umsh-8596md-t",
3992                 .data = &urt_umsh_8596md_parallel,
3993         }, {
3994                 .compatible = "urt,umsh-8596md-1t",
3995                 .data = &urt_umsh_8596md_parallel,
3996         }, {
3997                 .compatible = "urt,umsh-8596md-7t",
3998                 .data = &urt_umsh_8596md_parallel,
3999         }, {
4000                 .compatible = "urt,umsh-8596md-11t",
4001                 .data = &urt_umsh_8596md_lvds,
4002         }, {
4003                 .compatible = "urt,umsh-8596md-19t",
4004                 .data = &urt_umsh_8596md_lvds,
4005         }, {
4006                 .compatible = "urt,umsh-8596md-20t",
4007                 .data = &urt_umsh_8596md_parallel,
4008         }, {
4009                 .compatible = "vxt,vl050-8048nt-c01",
4010                 .data = &vl050_8048nt_c01,
4011         }, {
4012                 .compatible = "winstar,wf35ltiacd",
4013                 .data = &winstar_wf35ltiacd,
4014         }, {
4015                 /* Must be the last entry */
4016                 .compatible = "panel-dpi",
4017                 .data = &panel_dpi,
4018         }, {
4019                 /* sentinel */
4020         }
4021 };
4022 MODULE_DEVICE_TABLE(of, platform_of_match);
4023
4024 static int panel_simple_platform_probe(struct platform_device *pdev)
4025 {
4026         const struct of_device_id *id;
4027
4028         id = of_match_node(platform_of_match, pdev->dev.of_node);
4029         if (!id)
4030                 return -ENODEV;
4031
4032         return panel_simple_probe(&pdev->dev, id->data);
4033 }
4034
4035 static int panel_simple_platform_remove(struct platform_device *pdev)
4036 {
4037         return panel_simple_remove(&pdev->dev);
4038 }
4039
4040 static void panel_simple_platform_shutdown(struct platform_device *pdev)
4041 {
4042         panel_simple_shutdown(&pdev->dev);
4043 }
4044
4045 static struct platform_driver panel_simple_platform_driver = {
4046         .driver = {
4047                 .name = "panel-simple",
4048                 .of_match_table = platform_of_match,
4049         },
4050         .probe = panel_simple_platform_probe,
4051         .remove = panel_simple_platform_remove,
4052         .shutdown = panel_simple_platform_shutdown,
4053 };
4054
4055 struct panel_desc_dsi {
4056         struct panel_desc desc;
4057
4058         unsigned long flags;
4059         enum mipi_dsi_pixel_format format;
4060         unsigned int lanes;
4061 };
4062
4063 static const struct drm_display_mode auo_b080uan01_mode = {
4064         .clock = 154500,
4065         .hdisplay = 1200,
4066         .hsync_start = 1200 + 62,
4067         .hsync_end = 1200 + 62 + 4,
4068         .htotal = 1200 + 62 + 4 + 62,
4069         .vdisplay = 1920,
4070         .vsync_start = 1920 + 9,
4071         .vsync_end = 1920 + 9 + 2,
4072         .vtotal = 1920 + 9 + 2 + 8,
4073         .vrefresh = 60,
4074 };
4075
4076 static const struct panel_desc_dsi auo_b080uan01 = {
4077         .desc = {
4078                 .modes = &auo_b080uan01_mode,
4079                 .num_modes = 1,
4080                 .bpc = 8,
4081                 .size = {
4082                         .width = 108,
4083                         .height = 272,
4084                 },
4085         },
4086         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
4087         .format = MIPI_DSI_FMT_RGB888,
4088         .lanes = 4,
4089 };
4090
4091 static const struct drm_display_mode boe_tv080wum_nl0_mode = {
4092         .clock = 160000,
4093         .hdisplay = 1200,
4094         .hsync_start = 1200 + 120,
4095         .hsync_end = 1200 + 120 + 20,
4096         .htotal = 1200 + 120 + 20 + 21,
4097         .vdisplay = 1920,
4098         .vsync_start = 1920 + 21,
4099         .vsync_end = 1920 + 21 + 3,
4100         .vtotal = 1920 + 21 + 3 + 18,
4101         .vrefresh = 60,
4102         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
4103 };
4104
4105 static const struct panel_desc_dsi boe_tv080wum_nl0 = {
4106         .desc = {
4107                 .modes = &boe_tv080wum_nl0_mode,
4108                 .num_modes = 1,
4109                 .size = {
4110                         .width = 107,
4111                         .height = 172,
4112                 },
4113         },
4114         .flags = MIPI_DSI_MODE_VIDEO |
4115                  MIPI_DSI_MODE_VIDEO_BURST |
4116                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE,
4117         .format = MIPI_DSI_FMT_RGB888,
4118         .lanes = 4,
4119 };
4120
4121 static const struct drm_display_mode lg_ld070wx3_sl01_mode = {
4122         .clock = 71000,
4123         .hdisplay = 800,
4124         .hsync_start = 800 + 32,
4125         .hsync_end = 800 + 32 + 1,
4126         .htotal = 800 + 32 + 1 + 57,
4127         .vdisplay = 1280,
4128         .vsync_start = 1280 + 28,
4129         .vsync_end = 1280 + 28 + 1,
4130         .vtotal = 1280 + 28 + 1 + 14,
4131         .vrefresh = 60,
4132 };
4133
4134 static const struct panel_desc_dsi lg_ld070wx3_sl01 = {
4135         .desc = {
4136                 .modes = &lg_ld070wx3_sl01_mode,
4137                 .num_modes = 1,
4138                 .bpc = 8,
4139                 .size = {
4140                         .width = 94,
4141                         .height = 151,
4142                 },
4143         },
4144         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
4145         .format = MIPI_DSI_FMT_RGB888,
4146         .lanes = 4,
4147 };
4148
4149 static const struct drm_display_mode lg_lh500wx1_sd03_mode = {
4150         .clock = 67000,
4151         .hdisplay = 720,
4152         .hsync_start = 720 + 12,
4153         .hsync_end = 720 + 12 + 4,
4154         .htotal = 720 + 12 + 4 + 112,
4155         .vdisplay = 1280,
4156         .vsync_start = 1280 + 8,
4157         .vsync_end = 1280 + 8 + 4,
4158         .vtotal = 1280 + 8 + 4 + 12,
4159         .vrefresh = 60,
4160 };
4161
4162 static const struct panel_desc_dsi lg_lh500wx1_sd03 = {
4163         .desc = {
4164                 .modes = &lg_lh500wx1_sd03_mode,
4165                 .num_modes = 1,
4166                 .bpc = 8,
4167                 .size = {
4168                         .width = 62,
4169                         .height = 110,
4170                 },
4171         },
4172         .flags = MIPI_DSI_MODE_VIDEO,
4173         .format = MIPI_DSI_FMT_RGB888,
4174         .lanes = 4,
4175 };
4176
4177 static const struct drm_display_mode panasonic_vvx10f004b00_mode = {
4178         .clock = 157200,
4179         .hdisplay = 1920,
4180         .hsync_start = 1920 + 154,
4181         .hsync_end = 1920 + 154 + 16,
4182         .htotal = 1920 + 154 + 16 + 32,
4183         .vdisplay = 1200,
4184         .vsync_start = 1200 + 17,
4185         .vsync_end = 1200 + 17 + 2,
4186         .vtotal = 1200 + 17 + 2 + 16,
4187         .vrefresh = 60,
4188 };
4189
4190 static const struct panel_desc_dsi panasonic_vvx10f004b00 = {
4191         .desc = {
4192                 .modes = &panasonic_vvx10f004b00_mode,
4193                 .num_modes = 1,
4194                 .bpc = 8,
4195                 .size = {
4196                         .width = 217,
4197                         .height = 136,
4198                 },
4199         },
4200         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
4201                  MIPI_DSI_CLOCK_NON_CONTINUOUS,
4202         .format = MIPI_DSI_FMT_RGB888,
4203         .lanes = 4,
4204 };
4205
4206 static const struct drm_display_mode lg_acx467akm_7_mode = {
4207         .clock = 150000,
4208         .hdisplay = 1080,
4209         .hsync_start = 1080 + 2,
4210         .hsync_end = 1080 + 2 + 2,
4211         .htotal = 1080 + 2 + 2 + 2,
4212         .vdisplay = 1920,
4213         .vsync_start = 1920 + 2,
4214         .vsync_end = 1920 + 2 + 2,
4215         .vtotal = 1920 + 2 + 2 + 2,
4216         .vrefresh = 60,
4217 };
4218
4219 static const struct panel_desc_dsi lg_acx467akm_7 = {
4220         .desc = {
4221                 .modes = &lg_acx467akm_7_mode,
4222                 .num_modes = 1,
4223                 .bpc = 8,
4224                 .size = {
4225                         .width = 62,
4226                         .height = 110,
4227                 },
4228         },
4229         .flags = 0,
4230         .format = MIPI_DSI_FMT_RGB888,
4231         .lanes = 4,
4232 };
4233
4234 static const struct drm_display_mode osd101t2045_53ts_mode = {
4235         .clock = 154500,
4236         .hdisplay = 1920,
4237         .hsync_start = 1920 + 112,
4238         .hsync_end = 1920 + 112 + 16,
4239         .htotal = 1920 + 112 + 16 + 32,
4240         .vdisplay = 1200,
4241         .vsync_start = 1200 + 16,
4242         .vsync_end = 1200 + 16 + 2,
4243         .vtotal = 1200 + 16 + 2 + 16,
4244         .vrefresh = 60,
4245         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
4246 };
4247
4248 static const struct panel_desc_dsi osd101t2045_53ts = {
4249         .desc = {
4250                 .modes = &osd101t2045_53ts_mode,
4251                 .num_modes = 1,
4252                 .bpc = 8,
4253                 .size = {
4254                         .width = 217,
4255                         .height = 136,
4256                 },
4257         },
4258         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_BURST |
4259                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
4260                  MIPI_DSI_MODE_EOT_PACKET,
4261         .format = MIPI_DSI_FMT_RGB888,
4262         .lanes = 4,
4263 };
4264
4265 static const struct of_device_id dsi_of_match[] = {
4266         {
4267                 .compatible = "auo,b080uan01",
4268                 .data = &auo_b080uan01
4269         }, {
4270                 .compatible = "boe,tv080wum-nl0",
4271                 .data = &boe_tv080wum_nl0
4272         }, {
4273                 .compatible = "lg,ld070wx3-sl01",
4274                 .data = &lg_ld070wx3_sl01
4275         }, {
4276                 .compatible = "lg,lh500wx1-sd03",
4277                 .data = &lg_lh500wx1_sd03
4278         }, {
4279                 .compatible = "panasonic,vvx10f004b00",
4280                 .data = &panasonic_vvx10f004b00
4281         }, {
4282                 .compatible = "lg,acx467akm-7",
4283                 .data = &lg_acx467akm_7
4284         }, {
4285                 .compatible = "osddisplays,osd101t2045-53ts",
4286                 .data = &osd101t2045_53ts
4287         }, {
4288                 /* sentinel */
4289         }
4290 };
4291 MODULE_DEVICE_TABLE(of, dsi_of_match);
4292
4293 static int panel_simple_dsi_probe(struct mipi_dsi_device *dsi)
4294 {
4295         const struct panel_desc_dsi *desc;
4296         const struct of_device_id *id;
4297         int err;
4298
4299         id = of_match_node(dsi_of_match, dsi->dev.of_node);
4300         if (!id)
4301                 return -ENODEV;
4302
4303         desc = id->data;
4304
4305         err = panel_simple_probe(&dsi->dev, &desc->desc);
4306         if (err < 0)
4307                 return err;
4308
4309         dsi->mode_flags = desc->flags;
4310         dsi->format = desc->format;
4311         dsi->lanes = desc->lanes;
4312
4313         err = mipi_dsi_attach(dsi);
4314         if (err) {
4315                 struct panel_simple *panel = dev_get_drvdata(&dsi->dev);
4316
4317                 drm_panel_remove(&panel->base);
4318         }
4319
4320         return err;
4321 }
4322
4323 static int panel_simple_dsi_remove(struct mipi_dsi_device *dsi)
4324 {
4325         int err;
4326
4327         err = mipi_dsi_detach(dsi);
4328         if (err < 0)
4329                 dev_err(&dsi->dev, "failed to detach from DSI host: %d\n", err);
4330
4331         return panel_simple_remove(&dsi->dev);
4332 }
4333
4334 static void panel_simple_dsi_shutdown(struct mipi_dsi_device *dsi)
4335 {
4336         panel_simple_shutdown(&dsi->dev);
4337 }
4338
4339 static struct mipi_dsi_driver panel_simple_dsi_driver = {
4340         .driver = {
4341                 .name = "panel-simple-dsi",
4342                 .of_match_table = dsi_of_match,
4343         },
4344         .probe = panel_simple_dsi_probe,
4345         .remove = panel_simple_dsi_remove,
4346         .shutdown = panel_simple_dsi_shutdown,
4347 };
4348
4349 static int __init panel_simple_init(void)
4350 {
4351         int err;
4352
4353         err = platform_driver_register(&panel_simple_platform_driver);
4354         if (err < 0)
4355                 return err;
4356
4357         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI)) {
4358                 err = mipi_dsi_driver_register(&panel_simple_dsi_driver);
4359                 if (err < 0)
4360                         return err;
4361         }
4362
4363         return 0;
4364 }
4365 module_init(panel_simple_init);
4366
4367 static void __exit panel_simple_exit(void)
4368 {
4369         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI))
4370                 mipi_dsi_driver_unregister(&panel_simple_dsi_driver);
4371
4372         platform_driver_unregister(&panel_simple_platform_driver);
4373 }
4374 module_exit(panel_simple_exit);
4375
4376 MODULE_AUTHOR("Thierry Reding <[email protected]>");
4377 MODULE_DESCRIPTION("DRM Driver for Simple Panels");
4378 MODULE_LICENSE("GPL and additional rights");