drivers/net/ethernet/mellanox/mlx5/core/en.h

   1 /*
   2  * Copyright (c) 2015-2016, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32 #ifndef __MLX5_EN_H__
  33 #define __MLX5_EN_H__
  34
  35 #include <linux/if_vlan.h>
  36 #include <linux/etherdevice.h>
  37 #include <linux/timecounter.h>
  38 #include <linux/net_tstamp.h>
  39 #include <linux/crash_dump.h>
  40 #include <linux/mlx5/driver.h>
  41 #include <linux/mlx5/qp.h>
  42 #include <linux/mlx5/cq.h>
  43 #include <linux/mlx5/port.h>
  44 #include <linux/mlx5/vport.h>
  45 #include <linux/mlx5/transobj.h>
  46 #include <linux/mlx5/fs.h>
  47 #include <linux/rhashtable.h>
  48 #include <net/udp_tunnel.h>
  49 #include <net/switchdev.h>
  50 #include <net/xdp.h>
  51 #include <linux/dim.h>
  52 #include <linux/bits.h>
  53 #include "wq.h"
  54 #include "mlx5_core.h"
  55 #include "en_stats.h"
  56 #include "en/dcbnl.h"
  57 #include "en/fs.h"
  58 #include "lib/hv_vhca.h"
  59 #include "lib/clock.h"
  60
  61 extern const struct net_device_ops mlx5e_netdev_ops;
  62 struct page_pool;
  63
  64 #define MLX5E_METADATA_ETHER_TYPE (0x8CE4)
  65 #define MLX5E_METADATA_ETHER_LEN 8
  66
  67 #define MLX5_SET_CFG(p, f, v) MLX5_SET(create_flow_group_in, p, f, v)
  68
  69 #define MLX5E_ETH_HARD_MTU (ETH_HLEN + VLAN_HLEN + ETH_FCS_LEN)
  70
  71 #define MLX5E_HW2SW_MTU(params, hwmtu) ((hwmtu) - ((params)->hard_mtu))
  72 #define MLX5E_SW2HW_MTU(params, swmtu) ((swmtu) + ((params)->hard_mtu))
  73
  74 #define MLX5E_MAX_NUM_TC        8
  75
  76 #define MLX5_RX_HEADROOM NET_SKB_PAD
  77 #define MLX5_SKB_FRAG_SZ(len)   (SKB_DATA_ALIGN(len) +  \
  78                                  SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
  79
  80 #define MLX5E_RX_MAX_HEAD (256)
  81
  82 #define MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev) \
  83         (6 + MLX5_CAP_GEN(mdev, cache_line_128byte)) /* HW restriction */
  84 #define MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, req) \
  85         max_t(u32, MLX5_MPWRQ_MIN_LOG_STRIDE_SZ(mdev), req)
  86 #define MLX5_MPWRQ_DEF_LOG_STRIDE_SZ(mdev) \
  87         MLX5_MPWRQ_LOG_STRIDE_SZ(mdev, order_base_2(MLX5E_RX_MAX_HEAD))
  88
  89 #define MLX5_MPWRQ_LOG_WQE_SZ                   18
  90 #define MLX5_MPWRQ_WQE_PAGE_ORDER  (MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT > 0 ? \
  91                                     MLX5_MPWRQ_LOG_WQE_SZ - PAGE_SHIFT : 0)
  92 #define MLX5_MPWRQ_PAGES_PER_WQE                BIT(MLX5_MPWRQ_WQE_PAGE_ORDER)
  93
  94 #define MLX5_MTT_OCTW(npages) (ALIGN(npages, 8) / 2)
  95 /* Add another page to MLX5E_REQUIRED_WQE_MTTS as a buffer between
  96  * WQEs, This page will absorb write overflow by the hardware, when
  97  * receiving packets larger than MTU. These oversize packets are
  98  * dropped by the driver at a later stage.
  99  */
 100 #define MLX5E_REQUIRED_WQE_MTTS         (ALIGN(MLX5_MPWRQ_PAGES_PER_WQE + 1, 8))
 101 #define MLX5E_LOG_ALIGNED_MPWQE_PPW     (ilog2(MLX5E_REQUIRED_WQE_MTTS))
 102 #define MLX5E_REQUIRED_MTTS(wqes)       (wqes * MLX5E_REQUIRED_WQE_MTTS)
 103 #define MLX5E_MAX_RQ_NUM_MTTS   \
 104         ((1 << 16) * 2) /* So that MLX5_MTT_OCTW(num_mtts) fits into u16 */
 105 #define MLX5E_ORDER2_MAX_PACKET_MTU (order_base_2(10 * 1024))
 106 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW    \
 107                 (ilog2(MLX5E_MAX_RQ_NUM_MTTS / MLX5E_REQUIRED_WQE_MTTS))
 108 #define MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW \
 109         (MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE_MPW + \
 110          (MLX5_MPWRQ_LOG_WQE_SZ - MLX5E_ORDER2_MAX_PACKET_MTU))
 111
 112 #define MLX5E_MIN_SKB_FRAG_SZ           (MLX5_SKB_FRAG_SZ(MLX5_RX_HEADROOM))
 113 #define MLX5E_LOG_MAX_RX_WQE_BULK       \
 114         (ilog2(PAGE_SIZE / roundup_pow_of_two(MLX5E_MIN_SKB_FRAG_SZ)))
 115
 116 #define MLX5E_PARAMS_MINIMUM_LOG_SQ_SIZE                0x6
 117 #define MLX5E_PARAMS_DEFAULT_LOG_SQ_SIZE                0xa
 118 #define MLX5E_PARAMS_MAXIMUM_LOG_SQ_SIZE                0xd
 119
 120 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE (1 + MLX5E_LOG_MAX_RX_WQE_BULK)
 121 #define MLX5E_PARAMS_DEFAULT_LOG_RQ_SIZE                0xa
 122 #define MLX5E_PARAMS_MAXIMUM_LOG_RQ_SIZE min_t(u8, 0xd, \
 123                                                MLX5E_LOG_MAX_RQ_NUM_PACKETS_MPW)
 124
 125 #define MLX5E_PARAMS_MINIMUM_LOG_RQ_SIZE_MPW            0x2
 126
 127 #define MLX5E_PARAMS_DEFAULT_LRO_WQE_SZ                 (64 * 1024)
 128 #define MLX5E_DEFAULT_LRO_TIMEOUT                       32
 129 #define MLX5E_LRO_TIMEOUT_ARR_SIZE                      4
 130
 131 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC      0x10
 132 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_USEC_FROM_CQE 0x3
 133 #define MLX5E_PARAMS_DEFAULT_RX_CQ_MODERATION_PKTS      0x20
 134 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC      0x10
 135 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_USEC_FROM_CQE 0x10
 136 #define MLX5E_PARAMS_DEFAULT_TX_CQ_MODERATION_PKTS      0x20
 137 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES                0x80
 138 #define MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW            0x2
 139
 140 #define MLX5E_LOG_INDIR_RQT_SIZE       0x7
 141 #define MLX5E_INDIR_RQT_SIZE           BIT(MLX5E_LOG_INDIR_RQT_SIZE)
 142 #define MLX5E_MIN_NUM_CHANNELS         0x1
 143 #define MLX5E_MAX_NUM_CHANNELS         MLX5E_INDIR_RQT_SIZE
 144 #define MLX5E_MAX_NUM_SQS              (MLX5E_MAX_NUM_CHANNELS * MLX5E_MAX_NUM_TC)
 145 #define MLX5E_TX_CQ_POLL_BUDGET        128
 146 #define MLX5E_TX_XSK_POLL_BUDGET       64
 147 #define MLX5E_SQ_RECOVER_MIN_INTERVAL  500 /* msecs */
 148
 149 #define MLX5E_UMR_WQE_INLINE_SZ \
 150         (sizeof(struct mlx5e_umr_wqe) + \
 151          ALIGN(MLX5_MPWRQ_PAGES_PER_WQE * sizeof(struct mlx5_mtt), \
 152                MLX5_UMR_MTT_ALIGNMENT))
 153 #define MLX5E_UMR_WQEBBS \
 154         (DIV_ROUND_UP(MLX5E_UMR_WQE_INLINE_SZ, MLX5_SEND_WQE_BB))
 155
 156 #define MLX5E_MSG_LEVEL                 NETIF_MSG_LINK
 157
 158 #define mlx5e_dbg(mlevel, priv, format, ...)                    \
 159 do {                                                            \
 160         if (NETIF_MSG_##mlevel & (priv)->msglevel)              \
 161                 netdev_warn(priv->netdev, format,               \
 162                             ##__VA_ARGS__);                     \
 163 } while (0)
 164
 165 enum mlx5e_rq_group {
 166         MLX5E_RQ_GROUP_REGULAR,
 167         MLX5E_RQ_GROUP_XSK,
 168 #define MLX5E_NUM_RQ_GROUPS(g) (1 + MLX5E_RQ_GROUP_##g)
 169 };
 170
 171 static inline u8 mlx5e_get_num_lag_ports(struct mlx5_core_dev *mdev)
 172 {
 173         if (mlx5_lag_is_lacp_owner(mdev))
 174                 return 1;
 175
 176         return clamp_t(u8, MLX5_CAP_GEN(mdev, num_lag_ports), 1, MLX5_MAX_PORTS);
 177 }
 178
 179 static inline u16 mlx5_min_rx_wqes(int wq_type, u32 wq_size)
 180 {
 181         switch (wq_type) {
 182         case MLX5_WQ_TYPE_LINKED_LIST_STRIDING_RQ:
 183                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES_MPW,
 184                              wq_size / 2);
 185         default:
 186                 return min_t(u16, MLX5E_PARAMS_DEFAULT_MIN_RX_WQES,
 187                              wq_size / 2);
 188         }
 189 }
 190
 191 /* Use this function to get max num channels (rxqs/txqs) only to create netdev */
 192 static inline int mlx5e_get_max_num_channels(struct mlx5_core_dev *mdev)
 193 {
 194         return is_kdump_kernel() ?
 195                 MLX5E_MIN_NUM_CHANNELS :
 196                 min_t(int, mlx5_comp_vectors_count(mdev), MLX5E_MAX_NUM_CHANNELS);
 197 }
 198
 199 struct mlx5e_tx_wqe {
 200         struct mlx5_wqe_ctrl_seg ctrl;
 201         struct mlx5_wqe_eth_seg  eth;
 202         struct mlx5_wqe_data_seg data[0];
 203 };
 204
 205 struct mlx5e_rx_wqe_ll {
 206         struct mlx5_wqe_srq_next_seg  next;
 207         struct mlx5_wqe_data_seg      data[];
 208 };
 209
 210 struct mlx5e_rx_wqe_cyc {
 211         struct mlx5_wqe_data_seg      data[0];
 212 };
 213
 214 struct mlx5e_umr_wqe {
 215         struct mlx5_wqe_ctrl_seg       ctrl;
 216         struct mlx5_wqe_umr_ctrl_seg   uctrl;
 217         struct mlx5_mkey_seg           mkc;
 218         struct mlx5_mtt                inline_mtts[0];
 219 };
 220
 221 extern const char mlx5e_self_tests[][ETH_GSTRING_LEN];
 222
 223 enum mlx5e_priv_flag {
 224         MLX5E_PFLAG_RX_CQE_BASED_MODER,
 225         MLX5E_PFLAG_TX_CQE_BASED_MODER,
 226         MLX5E_PFLAG_RX_CQE_COMPRESS,
 227         MLX5E_PFLAG_RX_STRIDING_RQ,
 228         MLX5E_PFLAG_RX_NO_CSUM_COMPLETE,
 229         MLX5E_PFLAG_XDP_TX_MPWQE,
 230         MLX5E_PFLAG_SKB_TX_MPWQE,
 231         MLX5E_PFLAG_TX_PORT_TS,
 232         MLX5E_NUM_PFLAGS, /* Keep last */
 233 };
 234
 235 #define MLX5E_SET_PFLAG(params, pflag, enable)                  \
 236         do {                                                    \
 237                 if (enable)                                     \
 238                         (params)->pflags |= BIT(pflag);         \
 239                 else                                            \
 240                         (params)->pflags &= ~(BIT(pflag));      \
 241         } while (0)
 242
 243 #define MLX5E_GET_PFLAG(params, pflag) (!!((params)->pflags & (BIT(pflag))))
 244
 245 struct mlx5e_params {
 246         u8  log_sq_size;
 247         u8  rq_wq_type;
 248         u8  log_rq_mtu_frames;
 249         u16 num_channels;
 250         u8  num_tc;
 251         bool rx_cqe_compress_def;
 252         bool tunneled_offload_en;
 253         struct dim_cq_moder rx_cq_moderation;
 254         struct dim_cq_moder tx_cq_moderation;
 255         bool lro_en;
 256         u8  tx_min_inline_mode;
 257         bool vlan_strip_disable;
 258         bool scatter_fcs_en;
 259         bool rx_dim_enabled;
 260         bool tx_dim_enabled;
 261         u32 lro_timeout;
 262         u32 pflags;
 263         struct bpf_prog *xdp_prog;
 264         struct mlx5e_xsk *xsk;
 265         unsigned int sw_mtu;
 266         int hard_mtu;
 267 };
 268
 269 enum {
 270         MLX5E_RQ_STATE_ENABLED,
 271         MLX5E_RQ_STATE_RECOVERING,
 272         MLX5E_RQ_STATE_AM,
 273         MLX5E_RQ_STATE_NO_CSUM_COMPLETE,
 274         MLX5E_RQ_STATE_CSUM_FULL, /* cqe_csum_full hw bit is set */
 275         MLX5E_RQ_STATE_FPGA_TLS, /* FPGA TLS enabled */
 276         MLX5E_RQ_STATE_MINI_CQE_HW_STRIDX /* set when mini_cqe_resp_stride_index cap is used */
 277 };
 278
 279 struct mlx5e_cq {
 280         /* data path - accessed per cqe */
 281         struct mlx5_cqwq           wq;
 282
 283         /* data path - accessed per napi poll */
 284         u16                        event_ctr;
 285         struct napi_struct        *napi;
 286         struct mlx5_core_cq        mcq;
 287         struct mlx5e_ch_stats     *ch_stats;
 288
 289         /* control */
 290         struct net_device         *netdev;
 291         struct mlx5_core_dev      *mdev;
 292         struct mlx5e_priv         *priv;
 293         struct mlx5_wq_ctrl        wq_ctrl;
 294 } ____cacheline_aligned_in_smp;
 295
 296 struct mlx5e_cq_decomp {
 297         /* cqe decompression */
 298         struct mlx5_cqe64          title;
 299         struct mlx5_mini_cqe8      mini_arr[MLX5_MINI_CQE_ARRAY_SIZE];
 300         u8                         mini_arr_idx;
 301         u16                        left;
 302         u16                        wqe_counter;
 303 } ____cacheline_aligned_in_smp;
 304
 305 enum mlx5e_dma_map_type {
 306         MLX5E_DMA_MAP_SINGLE,
 307         MLX5E_DMA_MAP_PAGE
 308 };
 309
 310 struct mlx5e_sq_dma {
 311         dma_addr_t              addr;
 312         u32                     size;
 313         enum mlx5e_dma_map_type type;
 314 };
 315
 316 enum {
 317         MLX5E_SQ_STATE_ENABLED,
 318         MLX5E_SQ_STATE_MPWQE,
 319         MLX5E_SQ_STATE_RECOVERING,
 320         MLX5E_SQ_STATE_IPSEC,
 321         MLX5E_SQ_STATE_AM,
 322         MLX5E_SQ_STATE_TLS,
 323         MLX5E_SQ_STATE_VLAN_NEED_L2_INLINE,
 324         MLX5E_SQ_STATE_PENDING_XSK_TX,
 325 };
 326
 327 struct mlx5e_tx_mpwqe {
 328         /* Current MPWQE session */
 329         struct mlx5e_tx_wqe *wqe;
 330         u32 bytes_count;
 331         u8 ds_count;
 332         u8 pkt_count;
 333         u8 inline_on;
 334 };
 335
 336 struct mlx5e_skb_fifo {
 337         struct sk_buff **fifo;
 338         u16 *pc;
 339         u16 *cc;
 340         u16 mask;
 341 };
 342
 343 struct mlx5e_ptpsq;
 344
 345 struct mlx5e_txqsq {
 346         /* data path */
 347
 348         /* dirtied @completion */
 349         u16                        cc;
 350         u16                        skb_fifo_cc;
 351         u32                        dma_fifo_cc;
 352         struct dim                 dim; /* Adaptive Moderation */
 353
 354         /* dirtied @xmit */
 355         u16                        pc ____cacheline_aligned_in_smp;
 356         u16                        skb_fifo_pc;
 357         u32                        dma_fifo_pc;
 358         struct mlx5e_tx_mpwqe      mpwqe;
 359
 360         struct mlx5e_cq            cq;
 361
 362         /* read only */
 363         struct mlx5_wq_cyc         wq;
 364         u32                        dma_fifo_mask;
 365         struct mlx5e_sq_stats     *stats;
 366         struct {
 367                 struct mlx5e_sq_dma       *dma_fifo;
 368                 struct mlx5e_skb_fifo      skb_fifo;
 369                 struct mlx5e_tx_wqe_info  *wqe_info;
 370         } db;
 371         void __iomem              *uar_map;
 372         struct netdev_queue       *txq;
 373         u32                        sqn;
 374         u16                        stop_room;
 375         u8                         min_inline_mode;
 376         struct device             *pdev;
 377         __be32                     mkey_be;
 378         unsigned long              state;
 379         unsigned int               hw_mtu;
 380         struct hwtstamp_config    *tstamp;
 381         struct mlx5_clock         *clock;
 382         struct net_device         *netdev;
 383         struct mlx5_core_dev      *mdev;
 384         struct mlx5e_priv         *priv;
 385
 386         /* control path */
 387         struct mlx5_wq_ctrl        wq_ctrl;
 388         int                        ch_ix;
 389         int                        txq_ix;
 390         u32                        rate_limit;
 391         struct work_struct         recover_work;
 392         struct mlx5e_ptpsq        *ptpsq;
 393         cqe_ts_to_ns               ptp_cyc2time;
 394 } ____cacheline_aligned_in_smp;
 395
 396 struct mlx5e_dma_info {
 397         dma_addr_t addr;
 398         union {
 399                 struct page *page;
 400                 struct xdp_buff *xsk;
 401         };
 402 };
 403
 404 /* XDP packets can be transmitted in different ways. On completion, we need to
 405  * distinguish between them to clean up things in a proper way.
 406  */
 407 enum mlx5e_xdp_xmit_mode {
 408         /* An xdp_frame was transmitted due to either XDP_REDIRECT from another
 409          * device or XDP_TX from an XSK RQ. The frame has to be unmapped and
 410          * returned.
 411          */
 412         MLX5E_XDP_XMIT_MODE_FRAME,
 413
 414         /* The xdp_frame was created in place as a result of XDP_TX from a
 415          * regular RQ. No DMA remapping happened, and the page belongs to us.
 416          */
 417         MLX5E_XDP_XMIT_MODE_PAGE,
 418
 419         /* No xdp_frame was created at all, the transmit happened from a UMEM
 420          * page. The UMEM Completion Ring producer pointer has to be increased.
 421          */
 422         MLX5E_XDP_XMIT_MODE_XSK,
 423 };
 424
 425 struct mlx5e_xdp_info {
 426         enum mlx5e_xdp_xmit_mode mode;
 427         union {
 428                 struct {
 429                         struct xdp_frame *xdpf;
 430                         dma_addr_t dma_addr;
 431                 } frame;
 432                 struct {
 433                         struct mlx5e_rq *rq;
 434                         struct mlx5e_dma_info di;
 435                 } page;
 436         };
 437 };
 438
 439 struct mlx5e_xmit_data {
 440         dma_addr_t  dma_addr;
 441         void       *data;
 442         u32         len;
 443 };
 444
 445 struct mlx5e_xdp_info_fifo {
 446         struct mlx5e_xdp_info *xi;
 447         u32 *cc;
 448         u32 *pc;
 449         u32 mask;
 450 };
 451
 452 struct mlx5e_xdpsq;
 453 typedef int (*mlx5e_fp_xmit_xdp_frame_check)(struct mlx5e_xdpsq *);
 454 typedef bool (*mlx5e_fp_xmit_xdp_frame)(struct mlx5e_xdpsq *,
 455                                         struct mlx5e_xmit_data *,
 456                                         struct mlx5e_xdp_info *,
 457                                         int);
 458
 459 struct mlx5e_xdpsq {
 460         /* data path */
 461
 462         /* dirtied @completion */
 463         u32                        xdpi_fifo_cc;
 464         u16                        cc;
 465
 466         /* dirtied @xmit */
 467         u32                        xdpi_fifo_pc ____cacheline_aligned_in_smp;
 468         u16                        pc;
 469         struct mlx5_wqe_ctrl_seg   *doorbell_cseg;
 470         struct mlx5e_tx_mpwqe      mpwqe;
 471
 472         struct mlx5e_cq            cq;
 473
 474         /* read only */
 475         struct xsk_buff_pool      *xsk_pool;
 476         struct mlx5_wq_cyc         wq;
 477         struct mlx5e_xdpsq_stats  *stats;
 478         mlx5e_fp_xmit_xdp_frame_check xmit_xdp_frame_check;
 479         mlx5e_fp_xmit_xdp_frame    xmit_xdp_frame;
 480         struct {
 481                 struct mlx5e_xdp_wqe_info *wqe_info;
 482                 struct mlx5e_xdp_info_fifo xdpi_fifo;
 483         } db;
 484         void __iomem              *uar_map;
 485         u32                        sqn;
 486         struct device             *pdev;
 487         __be32                     mkey_be;
 488         u8                         min_inline_mode;
 489         unsigned long              state;
 490         unsigned int               hw_mtu;
 491
 492         /* control path */
 493         struct mlx5_wq_ctrl        wq_ctrl;
 494         struct mlx5e_channel      *channel;
 495 } ____cacheline_aligned_in_smp;
 496
 497 struct mlx5e_icosq {
 498         /* data path */
 499         u16                        cc;
 500         u16                        pc;
 501
 502         struct mlx5_wqe_ctrl_seg  *doorbell_cseg;
 503         struct mlx5e_cq            cq;
 504
 505         /* write@xmit, read@completion */
 506         struct {
 507                 struct mlx5e_icosq_wqe_info *wqe_info;
 508         } db;
 509
 510         /* read only */
 511         struct mlx5_wq_cyc         wq;
 512         void __iomem              *uar_map;
 513         u32                        sqn;
 514         unsigned long              state;
 515
 516         /* control path */
 517         struct mlx5_wq_ctrl        wq_ctrl;
 518         struct mlx5e_channel      *channel;
 519
 520         struct work_struct         recover_work;
 521 } ____cacheline_aligned_in_smp;
 522
 523 struct mlx5e_wqe_frag_info {
 524         struct mlx5e_dma_info *di;
 525         u32 offset;
 526         bool last_in_page;
 527 };
 528
 529 struct mlx5e_umr_dma_info {
 530         struct mlx5e_dma_info  dma_info[MLX5_MPWRQ_PAGES_PER_WQE];
 531 };
 532
 533 struct mlx5e_mpw_info {
 534         struct mlx5e_umr_dma_info umr;
 535         u16 consumed_strides;
 536         DECLARE_BITMAP(xdp_xmit_bitmap, MLX5_MPWRQ_PAGES_PER_WQE);
 537 };
 538
 539 #define MLX5E_MAX_RX_FRAGS 4
 540
 541 /* a single cache unit is capable to serve one napi call (for non-striding rq)
 542  * or a MPWQE (for striding rq).
 543  */
 544 #define MLX5E_CACHE_UNIT        (MLX5_MPWRQ_PAGES_PER_WQE > NAPI_POLL_WEIGHT ? \
 545                                  MLX5_MPWRQ_PAGES_PER_WQE : NAPI_POLL_WEIGHT)
 546 #define MLX5E_CACHE_SIZE        (4 * roundup_pow_of_two(MLX5E_CACHE_UNIT))
 547 struct mlx5e_page_cache {
 548         u32 head;
 549         u32 tail;
 550         struct mlx5e_dma_info page_cache[MLX5E_CACHE_SIZE];
 551 };
 552
 553 struct mlx5e_rq;
 554 typedef void (*mlx5e_fp_handle_rx_cqe)(struct mlx5e_rq*, struct mlx5_cqe64*);
 555 typedef struct sk_buff *
 556 (*mlx5e_fp_skb_from_cqe_mpwrq)(struct mlx5e_rq *rq, struct mlx5e_mpw_info *wi,
 557                                u16 cqe_bcnt, u32 head_offset, u32 page_idx);
 558 typedef struct sk_buff *
 559 (*mlx5e_fp_skb_from_cqe)(struct mlx5e_rq *rq, struct mlx5_cqe64 *cqe,
 560                          struct mlx5e_wqe_frag_info *wi, u32 cqe_bcnt);
 561 typedef bool (*mlx5e_fp_post_rx_wqes)(struct mlx5e_rq *rq);
 562 typedef void (*mlx5e_fp_dealloc_wqe)(struct mlx5e_rq*, u16);
 563
 564 int mlx5e_rq_set_handlers(struct mlx5e_rq *rq, struct mlx5e_params *params, bool xsk);
 565
 566 enum mlx5e_rq_flag {
 567         MLX5E_RQ_FLAG_XDP_XMIT,
 568         MLX5E_RQ_FLAG_XDP_REDIRECT,
 569 };
 570
 571 struct mlx5e_rq_frag_info {
 572         int frag_size;
 573         int frag_stride;
 574 };
 575
 576 struct mlx5e_rq_frags_info {
 577         struct mlx5e_rq_frag_info arr[MLX5E_MAX_RX_FRAGS];
 578         u8 num_frags;
 579         u8 log_num_frags;
 580         u8 wqe_bulk;
 581 };
 582
 583 struct mlx5e_rq {
 584         /* data path */
 585         union {
 586                 struct {
 587                         struct mlx5_wq_cyc          wq;
 588                         struct mlx5e_wqe_frag_info *frags;
 589                         struct mlx5e_dma_info      *di;
 590                         struct mlx5e_rq_frags_info  info;
 591                         mlx5e_fp_skb_from_cqe       skb_from_cqe;
 592                 } wqe;
 593                 struct {
 594                         struct mlx5_wq_ll      wq;
 595                         struct mlx5e_umr_wqe   umr_wqe;
 596                         struct mlx5e_mpw_info *info;
 597                         mlx5e_fp_skb_from_cqe_mpwrq skb_from_cqe_mpwrq;
 598                         u16                    num_strides;
 599                         u16                    actual_wq_head;
 600                         u8                     log_stride_sz;
 601                         u8                     umr_in_progress;
 602                         u8                     umr_last_bulk;
 603                         u8                     umr_completed;
 604                 } mpwqe;
 605         };
 606         struct {
 607                 u16            headroom;
 608                 u32            frame0_sz;
 609                 u8             map_dir;   /* dma map direction */
 610         } buff;
 611
 612         struct device         *pdev;
 613         struct net_device     *netdev;
 614         struct mlx5e_rq_stats *stats;
 615         struct mlx5e_cq        cq;
 616         struct mlx5e_cq_decomp cqd;
 617         struct mlx5e_page_cache page_cache;
 618         struct hwtstamp_config *tstamp;
 619         struct mlx5_clock      *clock;
 620         struct mlx5e_icosq    *icosq;
 621         struct mlx5e_priv     *priv;
 622
 623         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 624         mlx5e_fp_post_rx_wqes  post_wqes;
 625         mlx5e_fp_dealloc_wqe   dealloc_wqe;
 626
 627         unsigned long          state;
 628         int                    ix;
 629         unsigned int           hw_mtu;
 630
 631         struct dim         dim; /* Dynamic Interrupt Moderation */
 632
 633         /* XDP */
 634         struct bpf_prog __rcu *xdp_prog;
 635         struct mlx5e_xdpsq    *xdpsq;
 636         DECLARE_BITMAP(flags, 8);
 637         struct page_pool      *page_pool;
 638
 639         /* AF_XDP zero-copy */
 640         struct xsk_buff_pool  *xsk_pool;
 641
 642         struct work_struct     recover_work;
 643
 644         /* control */
 645         struct mlx5_wq_ctrl    wq_ctrl;
 646         __be32                 mkey_be;
 647         u8                     wq_type;
 648         u32                    rqn;
 649         struct mlx5_core_dev  *mdev;
 650         struct mlx5_core_mkey  umr_mkey;
 651         struct mlx5e_dma_info  wqe_overflow;
 652
 653         /* XDP read-mostly */
 654         struct xdp_rxq_info    xdp_rxq;
 655         cqe_ts_to_ns           ptp_cyc2time;
 656 } ____cacheline_aligned_in_smp;
 657
 658 enum mlx5e_channel_state {
 659         MLX5E_CHANNEL_STATE_XSK,
 660         MLX5E_CHANNEL_NUM_STATES
 661 };
 662
 663 struct mlx5e_channel {
 664         /* data path */
 665         struct mlx5e_rq            rq;
 666         struct mlx5e_xdpsq         rq_xdpsq;
 667         struct mlx5e_txqsq         sq[MLX5E_MAX_NUM_TC];
 668         struct mlx5e_icosq         icosq;   /* internal control operations */
 669         bool                       xdp;
 670         struct napi_struct         napi;
 671         struct device             *pdev;
 672         struct net_device         *netdev;
 673         __be32                     mkey_be;
 674         u8                         num_tc;
 675         u8                         lag_port;
 676
 677         /* XDP_REDIRECT */
 678         struct mlx5e_xdpsq         xdpsq;
 679
 680         /* AF_XDP zero-copy */
 681         struct mlx5e_rq            xskrq;
 682         struct mlx5e_xdpsq         xsksq;
 683
 684         /* Async ICOSQ */
 685         struct mlx5e_icosq         async_icosq;
 686         /* async_icosq can be accessed from any CPU - the spinlock protects it. */
 687         spinlock_t                 async_icosq_lock;
 688
 689         /* data path - accessed per napi poll */
 690         const struct cpumask      *aff_mask;
 691         struct mlx5e_ch_stats     *stats;
 692
 693         /* control */
 694         struct mlx5e_priv         *priv;
 695         struct mlx5_core_dev      *mdev;
 696         struct hwtstamp_config    *tstamp;
 697         DECLARE_BITMAP(state, MLX5E_CHANNEL_NUM_STATES);
 698         int                        ix;
 699         int                        cpu;
 700 };
 701
 702 struct mlx5e_port_ptp;
 703
 704 struct mlx5e_channels {
 705         struct mlx5e_channel **c;
 706         struct mlx5e_port_ptp  *port_ptp;
 707         unsigned int           num;
 708         struct mlx5e_params    params;
 709 };
 710
 711 struct mlx5e_channel_stats {
 712         struct mlx5e_ch_stats ch;
 713         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 714         struct mlx5e_rq_stats rq;
 715         struct mlx5e_rq_stats xskrq;
 716         struct mlx5e_xdpsq_stats rq_xdpsq;
 717         struct mlx5e_xdpsq_stats xdpsq;
 718         struct mlx5e_xdpsq_stats xsksq;
 719 } ____cacheline_aligned_in_smp;
 720
 721 struct mlx5e_port_ptp_stats {
 722         struct mlx5e_ch_stats ch;
 723         struct mlx5e_sq_stats sq[MLX5E_MAX_NUM_TC];
 724         struct mlx5e_ptp_cq_stats cq[MLX5E_MAX_NUM_TC];
 725 } ____cacheline_aligned_in_smp;
 726
 727 enum {
 728         MLX5E_STATE_OPENED,
 729         MLX5E_STATE_DESTROYING,
 730         MLX5E_STATE_XDP_TX_ENABLED,
 731         MLX5E_STATE_XDP_ACTIVE,
 732 };
 733
 734 struct mlx5e_rqt {
 735         u32              rqtn;
 736         bool             enabled;
 737 };
 738
 739 struct mlx5e_tir {
 740         u32               tirn;
 741         struct mlx5e_rqt  rqt;
 742         struct list_head  list;
 743 };
 744
 745 enum {
 746         MLX5E_TC_PRIO = 0,
 747         MLX5E_NIC_PRIO
 748 };
 749
 750 struct mlx5e_rss_params {
 751         u32     indirection_rqt[MLX5E_INDIR_RQT_SIZE];
 752         u32     rx_hash_fields[MLX5E_NUM_INDIR_TIRS];
 753         u8      toeplitz_hash_key[40];
 754         u8      hfunc;
 755 };
 756
 757 struct mlx5e_modify_sq_param {
 758         int curr_state;
 759         int next_state;
 760         int rl_update;
 761         int rl_index;
 762 };
 763
 764 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 765 struct mlx5e_hv_vhca_stats_agent {
 766         struct mlx5_hv_vhca_agent *agent;
 767         struct delayed_work        work;
 768         u16                        delay;
 769         void                      *buf;
 770 };
 771 #endif
 772
 773 struct mlx5e_xsk {
 774         /* XSK buffer pools are stored separately from channels,
 775          * because we don't want to lose them when channels are
 776          * recreated. The kernel also stores buffer pool, but it doesn't
 777          * distinguish between zero-copy and non-zero-copy UMEMs, so
 778          * rely on our mechanism.
 779          */
 780         struct xsk_buff_pool **pools;
 781         u16 refcnt;
 782         bool ever_used;
 783 };
 784
 785 /* Temporary storage for variables that are allocated when struct mlx5e_priv is
 786  * initialized, and used where we can't allocate them because that functions
 787  * must not fail. Use with care and make sure the same variable is not used
 788  * simultaneously by multiple users.
 789  */
 790 struct mlx5e_scratchpad {
 791         cpumask_var_t cpumask;
 792 };
 793
 794 struct mlx5e_priv {
 795         /* priv data path fields - start */
 796         /* +1 for port ptp ts */
 797         struct mlx5e_txqsq *txq2sq[(MLX5E_MAX_NUM_CHANNELS + 1) * MLX5E_MAX_NUM_TC];
 798         int channel_tc2realtxq[MLX5E_MAX_NUM_CHANNELS][MLX5E_MAX_NUM_TC];
 799         int port_ptp_tc2realtxq[MLX5E_MAX_NUM_TC];
 800 #ifdef CONFIG_MLX5_CORE_EN_DCB
 801         struct mlx5e_dcbx_dp       dcbx_dp;
 802 #endif
 803         /* priv data path fields - end */
 804
 805         u32                        msglevel;
 806         unsigned long              state;
 807         struct mutex               state_lock; /* Protects Interface state */
 808         struct mlx5e_rq            drop_rq;
 809
 810         struct mlx5e_channels      channels;
 811         u32                        tisn[MLX5_MAX_PORTS][MLX5E_MAX_NUM_TC];
 812         struct mlx5e_rqt           indir_rqt;
 813         struct mlx5e_tir           indir_tir[MLX5E_NUM_INDIR_TIRS];
 814         struct mlx5e_tir           inner_indir_tir[MLX5E_NUM_INDIR_TIRS];
 815         struct mlx5e_tir           direct_tir[MLX5E_MAX_NUM_CHANNELS];
 816         struct mlx5e_tir           xsk_tir[MLX5E_MAX_NUM_CHANNELS];
 817         struct mlx5e_rss_params    rss_params;
 818         u32                        tx_rates[MLX5E_MAX_NUM_SQS];
 819
 820         struct mlx5e_flow_steering fs;
 821
 822         struct workqueue_struct    *wq;
 823         struct work_struct         update_carrier_work;
 824         struct work_struct         set_rx_mode_work;
 825         struct work_struct         tx_timeout_work;
 826         struct work_struct         update_stats_work;
 827         struct work_struct         monitor_counters_work;
 828         struct mlx5_nb             monitor_counters_nb;
 829
 830         struct mlx5_core_dev      *mdev;
 831         struct net_device         *netdev;
 832         struct mlx5e_stats         stats;
 833         struct mlx5e_channel_stats channel_stats[MLX5E_MAX_NUM_CHANNELS];
 834         struct mlx5e_port_ptp_stats port_ptp_stats;
 835         u16                        max_nch;
 836         u8                         max_opened_tc;
 837         bool                       port_ptp_opened;
 838         struct hwtstamp_config     tstamp;
 839         u16                        q_counter;
 840         u16                        drop_rq_q_counter;
 841         struct notifier_block      events_nb;
 842         int                        num_tc_x_num_ch;
 843
 844         struct udp_tunnel_nic_info nic_info;
 845 #ifdef CONFIG_MLX5_CORE_EN_DCB
 846         struct mlx5e_dcbx          dcbx;
 847 #endif
 848
 849         const struct mlx5e_profile *profile;
 850         void                      *ppriv;
 851 #ifdef CONFIG_MLX5_EN_IPSEC
 852         struct mlx5e_ipsec        *ipsec;
 853 #endif
 854 #ifdef CONFIG_MLX5_EN_TLS
 855         struct mlx5e_tls          *tls;
 856 #endif
 857         struct devlink_health_reporter *tx_reporter;
 858         struct devlink_health_reporter *rx_reporter;
 859         struct devlink_port            dl_port;
 860         struct mlx5e_xsk           xsk;
 861 #if IS_ENABLED(CONFIG_PCI_HYPERV_INTERFACE)
 862         struct mlx5e_hv_vhca_stats_agent stats_agent;
 863 #endif
 864         struct mlx5e_scratchpad    scratchpad;
 865 };
 866
 867 struct mlx5e_rx_handlers {
 868         mlx5e_fp_handle_rx_cqe handle_rx_cqe;
 869         mlx5e_fp_handle_rx_cqe handle_rx_cqe_mpwqe;
 870 };
 871
 872 extern const struct mlx5e_rx_handlers mlx5e_rx_handlers_nic;
 873
 874 struct mlx5e_profile {
 875         int     (*init)(struct mlx5_core_dev *mdev,
 876                         struct net_device *netdev,
 877                         const struct mlx5e_profile *profile, void *ppriv);
 878         void    (*cleanup)(struct mlx5e_priv *priv);
 879         int     (*init_rx)(struct mlx5e_priv *priv);
 880         void    (*cleanup_rx)(struct mlx5e_priv *priv);
 881         int     (*init_tx)(struct mlx5e_priv *priv);
 882         void    (*cleanup_tx)(struct mlx5e_priv *priv);
 883         void    (*enable)(struct mlx5e_priv *priv);
 884         void    (*disable)(struct mlx5e_priv *priv);
 885         int     (*update_rx)(struct mlx5e_priv *priv);
 886         void    (*update_stats)(struct mlx5e_priv *priv);
 887         void    (*update_carrier)(struct mlx5e_priv *priv);
 888         unsigned int (*stats_grps_num)(struct mlx5e_priv *priv);
 889         mlx5e_stats_grp_t *stats_grps;
 890         const struct mlx5e_rx_handlers *rx_handlers;
 891         int     max_tc;
 892         u8      rq_groups;
 893 };
 894
 895 void mlx5e_build_ptys2ethtool_map(void);
 896
 897 bool mlx5e_check_fragmented_striding_rq_cap(struct mlx5_core_dev *mdev);
 898 bool mlx5e_striding_rq_possible(struct mlx5_core_dev *mdev,
 899                                 struct mlx5e_params *params);
 900
 901 void mlx5e_get_stats(struct net_device *dev, struct rtnl_link_stats64 *stats);
 902 void mlx5e_fold_sw_stats64(struct mlx5e_priv *priv, struct rtnl_link_stats64 *s);
 903
 904 void mlx5e_init_l2_addr(struct mlx5e_priv *priv);
 905 int mlx5e_self_test_num(struct mlx5e_priv *priv);
 906 void mlx5e_self_test(struct net_device *ndev, struct ethtool_test *etest,
 907                      u64 *buf);
 908 void mlx5e_set_rx_mode_work(struct work_struct *work);
 909
 910 int mlx5e_hwstamp_set(struct mlx5e_priv *priv, struct ifreq *ifr);
 911 int mlx5e_hwstamp_get(struct mlx5e_priv *priv, struct ifreq *ifr);
 912 int mlx5e_modify_rx_cqe_compression_locked(struct mlx5e_priv *priv, bool val);
 913
 914 int mlx5e_vlan_rx_add_vid(struct net_device *dev, __always_unused __be16 proto,
 915                           u16 vid);
 916 int mlx5e_vlan_rx_kill_vid(struct net_device *dev, __always_unused __be16 proto,
 917                            u16 vid);
 918 void mlx5e_timestamp_init(struct mlx5e_priv *priv);
 919
 920 struct mlx5e_redirect_rqt_param {
 921         bool is_rss;
 922         union {
 923                 u32 rqn; /* Direct RQN (Non-RSS) */
 924                 struct {
 925                         u8 hfunc;
 926                         struct mlx5e_channels *channels;
 927                 } rss; /* RSS data */
 928         };
 929 };
 930
 931 int mlx5e_redirect_rqt(struct mlx5e_priv *priv, u32 rqtn, int sz,
 932                        struct mlx5e_redirect_rqt_param rrp);
 933 void mlx5e_build_indir_tir_ctx_hash(struct mlx5e_rss_params *rss_params,
 934                                     const struct mlx5e_tirc_config *ttconfig,
 935                                     void *tirc, bool inner);
 936 void mlx5e_modify_tirs_hash(struct mlx5e_priv *priv, void *in);
 937 struct mlx5e_tirc_config mlx5e_tirc_get_default_config(enum mlx5e_traffic_types tt);
 938
 939 struct mlx5e_xsk_param;
 940
 941 struct mlx5e_rq_param;
 942 int mlx5e_open_rq(struct mlx5e_channel *c, struct mlx5e_params *params,
 943                   struct mlx5e_rq_param *param, struct mlx5e_xsk_param *xsk,
 944                   struct xsk_buff_pool *xsk_pool, struct mlx5e_rq *rq);
 945 int mlx5e_wait_for_min_rx_wqes(struct mlx5e_rq *rq, int wait_time);
 946 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
 947 void mlx5e_close_rq(struct mlx5e_rq *rq);
 948
 949 struct mlx5e_sq_param;
 950 int mlx5e_open_icosq(struct mlx5e_channel *c, struct mlx5e_params *params,
 951                      struct mlx5e_sq_param *param, struct mlx5e_icosq *sq);
 952 void mlx5e_close_icosq(struct mlx5e_icosq *sq);
 953 int mlx5e_open_xdpsq(struct mlx5e_channel *c, struct mlx5e_params *params,
 954                      struct mlx5e_sq_param *param, struct xsk_buff_pool *xsk_pool,
 955                      struct mlx5e_xdpsq *sq, bool is_redirect);
 956 void mlx5e_close_xdpsq(struct mlx5e_xdpsq *sq);
 957
 958 struct mlx5e_create_cq_param {
 959         struct napi_struct *napi;
 960         struct mlx5e_ch_stats *ch_stats;
 961         int node;
 962         int ix;
 963 };
 964
 965 struct mlx5e_cq_param;
 966 int mlx5e_open_cq(struct mlx5e_priv *priv, struct dim_cq_moder moder,
 967                   struct mlx5e_cq_param *param, struct mlx5e_create_cq_param *ccp,
 968                   struct mlx5e_cq *cq);
 969 void mlx5e_close_cq(struct mlx5e_cq *cq);
 970
 971 int mlx5e_open_locked(struct net_device *netdev);
 972 int mlx5e_close_locked(struct net_device *netdev);
 973
 974 int mlx5e_open_channels(struct mlx5e_priv *priv,
 975                         struct mlx5e_channels *chs);
 976 void mlx5e_close_channels(struct mlx5e_channels *chs);
 977
 978 /* Function pointer to be used to modify HW or kernel settings while
 979  * switching channels
 980  */
 981 typedef int (*mlx5e_fp_preactivate)(struct mlx5e_priv *priv, void *context);
 982 #define MLX5E_DEFINE_PREACTIVATE_WRAPPER_CTX(fn) \
 983 int fn##_ctx(struct mlx5e_priv *priv, void *context) \
 984 { \
 985         return fn(priv); \
 986 }
 987 int mlx5e_safe_reopen_channels(struct mlx5e_priv *priv);
 988 int mlx5e_safe_switch_channels(struct mlx5e_priv *priv,
 989                                struct mlx5e_channels *new_chs,
 990                                mlx5e_fp_preactivate preactivate,
 991                                void *context);
 992 int mlx5e_num_channels_changed(struct mlx5e_priv *priv);
 993 int mlx5e_num_channels_changed_ctx(struct mlx5e_priv *priv, void *context);
 994 void mlx5e_activate_priv_channels(struct mlx5e_priv *priv);
 995 void mlx5e_deactivate_priv_channels(struct mlx5e_priv *priv);
 996
 997 void mlx5e_build_default_indir_rqt(u32 *indirection_rqt, int len,
 998                                    int num_channels);
 999
1000 void mlx5e_reset_tx_moderation(struct mlx5e_params *params, u8 cq_period_mode);
1001 void mlx5e_reset_rx_moderation(struct mlx5e_params *params, u8 cq_period_mode);
1002 void mlx5e_set_tx_cq_mode_params(struct mlx5e_params *params, u8 cq_period_mode);
1003 void mlx5e_set_rx_cq_mode_params(struct mlx5e_params *params, u8 cq_period_mode);
1004
1005 void mlx5e_set_rq_type(struct mlx5_core_dev *mdev, struct mlx5e_params *params);
1006 void mlx5e_init_rq_type_params(struct mlx5_core_dev *mdev,
1007                                struct mlx5e_params *params);
1008 int mlx5e_modify_rq_state(struct mlx5e_rq *rq, int curr_state, int next_state);
1009 void mlx5e_activate_rq(struct mlx5e_rq *rq);
1010 void mlx5e_deactivate_rq(struct mlx5e_rq *rq);
1011 void mlx5e_activate_icosq(struct mlx5e_icosq *icosq);
1012 void mlx5e_deactivate_icosq(struct mlx5e_icosq *icosq);
1013
1014 int mlx5e_modify_sq(struct mlx5_core_dev *mdev, u32 sqn,
1015                     struct mlx5e_modify_sq_param *p);
1016 void mlx5e_activate_txqsq(struct mlx5e_txqsq *sq);
1017 void mlx5e_deactivate_txqsq(struct mlx5e_txqsq *sq);
1018 void mlx5e_free_txqsq(struct mlx5e_txqsq *sq);
1019 void mlx5e_tx_disable_queue(struct netdev_queue *txq);
1020 int mlx5e_alloc_txqsq_db(struct mlx5e_txqsq *sq, int numa);
1021 void mlx5e_free_txqsq_db(struct mlx5e_txqsq *sq);
1022 struct mlx5e_create_sq_param;
1023 int mlx5e_create_sq_rdy(struct mlx5_core_dev *mdev,
1024                         struct mlx5e_sq_param *param,
1025                         struct mlx5e_create_sq_param *csp,
1026                         u32 *sqn);
1027 void mlx5e_tx_err_cqe_work(struct work_struct *recover_work);
1028
1029 static inline bool mlx5_tx_swp_supported(struct mlx5_core_dev *mdev)
1030 {
1031         return MLX5_CAP_ETH(mdev, swp) &&
1032                 MLX5_CAP_ETH(mdev, swp_csum) && MLX5_CAP_ETH(mdev, swp_lso);
1033 }
1034
1035 extern const struct ethtool_ops mlx5e_ethtool_ops;
1036
1037 int mlx5e_create_tir(struct mlx5_core_dev *mdev, struct mlx5e_tir *tir,
1038                      u32 *in);
1039 void mlx5e_destroy_tir(struct mlx5_core_dev *mdev,
1040                        struct mlx5e_tir *tir);
1041 int mlx5e_create_mdev_resources(struct mlx5_core_dev *mdev);
1042 void mlx5e_destroy_mdev_resources(struct mlx5_core_dev *mdev);
1043 int mlx5e_refresh_tirs(struct mlx5e_priv *priv, bool enable_uc_lb,
1044                        bool enable_mc_lb);
1045 void mlx5e_mkey_set_relaxed_ordering(struct mlx5_core_dev *mdev, void *mkc);
1046
1047 /* common netdev helpers */
1048 void mlx5e_create_q_counters(struct mlx5e_priv *priv);
1049 void mlx5e_destroy_q_counters(struct mlx5e_priv *priv);
1050 int mlx5e_open_drop_rq(struct mlx5e_priv *priv,
1051                        struct mlx5e_rq *drop_rq);
1052 void mlx5e_close_drop_rq(struct mlx5e_rq *drop_rq);
1053
1054 int mlx5e_create_indirect_rqt(struct mlx5e_priv *priv);
1055
1056 int mlx5e_create_indirect_tirs(struct mlx5e_priv *priv, bool inner_ttc);
1057 void mlx5e_destroy_indirect_tirs(struct mlx5e_priv *priv);
1058
1059 int mlx5e_create_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1060 void mlx5e_destroy_direct_rqts(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1061 int mlx5e_create_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1062 void mlx5e_destroy_direct_tirs(struct mlx5e_priv *priv, struct mlx5e_tir *tirs);
1063 void mlx5e_destroy_rqt(struct mlx5e_priv *priv, struct mlx5e_rqt *rqt);
1064
1065 int mlx5e_create_tis(struct mlx5_core_dev *mdev, void *in, u32 *tisn);
1066 void mlx5e_destroy_tis(struct mlx5_core_dev *mdev, u32 tisn);
1067
1068 int mlx5e_create_tises(struct mlx5e_priv *priv);
1069 void mlx5e_destroy_tises(struct mlx5e_priv *priv);
1070 int mlx5e_update_nic_rx(struct mlx5e_priv *priv);
1071 void mlx5e_update_carrier(struct mlx5e_priv *priv);
1072 int mlx5e_close(struct net_device *netdev);
1073 int mlx5e_open(struct net_device *netdev);
1074
1075 void mlx5e_queue_update_stats(struct mlx5e_priv *priv);
1076 int mlx5e_bits_invert(unsigned long a, int size);
1077
1078 int mlx5e_set_dev_port_mtu(struct mlx5e_priv *priv);
1079 int mlx5e_set_dev_port_mtu_ctx(struct mlx5e_priv *priv, void *context);
1080 int mlx5e_change_mtu(struct net_device *netdev, int new_mtu,
1081                      mlx5e_fp_preactivate preactivate);
1082 void mlx5e_vxlan_set_netdev_info(struct mlx5e_priv *priv);
1083
1084 /* ethtool helpers */
1085 void mlx5e_ethtool_get_drvinfo(struct mlx5e_priv *priv,
1086                                struct ethtool_drvinfo *drvinfo);
1087 void mlx5e_ethtool_get_strings(struct mlx5e_priv *priv,
1088                                uint32_t stringset, uint8_t *data);
1089 int mlx5e_ethtool_get_sset_count(struct mlx5e_priv *priv, int sset);
1090 void mlx5e_ethtool_get_ethtool_stats(struct mlx5e_priv *priv,
1091                                      struct ethtool_stats *stats, u64 *data);
1092 void mlx5e_ethtool_get_ringparam(struct mlx5e_priv *priv,
1093                                  struct ethtool_ringparam *param);
1094 int mlx5e_ethtool_set_ringparam(struct mlx5e_priv *priv,
1095                                 struct ethtool_ringparam *param);
1096 void mlx5e_ethtool_get_channels(struct mlx5e_priv *priv,
1097                                 struct ethtool_channels *ch);
1098 int mlx5e_ethtool_set_channels(struct mlx5e_priv *priv,
1099                                struct ethtool_channels *ch);
1100 int mlx5e_ethtool_get_coalesce(struct mlx5e_priv *priv,
1101                                struct ethtool_coalesce *coal);
1102 int mlx5e_ethtool_set_coalesce(struct mlx5e_priv *priv,
1103                                struct ethtool_coalesce *coal);
1104 int mlx5e_ethtool_get_link_ksettings(struct mlx5e_priv *priv,
1105                                      struct ethtool_link_ksettings *link_ksettings);
1106 int mlx5e_ethtool_set_link_ksettings(struct mlx5e_priv *priv,
1107                                      const struct ethtool_link_ksettings *link_ksettings);
1108 int mlx5e_get_rxfh(struct net_device *netdev, u32 *indir, u8 *key, u8 *hfunc);
1109 int mlx5e_set_rxfh(struct net_device *dev, const u32 *indir, const u8 *key,
1110                    const u8 hfunc);
1111 int mlx5e_get_rxnfc(struct net_device *dev, struct ethtool_rxnfc *info,
1112                     u32 *rule_locs);
1113 int mlx5e_set_rxnfc(struct net_device *dev, struct ethtool_rxnfc *cmd);
1114 u32 mlx5e_ethtool_get_rxfh_key_size(struct mlx5e_priv *priv);
1115 u32 mlx5e_ethtool_get_rxfh_indir_size(struct mlx5e_priv *priv);
1116 int mlx5e_ethtool_get_ts_info(struct mlx5e_priv *priv,
1117                               struct ethtool_ts_info *info);
1118 int mlx5e_ethtool_flash_device(struct mlx5e_priv *priv,
1119                                struct ethtool_flash *flash);
1120 void mlx5e_ethtool_get_pauseparam(struct mlx5e_priv *priv,
1121                                   struct ethtool_pauseparam *pauseparam);
1122 int mlx5e_ethtool_set_pauseparam(struct mlx5e_priv *priv,
1123                                  struct ethtool_pauseparam *pauseparam);
1124
1125 /* mlx5e generic netdev management API */
1126 int mlx5e_netdev_init(struct net_device *netdev,
1127                       struct mlx5e_priv *priv,
1128                       struct mlx5_core_dev *mdev,
1129                       const struct mlx5e_profile *profile,
1130                       void *ppriv);
1131 void mlx5e_netdev_cleanup(struct net_device *netdev, struct mlx5e_priv *priv);
1132 struct net_device*
1133 mlx5e_create_netdev(struct mlx5_core_dev *mdev, const struct mlx5e_profile *profile,
1134                     int nch, void *ppriv);
1135 int mlx5e_attach_netdev(struct mlx5e_priv *priv);
1136 void mlx5e_detach_netdev(struct mlx5e_priv *priv);
1137 void mlx5e_destroy_netdev(struct mlx5e_priv *priv);
1138 void mlx5e_set_netdev_mtu_boundaries(struct mlx5e_priv *priv);
1139 void mlx5e_build_nic_params(struct mlx5e_priv *priv,
1140                             struct mlx5e_xsk *xsk,
1141                             struct mlx5e_rss_params *rss_params,
1142                             struct mlx5e_params *params,
1143                             u16 mtu);
1144 void mlx5e_build_rq_params(struct mlx5_core_dev *mdev,
1145                            struct mlx5e_params *params);
1146 void mlx5e_build_rss_params(struct mlx5e_rss_params *rss_params,
1147                             u16 num_channels);
1148 void mlx5e_rx_dim_work(struct work_struct *work);
1149 void mlx5e_tx_dim_work(struct work_struct *work);
1150
1151 netdev_features_t mlx5e_features_check(struct sk_buff *skb,
1152                                        struct net_device *netdev,
1153                                        netdev_features_t features);
1154 int mlx5e_set_features(struct net_device *netdev, netdev_features_t features);
1155 #ifdef CONFIG_MLX5_ESWITCH
1156 int mlx5e_set_vf_mac(struct net_device *dev, int vf, u8 *mac);
1157 int mlx5e_set_vf_rate(struct net_device *dev, int vf, int min_tx_rate, int max_tx_rate);
1158 int mlx5e_get_vf_config(struct net_device *dev, int vf, struct ifla_vf_info *ivi);
1159 int mlx5e_get_vf_stats(struct net_device *dev, int vf, struct ifla_vf_stats *vf_stats);
1160 #endif
1161 #endif /* __MLX5_EN_H__ */