drivers/gpu/drm/amd/amdgpu/amdgpu_reset.h

   1 /*
   2  * Copyright 2021 Advanced Micro Devices, Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  */
  23
  24 #ifndef __AMDGPU_RESET_H__
  25 #define __AMDGPU_RESET_H__
  26
  27 #include "amdgpu.h"
  28
  29 #define AMDGPU_RESET_MAX_HANDLERS 5
  30
  31 enum AMDGPU_RESET_FLAGS {
  32
  33         AMDGPU_NEED_FULL_RESET = 0,
  34         AMDGPU_SKIP_HW_RESET = 1,
  35 };
  36
  37 struct amdgpu_reset_context {
  38         enum amd_reset_method method;
  39         struct amdgpu_device *reset_req_dev;
  40         struct amdgpu_job *job;
  41         struct amdgpu_hive_info *hive;
  42         struct list_head *reset_device_list;
  43         unsigned long flags;
  44 };
  45
  46 struct amdgpu_reset_handler {
  47         enum amd_reset_method reset_method;
  48         int (*prepare_env)(struct amdgpu_reset_control *reset_ctl,
  49                            struct amdgpu_reset_context *context);
  50         int (*prepare_hwcontext)(struct amdgpu_reset_control *reset_ctl,
  51                                  struct amdgpu_reset_context *context);
  52         int (*perform_reset)(struct amdgpu_reset_control *reset_ctl,
  53                              struct amdgpu_reset_context *context);
  54         int (*restore_hwcontext)(struct amdgpu_reset_control *reset_ctl,
  55                                  struct amdgpu_reset_context *context);
  56         int (*restore_env)(struct amdgpu_reset_control *reset_ctl,
  57                            struct amdgpu_reset_context *context);
  58
  59         int (*do_reset)(struct amdgpu_device *adev);
  60 };
  61
  62 struct amdgpu_reset_control {
  63         void *handle;
  64         struct work_struct reset_work;
  65         struct mutex reset_lock;
  66         struct amdgpu_reset_handler *(
  67                 *reset_handlers)[AMDGPU_RESET_MAX_HANDLERS];
  68         atomic_t in_reset;
  69         enum amd_reset_method active_reset;
  70         struct amdgpu_reset_handler *(*get_reset_handler)(
  71                 struct amdgpu_reset_control *reset_ctl,
  72                 struct amdgpu_reset_context *context);
  73         void (*async_reset)(struct work_struct *work);
  74 };
  75
  76
  77 enum amdgpu_reset_domain_type {
  78         SINGLE_DEVICE,
  79         XGMI_HIVE
  80 };
  81
  82 struct amdgpu_reset_domain {
  83         struct kref refcount;
  84         struct workqueue_struct *wq;
  85         enum amdgpu_reset_domain_type type;
  86         struct rw_semaphore sem;
  87         atomic_t in_gpu_reset;
  88         atomic_t reset_res;
  89 };
  90
  91 #ifdef CONFIG_DEV_COREDUMP
  92
  93 #define AMDGPU_COREDUMP_VERSION "1"
  94
  95 struct amdgpu_coredump_info {
  96         struct amdgpu_device            *adev;
  97         struct amdgpu_task_info         reset_task_info;
  98         struct timespec64               reset_time;
  99         bool                            reset_vram_lost;
 100         struct amdgpu_ring                      *ring;
 101 };
 102 #endif
 103
 104 int amdgpu_reset_init(struct amdgpu_device *adev);
 105 int amdgpu_reset_fini(struct amdgpu_device *adev);
 106
 107 int amdgpu_reset_prepare_hwcontext(struct amdgpu_device *adev,
 108                                    struct amdgpu_reset_context *reset_context);
 109
 110 int amdgpu_reset_perform_reset(struct amdgpu_device *adev,
 111                                struct amdgpu_reset_context *reset_context);
 112
 113 int amdgpu_reset_prepare_env(struct amdgpu_device *adev,
 114                              struct amdgpu_reset_context *reset_context);
 115 int amdgpu_reset_restore_env(struct amdgpu_device *adev,
 116                              struct amdgpu_reset_context *reset_context);
 117
 118 struct amdgpu_reset_domain *amdgpu_reset_create_reset_domain(enum amdgpu_reset_domain_type type,
 119                                                              char *wq_name);
 120
 121 void amdgpu_reset_destroy_reset_domain(struct kref *ref);
 122
 123 static inline bool amdgpu_reset_get_reset_domain(struct amdgpu_reset_domain *domain)
 124 {
 125         return kref_get_unless_zero(&domain->refcount) != 0;
 126 }
 127
 128 static inline void amdgpu_reset_put_reset_domain(struct amdgpu_reset_domain *domain)
 129 {
 130         if (domain)
 131                 kref_put(&domain->refcount, amdgpu_reset_destroy_reset_domain);
 132 }
 133
 134 static inline bool amdgpu_reset_domain_schedule(struct amdgpu_reset_domain *domain,
 135                                                 struct work_struct *work)
 136 {
 137         return queue_work(domain->wq, work);
 138 }
 139
 140 void amdgpu_device_lock_reset_domain(struct amdgpu_reset_domain *reset_domain);
 141
 142 void amdgpu_device_unlock_reset_domain(struct amdgpu_reset_domain *reset_domain);
 143
 144 void amdgpu_coredump(struct amdgpu_device *adev, bool vram_lost,
 145                      struct amdgpu_reset_context *reset_context);
 146
 147 #define for_each_handler(i, handler, reset_ctl)                  \
 148         for (i = 0; (i < AMDGPU_RESET_MAX_HANDLERS) &&           \
 149                     (handler = (*reset_ctl->reset_handlers)[i]); \
 150              ++i)
 151 #endif