include/linux/pci.h

   1 /*
   2  *      pci.h
   3  *
   4  *      PCI defines and function prototypes
   5  *      Copyright 1994, Drew Eckhardt
   6  *      Copyright 1997--1999 Martin Mares <[email protected]>
   7  *
   8  *      For more information, please consult the following manuals (look at
   9  *      http://www.pcisig.com/ for how to get them):
  10  *
  11  *      PCI BIOS Specification
  12  *      PCI Local Bus Specification
  13  *      PCI to PCI Bridge Specification
  14  *      PCI System Design Guide
  15  */
  16 #ifndef LINUX_PCI_H
  17 #define LINUX_PCI_H
  18
  19
  20 #include <linux/mod_devicetable.h>
  21
  22 #include <linux/types.h>
  23 #include <linux/init.h>
  24 #include <linux/ioport.h>
  25 #include <linux/list.h>
  26 #include <linux/compiler.h>
  27 #include <linux/errno.h>
  28 #include <linux/kobject.h>
  29 #include <linux/atomic.h>
  30 #include <linux/device.h>
  31 #include <linux/interrupt.h>
  32 #include <linux/io.h>
  33 #include <linux/resource_ext.h>
  34 #include <uapi/linux/pci.h>
  35
  36 #include <linux/pci_ids.h>
  37
  38 /*
  39  * The PCI interface treats multi-function devices as independent
  40  * devices.  The slot/function address of each device is encoded
  41  * in a single byte as follows:
  42  *
  43  *      7:3 = slot
  44  *      2:0 = function
  45  *
  46  * PCI_DEVFN(), PCI_SLOT(), and PCI_FUNC() are defined in uapi/linux/pci.h.
  47  * In the interest of not exposing interfaces to user-space unnecessarily,
  48  * the following kernel-only defines are being added here.
  49  */
  50 #define PCI_DEVID(bus, devfn)  ((((u16)(bus)) << 8) | (devfn))
  51 /* return bus from PCI devid = ((u16)bus_number) << 8) | devfn */
  52 #define PCI_BUS_NUM(x) (((x) >> 8) & 0xff)
  53
  54 /* pci_slot represents a physical slot */
  55 struct pci_slot {
  56         struct pci_bus *bus;            /* The bus this slot is on */
  57         struct list_head list;          /* node in list of slots on this bus */
  58         struct hotplug_slot *hotplug;   /* Hotplug info (migrate over time) */
  59         unsigned char number;           /* PCI_SLOT(pci_dev->devfn) */
  60         struct kobject kobj;
  61 };
  62
  63 static inline const char *pci_slot_name(const struct pci_slot *slot)
  64 {
  65         return kobject_name(&slot->kobj);
  66 }
  67
  68 /* File state for mmap()s on /proc/bus/pci/X/Y */
  69 enum pci_mmap_state {
  70         pci_mmap_io,
  71         pci_mmap_mem
  72 };
  73
  74 /*
  75  *  For PCI devices, the region numbers are assigned this way:
  76  */
  77 enum {
  78         /* #0-5: standard PCI resources */
  79         PCI_STD_RESOURCES,
  80         PCI_STD_RESOURCE_END = 5,
  81
  82         /* #6: expansion ROM resource */
  83         PCI_ROM_RESOURCE,
  84
  85         /* device specific resources */
  86 #ifdef CONFIG_PCI_IOV
  87         PCI_IOV_RESOURCES,
  88         PCI_IOV_RESOURCE_END = PCI_IOV_RESOURCES + PCI_SRIOV_NUM_BARS - 1,
  89 #endif
  90
  91         /* resources assigned to buses behind the bridge */
  92 #define PCI_BRIDGE_RESOURCE_NUM 4
  93
  94         PCI_BRIDGE_RESOURCES,
  95         PCI_BRIDGE_RESOURCE_END = PCI_BRIDGE_RESOURCES +
  96                                   PCI_BRIDGE_RESOURCE_NUM - 1,
  97
  98         /* total resources associated with a PCI device */
  99         PCI_NUM_RESOURCES,
 100
 101         /* preserve this for compatibility */
 102         DEVICE_COUNT_RESOURCE = PCI_NUM_RESOURCES,
 103 };
 104
 105 /*
 106  * pci_power_t values must match the bits in the Capabilities PME_Support
 107  * and Control/Status PowerState fields in the Power Management capability.
 108  */
 109 typedef int __bitwise pci_power_t;
 110
 111 #define PCI_D0          ((pci_power_t __force) 0)
 112 #define PCI_D1          ((pci_power_t __force) 1)
 113 #define PCI_D2          ((pci_power_t __force) 2)
 114 #define PCI_D3hot       ((pci_power_t __force) 3)
 115 #define PCI_D3cold      ((pci_power_t __force) 4)
 116 #define PCI_UNKNOWN     ((pci_power_t __force) 5)
 117 #define PCI_POWER_ERROR ((pci_power_t __force) -1)
 118
 119 /* Remember to update this when the list above changes! */
 120 extern const char *pci_power_names[];
 121
 122 static inline const char *pci_power_name(pci_power_t state)
 123 {
 124         return pci_power_names[1 + (__force int) state];
 125 }
 126
 127 #define PCI_PM_D2_DELAY         200
 128 #define PCI_PM_D3_WAIT          10
 129 #define PCI_PM_D3COLD_WAIT      100
 130 #define PCI_PM_BUS_WAIT         50
 131
 132 /** The pci_channel state describes connectivity between the CPU and
 133  *  the pci device.  If some PCI bus between here and the pci device
 134  *  has crashed or locked up, this info is reflected here.
 135  */
 136 typedef unsigned int __bitwise pci_channel_state_t;
 137
 138 enum pci_channel_state {
 139         /* I/O channel is in normal state */
 140         pci_channel_io_normal = (__force pci_channel_state_t) 1,
 141
 142         /* I/O to channel is blocked */
 143         pci_channel_io_frozen = (__force pci_channel_state_t) 2,
 144
 145         /* PCI card is dead */
 146         pci_channel_io_perm_failure = (__force pci_channel_state_t) 3,
 147 };
 148
 149 typedef unsigned int __bitwise pcie_reset_state_t;
 150
 151 enum pcie_reset_state {
 152         /* Reset is NOT asserted (Use to deassert reset) */
 153         pcie_deassert_reset = (__force pcie_reset_state_t) 1,
 154
 155         /* Use #PERST to reset PCIe device */
 156         pcie_warm_reset = (__force pcie_reset_state_t) 2,
 157
 158         /* Use PCIe Hot Reset to reset device */
 159         pcie_hot_reset = (__force pcie_reset_state_t) 3
 160 };
 161
 162 typedef unsigned short __bitwise pci_dev_flags_t;
 163 enum pci_dev_flags {
 164         /* INTX_DISABLE in PCI_COMMAND register disables MSI
 165          * generation too.
 166          */
 167         PCI_DEV_FLAGS_MSI_INTX_DISABLE_BUG = (__force pci_dev_flags_t) (1 << 0),
 168         /* Device configuration is irrevocably lost if disabled into D3 */
 169         PCI_DEV_FLAGS_NO_D3 = (__force pci_dev_flags_t) (1 << 1),
 170         /* Provide indication device is assigned by a Virtual Machine Manager */
 171         PCI_DEV_FLAGS_ASSIGNED = (__force pci_dev_flags_t) (1 << 2),
 172         /* Flag for quirk use to store if quirk-specific ACS is enabled */
 173         PCI_DEV_FLAGS_ACS_ENABLED_QUIRK = (__force pci_dev_flags_t) (1 << 3),
 174         /* Use a PCIe-to-PCI bridge alias even if !pci_is_pcie */
 175         PCI_DEV_FLAG_PCIE_BRIDGE_ALIAS = (__force pci_dev_flags_t) (1 << 5),
 176         /* Do not use bus resets for device */
 177         PCI_DEV_FLAGS_NO_BUS_RESET = (__force pci_dev_flags_t) (1 << 6),
 178         /* Do not use PM reset even if device advertises NoSoftRst- */
 179         PCI_DEV_FLAGS_NO_PM_RESET = (__force pci_dev_flags_t) (1 << 7),
 180         /* Get VPD from function 0 VPD */
 181         PCI_DEV_FLAGS_VPD_REF_F0 = (__force pci_dev_flags_t) (1 << 8),
 182         /* a non-root bridge where translation occurs, stop alias search here */
 183         PCI_DEV_FLAGS_BRIDGE_XLATE_ROOT = (__force pci_dev_flags_t) (1 << 9),
 184         /* Do not use FLR even if device advertises PCI_AF_CAP */
 185         PCI_DEV_FLAGS_NO_FLR_RESET = (__force pci_dev_flags_t) (1 << 10),
 186         /*
 187          * Resume before calling the driver's system suspend hooks, disabling
 188          * the direct_complete optimization.
 189          */
 190         PCI_DEV_FLAGS_NEEDS_RESUME = (__force pci_dev_flags_t) (1 << 11),
 191         /* Don't use Relaxed Ordering for TLPs directed at this device */
 192         PCI_DEV_FLAGS_NO_RELAXED_ORDERING = (__force pci_dev_flags_t) (1 << 12),
 193 };
 194
 195 enum pci_irq_reroute_variant {
 196         INTEL_IRQ_REROUTE_VARIANT = 1,
 197         MAX_IRQ_REROUTE_VARIANTS = 3
 198 };
 199
 200 typedef unsigned short __bitwise pci_bus_flags_t;
 201 enum pci_bus_flags {
 202         PCI_BUS_FLAGS_NO_MSI    = (__force pci_bus_flags_t) 1,
 203         PCI_BUS_FLAGS_NO_MMRBC  = (__force pci_bus_flags_t) 2,
 204         PCI_BUS_FLAGS_NO_AERSID = (__force pci_bus_flags_t) 4,
 205 };
 206
 207 /* These values come from the PCI Express Spec */
 208 enum pcie_link_width {
 209         PCIE_LNK_WIDTH_RESRV    = 0x00,
 210         PCIE_LNK_X1             = 0x01,
 211         PCIE_LNK_X2             = 0x02,
 212         PCIE_LNK_X4             = 0x04,
 213         PCIE_LNK_X8             = 0x08,
 214         PCIE_LNK_X12            = 0x0C,
 215         PCIE_LNK_X16            = 0x10,
 216         PCIE_LNK_X32            = 0x20,
 217         PCIE_LNK_WIDTH_UNKNOWN  = 0xFF,
 218 };
 219
 220 /* Based on the PCI Hotplug Spec, but some values are made up by us */
 221 enum pci_bus_speed {
 222         PCI_SPEED_33MHz                 = 0x00,
 223         PCI_SPEED_66MHz                 = 0x01,
 224         PCI_SPEED_66MHz_PCIX            = 0x02,
 225         PCI_SPEED_100MHz_PCIX           = 0x03,
 226         PCI_SPEED_133MHz_PCIX           = 0x04,
 227         PCI_SPEED_66MHz_PCIX_ECC        = 0x05,
 228         PCI_SPEED_100MHz_PCIX_ECC       = 0x06,
 229         PCI_SPEED_133MHz_PCIX_ECC       = 0x07,
 230         PCI_SPEED_66MHz_PCIX_266        = 0x09,
 231         PCI_SPEED_100MHz_PCIX_266       = 0x0a,
 232         PCI_SPEED_133MHz_PCIX_266       = 0x0b,
 233         AGP_UNKNOWN                     = 0x0c,
 234         AGP_1X                          = 0x0d,
 235         AGP_2X                          = 0x0e,
 236         AGP_4X                          = 0x0f,
 237         AGP_8X                          = 0x10,
 238         PCI_SPEED_66MHz_PCIX_533        = 0x11,
 239         PCI_SPEED_100MHz_PCIX_533       = 0x12,
 240         PCI_SPEED_133MHz_PCIX_533       = 0x13,
 241         PCIE_SPEED_2_5GT                = 0x14,
 242         PCIE_SPEED_5_0GT                = 0x15,
 243         PCIE_SPEED_8_0GT                = 0x16,
 244         PCI_SPEED_UNKNOWN               = 0xff,
 245 };
 246
 247 struct pci_cap_saved_data {
 248         u16 cap_nr;
 249         bool cap_extended;
 250         unsigned int size;
 251         u32 data[0];
 252 };
 253
 254 struct pci_cap_saved_state {
 255         struct hlist_node next;
 256         struct pci_cap_saved_data cap;
 257 };
 258
 259 struct irq_affinity;
 260 struct pcie_link_state;
 261 struct pci_vpd;
 262 struct pci_sriov;
 263 struct pci_ats;
 264
 265 /*
 266  * The pci_dev structure is used to describe PCI devices.
 267  */
 268 struct pci_dev {
 269         struct list_head bus_list;      /* node in per-bus list */
 270         struct pci_bus  *bus;           /* bus this device is on */
 271         struct pci_bus  *subordinate;   /* bus this device bridges to */
 272
 273         void            *sysdata;       /* hook for sys-specific extension */
 274         struct proc_dir_entry *procent; /* device entry in /proc/bus/pci */
 275         struct pci_slot *slot;          /* Physical slot this device is in */
 276
 277         unsigned int    devfn;          /* encoded device & function index */
 278         unsigned short  vendor;
 279         unsigned short  device;
 280         unsigned short  subsystem_vendor;
 281         unsigned short  subsystem_device;
 282         unsigned int    class;          /* 3 bytes: (base,sub,prog-if) */
 283         u8              revision;       /* PCI revision, low byte of class word */
 284         u8              hdr_type;       /* PCI header type (`multi' flag masked out) */
 285 #ifdef CONFIG_PCIEAER
 286         u16             aer_cap;        /* AER capability offset */
 287 #endif
 288         u8              pcie_cap;       /* PCIe capability offset */
 289         u8              msi_cap;        /* MSI capability offset */
 290         u8              msix_cap;       /* MSI-X capability offset */
 291         u8              pcie_mpss:3;    /* PCIe Max Payload Size Supported */
 292         u8              rom_base_reg;   /* which config register controls the ROM */
 293         u8              pin;            /* which interrupt pin this device uses */
 294         u16             pcie_flags_reg; /* cached PCIe Capabilities Register */
 295         unsigned long   *dma_alias_mask;/* mask of enabled devfn aliases */
 296
 297         struct pci_driver *driver;      /* which driver has allocated this device */
 298         u64             dma_mask;       /* Mask of the bits of bus address this
 299                                            device implements.  Normally this is
 300                                            0xffffffff.  You only need to change
 301                                            this if your device has broken DMA
 302                                            or supports 64-bit transfers.  */
 303
 304         struct device_dma_parameters dma_parms;
 305
 306         pci_power_t     current_state;  /* Current operating state. In ACPI-speak,
 307                                            this is D0-D3, D0 being fully functional,
 308                                            and D3 being off. */
 309         u8              pm_cap;         /* PM capability offset */
 310         unsigned int    pme_support:5;  /* Bitmask of states from which PME#
 311                                            can be generated */
 312         unsigned int    pme_poll:1;     /* Poll device's PME status bit */
 313         unsigned int    d1_support:1;   /* Low power state D1 is supported */
 314         unsigned int    d2_support:1;   /* Low power state D2 is supported */
 315         unsigned int    no_d1d2:1;      /* D1 and D2 are forbidden */
 316         unsigned int    no_d3cold:1;    /* D3cold is forbidden */
 317         unsigned int    bridge_d3:1;    /* Allow D3 for bridge */
 318         unsigned int    d3cold_allowed:1;       /* D3cold is allowed by user */
 319         unsigned int    mmio_always_on:1;       /* disallow turning off io/mem
 320                                                    decoding during bar sizing */
 321         unsigned int    wakeup_prepared:1;
 322         unsigned int    runtime_d3cold:1;       /* whether go through runtime
 323                                                    D3cold, not set for devices
 324                                                    powered on/off by the
 325                                                    corresponding bridge */
 326         unsigned int    ignore_hotplug:1;       /* Ignore hotplug events */
 327         unsigned int    hotplug_user_indicators:1; /* SlotCtl indicators
 328                                                       controlled exclusively by
 329                                                       user sysfs */
 330         unsigned int    d3_delay;       /* D3->D0 transition time in ms */
 331         unsigned int    d3cold_delay;   /* D3cold->D0 transition time in ms */
 332
 333 #ifdef CONFIG_PCIEASPM
 334         struct pcie_link_state  *link_state;    /* ASPM link state */
 335 #endif
 336
 337         pci_channel_state_t error_state;        /* current connectivity state */
 338         struct  device  dev;            /* Generic device interface */
 339
 340         int             cfg_size;       /* Size of configuration space */
 341
 342         /*
 343          * Instead of touching interrupt line and base address registers
 344          * directly, use the values stored here. They might be different!
 345          */
 346         unsigned int    irq;
 347         struct resource resource[DEVICE_COUNT_RESOURCE]; /* I/O and memory regions + expansion ROMs */
 348
 349         bool match_driver;              /* Skip attaching driver */
 350         /* These fields are used by common fixups */
 351         unsigned int    transparent:1;  /* Subtractive decode PCI bridge */
 352         unsigned int    multifunction:1;/* Part of multi-function device */
 353         /* keep track of device state */
 354         unsigned int    is_added:1;
 355         unsigned int    is_busmaster:1; /* device is busmaster */
 356         unsigned int    no_msi:1;       /* device may not use msi */
 357         unsigned int    no_64bit_msi:1; /* device may only use 32-bit MSIs */
 358         unsigned int    block_cfg_access:1;     /* config space access is blocked */
 359         unsigned int    broken_parity_status:1; /* Device generates false positive parity */
 360         unsigned int    irq_reroute_variant:2;  /* device needs IRQ rerouting variant */
 361         unsigned int    msi_enabled:1;
 362         unsigned int    msix_enabled:1;
 363         unsigned int    ari_enabled:1;  /* ARI forwarding */
 364         unsigned int    ats_enabled:1;  /* Address Translation Service */
 365         unsigned int    pasid_enabled:1;        /* Process Address Space ID */
 366         unsigned int    pri_enabled:1;          /* Page Request Interface */
 367         unsigned int    is_managed:1;
 368         unsigned int    needs_freset:1; /* Dev requires fundamental reset */
 369         unsigned int    state_saved:1;
 370         unsigned int    is_physfn:1;
 371         unsigned int    is_virtfn:1;
 372         unsigned int    reset_fn:1;
 373         unsigned int    is_hotplug_bridge:1;
 374         unsigned int    is_thunderbolt:1; /* Thunderbolt controller */
 375         unsigned int    __aer_firmware_first_valid:1;
 376         unsigned int    __aer_firmware_first:1;
 377         unsigned int    broken_intx_masking:1; /* INTx masking can't be used */
 378         unsigned int    io_window_1k:1; /* Intel P2P bridge 1K I/O windows */
 379         unsigned int    irq_managed:1;
 380         unsigned int    has_secondary_link:1;
 381         unsigned int    non_compliant_bars:1;   /* broken BARs; ignore them */
 382         unsigned int    is_probed:1;            /* device probing in progress */
 383         pci_dev_flags_t dev_flags;
 384         atomic_t        enable_cnt;     /* pci_enable_device has been called */
 385
 386         u32             saved_config_space[16]; /* config space saved at suspend time */
 387         struct hlist_head saved_cap_space;
 388         struct bin_attribute *rom_attr; /* attribute descriptor for sysfs ROM entry */
 389         int rom_attr_enabled;           /* has display of the rom attribute been enabled? */
 390         struct bin_attribute *res_attr[DEVICE_COUNT_RESOURCE]; /* sysfs file for resources */
 391         struct bin_attribute *res_attr_wc[DEVICE_COUNT_RESOURCE]; /* sysfs file for WC mapping of resources */
 392
 393 #ifdef CONFIG_PCIE_PTM
 394         unsigned int    ptm_root:1;
 395         unsigned int    ptm_enabled:1;
 396         u8              ptm_granularity;
 397 #endif
 398 #ifdef CONFIG_PCI_MSI
 399         const struct attribute_group **msi_irq_groups;
 400 #endif
 401         struct pci_vpd *vpd;
 402 #ifdef CONFIG_PCI_ATS
 403         union {
 404                 struct pci_sriov *sriov;        /* SR-IOV capability related */
 405                 struct pci_dev *physfn; /* the PF this VF is associated with */
 406         };
 407         u16             ats_cap;        /* ATS Capability offset */
 408         u8              ats_stu;        /* ATS Smallest Translation Unit */
 409         atomic_t        ats_ref_cnt;    /* number of VFs with ATS enabled */
 410 #endif
 411 #ifdef CONFIG_PCI_PRI
 412         u32             pri_reqs_alloc; /* Number of PRI requests allocated */
 413 #endif
 414 #ifdef CONFIG_PCI_PASID
 415         u16             pasid_features;
 416 #endif
 417         phys_addr_t rom; /* Physical address of ROM if it's not from the BAR */
 418         size_t romlen; /* Length of ROM if it's not from the BAR */
 419         char *driver_override; /* Driver name to force a match */
 420
 421         unsigned long priv_flags; /* Private flags for the pci driver */
 422 };
 423
 424 static inline struct pci_dev *pci_physfn(struct pci_dev *dev)
 425 {
 426 #ifdef CONFIG_PCI_IOV
 427         if (dev->is_virtfn)
 428                 dev = dev->physfn;
 429 #endif
 430         return dev;
 431 }
 432
 433 struct pci_dev *pci_alloc_dev(struct pci_bus *bus);
 434
 435 #define to_pci_dev(n) container_of(n, struct pci_dev, dev)
 436 #define for_each_pci_dev(d) while ((d = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, d)) != NULL)
 437
 438 static inline int pci_channel_offline(struct pci_dev *pdev)
 439 {
 440         return (pdev->error_state != pci_channel_io_normal);
 441 }
 442
 443 struct pci_host_bridge {
 444         struct device dev;
 445         struct pci_bus *bus;            /* root bus */
 446         struct pci_ops *ops;
 447         void *sysdata;
 448         int busnr;
 449         struct list_head windows;       /* resource_entry */
 450         u8 (*swizzle_irq)(struct pci_dev *, u8 *); /* platform IRQ swizzler */
 451         int (*map_irq)(const struct pci_dev *, u8, u8);
 452         void (*release_fn)(struct pci_host_bridge *);
 453         void *release_data;
 454         struct msi_controller *msi;
 455         unsigned int ignore_reset_delay:1;      /* for entire hierarchy */
 456         /* Resource alignment requirements */
 457         resource_size_t (*align_resource)(struct pci_dev *dev,
 458                         const struct resource *res,
 459                         resource_size_t start,
 460                         resource_size_t size,
 461                         resource_size_t align);
 462         unsigned long private[0] ____cacheline_aligned;
 463 };
 464
 465 #define to_pci_host_bridge(n) container_of(n, struct pci_host_bridge, dev)
 466
 467 static inline void *pci_host_bridge_priv(struct pci_host_bridge *bridge)
 468 {
 469         return (void *)bridge->private;
 470 }
 471
 472 static inline struct pci_host_bridge *pci_host_bridge_from_priv(void *priv)
 473 {
 474         return container_of(priv, struct pci_host_bridge, private);
 475 }
 476
 477 struct pci_host_bridge *pci_alloc_host_bridge(size_t priv);
 478 struct pci_host_bridge *devm_pci_alloc_host_bridge(struct device *dev,
 479                                                    size_t priv);
 480 void pci_free_host_bridge(struct pci_host_bridge *bridge);
 481 struct pci_host_bridge *pci_find_host_bridge(struct pci_bus *bus);
 482
 483 void pci_set_host_bridge_release(struct pci_host_bridge *bridge,
 484                      void (*release_fn)(struct pci_host_bridge *),
 485                      void *release_data);
 486
 487 int pcibios_root_bridge_prepare(struct pci_host_bridge *bridge);
 488
 489 /*
 490  * The first PCI_BRIDGE_RESOURCE_NUM PCI bus resources (those that correspond
 491  * to P2P or CardBus bridge windows) go in a table.  Additional ones (for
 492  * buses below host bridges or subtractive decode bridges) go in the list.
 493  * Use pci_bus_for_each_resource() to iterate through all the resources.
 494  */
 495
 496 /*
 497  * PCI_SUBTRACTIVE_DECODE means the bridge forwards the window implicitly
 498  * and there's no way to program the bridge with the details of the window.
 499  * This does not apply to ACPI _CRS windows, even with the _DEC subtractive-
 500  * decode bit set, because they are explicit and can be programmed with _SRS.
 501  */
 502 #define PCI_SUBTRACTIVE_DECODE  0x1
 503
 504 struct pci_bus_resource {
 505         struct list_head list;
 506         struct resource *res;
 507         unsigned int flags;
 508 };
 509
 510 #define PCI_REGION_FLAG_MASK    0x0fU   /* These bits of resource flags tell us the PCI region flags */
 511
 512 struct pci_bus {
 513         struct list_head node;          /* node in list of buses */
 514         struct pci_bus  *parent;        /* parent bus this bridge is on */
 515         struct list_head children;      /* list of child buses */
 516         struct list_head devices;       /* list of devices on this bus */
 517         struct pci_dev  *self;          /* bridge device as seen by parent */
 518         struct list_head slots;         /* list of slots on this bus;
 519                                            protected by pci_slot_mutex */
 520         struct resource *resource[PCI_BRIDGE_RESOURCE_NUM];
 521         struct list_head resources;     /* address space routed to this bus */
 522         struct resource busn_res;       /* bus numbers routed to this bus */
 523
 524         struct pci_ops  *ops;           /* configuration access functions */
 525         struct msi_controller *msi;     /* MSI controller */
 526         void            *sysdata;       /* hook for sys-specific extension */
 527         struct proc_dir_entry *procdir; /* directory entry in /proc/bus/pci */
 528
 529         unsigned char   number;         /* bus number */
 530         unsigned char   primary;        /* number of primary bridge */
 531         unsigned char   max_bus_speed;  /* enum pci_bus_speed */
 532         unsigned char   cur_bus_speed;  /* enum pci_bus_speed */
 533 #ifdef CONFIG_PCI_DOMAINS_GENERIC
 534         int             domain_nr;
 535 #endif
 536
 537         char            name[48];
 538
 539         unsigned short  bridge_ctl;     /* manage NO_ISA/FBB/et al behaviors */
 540         pci_bus_flags_t bus_flags;      /* inherited by child buses */
 541         struct device           *bridge;
 542         struct device           dev;
 543         struct bin_attribute    *legacy_io; /* legacy I/O for this bus */
 544         struct bin_attribute    *legacy_mem; /* legacy mem */
 545         unsigned int            is_added:1;
 546 };
 547
 548 #define to_pci_bus(n)   container_of(n, struct pci_bus, dev)
 549
 550 /*
 551  * Returns true if the PCI bus is root (behind host-PCI bridge),
 552  * false otherwise
 553  *
 554  * Some code assumes that "bus->self == NULL" means that bus is a root bus.
 555  * This is incorrect because "virtual" buses added for SR-IOV (via
 556  * virtfn_add_bus()) have "bus->self == NULL" but are not root buses.
 557  */
 558 static inline bool pci_is_root_bus(struct pci_bus *pbus)
 559 {
 560         return !(pbus->parent);
 561 }
 562
 563 /**
 564  * pci_is_bridge - check if the PCI device is a bridge
 565  * @dev: PCI device
 566  *
 567  * Return true if the PCI device is bridge whether it has subordinate
 568  * or not.
 569  */
 570 static inline bool pci_is_bridge(struct pci_dev *dev)
 571 {
 572         return dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 573                 dev->hdr_type == PCI_HEADER_TYPE_CARDBUS;
 574 }
 575
 576 static inline struct pci_dev *pci_upstream_bridge(struct pci_dev *dev)
 577 {
 578         dev = pci_physfn(dev);
 579         if (pci_is_root_bus(dev->bus))
 580                 return NULL;
 581
 582         return dev->bus->self;
 583 }
 584
 585 struct device *pci_get_host_bridge_device(struct pci_dev *dev);
 586 void pci_put_host_bridge_device(struct device *dev);
 587
 588 #ifdef CONFIG_PCI_MSI
 589 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev)
 590 {
 591         return pci_dev->msi_enabled || pci_dev->msix_enabled;
 592 }
 593 #else
 594 static inline bool pci_dev_msi_enabled(struct pci_dev *pci_dev) { return false; }
 595 #endif
 596
 597 /*
 598  * Error values that may be returned by PCI functions.
 599  */
 600 #define PCIBIOS_SUCCESSFUL              0x00
 601 #define PCIBIOS_FUNC_NOT_SUPPORTED      0x81
 602 #define PCIBIOS_BAD_VENDOR_ID           0x83
 603 #define PCIBIOS_DEVICE_NOT_FOUND        0x86
 604 #define PCIBIOS_BAD_REGISTER_NUMBER     0x87
 605 #define PCIBIOS_SET_FAILED              0x88
 606 #define PCIBIOS_BUFFER_TOO_SMALL        0x89
 607
 608 /*
 609  * Translate above to generic errno for passing back through non-PCI code.
 610  */
 611 static inline int pcibios_err_to_errno(int err)
 612 {
 613         if (err <= PCIBIOS_SUCCESSFUL)
 614                 return err; /* Assume already errno */
 615
 616         switch (err) {
 617         case PCIBIOS_FUNC_NOT_SUPPORTED:
 618                 return -ENOENT;
 619         case PCIBIOS_BAD_VENDOR_ID:
 620                 return -ENOTTY;
 621         case PCIBIOS_DEVICE_NOT_FOUND:
 622                 return -ENODEV;
 623         case PCIBIOS_BAD_REGISTER_NUMBER:
 624                 return -EFAULT;
 625         case PCIBIOS_SET_FAILED:
 626                 return -EIO;
 627         case PCIBIOS_BUFFER_TOO_SMALL:
 628                 return -ENOSPC;
 629         }
 630
 631         return -ERANGE;
 632 }
 633
 634 /* Low-level architecture-dependent routines */
 635
 636 struct pci_ops {
 637         int (*add_bus)(struct pci_bus *bus);
 638         void (*remove_bus)(struct pci_bus *bus);
 639         void __iomem *(*map_bus)(struct pci_bus *bus, unsigned int devfn, int where);
 640         int (*read)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 *val);
 641         int (*write)(struct pci_bus *bus, unsigned int devfn, int where, int size, u32 val);
 642 };
 643
 644 /*
 645  * ACPI needs to be able to access PCI config space before we've done a
 646  * PCI bus scan and created pci_bus structures.
 647  */
 648 int raw_pci_read(unsigned int domain, unsigned int bus, unsigned int devfn,
 649                  int reg, int len, u32 *val);
 650 int raw_pci_write(unsigned int domain, unsigned int bus, unsigned int devfn,
 651                   int reg, int len, u32 val);
 652
 653 #ifdef CONFIG_PCI_BUS_ADDR_T_64BIT
 654 typedef u64 pci_bus_addr_t;
 655 #else
 656 typedef u32 pci_bus_addr_t;
 657 #endif
 658
 659 struct pci_bus_region {
 660         pci_bus_addr_t start;
 661         pci_bus_addr_t end;
 662 };
 663
 664 struct pci_dynids {
 665         spinlock_t lock;            /* protects list, index */
 666         struct list_head list;      /* for IDs added at runtime */
 667 };
 668
 669
 670 /*
 671  * PCI Error Recovery System (PCI-ERS).  If a PCI device driver provides
 672  * a set of callbacks in struct pci_error_handlers, that device driver
 673  * will be notified of PCI bus errors, and will be driven to recovery
 674  * when an error occurs.
 675  */
 676
 677 typedef unsigned int __bitwise pci_ers_result_t;
 678
 679 enum pci_ers_result {
 680         /* no result/none/not supported in device driver */
 681         PCI_ERS_RESULT_NONE = (__force pci_ers_result_t) 1,
 682
 683         /* Device driver can recover without slot reset */
 684         PCI_ERS_RESULT_CAN_RECOVER = (__force pci_ers_result_t) 2,
 685
 686         /* Device driver wants slot to be reset. */
 687         PCI_ERS_RESULT_NEED_RESET = (__force pci_ers_result_t) 3,
 688
 689         /* Device has completely failed, is unrecoverable */
 690         PCI_ERS_RESULT_DISCONNECT = (__force pci_ers_result_t) 4,
 691
 692         /* Device driver is fully recovered and operational */
 693         PCI_ERS_RESULT_RECOVERED = (__force pci_ers_result_t) 5,
 694
 695         /* No AER capabilities registered for the driver */
 696         PCI_ERS_RESULT_NO_AER_DRIVER = (__force pci_ers_result_t) 6,
 697 };
 698
 699 /* PCI bus error event callbacks */
 700 struct pci_error_handlers {
 701         /* PCI bus error detected on this device */
 702         pci_ers_result_t (*error_detected)(struct pci_dev *dev,
 703                                            enum pci_channel_state error);
 704
 705         /* MMIO has been re-enabled, but not DMA */
 706         pci_ers_result_t (*mmio_enabled)(struct pci_dev *dev);
 707
 708         /* PCI slot has been reset */
 709         pci_ers_result_t (*slot_reset)(struct pci_dev *dev);
 710
 711         /* PCI function reset prepare or completed */
 712         void (*reset_prepare)(struct pci_dev *dev);
 713         void (*reset_done)(struct pci_dev *dev);
 714
 715         /* Device driver may resume normal operations */
 716         void (*resume)(struct pci_dev *dev);
 717 };
 718
 719
 720 struct module;
 721 struct pci_driver {
 722         struct list_head node;
 723         const char *name;
 724         const struct pci_device_id *id_table;   /* must be non-NULL for probe to be called */
 725         int  (*probe)  (struct pci_dev *dev, const struct pci_device_id *id);   /* New device inserted */
 726         void (*remove) (struct pci_dev *dev);   /* Device removed (NULL if not a hot-plug capable driver) */
 727         int  (*suspend) (struct pci_dev *dev, pm_message_t state);      /* Device suspended */
 728         int  (*suspend_late) (struct pci_dev *dev, pm_message_t state);
 729         int  (*resume_early) (struct pci_dev *dev);
 730         int  (*resume) (struct pci_dev *dev);                   /* Device woken up */
 731         void (*shutdown) (struct pci_dev *dev);
 732         int (*sriov_configure) (struct pci_dev *dev, int num_vfs); /* PF pdev */
 733         const struct pci_error_handlers *err_handler;
 734         const struct attribute_group **groups;
 735         struct device_driver    driver;
 736         struct pci_dynids dynids;
 737 };
 738
 739 #define to_pci_driver(drv) container_of(drv, struct pci_driver, driver)
 740
 741 /**
 742  * PCI_DEVICE - macro used to describe a specific pci device
 743  * @vend: the 16 bit PCI Vendor ID
 744  * @dev: the 16 bit PCI Device ID
 745  *
 746  * This macro is used to create a struct pci_device_id that matches a
 747  * specific device.  The subvendor and subdevice fields will be set to
 748  * PCI_ANY_ID.
 749  */
 750 #define PCI_DEVICE(vend,dev) \
 751         .vendor = (vend), .device = (dev), \
 752         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 753
 754 /**
 755  * PCI_DEVICE_SUB - macro used to describe a specific pci device with subsystem
 756  * @vend: the 16 bit PCI Vendor ID
 757  * @dev: the 16 bit PCI Device ID
 758  * @subvend: the 16 bit PCI Subvendor ID
 759  * @subdev: the 16 bit PCI Subdevice ID
 760  *
 761  * This macro is used to create a struct pci_device_id that matches a
 762  * specific device with subsystem information.
 763  */
 764 #define PCI_DEVICE_SUB(vend, dev, subvend, subdev) \
 765         .vendor = (vend), .device = (dev), \
 766         .subvendor = (subvend), .subdevice = (subdev)
 767
 768 /**
 769  * PCI_DEVICE_CLASS - macro used to describe a specific pci device class
 770  * @dev_class: the class, subclass, prog-if triple for this device
 771  * @dev_class_mask: the class mask for this device
 772  *
 773  * This macro is used to create a struct pci_device_id that matches a
 774  * specific PCI class.  The vendor, device, subvendor, and subdevice
 775  * fields will be set to PCI_ANY_ID.
 776  */
 777 #define PCI_DEVICE_CLASS(dev_class,dev_class_mask) \
 778         .class = (dev_class), .class_mask = (dev_class_mask), \
 779         .vendor = PCI_ANY_ID, .device = PCI_ANY_ID, \
 780         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID
 781
 782 /**
 783  * PCI_VDEVICE - macro used to describe a specific pci device in short form
 784  * @vend: the vendor name
 785  * @dev: the 16 bit PCI Device ID
 786  *
 787  * This macro is used to create a struct pci_device_id that matches a
 788  * specific PCI device.  The subvendor, and subdevice fields will be set
 789  * to PCI_ANY_ID. The macro allows the next field to follow as the device
 790  * private data.
 791  */
 792
 793 #define PCI_VDEVICE(vend, dev) \
 794         .vendor = PCI_VENDOR_ID_##vend, .device = (dev), \
 795         .subvendor = PCI_ANY_ID, .subdevice = PCI_ANY_ID, 0, 0
 796
 797 enum {
 798         PCI_REASSIGN_ALL_RSRC   = 0x00000001,   /* ignore firmware setup */
 799         PCI_REASSIGN_ALL_BUS    = 0x00000002,   /* reassign all bus numbers */
 800         PCI_PROBE_ONLY          = 0x00000004,   /* use existing setup */
 801         PCI_CAN_SKIP_ISA_ALIGN  = 0x00000008,   /* don't do ISA alignment */
 802         PCI_ENABLE_PROC_DOMAINS = 0x00000010,   /* enable domains in /proc */
 803         PCI_COMPAT_DOMAIN_0     = 0x00000020,   /* ... except domain 0 */
 804         PCI_SCAN_ALL_PCIE_DEVS  = 0x00000040,   /* scan all, not just dev 0 */
 805 };
 806
 807 /* these external functions are only available when PCI support is enabled */
 808 #ifdef CONFIG_PCI
 809
 810 extern unsigned int pci_flags;
 811
 812 static inline void pci_set_flags(int flags) { pci_flags = flags; }
 813 static inline void pci_add_flags(int flags) { pci_flags |= flags; }
 814 static inline void pci_clear_flags(int flags) { pci_flags &= ~flags; }
 815 static inline int pci_has_flag(int flag) { return pci_flags & flag; }
 816
 817 void pcie_bus_configure_settings(struct pci_bus *bus);
 818
 819 enum pcie_bus_config_types {
 820         PCIE_BUS_TUNE_OFF,      /* don't touch MPS at all */
 821         PCIE_BUS_DEFAULT,       /* ensure MPS matches upstream bridge */
 822         PCIE_BUS_SAFE,          /* use largest MPS boot-time devices support */
 823         PCIE_BUS_PERFORMANCE,   /* use MPS and MRRS for best performance */
 824         PCIE_BUS_PEER2PEER,     /* set MPS = 128 for all devices */
 825 };
 826
 827 extern enum pcie_bus_config_types pcie_bus_config;
 828
 829 extern struct bus_type pci_bus_type;
 830
 831 /* Do NOT directly access these two variables, unless you are arch-specific PCI
 832  * code, or PCI core code. */
 833 extern struct list_head pci_root_buses; /* list of all known PCI buses */
 834 /* Some device drivers need know if PCI is initiated */
 835 int no_pci_devices(void);
 836
 837 void pcibios_resource_survey_bus(struct pci_bus *bus);
 838 void pcibios_bus_add_device(struct pci_dev *pdev);
 839 void pcibios_add_bus(struct pci_bus *bus);
 840 void pcibios_remove_bus(struct pci_bus *bus);
 841 void pcibios_fixup_bus(struct pci_bus *);
 842 int __must_check pcibios_enable_device(struct pci_dev *, int mask);
 843 /* Architecture-specific versions may override this (weak) */
 844 char *pcibios_setup(char *str);
 845
 846 /* Used only when drivers/pci/setup.c is used */
 847 resource_size_t pcibios_align_resource(void *, const struct resource *,
 848                                 resource_size_t,
 849                                 resource_size_t);
 850 void pcibios_update_irq(struct pci_dev *, int irq);
 851
 852 /* Weak but can be overriden by arch */
 853 void pci_fixup_cardbus(struct pci_bus *);
 854
 855 /* Generic PCI functions used internally */
 856
 857 void pcibios_resource_to_bus(struct pci_bus *bus, struct pci_bus_region *region,
 858                              struct resource *res);
 859 void pcibios_bus_to_resource(struct pci_bus *bus, struct resource *res,
 860                              struct pci_bus_region *region);
 861 void pcibios_scan_specific_bus(int busn);
 862 struct pci_bus *pci_find_bus(int domain, int busnr);
 863 void pci_bus_add_devices(const struct pci_bus *bus);
 864 struct pci_bus *pci_scan_bus(int bus, struct pci_ops *ops, void *sysdata);
 865 struct pci_bus *pci_create_root_bus(struct device *parent, int bus,
 866                                     struct pci_ops *ops, void *sysdata,
 867                                     struct list_head *resources);
 868 int pci_bus_insert_busn_res(struct pci_bus *b, int bus, int busmax);
 869 int pci_bus_update_busn_res_end(struct pci_bus *b, int busmax);
 870 void pci_bus_release_busn_res(struct pci_bus *b);
 871 struct pci_bus *pci_scan_root_bus(struct device *parent, int bus,
 872                                              struct pci_ops *ops, void *sysdata,
 873                                              struct list_head *resources);
 874 int pci_scan_root_bus_bridge(struct pci_host_bridge *bridge);
 875 struct pci_bus *pci_add_new_bus(struct pci_bus *parent, struct pci_dev *dev,
 876                                 int busnr);
 877 void pcie_update_link_speed(struct pci_bus *bus, u16 link_status);
 878 struct pci_slot *pci_create_slot(struct pci_bus *parent, int slot_nr,
 879                                  const char *name,
 880                                  struct hotplug_slot *hotplug);
 881 void pci_destroy_slot(struct pci_slot *slot);
 882 #ifdef CONFIG_SYSFS
 883 void pci_dev_assign_slot(struct pci_dev *dev);
 884 #else
 885 static inline void pci_dev_assign_slot(struct pci_dev *dev) { }
 886 #endif
 887 int pci_scan_slot(struct pci_bus *bus, int devfn);
 888 struct pci_dev *pci_scan_single_device(struct pci_bus *bus, int devfn);
 889 void pci_device_add(struct pci_dev *dev, struct pci_bus *bus);
 890 unsigned int pci_scan_child_bus(struct pci_bus *bus);
 891 void pci_bus_add_device(struct pci_dev *dev);
 892 void pci_read_bridge_bases(struct pci_bus *child);
 893 struct resource *pci_find_parent_resource(const struct pci_dev *dev,
 894                                           struct resource *res);
 895 struct pci_dev *pci_find_pcie_root_port(struct pci_dev *dev);
 896 u8 pci_swizzle_interrupt_pin(const struct pci_dev *dev, u8 pin);
 897 int pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge);
 898 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp);
 899 struct pci_dev *pci_dev_get(struct pci_dev *dev);
 900 void pci_dev_put(struct pci_dev *dev);
 901 void pci_remove_bus(struct pci_bus *b);
 902 void pci_stop_and_remove_bus_device(struct pci_dev *dev);
 903 void pci_stop_and_remove_bus_device_locked(struct pci_dev *dev);
 904 void pci_stop_root_bus(struct pci_bus *bus);
 905 void pci_remove_root_bus(struct pci_bus *bus);
 906 void pci_setup_cardbus(struct pci_bus *bus);
 907 void pcibios_setup_bridge(struct pci_bus *bus, unsigned long type);
 908 void pci_sort_breadthfirst(void);
 909 #define dev_is_pci(d) ((d)->bus == &pci_bus_type)
 910 #define dev_is_pf(d) ((dev_is_pci(d) ? to_pci_dev(d)->is_physfn : false))
 911
 912 /* Generic PCI functions exported to card drivers */
 913
 914 enum pci_lost_interrupt_reason {
 915         PCI_LOST_IRQ_NO_INFORMATION = 0,
 916         PCI_LOST_IRQ_DISABLE_MSI,
 917         PCI_LOST_IRQ_DISABLE_MSIX,
 918         PCI_LOST_IRQ_DISABLE_ACPI,
 919 };
 920 enum pci_lost_interrupt_reason pci_lost_interrupt(struct pci_dev *dev);
 921 int pci_find_capability(struct pci_dev *dev, int cap);
 922 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap);
 923 int pci_find_ext_capability(struct pci_dev *dev, int cap);
 924 int pci_find_next_ext_capability(struct pci_dev *dev, int pos, int cap);
 925 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap);
 926 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap);
 927 struct pci_bus *pci_find_next_bus(const struct pci_bus *from);
 928
 929 struct pci_dev *pci_get_device(unsigned int vendor, unsigned int device,
 930                                 struct pci_dev *from);
 931 struct pci_dev *pci_get_subsys(unsigned int vendor, unsigned int device,
 932                                 unsigned int ss_vendor, unsigned int ss_device,
 933                                 struct pci_dev *from);
 934 struct pci_dev *pci_get_slot(struct pci_bus *bus, unsigned int devfn);
 935 struct pci_dev *pci_get_domain_bus_and_slot(int domain, unsigned int bus,
 936                                             unsigned int devfn);
 937 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
 938                                                    unsigned int devfn)
 939 {
 940         return pci_get_domain_bus_and_slot(0, bus, devfn);
 941 }
 942 struct pci_dev *pci_get_class(unsigned int class, struct pci_dev *from);
 943 int pci_dev_present(const struct pci_device_id *ids);
 944
 945 int pci_bus_read_config_byte(struct pci_bus *bus, unsigned int devfn,
 946                              int where, u8 *val);
 947 int pci_bus_read_config_word(struct pci_bus *bus, unsigned int devfn,
 948                              int where, u16 *val);
 949 int pci_bus_read_config_dword(struct pci_bus *bus, unsigned int devfn,
 950                               int where, u32 *val);
 951 int pci_bus_write_config_byte(struct pci_bus *bus, unsigned int devfn,
 952                               int where, u8 val);
 953 int pci_bus_write_config_word(struct pci_bus *bus, unsigned int devfn,
 954                               int where, u16 val);
 955 int pci_bus_write_config_dword(struct pci_bus *bus, unsigned int devfn,
 956                                int where, u32 val);
 957
 958 int pci_generic_config_read(struct pci_bus *bus, unsigned int devfn,
 959                             int where, int size, u32 *val);
 960 int pci_generic_config_write(struct pci_bus *bus, unsigned int devfn,
 961                             int where, int size, u32 val);
 962 int pci_generic_config_read32(struct pci_bus *bus, unsigned int devfn,
 963                               int where, int size, u32 *val);
 964 int pci_generic_config_write32(struct pci_bus *bus, unsigned int devfn,
 965                                int where, int size, u32 val);
 966
 967 struct pci_ops *pci_bus_set_ops(struct pci_bus *bus, struct pci_ops *ops);
 968
 969 int pci_read_config_byte(const struct pci_dev *dev, int where, u8 *val);
 970 int pci_read_config_word(const struct pci_dev *dev, int where, u16 *val);
 971 int pci_read_config_dword(const struct pci_dev *dev, int where, u32 *val);
 972 int pci_write_config_byte(const struct pci_dev *dev, int where, u8 val);
 973 int pci_write_config_word(const struct pci_dev *dev, int where, u16 val);
 974 int pci_write_config_dword(const struct pci_dev *dev, int where, u32 val);
 975
 976 int pcie_capability_read_word(struct pci_dev *dev, int pos, u16 *val);
 977 int pcie_capability_read_dword(struct pci_dev *dev, int pos, u32 *val);
 978 int pcie_capability_write_word(struct pci_dev *dev, int pos, u16 val);
 979 int pcie_capability_write_dword(struct pci_dev *dev, int pos, u32 val);
 980 int pcie_capability_clear_and_set_word(struct pci_dev *dev, int pos,
 981                                        u16 clear, u16 set);
 982 int pcie_capability_clear_and_set_dword(struct pci_dev *dev, int pos,
 983                                         u32 clear, u32 set);
 984
 985 static inline int pcie_capability_set_word(struct pci_dev *dev, int pos,
 986                                            u16 set)
 987 {
 988         return pcie_capability_clear_and_set_word(dev, pos, 0, set);
 989 }
 990
 991 static inline int pcie_capability_set_dword(struct pci_dev *dev, int pos,
 992                                             u32 set)
 993 {
 994         return pcie_capability_clear_and_set_dword(dev, pos, 0, set);
 995 }
 996
 997 static inline int pcie_capability_clear_word(struct pci_dev *dev, int pos,
 998                                              u16 clear)
 999 {
1000         return pcie_capability_clear_and_set_word(dev, pos, clear, 0);
1001 }
1002
1003 static inline int pcie_capability_clear_dword(struct pci_dev *dev, int pos,
1004                                               u32 clear)
1005 {
1006         return pcie_capability_clear_and_set_dword(dev, pos, clear, 0);
1007 }
1008
1009 /* user-space driven config access */
1010 int pci_user_read_config_byte(struct pci_dev *dev, int where, u8 *val);
1011 int pci_user_read_config_word(struct pci_dev *dev, int where, u16 *val);
1012 int pci_user_read_config_dword(struct pci_dev *dev, int where, u32 *val);
1013 int pci_user_write_config_byte(struct pci_dev *dev, int where, u8 val);
1014 int pci_user_write_config_word(struct pci_dev *dev, int where, u16 val);
1015 int pci_user_write_config_dword(struct pci_dev *dev, int where, u32 val);
1016
1017 int __must_check pci_enable_device(struct pci_dev *dev);
1018 int __must_check pci_enable_device_io(struct pci_dev *dev);
1019 int __must_check pci_enable_device_mem(struct pci_dev *dev);
1020 int __must_check pci_reenable_device(struct pci_dev *);
1021 int __must_check pcim_enable_device(struct pci_dev *pdev);
1022 void pcim_pin_device(struct pci_dev *pdev);
1023
1024 static inline bool pci_intx_mask_supported(struct pci_dev *pdev)
1025 {
1026         /*
1027          * INTx masking is supported if PCI_COMMAND_INTX_DISABLE is
1028          * writable and no quirk has marked the feature broken.
1029          */
1030         return !pdev->broken_intx_masking;
1031 }
1032
1033 static inline int pci_is_enabled(struct pci_dev *pdev)
1034 {
1035         return (atomic_read(&pdev->enable_cnt) > 0);
1036 }
1037
1038 static inline int pci_is_managed(struct pci_dev *pdev)
1039 {
1040         return pdev->is_managed;
1041 }
1042
1043 void pci_disable_device(struct pci_dev *dev);
1044
1045 extern unsigned int pcibios_max_latency;
1046 void pci_set_master(struct pci_dev *dev);
1047 void pci_clear_master(struct pci_dev *dev);
1048
1049 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state);
1050 int pci_set_cacheline_size(struct pci_dev *dev);
1051 #define HAVE_PCI_SET_MWI
1052 int __must_check pci_set_mwi(struct pci_dev *dev);
1053 int pci_try_set_mwi(struct pci_dev *dev);
1054 void pci_clear_mwi(struct pci_dev *dev);
1055 void pci_intx(struct pci_dev *dev, int enable);
1056 bool pci_check_and_mask_intx(struct pci_dev *dev);
1057 bool pci_check_and_unmask_intx(struct pci_dev *dev);
1058 int pci_wait_for_pending(struct pci_dev *dev, int pos, u16 mask);
1059 int pci_wait_for_pending_transaction(struct pci_dev *dev);
1060 int pcix_get_max_mmrbc(struct pci_dev *dev);
1061 int pcix_get_mmrbc(struct pci_dev *dev);
1062 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc);
1063 int pcie_get_readrq(struct pci_dev *dev);
1064 int pcie_set_readrq(struct pci_dev *dev, int rq);
1065 int pcie_get_mps(struct pci_dev *dev);
1066 int pcie_set_mps(struct pci_dev *dev, int mps);
1067 int pcie_get_minimum_link(struct pci_dev *dev, enum pci_bus_speed *speed,
1068                           enum pcie_link_width *width);
1069 void pcie_flr(struct pci_dev *dev);
1070 int __pci_reset_function(struct pci_dev *dev);
1071 int __pci_reset_function_locked(struct pci_dev *dev);
1072 int pci_reset_function(struct pci_dev *dev);
1073 int pci_reset_function_locked(struct pci_dev *dev);
1074 int pci_try_reset_function(struct pci_dev *dev);
1075 int pci_probe_reset_slot(struct pci_slot *slot);
1076 int pci_reset_slot(struct pci_slot *slot);
1077 int pci_try_reset_slot(struct pci_slot *slot);
1078 int pci_probe_reset_bus(struct pci_bus *bus);
1079 int pci_reset_bus(struct pci_bus *bus);
1080 int pci_try_reset_bus(struct pci_bus *bus);
1081 void pci_reset_secondary_bus(struct pci_dev *dev);
1082 void pcibios_reset_secondary_bus(struct pci_dev *dev);
1083 void pci_reset_bridge_secondary_bus(struct pci_dev *dev);
1084 void pci_update_resource(struct pci_dev *dev, int resno);
1085 int __must_check pci_assign_resource(struct pci_dev *dev, int i);
1086 int __must_check pci_reassign_resource(struct pci_dev *dev, int i, resource_size_t add_size, resource_size_t align);
1087 int pci_select_bars(struct pci_dev *dev, unsigned long flags);
1088 bool pci_device_is_present(struct pci_dev *pdev);
1089 void pci_ignore_hotplug(struct pci_dev *dev);
1090
1091 int __printf(6, 7) pci_request_irq(struct pci_dev *dev, unsigned int nr,
1092                 irq_handler_t handler, irq_handler_t thread_fn, void *dev_id,
1093                 const char *fmt, ...);
1094 void pci_free_irq(struct pci_dev *dev, unsigned int nr, void *dev_id);
1095
1096 /* ROM control related routines */
1097 int pci_enable_rom(struct pci_dev *pdev);
1098 void pci_disable_rom(struct pci_dev *pdev);
1099 void __iomem __must_check *pci_map_rom(struct pci_dev *pdev, size_t *size);
1100 void pci_unmap_rom(struct pci_dev *pdev, void __iomem *rom);
1101 size_t pci_get_rom_size(struct pci_dev *pdev, void __iomem *rom, size_t size);
1102 void __iomem __must_check *pci_platform_rom(struct pci_dev *pdev, size_t *size);
1103
1104 /* Power management related routines */
1105 int pci_save_state(struct pci_dev *dev);
1106 void pci_restore_state(struct pci_dev *dev);
1107 struct pci_saved_state *pci_store_saved_state(struct pci_dev *dev);
1108 int pci_load_saved_state(struct pci_dev *dev,
1109                          struct pci_saved_state *state);
1110 int pci_load_and_free_saved_state(struct pci_dev *dev,
1111                                   struct pci_saved_state **state);
1112 struct pci_cap_saved_state *pci_find_saved_cap(struct pci_dev *dev, char cap);
1113 struct pci_cap_saved_state *pci_find_saved_ext_cap(struct pci_dev *dev,
1114                                                    u16 cap);
1115 int pci_add_cap_save_buffer(struct pci_dev *dev, char cap, unsigned int size);
1116 int pci_add_ext_cap_save_buffer(struct pci_dev *dev,
1117                                 u16 cap, unsigned int size);
1118 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state);
1119 int pci_set_power_state(struct pci_dev *dev, pci_power_t state);
1120 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state);
1121 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state);
1122 void pci_pme_active(struct pci_dev *dev, bool enable);
1123 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, bool enable);
1124 int pci_wake_from_d3(struct pci_dev *dev, bool enable);
1125 int pci_prepare_to_sleep(struct pci_dev *dev);
1126 int pci_back_from_sleep(struct pci_dev *dev);
1127 bool pci_dev_run_wake(struct pci_dev *dev);
1128 bool pci_check_pme_status(struct pci_dev *dev);
1129 void pci_pme_wakeup_bus(struct pci_bus *bus);
1130 void pci_d3cold_enable(struct pci_dev *dev);
1131 void pci_d3cold_disable(struct pci_dev *dev);
1132 bool pcie_relaxed_ordering_enabled(struct pci_dev *dev);
1133
1134 /* PCI Virtual Channel */
1135 int pci_save_vc_state(struct pci_dev *dev);
1136 void pci_restore_vc_state(struct pci_dev *dev);
1137 void pci_allocate_vc_save_buffers(struct pci_dev *dev);
1138
1139 /* For use by arch with custom probe code */
1140 void set_pcie_port_type(struct pci_dev *pdev);
1141 void set_pcie_hotplug_bridge(struct pci_dev *pdev);
1142
1143 /* Functions for PCI Hotplug drivers to use */
1144 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap);
1145 unsigned int pci_rescan_bus_bridge_resize(struct pci_dev *bridge);
1146 unsigned int pci_rescan_bus(struct pci_bus *bus);
1147 void pci_lock_rescan_remove(void);
1148 void pci_unlock_rescan_remove(void);
1149
1150 /* Vital product data routines */
1151 ssize_t pci_read_vpd(struct pci_dev *dev, loff_t pos, size_t count, void *buf);
1152 ssize_t pci_write_vpd(struct pci_dev *dev, loff_t pos, size_t count, const void *buf);
1153 int pci_set_vpd_size(struct pci_dev *dev, size_t len);
1154
1155 /* Helper functions for low-level code (drivers/pci/setup-[bus,res].c) */
1156 resource_size_t pcibios_retrieve_fw_addr(struct pci_dev *dev, int idx);
1157 void pci_bus_assign_resources(const struct pci_bus *bus);
1158 void pci_bus_claim_resources(struct pci_bus *bus);
1159 void pci_bus_size_bridges(struct pci_bus *bus);
1160 int pci_claim_resource(struct pci_dev *, int);
1161 int pci_claim_bridge_resource(struct pci_dev *bridge, int i);
1162 void pci_assign_unassigned_resources(void);
1163 void pci_assign_unassigned_bridge_resources(struct pci_dev *bridge);
1164 void pci_assign_unassigned_bus_resources(struct pci_bus *bus);
1165 void pci_assign_unassigned_root_bus_resources(struct pci_bus *bus);
1166 void pdev_enable_device(struct pci_dev *);
1167 int pci_enable_resources(struct pci_dev *, int mask);
1168 void pci_fixup_irqs(u8 (*)(struct pci_dev *, u8 *),
1169                     int (*)(const struct pci_dev *, u8, u8));
1170 void pci_assign_irq(struct pci_dev *dev);
1171 struct resource *pci_find_resource(struct pci_dev *dev, struct resource *res);
1172 #define HAVE_PCI_REQ_REGIONS    2
1173 int __must_check pci_request_regions(struct pci_dev *, const char *);
1174 int __must_check pci_request_regions_exclusive(struct pci_dev *, const char *);
1175 void pci_release_regions(struct pci_dev *);
1176 int __must_check pci_request_region(struct pci_dev *, int, const char *);
1177 int __must_check pci_request_region_exclusive(struct pci_dev *, int, const char *);
1178 void pci_release_region(struct pci_dev *, int);
1179 int pci_request_selected_regions(struct pci_dev *, int, const char *);
1180 int pci_request_selected_regions_exclusive(struct pci_dev *, int, const char *);
1181 void pci_release_selected_regions(struct pci_dev *, int);
1182
1183 /* drivers/pci/bus.c */
1184 struct pci_bus *pci_bus_get(struct pci_bus *bus);
1185 void pci_bus_put(struct pci_bus *bus);
1186 void pci_add_resource(struct list_head *resources, struct resource *res);
1187 void pci_add_resource_offset(struct list_head *resources, struct resource *res,
1188                              resource_size_t offset);
1189 void pci_free_resource_list(struct list_head *resources);
1190 void pci_bus_add_resource(struct pci_bus *bus, struct resource *res,
1191                           unsigned int flags);
1192 struct resource *pci_bus_resource_n(const struct pci_bus *bus, int n);
1193 void pci_bus_remove_resources(struct pci_bus *bus);
1194 int devm_request_pci_bus_resources(struct device *dev,
1195                                    struct list_head *resources);
1196
1197 #define pci_bus_for_each_resource(bus, res, i)                          \
1198         for (i = 0;                                                     \
1199             (res = pci_bus_resource_n(bus, i)) || i < PCI_BRIDGE_RESOURCE_NUM; \
1200              i++)
1201
1202 int __must_check pci_bus_alloc_resource(struct pci_bus *bus,
1203                         struct resource *res, resource_size_t size,
1204                         resource_size_t align, resource_size_t min,
1205                         unsigned long type_mask,
1206                         resource_size_t (*alignf)(void *,
1207                                                   const struct resource *,
1208                                                   resource_size_t,
1209                                                   resource_size_t),
1210                         void *alignf_data);
1211
1212
1213 int pci_register_io_range(phys_addr_t addr, resource_size_t size);
1214 unsigned long pci_address_to_pio(phys_addr_t addr);
1215 phys_addr_t pci_pio_to_address(unsigned long pio);
1216 int pci_remap_iospace(const struct resource *res, phys_addr_t phys_addr);
1217 void pci_unmap_iospace(struct resource *res);
1218 void __iomem *devm_pci_remap_cfgspace(struct device *dev,
1219                                       resource_size_t offset,
1220                                       resource_size_t size);
1221 void __iomem *devm_pci_remap_cfg_resource(struct device *dev,
1222                                           struct resource *res);
1223
1224 static inline pci_bus_addr_t pci_bus_address(struct pci_dev *pdev, int bar)
1225 {
1226         struct pci_bus_region region;
1227
1228         pcibios_resource_to_bus(pdev->bus, &region, &pdev->resource[bar]);
1229         return region.start;
1230 }
1231
1232 /* Proper probing supporting hot-pluggable devices */
1233 int __must_check __pci_register_driver(struct pci_driver *, struct module *,
1234                                        const char *mod_name);
1235
1236 /*
1237  * pci_register_driver must be a macro so that KBUILD_MODNAME can be expanded
1238  */
1239 #define pci_register_driver(driver)             \
1240         __pci_register_driver(driver, THIS_MODULE, KBUILD_MODNAME)
1241
1242 void pci_unregister_driver(struct pci_driver *dev);
1243
1244 /**
1245  * module_pci_driver() - Helper macro for registering a PCI driver
1246  * @__pci_driver: pci_driver struct
1247  *
1248  * Helper macro for PCI drivers which do not do anything special in module
1249  * init/exit. This eliminates a lot of boilerplate. Each module may only
1250  * use this macro once, and calling it replaces module_init() and module_exit()
1251  */
1252 #define module_pci_driver(__pci_driver) \
1253         module_driver(__pci_driver, pci_register_driver, \
1254                        pci_unregister_driver)
1255
1256 /**
1257  * builtin_pci_driver() - Helper macro for registering a PCI driver
1258  * @__pci_driver: pci_driver struct
1259  *
1260  * Helper macro for PCI drivers which do not do anything special in their
1261  * init code. This eliminates a lot of boilerplate. Each driver may only
1262  * use this macro once, and calling it replaces device_initcall(...)
1263  */
1264 #define builtin_pci_driver(__pci_driver) \
1265         builtin_driver(__pci_driver, pci_register_driver)
1266
1267 struct pci_driver *pci_dev_driver(const struct pci_dev *dev);
1268 int pci_add_dynid(struct pci_driver *drv,
1269                   unsigned int vendor, unsigned int device,
1270                   unsigned int subvendor, unsigned int subdevice,
1271                   unsigned int class, unsigned int class_mask,
1272                   unsigned long driver_data);
1273 const struct pci_device_id *pci_match_id(const struct pci_device_id *ids,
1274                                          struct pci_dev *dev);
1275 int pci_scan_bridge(struct pci_bus *bus, struct pci_dev *dev, int max,
1276                     int pass);
1277
1278 void pci_walk_bus(struct pci_bus *top, int (*cb)(struct pci_dev *, void *),
1279                   void *userdata);
1280 int pci_cfg_space_size(struct pci_dev *dev);
1281 unsigned char pci_bus_max_busnr(struct pci_bus *bus);
1282 void pci_setup_bridge(struct pci_bus *bus);
1283 resource_size_t pcibios_window_alignment(struct pci_bus *bus,
1284                                          unsigned long type);
1285 resource_size_t pcibios_iov_resource_alignment(struct pci_dev *dev, int resno);
1286
1287 #define PCI_VGA_STATE_CHANGE_BRIDGE (1 << 0)
1288 #define PCI_VGA_STATE_CHANGE_DECODES (1 << 1)
1289
1290 int pci_set_vga_state(struct pci_dev *pdev, bool decode,
1291                       unsigned int command_bits, u32 flags);
1292
1293 #define PCI_IRQ_LEGACY          (1 << 0) /* allow legacy interrupts */
1294 #define PCI_IRQ_MSI             (1 << 1) /* allow MSI interrupts */
1295 #define PCI_IRQ_MSIX            (1 << 2) /* allow MSI-X interrupts */
1296 #define PCI_IRQ_AFFINITY        (1 << 3) /* auto-assign affinity */
1297 #define PCI_IRQ_ALL_TYPES \
1298         (PCI_IRQ_LEGACY | PCI_IRQ_MSI | PCI_IRQ_MSIX)
1299
1300 /* kmem_cache style wrapper around pci_alloc_consistent() */
1301
1302 #include <linux/pci-dma.h>
1303 #include <linux/dmapool.h>
1304
1305 #define pci_pool dma_pool
1306 #define pci_pool_create(name, pdev, size, align, allocation) \
1307                 dma_pool_create(name, &pdev->dev, size, align, allocation)
1308 #define pci_pool_destroy(pool) dma_pool_destroy(pool)
1309 #define pci_pool_alloc(pool, flags, handle) dma_pool_alloc(pool, flags, handle)
1310 #define pci_pool_zalloc(pool, flags, handle) \
1311                 dma_pool_zalloc(pool, flags, handle)
1312 #define pci_pool_free(pool, vaddr, addr) dma_pool_free(pool, vaddr, addr)
1313
1314 struct msix_entry {
1315         u32     vector; /* kernel uses to write allocated vector */
1316         u16     entry;  /* driver uses to specify entry, OS writes */
1317 };
1318
1319 #ifdef CONFIG_PCI_MSI
1320 int pci_msi_vec_count(struct pci_dev *dev);
1321 void pci_disable_msi(struct pci_dev *dev);
1322 int pci_msix_vec_count(struct pci_dev *dev);
1323 void pci_disable_msix(struct pci_dev *dev);
1324 void pci_restore_msi_state(struct pci_dev *dev);
1325 int pci_msi_enabled(void);
1326 int pci_enable_msi(struct pci_dev *dev);
1327 int pci_enable_msix_range(struct pci_dev *dev, struct msix_entry *entries,
1328                           int minvec, int maxvec);
1329 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1330                                         struct msix_entry *entries, int nvec)
1331 {
1332         int rc = pci_enable_msix_range(dev, entries, nvec, nvec);
1333         if (rc < 0)
1334                 return rc;
1335         return 0;
1336 }
1337 int pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1338                                    unsigned int max_vecs, unsigned int flags,
1339                                    const struct irq_affinity *affd);
1340
1341 void pci_free_irq_vectors(struct pci_dev *dev);
1342 int pci_irq_vector(struct pci_dev *dev, unsigned int nr);
1343 const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev, int vec);
1344 int pci_irq_get_node(struct pci_dev *pdev, int vec);
1345
1346 #else
1347 static inline int pci_msi_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1348 static inline void pci_disable_msi(struct pci_dev *dev) { }
1349 static inline int pci_msix_vec_count(struct pci_dev *dev) { return -ENOSYS; }
1350 static inline void pci_disable_msix(struct pci_dev *dev) { }
1351 static inline void pci_restore_msi_state(struct pci_dev *dev) { }
1352 static inline int pci_msi_enabled(void) { return 0; }
1353 static inline int pci_enable_msi(struct pci_dev *dev)
1354 { return -ENOSYS; }
1355 static inline int pci_enable_msix_range(struct pci_dev *dev,
1356                       struct msix_entry *entries, int minvec, int maxvec)
1357 { return -ENOSYS; }
1358 static inline int pci_enable_msix_exact(struct pci_dev *dev,
1359                       struct msix_entry *entries, int nvec)
1360 { return -ENOSYS; }
1361
1362 static inline int
1363 pci_alloc_irq_vectors_affinity(struct pci_dev *dev, unsigned int min_vecs,
1364                                unsigned int max_vecs, unsigned int flags,
1365                                const struct irq_affinity *aff_desc)
1366 {
1367         if ((flags & PCI_IRQ_LEGACY) && min_vecs == 1 && dev->irq)
1368                 return 1;
1369         return -ENOSPC;
1370 }
1371
1372 static inline void pci_free_irq_vectors(struct pci_dev *dev)
1373 {
1374 }
1375
1376 static inline int pci_irq_vector(struct pci_dev *dev, unsigned int nr)
1377 {
1378         if (WARN_ON_ONCE(nr > 0))
1379                 return -EINVAL;
1380         return dev->irq;
1381 }
1382 static inline const struct cpumask *pci_irq_get_affinity(struct pci_dev *pdev,
1383                 int vec)
1384 {
1385         return cpu_possible_mask;
1386 }
1387
1388 static inline int pci_irq_get_node(struct pci_dev *pdev, int vec)
1389 {
1390         return first_online_node;
1391 }
1392 #endif
1393
1394 static inline int
1395 pci_alloc_irq_vectors(struct pci_dev *dev, unsigned int min_vecs,
1396                       unsigned int max_vecs, unsigned int flags)
1397 {
1398         return pci_alloc_irq_vectors_affinity(dev, min_vecs, max_vecs, flags,
1399                                               NULL);
1400 }
1401
1402 #ifdef CONFIG_PCIEPORTBUS
1403 extern bool pcie_ports_disabled;
1404 extern bool pcie_ports_auto;
1405 #else
1406 #define pcie_ports_disabled     true
1407 #define pcie_ports_auto         false
1408 #endif
1409
1410 #ifdef CONFIG_PCIEASPM
1411 bool pcie_aspm_support_enabled(void);
1412 #else
1413 static inline bool pcie_aspm_support_enabled(void) { return false; }
1414 #endif
1415
1416 #ifdef CONFIG_PCIEAER
1417 void pci_no_aer(void);
1418 bool pci_aer_available(void);
1419 int pci_aer_init(struct pci_dev *dev);
1420 #else
1421 static inline void pci_no_aer(void) { }
1422 static inline bool pci_aer_available(void) { return false; }
1423 static inline int pci_aer_init(struct pci_dev *d) { return -ENODEV; }
1424 #endif
1425
1426 #ifdef CONFIG_PCIE_ECRC
1427 void pcie_set_ecrc_checking(struct pci_dev *dev);
1428 void pcie_ecrc_get_policy(char *str);
1429 #else
1430 static inline void pcie_set_ecrc_checking(struct pci_dev *dev) { }
1431 static inline void pcie_ecrc_get_policy(char *str) { }
1432 #endif
1433
1434 #ifdef CONFIG_HT_IRQ
1435 /* The functions a driver should call */
1436 int  ht_create_irq(struct pci_dev *dev, int idx);
1437 void ht_destroy_irq(unsigned int irq);
1438 #endif /* CONFIG_HT_IRQ */
1439
1440 #ifdef CONFIG_PCI_ATS
1441 /* Address Translation Service */
1442 void pci_ats_init(struct pci_dev *dev);
1443 int pci_enable_ats(struct pci_dev *dev, int ps);
1444 void pci_disable_ats(struct pci_dev *dev);
1445 int pci_ats_queue_depth(struct pci_dev *dev);
1446 #else
1447 static inline void pci_ats_init(struct pci_dev *d) { }
1448 static inline int pci_enable_ats(struct pci_dev *d, int ps) { return -ENODEV; }
1449 static inline void pci_disable_ats(struct pci_dev *d) { }
1450 static inline int pci_ats_queue_depth(struct pci_dev *d) { return -ENODEV; }
1451 #endif
1452
1453 #ifdef CONFIG_PCIE_PTM
1454 int pci_enable_ptm(struct pci_dev *dev, u8 *granularity);
1455 #else
1456 static inline int pci_enable_ptm(struct pci_dev *dev, u8 *granularity)
1457 { return -EINVAL; }
1458 #endif
1459
1460 void pci_cfg_access_lock(struct pci_dev *dev);
1461 bool pci_cfg_access_trylock(struct pci_dev *dev);
1462 void pci_cfg_access_unlock(struct pci_dev *dev);
1463
1464 /*
1465  * PCI domain support.  Sometimes called PCI segment (eg by ACPI),
1466  * a PCI domain is defined to be a set of PCI buses which share
1467  * configuration space.
1468  */
1469 #ifdef CONFIG_PCI_DOMAINS
1470 extern int pci_domains_supported;
1471 int pci_get_new_domain_nr(void);
1472 #else
1473 enum { pci_domains_supported = 0 };
1474 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1475 static inline int pci_proc_domain(struct pci_bus *bus) { return 0; }
1476 static inline int pci_get_new_domain_nr(void) { return -ENOSYS; }
1477 #endif /* CONFIG_PCI_DOMAINS */
1478
1479 /*
1480  * Generic implementation for PCI domain support. If your
1481  * architecture does not need custom management of PCI
1482  * domains then this implementation will be used
1483  */
1484 #ifdef CONFIG_PCI_DOMAINS_GENERIC
1485 static inline int pci_domain_nr(struct pci_bus *bus)
1486 {
1487         return bus->domain_nr;
1488 }
1489 #ifdef CONFIG_ACPI
1490 int acpi_pci_bus_find_domain_nr(struct pci_bus *bus);
1491 #else
1492 static inline int acpi_pci_bus_find_domain_nr(struct pci_bus *bus)
1493 { return 0; }
1494 #endif
1495 int pci_bus_find_domain_nr(struct pci_bus *bus, struct device *parent);
1496 #endif
1497
1498 /* some architectures require additional setup to direct VGA traffic */
1499 typedef int (*arch_set_vga_state_t)(struct pci_dev *pdev, bool decode,
1500                       unsigned int command_bits, u32 flags);
1501 void pci_register_set_vga_state(arch_set_vga_state_t func);
1502
1503 static inline int
1504 pci_request_io_regions(struct pci_dev *pdev, const char *name)
1505 {
1506         return pci_request_selected_regions(pdev,
1507                             pci_select_bars(pdev, IORESOURCE_IO), name);
1508 }
1509
1510 static inline void
1511 pci_release_io_regions(struct pci_dev *pdev)
1512 {
1513         return pci_release_selected_regions(pdev,
1514                             pci_select_bars(pdev, IORESOURCE_IO));
1515 }
1516
1517 static inline int
1518 pci_request_mem_regions(struct pci_dev *pdev, const char *name)
1519 {
1520         return pci_request_selected_regions(pdev,
1521                             pci_select_bars(pdev, IORESOURCE_MEM), name);
1522 }
1523
1524 static inline void
1525 pci_release_mem_regions(struct pci_dev *pdev)
1526 {
1527         return pci_release_selected_regions(pdev,
1528                             pci_select_bars(pdev, IORESOURCE_MEM));
1529 }
1530
1531 #else /* CONFIG_PCI is not enabled */
1532
1533 static inline void pci_set_flags(int flags) { }
1534 static inline void pci_add_flags(int flags) { }
1535 static inline void pci_clear_flags(int flags) { }
1536 static inline int pci_has_flag(int flag) { return 0; }
1537
1538 /*
1539  *  If the system does not have PCI, clearly these return errors.  Define
1540  *  these as simple inline functions to avoid hair in drivers.
1541  */
1542
1543 #define _PCI_NOP(o, s, t) \
1544         static inline int pci_##o##_config_##s(struct pci_dev *dev, \
1545                                                 int where, t val) \
1546                 { return PCIBIOS_FUNC_NOT_SUPPORTED; }
1547
1548 #define _PCI_NOP_ALL(o, x)      _PCI_NOP(o, byte, u8 x) \
1549                                 _PCI_NOP(o, word, u16 x) \
1550                                 _PCI_NOP(o, dword, u32 x)
1551 _PCI_NOP_ALL(read, *)
1552 _PCI_NOP_ALL(write,)
1553
1554 static inline struct pci_dev *pci_get_device(unsigned int vendor,
1555                                              unsigned int device,
1556                                              struct pci_dev *from)
1557 { return NULL; }
1558
1559 static inline struct pci_dev *pci_get_subsys(unsigned int vendor,
1560                                              unsigned int device,
1561                                              unsigned int ss_vendor,
1562                                              unsigned int ss_device,
1563                                              struct pci_dev *from)
1564 { return NULL; }
1565
1566 static inline struct pci_dev *pci_get_class(unsigned int class,
1567                                             struct pci_dev *from)
1568 { return NULL; }
1569
1570 #define pci_dev_present(ids)    (0)
1571 #define no_pci_devices()        (1)
1572 #define pci_dev_put(dev)        do { } while (0)
1573
1574 static inline void pci_set_master(struct pci_dev *dev) { }
1575 static inline int pci_enable_device(struct pci_dev *dev) { return -EIO; }
1576 static inline void pci_disable_device(struct pci_dev *dev) { }
1577 static inline int pci_assign_resource(struct pci_dev *dev, int i)
1578 { return -EBUSY; }
1579 static inline int __pci_register_driver(struct pci_driver *drv,
1580                                         struct module *owner)
1581 { return 0; }
1582 static inline int pci_register_driver(struct pci_driver *drv)
1583 { return 0; }
1584 static inline void pci_unregister_driver(struct pci_driver *drv) { }
1585 static inline int pci_find_capability(struct pci_dev *dev, int cap)
1586 { return 0; }
1587 static inline int pci_find_next_capability(struct pci_dev *dev, u8 post,
1588                                            int cap)
1589 { return 0; }
1590 static inline int pci_find_ext_capability(struct pci_dev *dev, int cap)
1591 { return 0; }
1592
1593 /* Power management related routines */
1594 static inline int pci_save_state(struct pci_dev *dev) { return 0; }
1595 static inline void pci_restore_state(struct pci_dev *dev) { }
1596 static inline int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
1597 { return 0; }
1598 static inline int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1599 { return 0; }
1600 static inline pci_power_t pci_choose_state(struct pci_dev *dev,
1601                                            pm_message_t state)
1602 { return PCI_D0; }
1603 static inline int pci_enable_wake(struct pci_dev *dev, pci_power_t state,
1604                                   int enable)
1605 { return 0; }
1606
1607 static inline struct resource *pci_find_resource(struct pci_dev *dev,
1608                                                  struct resource *res)
1609 { return NULL; }
1610 static inline int pci_request_regions(struct pci_dev *dev, const char *res_name)
1611 { return -EIO; }
1612 static inline void pci_release_regions(struct pci_dev *dev) { }
1613
1614 static inline unsigned long pci_address_to_pio(phys_addr_t addr) { return -1; }
1615
1616 static inline void pci_block_cfg_access(struct pci_dev *dev) { }
1617 static inline int pci_block_cfg_access_in_atomic(struct pci_dev *dev)
1618 { return 0; }
1619 static inline void pci_unblock_cfg_access(struct pci_dev *dev) { }
1620
1621 static inline struct pci_bus *pci_find_next_bus(const struct pci_bus *from)
1622 { return NULL; }
1623 static inline struct pci_dev *pci_get_slot(struct pci_bus *bus,
1624                                                 unsigned int devfn)
1625 { return NULL; }
1626 static inline struct pci_dev *pci_get_bus_and_slot(unsigned int bus,
1627                                                 unsigned int devfn)
1628 { return NULL; }
1629
1630 static inline int pci_domain_nr(struct pci_bus *bus) { return 0; }
1631 static inline struct pci_dev *pci_dev_get(struct pci_dev *dev) { return NULL; }
1632 static inline int pci_get_new_domain_nr(void) { return -ENOSYS; }
1633
1634 #define dev_is_pci(d) (false)
1635 #define dev_is_pf(d) (false)
1636 #endif /* CONFIG_PCI */
1637
1638 /* Include architecture-dependent settings and functions */
1639
1640 #include <asm/pci.h>
1641
1642 /* These two functions provide almost identical functionality. Depennding
1643  * on the architecture, one will be implemented as a wrapper around the
1644  * other (in drivers/pci/mmap.c).
1645  *
1646  * pci_mmap_resource_range() maps a specific BAR, and vm->vm_pgoff
1647  * is expected to be an offset within that region.
1648  *
1649  * pci_mmap_page_range() is the legacy architecture-specific interface,
1650  * which accepts a "user visible" resource address converted by
1651  * pci_resource_to_user(), as used in the legacy mmap() interface in
1652  * /proc/bus/pci/.
1653  */
1654 int pci_mmap_resource_range(struct pci_dev *dev, int bar,
1655                             struct vm_area_struct *vma,
1656                             enum pci_mmap_state mmap_state, int write_combine);
1657 int pci_mmap_page_range(struct pci_dev *pdev, int bar,
1658                         struct vm_area_struct *vma,
1659                         enum pci_mmap_state mmap_state, int write_combine);
1660
1661 #ifndef arch_can_pci_mmap_wc
1662 #define arch_can_pci_mmap_wc()          0
1663 #endif
1664
1665 #ifndef arch_can_pci_mmap_io
1666 #define arch_can_pci_mmap_io()          0
1667 #define pci_iobar_pfn(pdev, bar, vma) (-EINVAL)
1668 #else
1669 int pci_iobar_pfn(struct pci_dev *pdev, int bar, struct vm_area_struct *vma);
1670 #endif
1671
1672 #ifndef pci_root_bus_fwnode
1673 #define pci_root_bus_fwnode(bus)        NULL
1674 #endif
1675
1676 /* these helpers provide future and backwards compatibility
1677  * for accessing popular PCI BAR info */
1678 #define pci_resource_start(dev, bar)    ((dev)->resource[(bar)].start)
1679 #define pci_resource_end(dev, bar)      ((dev)->resource[(bar)].end)
1680 #define pci_resource_flags(dev, bar)    ((dev)->resource[(bar)].flags)
1681 #define pci_resource_len(dev,bar) \
1682         ((pci_resource_start((dev), (bar)) == 0 &&      \
1683           pci_resource_end((dev), (bar)) ==             \
1684           pci_resource_start((dev), (bar))) ? 0 :       \
1685                                                         \
1686          (pci_resource_end((dev), (bar)) -              \
1687           pci_resource_start((dev), (bar)) + 1))
1688
1689 /* Similar to the helpers above, these manipulate per-pci_dev
1690  * driver-specific data.  They are really just a wrapper around
1691  * the generic device structure functions of these calls.
1692  */
1693 static inline void *pci_get_drvdata(struct pci_dev *pdev)
1694 {
1695         return dev_get_drvdata(&pdev->dev);
1696 }
1697
1698 static inline void pci_set_drvdata(struct pci_dev *pdev, void *data)
1699 {
1700         dev_set_drvdata(&pdev->dev, data);
1701 }
1702
1703 /* If you want to know what to call your pci_dev, ask this function.
1704  * Again, it's a wrapper around the generic device.
1705  */
1706 static inline const char *pci_name(const struct pci_dev *pdev)
1707 {
1708         return dev_name(&pdev->dev);
1709 }
1710
1711
1712 /* Some archs don't want to expose struct resource to userland as-is
1713  * in sysfs and /proc
1714  */
1715 #ifdef HAVE_ARCH_PCI_RESOURCE_TO_USER
1716 void pci_resource_to_user(const struct pci_dev *dev, int bar,
1717                           const struct resource *rsrc,
1718                           resource_size_t *start, resource_size_t *end);
1719 #else
1720 static inline void pci_resource_to_user(const struct pci_dev *dev, int bar,
1721                 const struct resource *rsrc, resource_size_t *start,
1722                 resource_size_t *end)
1723 {
1724         *start = rsrc->start;
1725         *end = rsrc->end;
1726 }
1727 #endif /* HAVE_ARCH_PCI_RESOURCE_TO_USER */
1728
1729
1730 /*
1731  *  The world is not perfect and supplies us with broken PCI devices.
1732  *  For at least a part of these bugs we need a work-around, so both
1733  *  generic (drivers/pci/quirks.c) and per-architecture code can define
1734  *  fixup hooks to be called for particular buggy devices.
1735  */
1736
1737 struct pci_fixup {
1738         u16 vendor;             /* You can use PCI_ANY_ID here of course */
1739         u16 device;             /* You can use PCI_ANY_ID here of course */
1740         u32 class;              /* You can use PCI_ANY_ID here too */
1741         unsigned int class_shift;       /* should be 0, 8, 16 */
1742         void (*hook)(struct pci_dev *dev);
1743 };
1744
1745 enum pci_fixup_pass {
1746         pci_fixup_early,        /* Before probing BARs */
1747         pci_fixup_header,       /* After reading configuration header */
1748         pci_fixup_final,        /* Final phase of device fixups */
1749         pci_fixup_enable,       /* pci_enable_device() time */
1750         pci_fixup_resume,       /* pci_device_resume() */
1751         pci_fixup_suspend,      /* pci_device_suspend() */
1752         pci_fixup_resume_early, /* pci_device_resume_early() */
1753         pci_fixup_suspend_late, /* pci_device_suspend_late() */
1754 };
1755
1756 /* Anonymous variables would be nice... */
1757 #define DECLARE_PCI_FIXUP_SECTION(section, name, vendor, device, class, \
1758                                   class_shift, hook)                    \
1759         static const struct pci_fixup __PASTE(__pci_fixup_##name,__LINE__) __used       \
1760         __attribute__((__section__(#section), aligned((sizeof(void *)))))    \
1761                 = { vendor, device, class, class_shift, hook };
1762
1763 #define DECLARE_PCI_FIXUP_CLASS_EARLY(vendor, device, class,            \
1764                                          class_shift, hook)             \
1765         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1766                 hook, vendor, device, class, class_shift, hook)
1767 #define DECLARE_PCI_FIXUP_CLASS_HEADER(vendor, device, class,           \
1768                                          class_shift, hook)             \
1769         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1770                 hook, vendor, device, class, class_shift, hook)
1771 #define DECLARE_PCI_FIXUP_CLASS_FINAL(vendor, device, class,            \
1772                                          class_shift, hook)             \
1773         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1774                 hook, vendor, device, class, class_shift, hook)
1775 #define DECLARE_PCI_FIXUP_CLASS_ENABLE(vendor, device, class,           \
1776                                          class_shift, hook)             \
1777         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1778                 hook, vendor, device, class, class_shift, hook)
1779 #define DECLARE_PCI_FIXUP_CLASS_RESUME(vendor, device, class,           \
1780                                          class_shift, hook)             \
1781         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1782                 resume##hook, vendor, device, class,    \
1783                 class_shift, hook)
1784 #define DECLARE_PCI_FIXUP_CLASS_RESUME_EARLY(vendor, device, class,     \
1785                                          class_shift, hook)             \
1786         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1787                 resume_early##hook, vendor, device,     \
1788                 class, class_shift, hook)
1789 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND(vendor, device, class,          \
1790                                          class_shift, hook)             \
1791         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1792                 suspend##hook, vendor, device, class,   \
1793                 class_shift, hook)
1794 #define DECLARE_PCI_FIXUP_CLASS_SUSPEND_LATE(vendor, device, class,     \
1795                                          class_shift, hook)             \
1796         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
1797                 suspend_late##hook, vendor, device,     \
1798                 class, class_shift, hook)
1799
1800 #define DECLARE_PCI_FIXUP_EARLY(vendor, device, hook)                   \
1801         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_early,                     \
1802                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1803 #define DECLARE_PCI_FIXUP_HEADER(vendor, device, hook)                  \
1804         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_header,                    \
1805                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1806 #define DECLARE_PCI_FIXUP_FINAL(vendor, device, hook)                   \
1807         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_final,                     \
1808                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1809 #define DECLARE_PCI_FIXUP_ENABLE(vendor, device, hook)                  \
1810         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_enable,                    \
1811                 hook, vendor, device, PCI_ANY_ID, 0, hook)
1812 #define DECLARE_PCI_FIXUP_RESUME(vendor, device, hook)                  \
1813         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume,                    \
1814                 resume##hook, vendor, device,           \
1815                 PCI_ANY_ID, 0, hook)
1816 #define DECLARE_PCI_FIXUP_RESUME_EARLY(vendor, device, hook)            \
1817         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_resume_early,              \
1818                 resume_early##hook, vendor, device,     \
1819                 PCI_ANY_ID, 0, hook)
1820 #define DECLARE_PCI_FIXUP_SUSPEND(vendor, device, hook)                 \
1821         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend,                   \
1822                 suspend##hook, vendor, device,          \
1823                 PCI_ANY_ID, 0, hook)
1824 #define DECLARE_PCI_FIXUP_SUSPEND_LATE(vendor, device, hook)            \
1825         DECLARE_PCI_FIXUP_SECTION(.pci_fixup_suspend_late,              \
1826                 suspend_late##hook, vendor, device,     \
1827                 PCI_ANY_ID, 0, hook)
1828
1829 #ifdef CONFIG_PCI_QUIRKS
1830 void pci_fixup_device(enum pci_fixup_pass pass, struct pci_dev *dev);
1831 int pci_dev_specific_acs_enabled(struct pci_dev *dev, u16 acs_flags);
1832 int pci_dev_specific_enable_acs(struct pci_dev *dev);
1833 #else
1834 static inline void pci_fixup_device(enum pci_fixup_pass pass,
1835                                     struct pci_dev *dev) { }
1836 static inline int pci_dev_specific_acs_enabled(struct pci_dev *dev,
1837                                                u16 acs_flags)
1838 {
1839         return -ENOTTY;
1840 }
1841 static inline int pci_dev_specific_enable_acs(struct pci_dev *dev)
1842 {
1843         return -ENOTTY;
1844 }
1845 #endif
1846
1847 void __iomem *pcim_iomap(struct pci_dev *pdev, int bar, unsigned long maxlen);
1848 void pcim_iounmap(struct pci_dev *pdev, void __iomem *addr);
1849 void __iomem * const *pcim_iomap_table(struct pci_dev *pdev);
1850 int pcim_iomap_regions(struct pci_dev *pdev, int mask, const char *name);
1851 int pcim_iomap_regions_request_all(struct pci_dev *pdev, int mask,
1852                                    const char *name);
1853 void pcim_iounmap_regions(struct pci_dev *pdev, int mask);
1854
1855 extern int pci_pci_problems;
1856 #define PCIPCI_FAIL             1       /* No PCI PCI DMA */
1857 #define PCIPCI_TRITON           2
1858 #define PCIPCI_NATOMA           4
1859 #define PCIPCI_VIAETBF          8
1860 #define PCIPCI_VSFX             16
1861 #define PCIPCI_ALIMAGIK         32      /* Need low latency setting */
1862 #define PCIAGP_FAIL             64      /* No PCI to AGP DMA */
1863
1864 extern unsigned long pci_cardbus_io_size;
1865 extern unsigned long pci_cardbus_mem_size;
1866 extern u8 pci_dfl_cache_line_size;
1867 extern u8 pci_cache_line_size;
1868
1869 extern unsigned long pci_hotplug_io_size;
1870 extern unsigned long pci_hotplug_mem_size;
1871 extern unsigned long pci_hotplug_bus_size;
1872
1873 /* Architecture-specific versions may override these (weak) */
1874 void pcibios_disable_device(struct pci_dev *dev);
1875 void pcibios_set_master(struct pci_dev *dev);
1876 int pcibios_set_pcie_reset_state(struct pci_dev *dev,
1877                                  enum pcie_reset_state state);
1878 int pcibios_add_device(struct pci_dev *dev);
1879 void pcibios_release_device(struct pci_dev *dev);
1880 void pcibios_penalize_isa_irq(int irq, int active);
1881 int pcibios_alloc_irq(struct pci_dev *dev);
1882 void pcibios_free_irq(struct pci_dev *dev);
1883
1884 #ifdef CONFIG_HIBERNATE_CALLBACKS
1885 extern struct dev_pm_ops pcibios_pm_ops;
1886 #endif
1887
1888 #if defined(CONFIG_PCI_MMCONFIG) || defined(CONFIG_ACPI_MCFG)
1889 void __init pci_mmcfg_early_init(void);
1890 void __init pci_mmcfg_late_init(void);
1891 #else
1892 static inline void pci_mmcfg_early_init(void) { }
1893 static inline void pci_mmcfg_late_init(void) { }
1894 #endif
1895
1896 int pci_ext_cfg_avail(void);
1897
1898 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar);
1899 void __iomem *pci_ioremap_wc_bar(struct pci_dev *pdev, int bar);
1900
1901 #ifdef CONFIG_PCI_IOV
1902 int pci_iov_virtfn_bus(struct pci_dev *dev, int id);
1903 int pci_iov_virtfn_devfn(struct pci_dev *dev, int id);
1904
1905 int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn);
1906 void pci_disable_sriov(struct pci_dev *dev);
1907 int pci_iov_add_virtfn(struct pci_dev *dev, int id, int reset);
1908 void pci_iov_remove_virtfn(struct pci_dev *dev, int id, int reset);
1909 int pci_num_vf(struct pci_dev *dev);
1910 int pci_vfs_assigned(struct pci_dev *dev);
1911 int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs);
1912 int pci_sriov_get_totalvfs(struct pci_dev *dev);
1913 resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno);
1914 #else
1915 static inline int pci_iov_virtfn_bus(struct pci_dev *dev, int id)
1916 {
1917         return -ENOSYS;
1918 }
1919 static inline int pci_iov_virtfn_devfn(struct pci_dev *dev, int id)
1920 {
1921         return -ENOSYS;
1922 }
1923 static inline int pci_enable_sriov(struct pci_dev *dev, int nr_virtfn)
1924 { return -ENODEV; }
1925 static inline int pci_iov_add_virtfn(struct pci_dev *dev, int id, int reset)
1926 {
1927         return -ENOSYS;
1928 }
1929 static inline void pci_iov_remove_virtfn(struct pci_dev *dev,
1930                                          int id, int reset) { }
1931 static inline void pci_disable_sriov(struct pci_dev *dev) { }
1932 static inline int pci_num_vf(struct pci_dev *dev) { return 0; }
1933 static inline int pci_vfs_assigned(struct pci_dev *dev)
1934 { return 0; }
1935 static inline int pci_sriov_set_totalvfs(struct pci_dev *dev, u16 numvfs)
1936 { return 0; }
1937 static inline int pci_sriov_get_totalvfs(struct pci_dev *dev)
1938 { return 0; }
1939 static inline resource_size_t pci_iov_resource_size(struct pci_dev *dev, int resno)
1940 { return 0; }
1941 #endif
1942
1943 #if defined(CONFIG_HOTPLUG_PCI) || defined(CONFIG_HOTPLUG_PCI_MODULE)
1944 void pci_hp_create_module_link(struct pci_slot *pci_slot);
1945 void pci_hp_remove_module_link(struct pci_slot *pci_slot);
1946 #endif
1947
1948 /**
1949  * pci_pcie_cap - get the saved PCIe capability offset
1950  * @dev: PCI device
1951  *
1952  * PCIe capability offset is calculated at PCI device initialization
1953  * time and saved in the data structure. This function returns saved
1954  * PCIe capability offset. Using this instead of pci_find_capability()
1955  * reduces unnecessary search in the PCI configuration space. If you
1956  * need to calculate PCIe capability offset from raw device for some
1957  * reasons, please use pci_find_capability() instead.
1958  */
1959 static inline int pci_pcie_cap(struct pci_dev *dev)
1960 {
1961         return dev->pcie_cap;
1962 }
1963
1964 /**
1965  * pci_is_pcie - check if the PCI device is PCI Express capable
1966  * @dev: PCI device
1967  *
1968  * Returns: true if the PCI device is PCI Express capable, false otherwise.
1969  */
1970 static inline bool pci_is_pcie(struct pci_dev *dev)
1971 {
1972         return pci_pcie_cap(dev);
1973 }
1974
1975 /**
1976  * pcie_caps_reg - get the PCIe Capabilities Register
1977  * @dev: PCI device
1978  */
1979 static inline u16 pcie_caps_reg(const struct pci_dev *dev)
1980 {
1981         return dev->pcie_flags_reg;
1982 }
1983
1984 /**
1985  * pci_pcie_type - get the PCIe device/port type
1986  * @dev: PCI device
1987  */
1988 static inline int pci_pcie_type(const struct pci_dev *dev)
1989 {
1990         return (pcie_caps_reg(dev) & PCI_EXP_FLAGS_TYPE) >> 4;
1991 }
1992
1993 static inline struct pci_dev *pcie_find_root_port(struct pci_dev *dev)
1994 {
1995         while (1) {
1996                 if (!pci_is_pcie(dev))
1997                         break;
1998                 if (pci_pcie_type(dev) == PCI_EXP_TYPE_ROOT_PORT)
1999                         return dev;
2000                 if (!dev->bus->self)
2001                         break;
2002                 dev = dev->bus->self;
2003         }
2004         return NULL;
2005 }
2006
2007 void pci_request_acs(void);
2008 bool pci_acs_enabled(struct pci_dev *pdev, u16 acs_flags);
2009 bool pci_acs_path_enabled(struct pci_dev *start,
2010                           struct pci_dev *end, u16 acs_flags);
2011
2012 #define PCI_VPD_LRDT                    0x80    /* Large Resource Data Type */
2013 #define PCI_VPD_LRDT_ID(x)              ((x) | PCI_VPD_LRDT)
2014
2015 /* Large Resource Data Type Tag Item Names */
2016 #define PCI_VPD_LTIN_ID_STRING          0x02    /* Identifier String */
2017 #define PCI_VPD_LTIN_RO_DATA            0x10    /* Read-Only Data */
2018 #define PCI_VPD_LTIN_RW_DATA            0x11    /* Read-Write Data */
2019
2020 #define PCI_VPD_LRDT_ID_STRING          PCI_VPD_LRDT_ID(PCI_VPD_LTIN_ID_STRING)
2021 #define PCI_VPD_LRDT_RO_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RO_DATA)
2022 #define PCI_VPD_LRDT_RW_DATA            PCI_VPD_LRDT_ID(PCI_VPD_LTIN_RW_DATA)
2023
2024 /* Small Resource Data Type Tag Item Names */
2025 #define PCI_VPD_STIN_END                0x0f    /* End */
2026
2027 #define PCI_VPD_SRDT_END                (PCI_VPD_STIN_END << 3)
2028
2029 #define PCI_VPD_SRDT_TIN_MASK           0x78
2030 #define PCI_VPD_SRDT_LEN_MASK           0x07
2031 #define PCI_VPD_LRDT_TIN_MASK           0x7f
2032
2033 #define PCI_VPD_LRDT_TAG_SIZE           3
2034 #define PCI_VPD_SRDT_TAG_SIZE           1
2035
2036 #define PCI_VPD_INFO_FLD_HDR_SIZE       3
2037
2038 #define PCI_VPD_RO_KEYWORD_PARTNO       "PN"
2039 #define PCI_VPD_RO_KEYWORD_MFR_ID       "MN"
2040 #define PCI_VPD_RO_KEYWORD_VENDOR0      "V0"
2041 #define PCI_VPD_RO_KEYWORD_CHKSUM       "RV"
2042
2043 /**
2044  * pci_vpd_lrdt_size - Extracts the Large Resource Data Type length
2045  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
2046  *
2047  * Returns the extracted Large Resource Data Type length.
2048  */
2049 static inline u16 pci_vpd_lrdt_size(const u8 *lrdt)
2050 {
2051         return (u16)lrdt[1] + ((u16)lrdt[2] << 8);
2052 }
2053
2054 /**
2055  * pci_vpd_lrdt_tag - Extracts the Large Resource Data Type Tag Item
2056  * @lrdt: Pointer to the beginning of the Large Resource Data Type tag
2057  *
2058  * Returns the extracted Large Resource Data Type Tag item.
2059  */
2060 static inline u16 pci_vpd_lrdt_tag(const u8 *lrdt)
2061 {
2062     return (u16)(lrdt[0] & PCI_VPD_LRDT_TIN_MASK);
2063 }
2064
2065 /**
2066  * pci_vpd_srdt_size - Extracts the Small Resource Data Type length
2067  * @lrdt: Pointer to the beginning of the Small Resource Data Type tag
2068  *
2069  * Returns the extracted Small Resource Data Type length.
2070  */
2071 static inline u8 pci_vpd_srdt_size(const u8 *srdt)
2072 {
2073         return (*srdt) & PCI_VPD_SRDT_LEN_MASK;
2074 }
2075
2076 /**
2077  * pci_vpd_srdt_tag - Extracts the Small Resource Data Type Tag Item
2078  * @lrdt: Pointer to the beginning of the Small Resource Data Type tag
2079  *
2080  * Returns the extracted Small Resource Data Type Tag Item.
2081  */
2082 static inline u8 pci_vpd_srdt_tag(const u8 *srdt)
2083 {
2084         return ((*srdt) & PCI_VPD_SRDT_TIN_MASK) >> 3;
2085 }
2086
2087 /**
2088  * pci_vpd_info_field_size - Extracts the information field length
2089  * @lrdt: Pointer to the beginning of an information field header
2090  *
2091  * Returns the extracted information field length.
2092  */
2093 static inline u8 pci_vpd_info_field_size(const u8 *info_field)
2094 {
2095         return info_field[2];
2096 }
2097
2098 /**
2099  * pci_vpd_find_tag - Locates the Resource Data Type tag provided
2100  * @buf: Pointer to buffered vpd data
2101  * @off: The offset into the buffer at which to begin the search
2102  * @len: The length of the vpd buffer
2103  * @rdt: The Resource Data Type to search for
2104  *
2105  * Returns the index where the Resource Data Type was found or
2106  * -ENOENT otherwise.
2107  */
2108 int pci_vpd_find_tag(const u8 *buf, unsigned int off, unsigned int len, u8 rdt);
2109
2110 /**
2111  * pci_vpd_find_info_keyword - Locates an information field keyword in the VPD
2112  * @buf: Pointer to buffered vpd data
2113  * @off: The offset into the buffer at which to begin the search
2114  * @len: The length of the buffer area, relative to off, in which to search
2115  * @kw: The keyword to search for
2116  *
2117  * Returns the index where the information field keyword was found or
2118  * -ENOENT otherwise.
2119  */
2120 int pci_vpd_find_info_keyword(const u8 *buf, unsigned int off,
2121                               unsigned int len, const char *kw);
2122
2123 /* PCI <-> OF binding helpers */
2124 #ifdef CONFIG_OF
2125 struct device_node;
2126 struct irq_domain;
2127 void pci_set_of_node(struct pci_dev *dev);
2128 void pci_release_of_node(struct pci_dev *dev);
2129 void pci_set_bus_of_node(struct pci_bus *bus);
2130 void pci_release_bus_of_node(struct pci_bus *bus);
2131 struct irq_domain *pci_host_bridge_of_msi_domain(struct pci_bus *bus);
2132
2133 /* Arch may override this (weak) */
2134 struct device_node *pcibios_get_phb_of_node(struct pci_bus *bus);
2135
2136 static inline struct device_node *
2137 pci_device_to_OF_node(const struct pci_dev *pdev)
2138 {
2139         return pdev ? pdev->dev.of_node : NULL;
2140 }
2141
2142 static inline struct device_node *pci_bus_to_OF_node(struct pci_bus *bus)
2143 {
2144         return bus ? bus->dev.of_node : NULL;
2145 }
2146
2147 #else /* CONFIG_OF */
2148 static inline void pci_set_of_node(struct pci_dev *dev) { }
2149 static inline void pci_release_of_node(struct pci_dev *dev) { }
2150 static inline void pci_set_bus_of_node(struct pci_bus *bus) { }
2151 static inline void pci_release_bus_of_node(struct pci_bus *bus) { }
2152 static inline struct device_node *
2153 pci_device_to_OF_node(const struct pci_dev *pdev) { return NULL; }
2154 static inline struct irq_domain *
2155 pci_host_bridge_of_msi_domain(struct pci_bus *bus) { return NULL; }
2156 #endif  /* CONFIG_OF */
2157
2158 #ifdef CONFIG_ACPI
2159 struct irq_domain *pci_host_bridge_acpi_msi_domain(struct pci_bus *bus);
2160
2161 void
2162 pci_msi_register_fwnode_provider(struct fwnode_handle *(*fn)(struct device *));
2163 #else
2164 static inline struct irq_domain *
2165 pci_host_bridge_acpi_msi_domain(struct pci_bus *bus) { return NULL; }
2166 #endif
2167
2168 #ifdef CONFIG_EEH
2169 static inline struct eeh_dev *pci_dev_to_eeh_dev(struct pci_dev *pdev)
2170 {
2171         return pdev->dev.archdata.edev;
2172 }
2173 #endif
2174
2175 void pci_add_dma_alias(struct pci_dev *dev, u8 devfn);
2176 bool pci_devs_are_dma_aliases(struct pci_dev *dev1, struct pci_dev *dev2);
2177 int pci_for_each_dma_alias(struct pci_dev *pdev,
2178                            int (*fn)(struct pci_dev *pdev,
2179                                      u16 alias, void *data), void *data);
2180
2181 /* helper functions for operation of device flag */
2182 static inline void pci_set_dev_assigned(struct pci_dev *pdev)
2183 {
2184         pdev->dev_flags |= PCI_DEV_FLAGS_ASSIGNED;
2185 }
2186 static inline void pci_clear_dev_assigned(struct pci_dev *pdev)
2187 {
2188         pdev->dev_flags &= ~PCI_DEV_FLAGS_ASSIGNED;
2189 }
2190 static inline bool pci_is_dev_assigned(struct pci_dev *pdev)
2191 {
2192         return (pdev->dev_flags & PCI_DEV_FLAGS_ASSIGNED) == PCI_DEV_FLAGS_ASSIGNED;
2193 }
2194
2195 /**
2196  * pci_ari_enabled - query ARI forwarding status
2197  * @bus: the PCI bus
2198  *
2199  * Returns true if ARI forwarding is enabled.
2200  */
2201 static inline bool pci_ari_enabled(struct pci_bus *bus)
2202 {
2203         return bus->self && bus->self->ari_enabled;
2204 }
2205
2206 /**
2207  * pci_is_thunderbolt_attached - whether device is on a Thunderbolt daisy chain
2208  * @pdev: PCI device to check
2209  *
2210  * Walk upwards from @pdev and check for each encountered bridge if it's part
2211  * of a Thunderbolt controller.  Reaching the host bridge means @pdev is not
2212  * Thunderbolt-attached.  (But rather soldered to the mainboard usually.)
2213  */
2214 static inline bool pci_is_thunderbolt_attached(struct pci_dev *pdev)
2215 {
2216         struct pci_dev *parent = pdev;
2217
2218         if (pdev->is_thunderbolt)
2219                 return true;
2220
2221         while ((parent = pci_upstream_bridge(parent)))
2222                 if (parent->is_thunderbolt)
2223                         return true;
2224
2225         return false;
2226 }
2227
2228 /* provide the legacy pci_dma_* API */
2229 #include <linux/pci-dma-compat.h>
2230
2231 #endif /* LINUX_PCI_H */