drivers/net/ethernet/intel/i40e/i40e_diag.c

   1 /*******************************************************************************
   2  *
   3  * Intel Ethernet Controller XL710 Family Linux Driver
   4  * Copyright(c) 2013 - 2014 Intel Corporation.
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms and conditions of the GNU General Public License,
   8  * version 2, as published by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope it will be useful, but WITHOUT
  11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13  * more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along
  16  * with this program.  If not, see <http://www.gnu.org/licenses/>.
  17  *
  18  * The full GNU General Public License is included in this distribution in
  19  * the file called "COPYING".
  20  *
  21  * Contact Information:
  22  * e1000-devel Mailing List <[email protected]>
  23  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  24  *
  25  ******************************************************************************/
  26
  27 #include "i40e_diag.h"
  28 #include "i40e_prototype.h"
  29
  30 /**
  31  * i40e_diag_reg_pattern_test
  32  * @hw: pointer to the hw struct
  33  * @reg: reg to be tested
  34  * @mask: bits to be touched
  35  **/
  36 static i40e_status i40e_diag_reg_pattern_test(struct i40e_hw *hw,
  37                                                         u32 reg, u32 mask)
  38 {
  39         const u32 patterns[] = {0x5A5A5A5A, 0xA5A5A5A5, 0x00000000, 0xFFFFFFFF};
  40         u32 pat, val, orig_val;
  41         int i;
  42
  43         orig_val = rd32(hw, reg);
  44         for (i = 0; i < ARRAY_SIZE(patterns); i++) {
  45                 pat = patterns[i];
  46                 wr32(hw, reg, (pat & mask));
  47                 val = rd32(hw, reg);
  48                 if ((val & mask) != (pat & mask)) {
  49                         i40e_debug(hw, I40E_DEBUG_DIAG,
  50                                    "%s: reg pattern test failed - reg 0x%08x pat 0x%08x val 0x%08x\n",
  51                                    __func__, reg, pat, val);
  52                         return I40E_ERR_DIAG_TEST_FAILED;
  53                 }
  54         }
  55
  56         wr32(hw, reg, orig_val);
  57         val = rd32(hw, reg);
  58         if (val != orig_val) {
  59                 i40e_debug(hw, I40E_DEBUG_DIAG,
  60                            "%s: reg restore test failed - reg 0x%08x orig_val 0x%08x val 0x%08x\n",
  61                            __func__, reg, orig_val, val);
  62                 return I40E_ERR_DIAG_TEST_FAILED;
  63         }
  64
  65         return 0;
  66 }
  67
  68 struct i40e_diag_reg_test_info i40e_reg_list[] = {
  69         /* offset               mask         elements   stride */
  70         {I40E_QTX_CTL(0),       0x0000FFBF,   4, I40E_QTX_CTL(1) - I40E_QTX_CTL(0)},
  71         {I40E_PFINT_ITR0(0),    0x00000FFF,   3, I40E_PFINT_ITR0(1) - I40E_PFINT_ITR0(0)},
  72         {I40E_PFINT_ITRN(0, 0), 0x00000FFF,   8, I40E_PFINT_ITRN(0, 1) - I40E_PFINT_ITRN(0, 0)},
  73         {I40E_PFINT_ITRN(1, 0), 0x00000FFF,   8, I40E_PFINT_ITRN(1, 1) - I40E_PFINT_ITRN(1, 0)},
  74         {I40E_PFINT_ITRN(2, 0), 0x00000FFF,   8, I40E_PFINT_ITRN(2, 1) - I40E_PFINT_ITRN(2, 0)},
  75         {I40E_PFINT_STAT_CTL0,  0x0000000C,   1, 0},
  76         {I40E_PFINT_LNKLST0,    0x00001FFF,   1, 0},
  77         {I40E_PFINT_LNKLSTN(0), 0x000007FF,  64, I40E_PFINT_LNKLSTN(1) - I40E_PFINT_LNKLSTN(0)},
  78         {I40E_QINT_TQCTL(0),    0x000000FF,  64, I40E_QINT_TQCTL(1) - I40E_QINT_TQCTL(0)},
  79         {I40E_QINT_RQCTL(0),    0x000000FF,  64, I40E_QINT_RQCTL(1) - I40E_QINT_RQCTL(0)},
  80         {I40E_PFINT_ICR0_ENA,   0xF7F20000,   1, 0},
  81         { 0 }
  82 };
  83
  84 /**
  85  * i40e_diag_reg_test
  86  * @hw: pointer to the hw struct
  87  *
  88  * Perform registers diagnostic test
  89  **/
  90 i40e_status i40e_diag_reg_test(struct i40e_hw *hw)
  91 {
  92         i40e_status ret_code = 0;
  93         u32 reg, mask;
  94         u32 i, j;
  95
  96         for (i = 0; (i40e_reg_list[i].offset != 0) && !ret_code; i++) {
  97                 mask = i40e_reg_list[i].mask;
  98                 for (j = 0; (j < i40e_reg_list[i].elements) && !ret_code; j++) {
  99                         reg = i40e_reg_list[i].offset +
 100                               (j * i40e_reg_list[i].stride);
 101                         ret_code = i40e_diag_reg_pattern_test(hw, reg, mask);
 102                 }
 103         }
 104
 105         return ret_code;
 106 }
 107
 108 /**
 109  * i40e_diag_eeprom_test
 110  * @hw: pointer to the hw struct
 111  *
 112  * Perform EEPROM diagnostic test
 113  **/
 114 i40e_status i40e_diag_eeprom_test(struct i40e_hw *hw)
 115 {
 116         i40e_status ret_code;
 117         u16 reg_val;
 118
 119         /* read NVM control word and if NVM valid, validate EEPROM checksum*/
 120         ret_code = i40e_read_nvm_word(hw, I40E_SR_NVM_CONTROL_WORD, &reg_val);
 121         if (!ret_code &&
 122             ((reg_val & I40E_SR_CONTROL_WORD_1_MASK) ==
 123              (0x01 << I40E_SR_CONTROL_WORD_1_SHIFT))) {
 124                 ret_code = i40e_validate_nvm_checksum(hw, NULL);
 125         } else {
 126                 ret_code = I40E_ERR_DIAG_TEST_FAILED;
 127         }
 128
 129         return ret_code;
 130 }