drivers/pinctrl/nomadik/pinctrl-nomadik.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * Pinmux & pinconf driver for the IP block found in the Nomadik SoC. This
   4  * depends on gpio-nomadik and some handling is intertwined; see nmk_gpio_chips
   5  * which is used by this driver to access the GPIO banks array.
   6  *
   7  * Copyright (C) 2008,2009 STMicroelectronics
   8  * Copyright (C) 2009 Alessandro Rubini <[email protected]>
   9  *   Rewritten based on work by Prafulla WADASKAR <[email protected]>
  10  * Copyright (C) 2011-2013 Linus Walleij <[email protected]>
  11  */
  12
  13 #include <linux/bitops.h>
  14 #include <linux/cleanup.h>
  15 #include <linux/clk.h>
  16 #include <linux/device.h>
  17 #include <linux/err.h>
  18 #include <linux/gpio/driver.h>
  19 #include <linux/init.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/io.h>
  22 #include <linux/kernel.h>
  23 #include <linux/of.h>
  24 #include <linux/of_address.h>
  25 #include <linux/of_platform.h>
  26 #include <linux/platform_device.h>
  27 #include <linux/property.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/slab.h>
  30 #include <linux/spinlock.h>
  31 #include <linux/types.h>
  32
  33 /* Since we request GPIOs from ourself */
  34 #include <linux/pinctrl/consumer.h>
  35 #include <linux/pinctrl/machine.h>
  36 #include <linux/pinctrl/pinconf.h>
  37 #include <linux/pinctrl/pinctrl.h>
  38 #include <linux/pinctrl/pinmux.h>
  39
  40 #include "../core.h"
  41 #include "../pinctrl-utils.h"
  42
  43 #include <linux/gpio/gpio-nomadik.h>
  44
  45 /*
  46  * pin configurations are represented by 32-bit integers:
  47  *
  48  *      bit  0.. 8 - Pin Number (512 Pins Maximum)
  49  *      bit  9..10 - Alternate Function Selection
  50  *      bit 11..12 - Pull up/down state
  51  *      bit     13 - Sleep mode behaviour
  52  *      bit     14 - Direction
  53  *      bit     15 - Value (if output)
  54  *      bit 16..18 - SLPM pull up/down state
  55  *      bit 19..20 - SLPM direction
  56  *      bit 21..22 - SLPM Value (if output)
  57  *      bit 23..25 - PDIS value (if input)
  58  *      bit     26 - Gpio mode
  59  *      bit     27 - Sleep mode
  60  *
  61  * to facilitate the definition, the following macros are provided
  62  *
  63  * PIN_CFG_DEFAULT - default config (0):
  64  *                   pull up/down = disabled
  65  *                   sleep mode = input/wakeup
  66  *                   direction = input
  67  *                   value = low
  68  *                   SLPM direction = same as normal
  69  *                   SLPM pull = same as normal
  70  *                   SLPM value = same as normal
  71  *
  72  * PIN_CFG         - default config with alternate function
  73  */
  74
  75 #define PIN_NUM_MASK            0x1ff
  76 #define PIN_NUM(x)              ((x) & PIN_NUM_MASK)
  77
  78 #define PIN_ALT_SHIFT           9
  79 #define PIN_ALT_MASK            (0x3 << PIN_ALT_SHIFT)
  80 #define PIN_ALT(x)              (((x) & PIN_ALT_MASK) >> PIN_ALT_SHIFT)
  81 #define PIN_GPIO                (NMK_GPIO_ALT_GPIO << PIN_ALT_SHIFT)
  82 #define PIN_ALT_A               (NMK_GPIO_ALT_A << PIN_ALT_SHIFT)
  83 #define PIN_ALT_B               (NMK_GPIO_ALT_B << PIN_ALT_SHIFT)
  84 #define PIN_ALT_C               (NMK_GPIO_ALT_C << PIN_ALT_SHIFT)
  85
  86 #define PIN_PULL_SHIFT          11
  87 #define PIN_PULL_MASK           (0x3 << PIN_PULL_SHIFT)
  88 #define PIN_PULL(x)             (((x) & PIN_PULL_MASK) >> PIN_PULL_SHIFT)
  89 #define PIN_PULL_NONE           (NMK_GPIO_PULL_NONE << PIN_PULL_SHIFT)
  90 #define PIN_PULL_UP             (NMK_GPIO_PULL_UP << PIN_PULL_SHIFT)
  91 #define PIN_PULL_DOWN           (NMK_GPIO_PULL_DOWN << PIN_PULL_SHIFT)
  92
  93 #define PIN_SLPM_SHIFT          13
  94 #define PIN_SLPM_MASK           (0x1 << PIN_SLPM_SHIFT)
  95 #define PIN_SLPM(x)             (((x) & PIN_SLPM_MASK) >> PIN_SLPM_SHIFT)
  96 #define PIN_SLPM_MAKE_INPUT     (NMK_GPIO_SLPM_INPUT << PIN_SLPM_SHIFT)
  97 #define PIN_SLPM_NOCHANGE       (NMK_GPIO_SLPM_NOCHANGE << PIN_SLPM_SHIFT)
  98 /* These two replace the above in DB8500v2+ */
  99 #define PIN_SLPM_WAKEUP_ENABLE  (NMK_GPIO_SLPM_WAKEUP_ENABLE << PIN_SLPM_SHIFT)
 100 #define PIN_SLPM_WAKEUP_DISABLE (NMK_GPIO_SLPM_WAKEUP_DISABLE << PIN_SLPM_SHIFT)
 101 #define PIN_SLPM_USE_MUX_SETTINGS_IN_SLEEP PIN_SLPM_WAKEUP_DISABLE
 102
 103 #define PIN_SLPM_GPIO  PIN_SLPM_WAKEUP_ENABLE /* In SLPM, pin is a gpio */
 104 #define PIN_SLPM_ALTFUNC PIN_SLPM_WAKEUP_DISABLE /* In SLPM, pin is altfunc */
 105
 106 #define PIN_DIR_SHIFT           14
 107 #define PIN_DIR_MASK            (0x1 << PIN_DIR_SHIFT)
 108 #define PIN_DIR(x)              (((x) & PIN_DIR_MASK) >> PIN_DIR_SHIFT)
 109 #define PIN_DIR_INPUT           (0 << PIN_DIR_SHIFT)
 110 #define PIN_DIR_OUTPUT          (1 << PIN_DIR_SHIFT)
 111
 112 #define PIN_VAL_SHIFT           15
 113 #define PIN_VAL_MASK            (0x1 << PIN_VAL_SHIFT)
 114 #define PIN_VAL(x)              (((x) & PIN_VAL_MASK) >> PIN_VAL_SHIFT)
 115 #define PIN_VAL_LOW             (0 << PIN_VAL_SHIFT)
 116 #define PIN_VAL_HIGH            (1 << PIN_VAL_SHIFT)
 117
 118 #define PIN_SLPM_PULL_SHIFT     16
 119 #define PIN_SLPM_PULL_MASK      (0x7 << PIN_SLPM_PULL_SHIFT)
 120 #define PIN_SLPM_PULL(x)        \
 121         (((x) & PIN_SLPM_PULL_MASK) >> PIN_SLPM_PULL_SHIFT)
 122 #define PIN_SLPM_PULL_NONE      \
 123         ((1 + NMK_GPIO_PULL_NONE) << PIN_SLPM_PULL_SHIFT)
 124 #define PIN_SLPM_PULL_UP        \
 125         ((1 + NMK_GPIO_PULL_UP) << PIN_SLPM_PULL_SHIFT)
 126 #define PIN_SLPM_PULL_DOWN      \
 127         ((1 + NMK_GPIO_PULL_DOWN) << PIN_SLPM_PULL_SHIFT)
 128
 129 #define PIN_SLPM_DIR_SHIFT      19
 130 #define PIN_SLPM_DIR_MASK       (0x3 << PIN_SLPM_DIR_SHIFT)
 131 #define PIN_SLPM_DIR(x)         \
 132         (((x) & PIN_SLPM_DIR_MASK) >> PIN_SLPM_DIR_SHIFT)
 133 #define PIN_SLPM_DIR_INPUT      ((1 + 0) << PIN_SLPM_DIR_SHIFT)
 134 #define PIN_SLPM_DIR_OUTPUT     ((1 + 1) << PIN_SLPM_DIR_SHIFT)
 135
 136 #define PIN_SLPM_VAL_SHIFT      21
 137 #define PIN_SLPM_VAL_MASK       (0x3 << PIN_SLPM_VAL_SHIFT)
 138 #define PIN_SLPM_VAL(x)         \
 139         (((x) & PIN_SLPM_VAL_MASK) >> PIN_SLPM_VAL_SHIFT)
 140 #define PIN_SLPM_VAL_LOW        ((1 + 0) << PIN_SLPM_VAL_SHIFT)
 141 #define PIN_SLPM_VAL_HIGH       ((1 + 1) << PIN_SLPM_VAL_SHIFT)
 142
 143 #define PIN_SLPM_PDIS_SHIFT             23
 144 #define PIN_SLPM_PDIS_MASK              (0x3 << PIN_SLPM_PDIS_SHIFT)
 145 #define PIN_SLPM_PDIS(x)        \
 146         (((x) & PIN_SLPM_PDIS_MASK) >> PIN_SLPM_PDIS_SHIFT)
 147 #define PIN_SLPM_PDIS_NO_CHANGE         (0 << PIN_SLPM_PDIS_SHIFT)
 148 #define PIN_SLPM_PDIS_DISABLED          (1 << PIN_SLPM_PDIS_SHIFT)
 149 #define PIN_SLPM_PDIS_ENABLED           (2 << PIN_SLPM_PDIS_SHIFT)
 150
 151 #define PIN_LOWEMI_SHIFT        25
 152 #define PIN_LOWEMI_MASK         (0x1 << PIN_LOWEMI_SHIFT)
 153 #define PIN_LOWEMI(x)           (((x) & PIN_LOWEMI_MASK) >> PIN_LOWEMI_SHIFT)
 154 #define PIN_LOWEMI_DISABLED     (0 << PIN_LOWEMI_SHIFT)
 155 #define PIN_LOWEMI_ENABLED      (1 << PIN_LOWEMI_SHIFT)
 156
 157 #define PIN_GPIOMODE_SHIFT      26
 158 #define PIN_GPIOMODE_MASK       (0x1 << PIN_GPIOMODE_SHIFT)
 159 #define PIN_GPIOMODE(x)         (((x) & PIN_GPIOMODE_MASK) >> PIN_GPIOMODE_SHIFT)
 160 #define PIN_GPIOMODE_DISABLED   (0 << PIN_GPIOMODE_SHIFT)
 161 #define PIN_GPIOMODE_ENABLED    (1 << PIN_GPIOMODE_SHIFT)
 162
 163 #define PIN_SLEEPMODE_SHIFT     27
 164 #define PIN_SLEEPMODE_MASK      (0x1 << PIN_SLEEPMODE_SHIFT)
 165 #define PIN_SLEEPMODE(x)        (((x) & PIN_SLEEPMODE_MASK) >> PIN_SLEEPMODE_SHIFT)
 166 #define PIN_SLEEPMODE_DISABLED  (0 << PIN_SLEEPMODE_SHIFT)
 167 #define PIN_SLEEPMODE_ENABLED   (1 << PIN_SLEEPMODE_SHIFT)
 168
 169 /* Shortcuts.  Use these instead of separate DIR, PULL, and VAL.  */
 170 #define PIN_INPUT_PULLDOWN      (PIN_DIR_INPUT | PIN_PULL_DOWN)
 171 #define PIN_INPUT_PULLUP        (PIN_DIR_INPUT | PIN_PULL_UP)
 172 #define PIN_INPUT_NOPULL        (PIN_DIR_INPUT | PIN_PULL_NONE)
 173 #define PIN_OUTPUT_LOW          (PIN_DIR_OUTPUT | PIN_VAL_LOW)
 174 #define PIN_OUTPUT_HIGH         (PIN_DIR_OUTPUT | PIN_VAL_HIGH)
 175
 176 #define PIN_SLPM_INPUT_PULLDOWN (PIN_SLPM_DIR_INPUT | PIN_SLPM_PULL_DOWN)
 177 #define PIN_SLPM_INPUT_PULLUP   (PIN_SLPM_DIR_INPUT | PIN_SLPM_PULL_UP)
 178 #define PIN_SLPM_INPUT_NOPULL   (PIN_SLPM_DIR_INPUT | PIN_SLPM_PULL_NONE)
 179 #define PIN_SLPM_OUTPUT_LOW     (PIN_SLPM_DIR_OUTPUT | PIN_SLPM_VAL_LOW)
 180 #define PIN_SLPM_OUTPUT_HIGH    (PIN_SLPM_DIR_OUTPUT | PIN_SLPM_VAL_HIGH)
 181
 182 #define PIN_CFG_DEFAULT         (0)
 183
 184 #define PIN_CFG(num, alt)               \
 185         (PIN_CFG_DEFAULT |\
 186          (PIN_NUM(num) | PIN_##alt))
 187
 188 #define PIN_CFG_INPUT(num, alt, pull)           \
 189         (PIN_CFG_DEFAULT |\
 190          (PIN_NUM(num) | PIN_##alt | PIN_INPUT_##pull))
 191
 192 #define PIN_CFG_OUTPUT(num, alt, val)           \
 193         (PIN_CFG_DEFAULT |\
 194          (PIN_NUM(num) | PIN_##alt | PIN_OUTPUT_##val))
 195
 196 /**
 197  * struct nmk_pinctrl - state container for the Nomadik pin controller
 198  * @dev: containing device pointer
 199  * @pctl: corresponding pin controller device
 200  * @soc: SoC data for this specific chip
 201  * @prcm_base: PRCM register range virtual base
 202  */
 203 struct nmk_pinctrl {
 204         struct device *dev;
 205         struct pinctrl_dev *pctl;
 206         const struct nmk_pinctrl_soc_data *soc;
 207         void __iomem *prcm_base;
 208 };
 209
 210 /* See nmk_gpio_populate_chip() that fills this array. */
 211 struct nmk_gpio_chip *nmk_gpio_chips[NMK_MAX_BANKS];
 212
 213 DEFINE_SPINLOCK(nmk_gpio_slpm_lock);
 214
 215 static void __nmk_gpio_set_mode(struct nmk_gpio_chip *nmk_chip,
 216                                 unsigned int offset, int gpio_mode)
 217 {
 218         u32 afunc, bfunc;
 219
 220         afunc = readl(nmk_chip->addr + NMK_GPIO_AFSLA) & ~BIT(offset);
 221         bfunc = readl(nmk_chip->addr + NMK_GPIO_AFSLB) & ~BIT(offset);
 222         if (gpio_mode & NMK_GPIO_ALT_A)
 223                 afunc |= BIT(offset);
 224         if (gpio_mode & NMK_GPIO_ALT_B)
 225                 bfunc |= BIT(offset);
 226         writel(afunc, nmk_chip->addr + NMK_GPIO_AFSLA);
 227         writel(bfunc, nmk_chip->addr + NMK_GPIO_AFSLB);
 228 }
 229
 230 static void __nmk_gpio_set_pull(struct nmk_gpio_chip *nmk_chip,
 231                                 unsigned int offset, enum nmk_gpio_pull pull)
 232 {
 233         u32 pdis;
 234
 235         pdis = readl(nmk_chip->addr + NMK_GPIO_PDIS);
 236         if (pull == NMK_GPIO_PULL_NONE) {
 237                 pdis |= BIT(offset);
 238                 nmk_chip->pull_up &= ~BIT(offset);
 239         } else {
 240                 pdis &= ~BIT(offset);
 241         }
 242
 243         writel(pdis, nmk_chip->addr + NMK_GPIO_PDIS);
 244
 245         if (pull == NMK_GPIO_PULL_UP) {
 246                 nmk_chip->pull_up |= BIT(offset);
 247                 writel(BIT(offset), nmk_chip->addr + NMK_GPIO_DATS);
 248         } else if (pull == NMK_GPIO_PULL_DOWN) {
 249                 nmk_chip->pull_up &= ~BIT(offset);
 250                 writel(BIT(offset), nmk_chip->addr + NMK_GPIO_DATC);
 251         }
 252 }
 253
 254 static void __nmk_gpio_set_lowemi(struct nmk_gpio_chip *nmk_chip,
 255                                   unsigned int offset, bool lowemi)
 256 {
 257         bool enabled = nmk_chip->lowemi & BIT(offset);
 258
 259         if (lowemi == enabled)
 260                 return;
 261
 262         if (lowemi)
 263                 nmk_chip->lowemi |= BIT(offset);
 264         else
 265                 nmk_chip->lowemi &= ~BIT(offset);
 266
 267         writel_relaxed(nmk_chip->lowemi,
 268                        nmk_chip->addr + NMK_GPIO_LOWEMI);
 269 }
 270
 271 static void __nmk_gpio_make_input(struct nmk_gpio_chip *nmk_chip,
 272                                   unsigned int offset)
 273 {
 274         writel(BIT(offset), nmk_chip->addr + NMK_GPIO_DIRC);
 275 }
 276
 277 static void __nmk_gpio_set_mode_safe(struct nmk_gpio_chip *nmk_chip,
 278                                      unsigned int offset, int gpio_mode,
 279                                      bool glitch)
 280 {
 281         u32 rwimsc = nmk_chip->rwimsc;
 282         u32 fwimsc = nmk_chip->fwimsc;
 283
 284         if (glitch && nmk_chip->set_ioforce) {
 285                 u32 bit = BIT(offset);
 286
 287                 /* Prevent spurious wakeups */
 288                 writel(rwimsc & ~bit, nmk_chip->addr + NMK_GPIO_RWIMSC);
 289                 writel(fwimsc & ~bit, nmk_chip->addr + NMK_GPIO_FWIMSC);
 290
 291                 nmk_chip->set_ioforce(true);
 292         }
 293
 294         __nmk_gpio_set_mode(nmk_chip, offset, gpio_mode);
 295
 296         if (glitch && nmk_chip->set_ioforce) {
 297                 nmk_chip->set_ioforce(false);
 298
 299                 writel(rwimsc, nmk_chip->addr + NMK_GPIO_RWIMSC);
 300                 writel(fwimsc, nmk_chip->addr + NMK_GPIO_FWIMSC);
 301         }
 302 }
 303
 304 static void
 305 nmk_gpio_disable_lazy_irq(struct nmk_gpio_chip *nmk_chip, unsigned int offset)
 306 {
 307         u32 falling = nmk_chip->fimsc & BIT(offset);
 308         u32 rising = nmk_chip->rimsc & BIT(offset);
 309         int gpio = nmk_chip->chip.base + offset;
 310         int irq = irq_find_mapping(nmk_chip->chip.irq.domain, offset);
 311         struct irq_data *d = irq_get_irq_data(irq);
 312
 313         if (!rising && !falling)
 314                 return;
 315
 316         if (!d || !irqd_irq_disabled(d))
 317                 return;
 318
 319         if (rising) {
 320                 nmk_chip->rimsc &= ~BIT(offset);
 321                 writel_relaxed(nmk_chip->rimsc,
 322                                nmk_chip->addr + NMK_GPIO_RIMSC);
 323         }
 324
 325         if (falling) {
 326                 nmk_chip->fimsc &= ~BIT(offset);
 327                 writel_relaxed(nmk_chip->fimsc,
 328                                nmk_chip->addr + NMK_GPIO_FIMSC);
 329         }
 330
 331         dev_dbg(nmk_chip->chip.parent, "%d: clearing interrupt mask\n", gpio);
 332 }
 333
 334 static void nmk_write_masked(void __iomem *reg, u32 mask, u32 value)
 335 {
 336         u32 val;
 337
 338         val = readl(reg);
 339         val = ((val & ~mask) | (value & mask));
 340         writel(val, reg);
 341 }
 342
 343 static void nmk_prcm_altcx_set_mode(struct nmk_pinctrl *npct,
 344                                     unsigned int offset, unsigned int alt_num)
 345 {
 346         int i;
 347         u16 reg;
 348         u8 bit;
 349         u8 alt_index;
 350         const struct prcm_gpiocr_altcx_pin_desc *pin_desc;
 351         const u16 *gpiocr_regs;
 352
 353         if (!npct->prcm_base)
 354                 return;
 355
 356         if (alt_num > PRCM_IDX_GPIOCR_ALTC_MAX) {
 357                 dev_err(npct->dev, "PRCM GPIOCR: alternate-C%i is invalid\n",
 358                         alt_num);
 359                 return;
 360         }
 361
 362         for (i = 0 ; i < npct->soc->npins_altcx ; i++) {
 363                 if (npct->soc->altcx_pins[i].pin == offset)
 364                         break;
 365         }
 366         if (i == npct->soc->npins_altcx) {
 367                 dev_dbg(npct->dev, "PRCM GPIOCR: pin %i is not found\n",
 368                         offset);
 369                 return;
 370         }
 371
 372         pin_desc = npct->soc->altcx_pins + i;
 373         gpiocr_regs = npct->soc->prcm_gpiocr_registers;
 374
 375         /*
 376          * If alt_num is NULL, just clear current ALTCx selection
 377          * to make sure we come back to a pure ALTC selection
 378          */
 379         if (!alt_num) {
 380                 for (i = 0 ; i < PRCM_IDX_GPIOCR_ALTC_MAX ; i++) {
 381                         if (pin_desc->altcx[i].used) {
 382                                 reg = gpiocr_regs[pin_desc->altcx[i].reg_index];
 383                                 bit = pin_desc->altcx[i].control_bit;
 384                                 if (readl(npct->prcm_base + reg) & BIT(bit)) {
 385                                         nmk_write_masked(npct->prcm_base + reg, BIT(bit), 0);
 386                                         dev_dbg(npct->dev,
 387                                                 "PRCM GPIOCR: pin %i: alternate-C%i has been disabled\n",
 388                                                 offset, i + 1);
 389                                 }
 390                         }
 391                 }
 392                 return;
 393         }
 394
 395         alt_index = alt_num - 1;
 396         if (!pin_desc->altcx[alt_index].used) {
 397                 dev_warn(npct->dev,
 398                          "PRCM GPIOCR: pin %i: alternate-C%i does not exist\n",
 399                          offset, alt_num);
 400                 return;
 401         }
 402
 403         /*
 404          * Check if any other ALTCx functions are activated on this pin
 405          * and disable it first.
 406          */
 407         for (i = 0 ; i < PRCM_IDX_GPIOCR_ALTC_MAX ; i++) {
 408                 if (i == alt_index)
 409                         continue;
 410                 if (pin_desc->altcx[i].used) {
 411                         reg = gpiocr_regs[pin_desc->altcx[i].reg_index];
 412                         bit = pin_desc->altcx[i].control_bit;
 413                         if (readl(npct->prcm_base + reg) & BIT(bit)) {
 414                                 nmk_write_masked(npct->prcm_base + reg, BIT(bit), 0);
 415                                 dev_dbg(npct->dev,
 416                                         "PRCM GPIOCR: pin %i: alternate-C%i has been disabled\n",
 417                                         offset, i + 1);
 418                         }
 419                 }
 420         }
 421
 422         reg = gpiocr_regs[pin_desc->altcx[alt_index].reg_index];
 423         bit = pin_desc->altcx[alt_index].control_bit;
 424         dev_dbg(npct->dev, "PRCM GPIOCR: pin %i: alternate-C%i has been selected\n",
 425                 offset, alt_index + 1);
 426         nmk_write_masked(npct->prcm_base + reg, BIT(bit), BIT(bit));
 427 }
 428
 429 /*
 430  * Safe sequence used to switch IOs between GPIO and Alternate-C mode:
 431  *  - Save SLPM registers
 432  *  - Set SLPM=0 for the IOs you want to switch and others to 1
 433  *  - Configure the GPIO registers for the IOs that are being switched
 434  *  - Set IOFORCE=1
 435  *  - Modify the AFLSA/B registers for the IOs that are being switched
 436  *  - Set IOFORCE=0
 437  *  - Restore SLPM registers
 438  *  - Any spurious wake up event during switch sequence to be ignored and
 439  *    cleared
 440  */
 441 static void nmk_gpio_glitch_slpm_init(unsigned int *slpm)
 442 {
 443         int i;
 444
 445         for (i = 0; i < NMK_MAX_BANKS; i++) {
 446                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
 447                 unsigned int temp = slpm[i];
 448
 449                 if (!chip)
 450                         break;
 451
 452                 clk_enable(chip->clk);
 453
 454                 slpm[i] = readl(chip->addr + NMK_GPIO_SLPC);
 455                 writel(temp, chip->addr + NMK_GPIO_SLPC);
 456         }
 457 }
 458
 459 static void nmk_gpio_glitch_slpm_restore(unsigned int *slpm)
 460 {
 461         int i;
 462
 463         for (i = 0; i < NMK_MAX_BANKS; i++) {
 464                 struct nmk_gpio_chip *chip = nmk_gpio_chips[i];
 465
 466                 if (!chip)
 467                         break;
 468
 469                 writel(slpm[i], chip->addr + NMK_GPIO_SLPC);
 470
 471                 clk_disable(chip->clk);
 472         }
 473 }
 474
 475 /* Only called by gpio-nomadik but requires knowledge of struct nmk_pinctrl. */
 476 int __maybe_unused nmk_prcm_gpiocr_get_mode(struct pinctrl_dev *pctldev, int gpio)
 477 {
 478         int i;
 479         u16 reg;
 480         u8 bit;
 481         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 482         const struct prcm_gpiocr_altcx_pin_desc *pin_desc;
 483         const u16 *gpiocr_regs;
 484
 485         if (!npct->prcm_base)
 486                 return NMK_GPIO_ALT_C;
 487
 488         for (i = 0; i < npct->soc->npins_altcx; i++) {
 489                 if (npct->soc->altcx_pins[i].pin == gpio)
 490                         break;
 491         }
 492         if (i == npct->soc->npins_altcx)
 493                 return NMK_GPIO_ALT_C;
 494
 495         pin_desc = npct->soc->altcx_pins + i;
 496         gpiocr_regs = npct->soc->prcm_gpiocr_registers;
 497         for (i = 0; i < PRCM_IDX_GPIOCR_ALTC_MAX; i++) {
 498                 if (pin_desc->altcx[i].used) {
 499                         reg = gpiocr_regs[pin_desc->altcx[i].reg_index];
 500                         bit = pin_desc->altcx[i].control_bit;
 501                         if (readl(npct->prcm_base + reg) & BIT(bit))
 502                                 return NMK_GPIO_ALT_C + i + 1;
 503                 }
 504         }
 505         return NMK_GPIO_ALT_C;
 506 }
 507
 508 static int nmk_get_groups_cnt(struct pinctrl_dev *pctldev)
 509 {
 510         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 511
 512         return npct->soc->ngroups;
 513 }
 514
 515 static const char *nmk_get_group_name(struct pinctrl_dev *pctldev,
 516                                       unsigned int selector)
 517 {
 518         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 519
 520         return npct->soc->groups[selector].grp.name;
 521 }
 522
 523 static int nmk_get_group_pins(struct pinctrl_dev *pctldev, unsigned int selector,
 524                               const unsigned int **pins,
 525                               unsigned int *num_pins)
 526 {
 527         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 528
 529         *pins = npct->soc->groups[selector].grp.pins;
 530         *num_pins = npct->soc->groups[selector].grp.npins;
 531         return 0;
 532 }
 533
 534 /* This makes the mapping from pin number to a GPIO chip. We also return the pin
 535  * offset in the GPIO chip for convenience (and to avoid a second loop).
 536  */
 537 static struct nmk_gpio_chip *find_nmk_gpio_from_pin(unsigned int pin,
 538                                                     unsigned int *offset)
 539 {
 540         int i, j = 0;
 541         struct nmk_gpio_chip *nmk_gpio;
 542
 543         /* We assume that pins are allocated in bank order. */
 544         for (i = 0; i < NMK_MAX_BANKS; i++) {
 545                 nmk_gpio = nmk_gpio_chips[i];
 546                 if (!nmk_gpio)
 547                         continue;
 548                 if (pin >= j && pin < j + nmk_gpio->chip.ngpio) {
 549                         if (offset)
 550                                 *offset = pin - j;
 551                         return nmk_gpio;
 552                 }
 553                 j += nmk_gpio->chip.ngpio;
 554         }
 555         return NULL;
 556 }
 557
 558 static struct gpio_chip *find_gc_from_pin(unsigned int pin)
 559 {
 560         struct nmk_gpio_chip *nmk_gpio = find_nmk_gpio_from_pin(pin, NULL);
 561
 562         if (nmk_gpio)
 563                 return &nmk_gpio->chip;
 564         return NULL;
 565 }
 566
 567 static void nmk_pin_dbg_show(struct pinctrl_dev *pctldev, struct seq_file *s,
 568                              unsigned int offset)
 569 {
 570         struct gpio_chip *chip = find_gc_from_pin(offset);
 571
 572         if (!chip) {
 573                 seq_printf(s, "invalid pin offset");
 574                 return;
 575         }
 576         nmk_gpio_dbg_show_one(s, pctldev, chip, offset - chip->base, offset);
 577 }
 578
 579 static int nmk_dt_add_map_mux(struct pinctrl_map **map, unsigned int *reserved_maps,
 580                               unsigned int *num_maps, const char *group,
 581                               const char *function)
 582 {
 583         if (*num_maps == *reserved_maps)
 584                 return -ENOSPC;
 585
 586         (*map)[*num_maps].type = PIN_MAP_TYPE_MUX_GROUP;
 587         (*map)[*num_maps].data.mux.group = group;
 588         (*map)[*num_maps].data.mux.function = function;
 589         (*num_maps)++;
 590
 591         return 0;
 592 }
 593
 594 static int nmk_dt_add_map_configs(struct pinctrl_map **map,
 595                                   unsigned int *reserved_maps,
 596                                   unsigned int *num_maps, const char *group,
 597                                   unsigned long *configs, unsigned int num_configs)
 598 {
 599         unsigned long *dup_configs;
 600
 601         if (*num_maps == *reserved_maps)
 602                 return -ENOSPC;
 603
 604         dup_configs = kmemdup(configs, num_configs * sizeof(*dup_configs),
 605                               GFP_KERNEL);
 606         if (!dup_configs)
 607                 return -ENOMEM;
 608
 609         (*map)[*num_maps].type = PIN_MAP_TYPE_CONFIGS_PIN;
 610
 611         (*map)[*num_maps].data.configs.group_or_pin = group;
 612         (*map)[*num_maps].data.configs.configs = dup_configs;
 613         (*map)[*num_maps].data.configs.num_configs = num_configs;
 614         (*num_maps)++;
 615
 616         return 0;
 617 }
 618
 619 #define NMK_CONFIG_PIN(x, y) { .property = x, .config = y, }
 620 #define NMK_CONFIG_PIN_ARRAY(x, y) { .property = x, .choice = y, \
 621         .size = ARRAY_SIZE(y), }
 622
 623 static const unsigned long nmk_pin_input_modes[] = {
 624         PIN_INPUT_NOPULL,
 625         PIN_INPUT_PULLUP,
 626         PIN_INPUT_PULLDOWN,
 627 };
 628
 629 static const unsigned long nmk_pin_output_modes[] = {
 630         PIN_OUTPUT_LOW,
 631         PIN_OUTPUT_HIGH,
 632         PIN_DIR_OUTPUT,
 633 };
 634
 635 static const unsigned long nmk_pin_sleep_modes[] = {
 636         PIN_SLEEPMODE_DISABLED,
 637         PIN_SLEEPMODE_ENABLED,
 638 };
 639
 640 static const unsigned long nmk_pin_sleep_input_modes[] = {
 641         PIN_SLPM_INPUT_NOPULL,
 642         PIN_SLPM_INPUT_PULLUP,
 643         PIN_SLPM_INPUT_PULLDOWN,
 644         PIN_SLPM_DIR_INPUT,
 645 };
 646
 647 static const unsigned long nmk_pin_sleep_output_modes[] = {
 648         PIN_SLPM_OUTPUT_LOW,
 649         PIN_SLPM_OUTPUT_HIGH,
 650         PIN_SLPM_DIR_OUTPUT,
 651 };
 652
 653 static const unsigned long nmk_pin_sleep_wakeup_modes[] = {
 654         PIN_SLPM_WAKEUP_DISABLE,
 655         PIN_SLPM_WAKEUP_ENABLE,
 656 };
 657
 658 static const unsigned long nmk_pin_gpio_modes[] = {
 659         PIN_GPIOMODE_DISABLED,
 660         PIN_GPIOMODE_ENABLED,
 661 };
 662
 663 static const unsigned long nmk_pin_sleep_pdis_modes[] = {
 664         PIN_SLPM_PDIS_DISABLED,
 665         PIN_SLPM_PDIS_ENABLED,
 666 };
 667
 668 struct nmk_cfg_param {
 669         const char *property;
 670         unsigned long config;
 671         const unsigned long *choice;
 672         int size;
 673 };
 674
 675 static const struct nmk_cfg_param nmk_cfg_params[] = {
 676         NMK_CONFIG_PIN_ARRAY("ste,input",               nmk_pin_input_modes),
 677         NMK_CONFIG_PIN_ARRAY("ste,output",              nmk_pin_output_modes),
 678         NMK_CONFIG_PIN_ARRAY("ste,sleep",               nmk_pin_sleep_modes),
 679         NMK_CONFIG_PIN_ARRAY("ste,sleep-input",         nmk_pin_sleep_input_modes),
 680         NMK_CONFIG_PIN_ARRAY("ste,sleep-output",        nmk_pin_sleep_output_modes),
 681         NMK_CONFIG_PIN_ARRAY("ste,sleep-wakeup",        nmk_pin_sleep_wakeup_modes),
 682         NMK_CONFIG_PIN_ARRAY("ste,gpio",                nmk_pin_gpio_modes),
 683         NMK_CONFIG_PIN_ARRAY("ste,sleep-pull-disable",  nmk_pin_sleep_pdis_modes),
 684 };
 685
 686 static int nmk_dt_pin_config(int index, int val, unsigned long *config)
 687 {
 688         if (!nmk_cfg_params[index].choice) {
 689                 *config = nmk_cfg_params[index].config;
 690         } else {
 691                 /* test if out of range */
 692                 if  (val < nmk_cfg_params[index].size) {
 693                         *config = nmk_cfg_params[index].config |
 694                                 nmk_cfg_params[index].choice[val];
 695                 }
 696         }
 697         return 0;
 698 }
 699
 700 static const char *nmk_find_pin_name(struct pinctrl_dev *pctldev, const char *pin_name)
 701 {
 702         int i, pin_number;
 703         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 704
 705         if (sscanf((char *)pin_name, "GPIO%d", &pin_number) == 1)
 706                 for (i = 0; i < npct->soc->npins; i++)
 707                         if (npct->soc->pins[i].number == pin_number)
 708                                 return npct->soc->pins[i].name;
 709         return NULL;
 710 }
 711
 712 static bool nmk_pinctrl_dt_get_config(struct device_node *np,
 713                                       unsigned long *configs)
 714 {
 715         bool has_config = 0;
 716         unsigned long cfg = 0;
 717         int i, val, ret;
 718
 719         for (i = 0; i < ARRAY_SIZE(nmk_cfg_params); i++) {
 720                 ret = of_property_read_u32(np, nmk_cfg_params[i].property, &val);
 721                 if (ret != -EINVAL) {
 722                         if (nmk_dt_pin_config(i, val, &cfg) == 0) {
 723                                 *configs |= cfg;
 724                                 has_config = 1;
 725                         }
 726                 }
 727         }
 728
 729         return has_config;
 730 }
 731
 732 static int nmk_pinctrl_dt_subnode_to_map(struct pinctrl_dev *pctldev,
 733                                          struct device_node *np,
 734                                          struct pinctrl_map **map,
 735                                          unsigned int *reserved_maps,
 736                                          unsigned int *num_maps)
 737 {
 738         int ret;
 739         const char *function = NULL;
 740         unsigned long configs = 0;
 741         bool has_config = 0;
 742         struct property *prop;
 743         struct device_node *np_config;
 744
 745         ret = of_property_read_string(np, "function", &function);
 746         if (ret >= 0) {
 747                 const char *group;
 748
 749                 ret = of_property_count_strings(np, "groups");
 750                 if (ret < 0)
 751                         goto exit;
 752
 753                 ret = pinctrl_utils_reserve_map(pctldev, map,
 754                                                 reserved_maps,
 755                                                 num_maps, ret);
 756                 if (ret < 0)
 757                         goto exit;
 758
 759                 of_property_for_each_string(np, "groups", prop, group) {
 760                         ret = nmk_dt_add_map_mux(map, reserved_maps, num_maps,
 761                                                  group, function);
 762                         if (ret < 0)
 763                                 goto exit;
 764                 }
 765         }
 766
 767         has_config = nmk_pinctrl_dt_get_config(np, &configs);
 768         np_config = of_parse_phandle(np, "ste,config", 0);
 769         if (np_config) {
 770                 has_config |= nmk_pinctrl_dt_get_config(np_config, &configs);
 771                 of_node_put(np_config);
 772         }
 773         if (has_config) {
 774                 const char *gpio_name;
 775                 const char *pin;
 776
 777                 ret = of_property_count_strings(np, "pins");
 778                 if (ret < 0)
 779                         goto exit;
 780                 ret = pinctrl_utils_reserve_map(pctldev, map,
 781                                                 reserved_maps,
 782                                                 num_maps, ret);
 783                 if (ret < 0)
 784                         goto exit;
 785
 786                 of_property_for_each_string(np, "pins", prop, pin) {
 787                         gpio_name = nmk_find_pin_name(pctldev, pin);
 788
 789                         ret = nmk_dt_add_map_configs(map, reserved_maps,
 790                                                      num_maps,
 791                                                      gpio_name, &configs, 1);
 792                         if (ret < 0)
 793                                 goto exit;
 794                 }
 795         }
 796
 797 exit:
 798         return ret;
 799 }
 800
 801 static int nmk_pinctrl_dt_node_to_map(struct pinctrl_dev *pctldev,
 802                                       struct device_node *np_config,
 803                                       struct pinctrl_map **map,
 804                                       unsigned int *num_maps)
 805 {
 806         unsigned int reserved_maps;
 807         int ret;
 808
 809         reserved_maps = 0;
 810         *map = NULL;
 811         *num_maps = 0;
 812
 813         for_each_child_of_node_scoped(np_config, np) {
 814                 ret = nmk_pinctrl_dt_subnode_to_map(pctldev, np, map,
 815                                                     &reserved_maps, num_maps);
 816                 if (ret < 0) {
 817                         pinctrl_utils_free_map(pctldev, *map, *num_maps);
 818                         return ret;
 819                 }
 820         }
 821
 822         return 0;
 823 }
 824
 825 static const struct pinctrl_ops nmk_pinctrl_ops = {
 826         .get_groups_count = nmk_get_groups_cnt,
 827         .get_group_name = nmk_get_group_name,
 828         .get_group_pins = nmk_get_group_pins,
 829         .pin_dbg_show = nmk_pin_dbg_show,
 830         .dt_node_to_map = nmk_pinctrl_dt_node_to_map,
 831         .dt_free_map = pinctrl_utils_free_map,
 832 };
 833
 834 static int nmk_pmx_get_funcs_cnt(struct pinctrl_dev *pctldev)
 835 {
 836         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 837
 838         return npct->soc->nfunctions;
 839 }
 840
 841 static const char *nmk_pmx_get_func_name(struct pinctrl_dev *pctldev,
 842                                          unsigned int function)
 843 {
 844         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 845
 846         return npct->soc->functions[function].name;
 847 }
 848
 849 static int nmk_pmx_get_func_groups(struct pinctrl_dev *pctldev,
 850                                    unsigned int function,
 851                                    const char * const **groups,
 852                                    unsigned * const num_groups)
 853 {
 854         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 855
 856         *groups = npct->soc->functions[function].groups;
 857         *num_groups = npct->soc->functions[function].ngroups;
 858
 859         return 0;
 860 }
 861
 862 static int nmk_pmx_set(struct pinctrl_dev *pctldev, unsigned int function,
 863                        unsigned int group)
 864 {
 865         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 866         const struct nmk_pingroup *g;
 867         static unsigned int slpm[NMK_MAX_BANKS];
 868         unsigned long flags = 0;
 869         bool glitch;
 870         int ret = -EINVAL;
 871         int i;
 872
 873         g = &npct->soc->groups[group];
 874
 875         if (g->altsetting < 0)
 876                 return -EINVAL;
 877
 878         dev_dbg(npct->dev, "enable group %s, %zu pins\n", g->grp.name, g->grp.npins);
 879
 880         /*
 881          * If we're setting altfunc C by setting both AFSLA and AFSLB to 1,
 882          * we may pass through an undesired state. In this case we take
 883          * some extra care.
 884          *
 885          * Safe sequence used to switch IOs between GPIO and Alternate-C mode:
 886          *  - Save SLPM registers (since we have a shadow register in the
 887          *    nmk_chip we're using that as backup)
 888          *  - Set SLPM=0 for the IOs you want to switch and others to 1
 889          *  - Configure the GPIO registers for the IOs that are being switched
 890          *  - Set IOFORCE=1
 891          *  - Modify the AFLSA/B registers for the IOs that are being switched
 892          *  - Set IOFORCE=0
 893          *  - Restore SLPM registers
 894          *  - Any spurious wake up event during switch sequence to be ignored
 895          *    and cleared
 896          *
 897          * We REALLY need to save ALL slpm registers, because the external
 898          * IOFORCE will switch *all* ports to their sleepmode setting to as
 899          * to avoid glitches. (Not just one port!)
 900          */
 901         glitch = ((g->altsetting & NMK_GPIO_ALT_C) == NMK_GPIO_ALT_C);
 902
 903         if (glitch) {
 904                 spin_lock_irqsave(&nmk_gpio_slpm_lock, flags);
 905
 906                 /* Initially don't put any pins to sleep when switching */
 907                 memset(slpm, 0xff, sizeof(slpm));
 908
 909                 /*
 910                  * Then mask the pins that need to be sleeping now when we're
 911                  * switching to the ALT C function.
 912                  */
 913                 for (i = 0; i < g->grp.npins; i++) {
 914                         struct nmk_gpio_chip *nmk_chip;
 915                         unsigned int bit;
 916
 917                         nmk_chip = find_nmk_gpio_from_pin(g->grp.pins[i], &bit);
 918                         if (!nmk_chip) {
 919                                 dev_err(npct->dev,
 920                                         "invalid pin offset %d in group %s at index %d\n",
 921                                         g->grp.pins[i], g->grp.name, i);
 922                                 goto out_pre_slpm_init;
 923                         }
 924
 925                         slpm[nmk_chip->bank] &= ~BIT(bit);
 926                 }
 927                 nmk_gpio_glitch_slpm_init(slpm);
 928         }
 929
 930         for (i = 0; i < g->grp.npins; i++) {
 931                 struct nmk_gpio_chip *nmk_chip;
 932                 unsigned int bit;
 933
 934                 nmk_chip = find_nmk_gpio_from_pin(g->grp.pins[i], &bit);
 935                 if (!nmk_chip) {
 936                         dev_err(npct->dev,
 937                                 "invalid pin offset %d in group %s at index %d\n",
 938                                 g->grp.pins[i], g->grp.name, i);
 939                         goto out_glitch;
 940                 }
 941                 dev_dbg(npct->dev, "setting pin %d to altsetting %d\n",
 942                         g->grp.pins[i], g->altsetting);
 943
 944                 clk_enable(nmk_chip->clk);
 945                 /*
 946                  * If the pin is switching to altfunc, and there was an
 947                  * interrupt installed on it which has been lazy disabled,
 948                  * actually mask the interrupt to prevent spurious interrupts
 949                  * that would occur while the pin is under control of the
 950                  * peripheral. Only SKE does this.
 951                  */
 952                 nmk_gpio_disable_lazy_irq(nmk_chip, bit);
 953
 954                 __nmk_gpio_set_mode_safe(nmk_chip, bit,
 955                                          (g->altsetting & NMK_GPIO_ALT_C), glitch);
 956                 clk_disable(nmk_chip->clk);
 957
 958                 /*
 959                  * Call PRCM GPIOCR config function in case ALTC
 960                  * has been selected:
 961                  * - If selection is a ALTCx, some bits in PRCM GPIOCR registers
 962                  *   must be set.
 963                  * - If selection is pure ALTC and previous selection was ALTCx,
 964                  *   then some bits in PRCM GPIOCR registers must be cleared.
 965                  */
 966                 if ((g->altsetting & NMK_GPIO_ALT_C) == NMK_GPIO_ALT_C)
 967                         nmk_prcm_altcx_set_mode(npct, g->grp.pins[i],
 968                                                 g->altsetting >> NMK_GPIO_ALT_CX_SHIFT);
 969         }
 970
 971         /* When all pins are successfully reconfigured we get here */
 972         ret = 0;
 973
 974 out_glitch:
 975         if (glitch)
 976                 nmk_gpio_glitch_slpm_restore(slpm);
 977 out_pre_slpm_init:
 978         if (glitch)
 979                 spin_unlock_irqrestore(&nmk_gpio_slpm_lock, flags);
 980
 981         return ret;
 982 }
 983
 984 static int nmk_gpio_request_enable(struct pinctrl_dev *pctldev,
 985                                    struct pinctrl_gpio_range *range,
 986                                    unsigned int pin)
 987 {
 988         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
 989         struct nmk_gpio_chip *nmk_chip;
 990         struct gpio_chip *chip;
 991         unsigned int bit;
 992
 993         if (!range) {
 994                 dev_err(npct->dev, "invalid range\n");
 995                 return -EINVAL;
 996         }
 997         if (!range->gc) {
 998                 dev_err(npct->dev, "missing GPIO chip in range\n");
 999                 return -EINVAL;
1000         }
1001         chip = range->gc;
1002         nmk_chip = gpiochip_get_data(chip);
1003
1004         dev_dbg(npct->dev, "enable pin %u as GPIO\n", pin);
1005
1006         find_nmk_gpio_from_pin(pin, &bit);
1007
1008         clk_enable(nmk_chip->clk);
1009         /* There is no glitch when converting any pin to GPIO */
1010         __nmk_gpio_set_mode(nmk_chip, bit, NMK_GPIO_ALT_GPIO);
1011         clk_disable(nmk_chip->clk);
1012
1013         return 0;
1014 }
1015
1016 static void nmk_gpio_disable_free(struct pinctrl_dev *pctldev,
1017                                   struct pinctrl_gpio_range *range,
1018                                   unsigned int pin)
1019 {
1020         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1021
1022         dev_dbg(npct->dev, "disable pin %u as GPIO\n", pin);
1023         /* Set the pin to some default state, GPIO is usually default */
1024 }
1025
1026 static const struct pinmux_ops nmk_pinmux_ops = {
1027         .get_functions_count = nmk_pmx_get_funcs_cnt,
1028         .get_function_name = nmk_pmx_get_func_name,
1029         .get_function_groups = nmk_pmx_get_func_groups,
1030         .set_mux = nmk_pmx_set,
1031         .gpio_request_enable = nmk_gpio_request_enable,
1032         .gpio_disable_free = nmk_gpio_disable_free,
1033         .strict = true,
1034 };
1035
1036 static int nmk_pin_config_get(struct pinctrl_dev *pctldev, unsigned int pin,
1037                               unsigned long *config)
1038 {
1039         /* Not implemented */
1040         return -EINVAL;
1041 }
1042
1043 static int nmk_pin_config_set(struct pinctrl_dev *pctldev, unsigned int pin,
1044                               unsigned long *configs, unsigned int num_configs)
1045 {
1046         static const char * const pullnames[] = {
1047                 [NMK_GPIO_PULL_NONE]    = "none",
1048                 [NMK_GPIO_PULL_UP]      = "up",
1049                 [NMK_GPIO_PULL_DOWN]    = "down",
1050                 [3] /* illegal */       = "??"
1051         };
1052         static const char * const slpmnames[] = {
1053                 [NMK_GPIO_SLPM_INPUT]           = "input/wakeup",
1054                 [NMK_GPIO_SLPM_NOCHANGE]        = "no-change/no-wakeup",
1055         };
1056         struct nmk_pinctrl *npct = pinctrl_dev_get_drvdata(pctldev);
1057         struct nmk_gpio_chip *nmk_chip;
1058         unsigned int bit;
1059         unsigned long cfg;
1060         int pull, slpm, output, val, i;
1061         bool lowemi, gpiomode, sleep;
1062
1063         nmk_chip = find_nmk_gpio_from_pin(pin, &bit);
1064         if (!nmk_chip) {
1065                 dev_err(npct->dev,
1066                         "invalid pin offset %d\n", pin);
1067                 return -EINVAL;
1068         }
1069
1070         for (i = 0; i < num_configs; i++) {
1071                 /*
1072                  * The pin config contains pin number and altfunction fields,
1073                  * here we just ignore that part. It's being handled by the
1074                  * framework and pinmux callback respectively.
1075                  */
1076                 cfg = configs[i];
1077                 pull = PIN_PULL(cfg);
1078                 slpm = PIN_SLPM(cfg);
1079                 output = PIN_DIR(cfg);
1080                 val = PIN_VAL(cfg);
1081                 lowemi = PIN_LOWEMI(cfg);
1082                 gpiomode = PIN_GPIOMODE(cfg);
1083                 sleep = PIN_SLEEPMODE(cfg);
1084
1085                 if (sleep) {
1086                         int slpm_pull = PIN_SLPM_PULL(cfg);
1087                         int slpm_output = PIN_SLPM_DIR(cfg);
1088                         int slpm_val = PIN_SLPM_VAL(cfg);
1089
1090                         /* All pins go into GPIO mode at sleep */
1091                         gpiomode = true;
1092
1093                         /*
1094                          * The SLPM_* values are normal values + 1 to allow zero
1095                          * to mean "same as normal".
1096                          */
1097                         if (slpm_pull)
1098                                 pull = slpm_pull - 1;
1099                         if (slpm_output)
1100                                 output = slpm_output - 1;
1101                         if (slpm_val)
1102                                 val = slpm_val - 1;
1103
1104                         dev_dbg(nmk_chip->chip.parent,
1105                                 "pin %d: sleep pull %s, dir %s, val %s\n",
1106                                 pin,
1107                                 slpm_pull ? pullnames[pull] : "same",
1108                                 slpm_output ? (output ? "output" : "input")
1109                                 : "same",
1110                                 slpm_val ? (val ? "high" : "low") : "same");
1111                 }
1112
1113                 dev_dbg(nmk_chip->chip.parent,
1114                         "pin %d [%#lx]: pull %s, slpm %s (%s%s), lowemi %s\n",
1115                         pin, cfg, pullnames[pull], slpmnames[slpm],
1116                         output ? "output " : "input",
1117                         output ? (val ? "high" : "low") : "",
1118                         lowemi ? "on" : "off");
1119
1120                 clk_enable(nmk_chip->clk);
1121                 if (gpiomode)
1122                         /* No glitch when going to GPIO mode */
1123                         __nmk_gpio_set_mode(nmk_chip, bit, NMK_GPIO_ALT_GPIO);
1124                 if (output) {
1125                         __nmk_gpio_make_output(nmk_chip, bit, val);
1126                 } else {
1127                         __nmk_gpio_make_input(nmk_chip, bit);
1128                         __nmk_gpio_set_pull(nmk_chip, bit, pull);
1129                 }
1130                 /* TODO: isn't this only applicable on output pins? */
1131                 __nmk_gpio_set_lowemi(nmk_chip, bit, lowemi);
1132
1133                 __nmk_gpio_set_slpm(nmk_chip, bit, slpm);
1134                 clk_disable(nmk_chip->clk);
1135         } /* for each config */
1136
1137         return 0;
1138 }
1139
1140 static const struct pinconf_ops nmk_pinconf_ops = {
1141         .pin_config_get = nmk_pin_config_get,
1142         .pin_config_set = nmk_pin_config_set,
1143 };
1144
1145 static struct pinctrl_desc nmk_pinctrl_desc = {
1146         .name = "pinctrl-nomadik",
1147         .pctlops = &nmk_pinctrl_ops,
1148         .pmxops = &nmk_pinmux_ops,
1149         .confops = &nmk_pinconf_ops,
1150         .owner = THIS_MODULE,
1151 };
1152
1153 static const struct of_device_id nmk_pinctrl_match[] = {
1154         {
1155                 .compatible = "stericsson,stn8815-pinctrl",
1156                 .data = (void *)PINCTRL_NMK_STN8815,
1157         },
1158         {
1159                 .compatible = "stericsson,db8500-pinctrl",
1160                 .data = (void *)PINCTRL_NMK_DB8500,
1161         },
1162         {},
1163 };
1164
1165 #ifdef CONFIG_PM_SLEEP
1166 static int nmk_pinctrl_suspend(struct device *dev)
1167 {
1168         struct nmk_pinctrl *npct;
1169
1170         npct = dev_get_drvdata(dev);
1171         if (!npct)
1172                 return -EINVAL;
1173
1174         return pinctrl_force_sleep(npct->pctl);
1175 }
1176
1177 static int nmk_pinctrl_resume(struct device *dev)
1178 {
1179         struct nmk_pinctrl *npct;
1180
1181         npct = dev_get_drvdata(dev);
1182         if (!npct)
1183                 return -EINVAL;
1184
1185         return pinctrl_force_default(npct->pctl);
1186 }
1187 #endif
1188
1189 static int nmk_pinctrl_probe(struct platform_device *pdev)
1190 {
1191         struct fwnode_handle *fwnode = dev_fwnode(&pdev->dev);
1192         struct fwnode_handle *prcm_fwnode;
1193         struct nmk_pinctrl *npct;
1194         uintptr_t version = 0;
1195         int i;
1196
1197         npct = devm_kzalloc(&pdev->dev, sizeof(*npct), GFP_KERNEL);
1198         if (!npct)
1199                 return -ENOMEM;
1200
1201         version = (uintptr_t)device_get_match_data(&pdev->dev);
1202
1203         /* Poke in other ASIC variants here */
1204         if (version == PINCTRL_NMK_STN8815)
1205                 nmk_pinctrl_stn8815_init(&npct->soc);
1206         if (version == PINCTRL_NMK_DB8500)
1207                 nmk_pinctrl_db8500_init(&npct->soc);
1208
1209         /*
1210          * Since we depend on the GPIO chips to provide clock and register base
1211          * for the pin control operations, make sure that we have these
1212          * populated before we continue. Follow the phandles to instantiate
1213          * them. The GPIO portion of the actual hardware may be probed before
1214          * or after this point: it shouldn't matter as the APIs are orthogonal.
1215          */
1216         for (i = 0; i < NMK_MAX_BANKS; i++) {
1217                 struct fwnode_handle *gpio_fwnode;
1218                 struct nmk_gpio_chip *nmk_chip;
1219
1220                 gpio_fwnode = fwnode_find_reference(fwnode, "nomadik-gpio-chips", i);
1221                 if (IS_ERR(gpio_fwnode))
1222                         continue;
1223
1224                 dev_info(&pdev->dev, "populate NMK GPIO %d \"%pfwP\"\n", i, gpio_fwnode);
1225                 nmk_chip = nmk_gpio_populate_chip(gpio_fwnode, pdev);
1226                 if (IS_ERR(nmk_chip))
1227                         dev_err(&pdev->dev,
1228                                 "could not populate nmk chip struct - continue anyway\n");
1229                 else
1230                         /* We are NOT compatible with mobileye,eyeq5-gpio. */
1231                         BUG_ON(nmk_chip->is_mobileye_soc);
1232                 fwnode_handle_put(gpio_fwnode);
1233         }
1234
1235         prcm_fwnode = fwnode_find_reference(fwnode, "prcm", 0);
1236         if (!IS_ERR(prcm_fwnode)) {
1237                 npct->prcm_base = fwnode_iomap(prcm_fwnode, 0);
1238                 fwnode_handle_put(prcm_fwnode);
1239         }
1240         if (!npct->prcm_base) {
1241                 if (version == PINCTRL_NMK_STN8815) {
1242                         dev_info(&pdev->dev,
1243                                  "No PRCM base, assuming no ALT-Cx control is available\n");
1244                 } else {
1245                         dev_err(&pdev->dev, "missing PRCM base address\n");
1246                         return -EINVAL;
1247                 }
1248         }
1249
1250         nmk_pinctrl_desc.pins = npct->soc->pins;
1251         nmk_pinctrl_desc.npins = npct->soc->npins;
1252         npct->dev = &pdev->dev;
1253
1254         npct->pctl = devm_pinctrl_register(&pdev->dev, &nmk_pinctrl_desc, npct);
1255         if (IS_ERR(npct->pctl)) {
1256                 dev_err(&pdev->dev, "could not register Nomadik pinctrl driver\n");
1257                 return PTR_ERR(npct->pctl);
1258         }
1259
1260         platform_set_drvdata(pdev, npct);
1261         dev_info(&pdev->dev, "initialized Nomadik pin control driver\n");
1262
1263         return 0;
1264 }
1265
1266 static SIMPLE_DEV_PM_OPS(nmk_pinctrl_pm_ops,
1267                         nmk_pinctrl_suspend,
1268                         nmk_pinctrl_resume);
1269
1270 static struct platform_driver nmk_pinctrl_driver = {
1271         .driver = {
1272                 .name = "pinctrl-nomadik",
1273                 .of_match_table = nmk_pinctrl_match,
1274                 .pm = &nmk_pinctrl_pm_ops,
1275         },
1276         .probe = nmk_pinctrl_probe,
1277 };
1278
1279 static int __init nmk_pinctrl_init(void)
1280 {
1281         return platform_driver_register(&nmk_pinctrl_driver);
1282 }
1283 core_initcall(nmk_pinctrl_init);