drivers/gpu/drm/amd/amdgpu/amdgpu_dma_buf.c

   1 /*
   2  * Copyright 2019 Advanced Micro Devices, Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * based on nouveau_prime.c
  23  *
  24  * Authors: Alex Deucher
  25  */
  26
  27 /**
  28  * DOC: PRIME Buffer Sharing
  29  *
  30  * The following callback implementations are used for :ref:`sharing GEM buffer
  31  * objects between different devices via PRIME <prime_buffer_sharing>`.
  32  */
  33
  34 #include "amdgpu.h"
  35 #include "amdgpu_display.h"
  36 #include "amdgpu_gem.h"
  37 #include "amdgpu_dma_buf.h"
  38 #include "amdgpu_xgmi.h"
  39 #include <drm/amdgpu_drm.h>
  40 #include <drm/ttm/ttm_tt.h>
  41 #include <linux/dma-buf.h>
  42 #include <linux/dma-fence-array.h>
  43 #include <linux/pci-p2pdma.h>
  44 #include <linux/pm_runtime.h>
  45 #include "amdgpu_trace.h"
  46
  47 /**
  48  * amdgpu_dma_buf_attach - &dma_buf_ops.attach implementation
  49  *
  50  * @dmabuf: DMA-buf where we attach to
  51  * @attach: attachment to add
  52  *
  53  * Add the attachment as user to the exported DMA-buf.
  54  */
  55 static int amdgpu_dma_buf_attach(struct dma_buf *dmabuf,
  56                                  struct dma_buf_attachment *attach)
  57 {
  58         struct drm_gem_object *obj = dmabuf->priv;
  59         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
  60         struct amdgpu_device *adev = amdgpu_ttm_adev(bo->tbo.bdev);
  61         int r;
  62
  63         if (pci_p2pdma_distance(adev->pdev, attach->dev, false) < 0)
  64                 attach->peer2peer = false;
  65
  66         r = pm_runtime_get_sync(adev_to_drm(adev)->dev);
  67         trace_amdgpu_runpm_reference_dumps(1, __func__);
  68         if (r < 0)
  69                 goto out;
  70
  71         return 0;
  72
  73 out:
  74         pm_runtime_put_autosuspend(adev_to_drm(adev)->dev);
  75         trace_amdgpu_runpm_reference_dumps(0, __func__);
  76         return r;
  77 }
  78
  79 /**
  80  * amdgpu_dma_buf_detach - &dma_buf_ops.detach implementation
  81  *
  82  * @dmabuf: DMA-buf where we remove the attachment from
  83  * @attach: the attachment to remove
  84  *
  85  * Called when an attachment is removed from the DMA-buf.
  86  */
  87 static void amdgpu_dma_buf_detach(struct dma_buf *dmabuf,
  88                                   struct dma_buf_attachment *attach)
  89 {
  90         struct drm_gem_object *obj = dmabuf->priv;
  91         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
  92         struct amdgpu_device *adev = amdgpu_ttm_adev(bo->tbo.bdev);
  93
  94         pm_runtime_mark_last_busy(adev_to_drm(adev)->dev);
  95         pm_runtime_put_autosuspend(adev_to_drm(adev)->dev);
  96         trace_amdgpu_runpm_reference_dumps(0, __func__);
  97 }
  98
  99 /**
 100  * amdgpu_dma_buf_pin - &dma_buf_ops.pin implementation
 101  *
 102  * @attach: attachment to pin down
 103  *
 104  * Pin the BO which is backing the DMA-buf so that it can't move any more.
 105  */
 106 static int amdgpu_dma_buf_pin(struct dma_buf_attachment *attach)
 107 {
 108         struct drm_gem_object *obj = attach->dmabuf->priv;
 109         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
 110
 111         /* pin buffer into GTT */
 112         return amdgpu_bo_pin(bo, AMDGPU_GEM_DOMAIN_GTT);
 113 }
 114
 115 /**
 116  * amdgpu_dma_buf_unpin - &dma_buf_ops.unpin implementation
 117  *
 118  * @attach: attachment to unpin
 119  *
 120  * Unpin a previously pinned BO to make it movable again.
 121  */
 122 static void amdgpu_dma_buf_unpin(struct dma_buf_attachment *attach)
 123 {
 124         struct drm_gem_object *obj = attach->dmabuf->priv;
 125         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
 126
 127         amdgpu_bo_unpin(bo);
 128 }
 129
 130 /**
 131  * amdgpu_dma_buf_map - &dma_buf_ops.map_dma_buf implementation
 132  * @attach: DMA-buf attachment
 133  * @dir: DMA direction
 134  *
 135  * Makes sure that the shared DMA buffer can be accessed by the target device.
 136  * For now, simply pins it to the GTT domain, where it should be accessible by
 137  * all DMA devices.
 138  *
 139  * Returns:
 140  * sg_table filled with the DMA addresses to use or ERR_PRT with negative error
 141  * code.
 142  */
 143 static struct sg_table *amdgpu_dma_buf_map(struct dma_buf_attachment *attach,
 144                                            enum dma_data_direction dir)
 145 {
 146         struct dma_buf *dma_buf = attach->dmabuf;
 147         struct drm_gem_object *obj = dma_buf->priv;
 148         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
 149         struct amdgpu_device *adev = amdgpu_ttm_adev(bo->tbo.bdev);
 150         struct sg_table *sgt;
 151         long r;
 152
 153         if (!bo->tbo.pin_count) {
 154                 /* move buffer into GTT or VRAM */
 155                 struct ttm_operation_ctx ctx = { false, false };
 156                 unsigned int domains = AMDGPU_GEM_DOMAIN_GTT;
 157
 158                 if (bo->preferred_domains & AMDGPU_GEM_DOMAIN_VRAM &&
 159                     attach->peer2peer) {
 160                         bo->flags |= AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED;
 161                         domains |= AMDGPU_GEM_DOMAIN_VRAM;
 162                 }
 163                 amdgpu_bo_placement_from_domain(bo, domains);
 164                 r = ttm_bo_validate(&bo->tbo, &bo->placement, &ctx);
 165                 if (r)
 166                         return ERR_PTR(r);
 167
 168         } else if (bo->tbo.resource->mem_type != TTM_PL_TT) {
 169                 return ERR_PTR(-EBUSY);
 170         }
 171
 172         switch (bo->tbo.resource->mem_type) {
 173         case TTM_PL_TT:
 174                 sgt = drm_prime_pages_to_sg(obj->dev,
 175                                             bo->tbo.ttm->pages,
 176                                             bo->tbo.ttm->num_pages);
 177                 if (IS_ERR(sgt))
 178                         return sgt;
 179
 180                 if (dma_map_sgtable(attach->dev, sgt, dir,
 181                                     DMA_ATTR_SKIP_CPU_SYNC))
 182                         goto error_free;
 183                 break;
 184
 185         case TTM_PL_VRAM:
 186                 r = amdgpu_vram_mgr_alloc_sgt(adev, bo->tbo.resource, 0,
 187                                               bo->tbo.base.size, attach->dev,
 188                                               dir, &sgt);
 189                 if (r)
 190                         return ERR_PTR(r);
 191                 break;
 192         default:
 193                 return ERR_PTR(-EINVAL);
 194         }
 195
 196         return sgt;
 197
 198 error_free:
 199         sg_free_table(sgt);
 200         kfree(sgt);
 201         return ERR_PTR(-EBUSY);
 202 }
 203
 204 /**
 205  * amdgpu_dma_buf_unmap - &dma_buf_ops.unmap_dma_buf implementation
 206  * @attach: DMA-buf attachment
 207  * @sgt: sg_table to unmap
 208  * @dir: DMA direction
 209  *
 210  * This is called when a shared DMA buffer no longer needs to be accessible by
 211  * another device. For now, simply unpins the buffer from GTT.
 212  */
 213 static void amdgpu_dma_buf_unmap(struct dma_buf_attachment *attach,
 214                                  struct sg_table *sgt,
 215                                  enum dma_data_direction dir)
 216 {
 217         if (sgt->sgl->page_link) {
 218                 dma_unmap_sgtable(attach->dev, sgt, dir, 0);
 219                 sg_free_table(sgt);
 220                 kfree(sgt);
 221         } else {
 222                 amdgpu_vram_mgr_free_sgt(attach->dev, dir, sgt);
 223         }
 224 }
 225
 226 /**
 227  * amdgpu_dma_buf_begin_cpu_access - &dma_buf_ops.begin_cpu_access implementation
 228  * @dma_buf: Shared DMA buffer
 229  * @direction: Direction of DMA transfer
 230  *
 231  * This is called before CPU access to the shared DMA buffer's memory. If it's
 232  * a read access, the buffer is moved to the GTT domain if possible, for optimal
 233  * CPU read performance.
 234  *
 235  * Returns:
 236  * 0 on success or a negative error code on failure.
 237  */
 238 static int amdgpu_dma_buf_begin_cpu_access(struct dma_buf *dma_buf,
 239                                            enum dma_data_direction direction)
 240 {
 241         struct amdgpu_bo *bo = gem_to_amdgpu_bo(dma_buf->priv);
 242         struct amdgpu_device *adev = amdgpu_ttm_adev(bo->tbo.bdev);
 243         struct ttm_operation_ctx ctx = { true, false };
 244         u32 domain = amdgpu_display_supported_domains(adev, bo->flags);
 245         int ret;
 246         bool reads = (direction == DMA_BIDIRECTIONAL ||
 247                       direction == DMA_FROM_DEVICE);
 248
 249         if (!reads || !(domain & AMDGPU_GEM_DOMAIN_GTT))
 250                 return 0;
 251
 252         /* move to gtt */
 253         ret = amdgpu_bo_reserve(bo, false);
 254         if (unlikely(ret != 0))
 255                 return ret;
 256
 257         if (!bo->tbo.pin_count &&
 258             (bo->allowed_domains & AMDGPU_GEM_DOMAIN_GTT)) {
 259                 amdgpu_bo_placement_from_domain(bo, AMDGPU_GEM_DOMAIN_GTT);
 260                 ret = ttm_bo_validate(&bo->tbo, &bo->placement, &ctx);
 261         }
 262
 263         amdgpu_bo_unreserve(bo);
 264         return ret;
 265 }
 266
 267 const struct dma_buf_ops amdgpu_dmabuf_ops = {
 268         .attach = amdgpu_dma_buf_attach,
 269         .detach = amdgpu_dma_buf_detach,
 270         .pin = amdgpu_dma_buf_pin,
 271         .unpin = amdgpu_dma_buf_unpin,
 272         .map_dma_buf = amdgpu_dma_buf_map,
 273         .unmap_dma_buf = amdgpu_dma_buf_unmap,
 274         .release = drm_gem_dmabuf_release,
 275         .begin_cpu_access = amdgpu_dma_buf_begin_cpu_access,
 276         .mmap = drm_gem_dmabuf_mmap,
 277         .vmap = drm_gem_dmabuf_vmap,
 278         .vunmap = drm_gem_dmabuf_vunmap,
 279 };
 280
 281 /**
 282  * amdgpu_gem_prime_export - &drm_driver.gem_prime_export implementation
 283  * @gobj: GEM BO
 284  * @flags: Flags such as DRM_CLOEXEC and DRM_RDWR.
 285  *
 286  * The main work is done by the &drm_gem_prime_export helper.
 287  *
 288  * Returns:
 289  * Shared DMA buffer representing the GEM BO from the given device.
 290  */
 291 struct dma_buf *amdgpu_gem_prime_export(struct drm_gem_object *gobj,
 292                                         int flags)
 293 {
 294         struct amdgpu_bo *bo = gem_to_amdgpu_bo(gobj);
 295         struct dma_buf *buf;
 296
 297         if (amdgpu_ttm_tt_get_usermm(bo->tbo.ttm) ||
 298             bo->flags & AMDGPU_GEM_CREATE_VM_ALWAYS_VALID)
 299                 return ERR_PTR(-EPERM);
 300
 301         buf = drm_gem_prime_export(gobj, flags);
 302         if (!IS_ERR(buf))
 303                 buf->ops = &amdgpu_dmabuf_ops;
 304
 305         return buf;
 306 }
 307
 308 /**
 309  * amdgpu_dma_buf_create_obj - create BO for DMA-buf import
 310  *
 311  * @dev: DRM device
 312  * @dma_buf: DMA-buf
 313  *
 314  * Creates an empty SG BO for DMA-buf import.
 315  *
 316  * Returns:
 317  * A new GEM BO of the given DRM device, representing the memory
 318  * described by the given DMA-buf attachment and scatter/gather table.
 319  */
 320 static struct drm_gem_object *
 321 amdgpu_dma_buf_create_obj(struct drm_device *dev, struct dma_buf *dma_buf)
 322 {
 323         struct dma_resv *resv = dma_buf->resv;
 324         struct amdgpu_device *adev = drm_to_adev(dev);
 325         struct drm_gem_object *gobj;
 326         struct amdgpu_bo *bo;
 327         uint64_t flags = 0;
 328         int ret;
 329
 330         dma_resv_lock(resv, NULL);
 331
 332         if (dma_buf->ops == &amdgpu_dmabuf_ops) {
 333                 struct amdgpu_bo *other = gem_to_amdgpu_bo(dma_buf->priv);
 334
 335                 flags |= other->flags & (AMDGPU_GEM_CREATE_CPU_GTT_USWC |
 336                                          AMDGPU_GEM_CREATE_COHERENT |
 337                                          AMDGPU_GEM_CREATE_EXT_COHERENT |
 338                                          AMDGPU_GEM_CREATE_UNCACHED);
 339         }
 340
 341         ret = amdgpu_gem_object_create(adev, dma_buf->size, PAGE_SIZE,
 342                                        AMDGPU_GEM_DOMAIN_CPU, flags,
 343                                        ttm_bo_type_sg, resv, &gobj, 0);
 344         if (ret)
 345                 goto error;
 346
 347         bo = gem_to_amdgpu_bo(gobj);
 348         bo->allowed_domains = AMDGPU_GEM_DOMAIN_GTT;
 349         bo->preferred_domains = AMDGPU_GEM_DOMAIN_GTT;
 350
 351         dma_resv_unlock(resv);
 352         return gobj;
 353
 354 error:
 355         dma_resv_unlock(resv);
 356         return ERR_PTR(ret);
 357 }
 358
 359 /**
 360  * amdgpu_dma_buf_move_notify - &attach.move_notify implementation
 361  *
 362  * @attach: the DMA-buf attachment
 363  *
 364  * Invalidate the DMA-buf attachment, making sure that the we re-create the
 365  * mapping before the next use.
 366  */
 367 static void
 368 amdgpu_dma_buf_move_notify(struct dma_buf_attachment *attach)
 369 {
 370         struct drm_gem_object *obj = attach->importer_priv;
 371         struct ww_acquire_ctx *ticket = dma_resv_locking_ctx(obj->resv);
 372         struct amdgpu_bo *bo = gem_to_amdgpu_bo(obj);
 373         struct amdgpu_device *adev = amdgpu_ttm_adev(bo->tbo.bdev);
 374         struct ttm_operation_ctx ctx = { false, false };
 375         struct ttm_placement placement = {};
 376         struct amdgpu_vm_bo_base *bo_base;
 377         int r;
 378
 379         /* FIXME: This should be after the "if", but needs a fix to make sure
 380          * DMABuf imports are initialized in the right VM list.
 381          */
 382         amdgpu_vm_bo_invalidate(adev, bo, false);
 383         if (!bo->tbo.resource || bo->tbo.resource->mem_type == TTM_PL_SYSTEM)
 384                 return;
 385
 386         r = ttm_bo_validate(&bo->tbo, &placement, &ctx);
 387         if (r) {
 388                 DRM_ERROR("Failed to invalidate DMA-buf import (%d))\n", r);
 389                 return;
 390         }
 391
 392         for (bo_base = bo->vm_bo; bo_base; bo_base = bo_base->next) {
 393                 struct amdgpu_vm *vm = bo_base->vm;
 394                 struct dma_resv *resv = vm->root.bo->tbo.base.resv;
 395
 396                 if (ticket) {
 397                         /* When we get an error here it means that somebody
 398                          * else is holding the VM lock and updating page tables
 399                          * So we can just continue here.
 400                          */
 401                         r = dma_resv_lock(resv, ticket);
 402                         if (r)
 403                                 continue;
 404
 405                 } else {
 406                         /* TODO: This is more problematic and we actually need
 407                          * to allow page tables updates without holding the
 408                          * lock.
 409                          */
 410                         if (!dma_resv_trylock(resv))
 411                                 continue;
 412                 }
 413
 414                 /* Reserve fences for two SDMA page table updates */
 415                 r = dma_resv_reserve_fences(resv, 2);
 416                 if (!r)
 417                         r = amdgpu_vm_clear_freed(adev, vm, NULL);
 418                 if (!r)
 419                         r = amdgpu_vm_handle_moved(adev, vm, ticket);
 420
 421                 if (r && r != -EBUSY)
 422                         DRM_ERROR("Failed to invalidate VM page tables (%d))\n",
 423                                   r);
 424
 425                 dma_resv_unlock(resv);
 426         }
 427 }
 428
 429 static const struct dma_buf_attach_ops amdgpu_dma_buf_attach_ops = {
 430         .allow_peer2peer = true,
 431         .move_notify = amdgpu_dma_buf_move_notify
 432 };
 433
 434 /**
 435  * amdgpu_gem_prime_import - &drm_driver.gem_prime_import implementation
 436  * @dev: DRM device
 437  * @dma_buf: Shared DMA buffer
 438  *
 439  * Import a dma_buf into a the driver and potentially create a new GEM object.
 440  *
 441  * Returns:
 442  * GEM BO representing the shared DMA buffer for the given device.
 443  */
 444 struct drm_gem_object *amdgpu_gem_prime_import(struct drm_device *dev,
 445                                                struct dma_buf *dma_buf)
 446 {
 447         struct dma_buf_attachment *attach;
 448         struct drm_gem_object *obj;
 449
 450         if (dma_buf->ops == &amdgpu_dmabuf_ops) {
 451                 obj = dma_buf->priv;
 452                 if (obj->dev == dev) {
 453                         /*
 454                          * Importing dmabuf exported from out own gem increases
 455                          * refcount on gem itself instead of f_count of dmabuf.
 456                          */
 457                         drm_gem_object_get(obj);
 458                         return obj;
 459                 }
 460         }
 461
 462         obj = amdgpu_dma_buf_create_obj(dev, dma_buf);
 463         if (IS_ERR(obj))
 464                 return obj;
 465
 466         attach = dma_buf_dynamic_attach(dma_buf, dev->dev,
 467                                         &amdgpu_dma_buf_attach_ops, obj);
 468         if (IS_ERR(attach)) {
 469                 drm_gem_object_put(obj);
 470                 return ERR_CAST(attach);
 471         }
 472
 473         get_dma_buf(dma_buf);
 474         obj->import_attach = attach;
 475         return obj;
 476 }
 477
 478 /**
 479  * amdgpu_dmabuf_is_xgmi_accessible - Check if xgmi available for P2P transfer
 480  *
 481  * @adev: amdgpu_device pointer of the importer
 482  * @bo: amdgpu buffer object
 483  *
 484  * Returns:
 485  * True if dmabuf accessible over xgmi, false otherwise.
 486  */
 487 bool amdgpu_dmabuf_is_xgmi_accessible(struct amdgpu_device *adev,
 488                                       struct amdgpu_bo *bo)
 489 {
 490         struct drm_gem_object *obj = &bo->tbo.base;
 491         struct drm_gem_object *gobj;
 492
 493         if (obj->import_attach) {
 494                 struct dma_buf *dma_buf = obj->import_attach->dmabuf;
 495
 496                 if (dma_buf->ops != &amdgpu_dmabuf_ops)
 497                         /* No XGMI with non AMD GPUs */
 498                         return false;
 499
 500                 gobj = dma_buf->priv;
 501                 bo = gem_to_amdgpu_bo(gobj);
 502         }
 503
 504         if (amdgpu_xgmi_same_hive(adev, amdgpu_ttm_adev(bo->tbo.bdev)) &&
 505                         (bo->preferred_domains & AMDGPU_GEM_DOMAIN_VRAM))
 506                 return true;
 507
 508         return false;
 509 }